KR20000061707A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20000061707A
KR20000061707A KR1019990010960A KR19990010960A KR20000061707A KR 20000061707 A KR20000061707 A KR 20000061707A KR 1019990010960 A KR1019990010960 A KR 1019990010960A KR 19990010960 A KR19990010960 A KR 19990010960A KR 20000061707 A KR20000061707 A KR 20000061707A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
input
chip
lower semiconductor
lead
Prior art date
Application number
KR1019990010960A
Other languages
English (en)
Inventor
차기본
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990010960A priority Critical patent/KR20000061707A/ko
Publication of KR20000061707A publication Critical patent/KR20000061707A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 패드의 위치가 서로 다른 이형의 반도체 칩을 동시에 실장시킬 수 있으며, 전체적인 패키지의 부피가 줄어들 뿐만 아니라 서로 다른 이형의 반도체 칩을 실장시키되 한번의 다이본딩만으로 실장시킬 수 있는 반도체 패키지에 관한 것으로써, 본 발명인 반도체 패키지는 상호 배면이 절연 및 고정되고, 서로 다른 위치의 입출력 패드가 각각 형성된 상, 하부 반도체 칩과; 상기 하부 반도체 칩에 부착되고, 상기 상, 하부 반도체 칩의 다수 개의 입출력패드와 각각 와이어에 의해 전기적으로 연결된 다수 개의 리드와; 상기 상, 하부 반도체 칩과 와이어를 밀봉하되 상기 리드의 일부가 외부로 노출되도록 하는 밀봉재를 포함한다.

Description

반도체 패키지{A Package}
본 발명은 반도체 패키지에 관한 것으로써, 특히, 입출력 패드의 위치가 각기 다른 이형(異形)의 반도체 칩들을 한번의 다이본딩으로 리드에 실장 가능한 반도체 패키지에 관한 것이다.
최근 반도체 패키지는 집적회로의 고집적화에 따라 경박단소(輕薄短小)해질 뿐만 아니라, 하나의 반도체 패키지 내에 하나 이상의 반도체 칩을 탑재시켜 작은 크기이면서도 경박단소한 반도체 패키지를 제조하기 위해 많은 기술개발이 이루어지고 있다.
제 1 도는 두 개의 반도체 칩이 탑재된 반도체 패키지의 단면도로써, 종래의 반도체 패키지는 두 개의 반도체 칩(100a,100b)을 리드(102)에 절연접착제 또는 절연테이프등의 접착재(105)를 통해 다이본딩(Die Bonding)시켜 상, 하로 상호 마주보게 형성한다. 그리고, 부착된 상, 하부 반도체 칩(100a,100b)의 입출력 패드(104)와 리드(102)를 와이어(103)를 통해 와이어 본딩(Wire Bonding)시켜 상호 전기적으로 연결시킨다. 또한, 탑재된 상, 하부 반도체 칩(100a,100b)과 와이어(103)를 외부의 물리적, 화학적 충격으로부터 보호하고자 에폭시 수지 등의 몰딩재(101)로 몰딩시키고, 리드(102)의 일부를 몰딩부재(101)의 외부로 노출시키도록 한다.
이후, 리드(102)의 외부 노출부분을 제이형(J-Form), 엘형(L-form)또는 걸형(Gull-Form)등 원하는 형태로 트림 및 포밍(Trim ＆ Forming)시켜 하나의 완성된 반도체 패키지를 형성한다.
그러나, 이러한 종래의 반도체 패키지는 상, 하부 반도체 칩을 상호 마주보는 형태로 리드에 각각 다이본딩시켜 탑재함으로써 다이본딩 공정이 필연적으로 두 번 진행되어야 하는 번거로움이 있다.
게다가, 하나의 반도체 패키지 내에 입출력 패드가 동일한 위치에 형성된, 즉, 반도체 칩의 중앙부분에 패드가 형성된, 동형(同形)의 반도체 칩만을 탑재시킬 수 있는 공정상의 제한이 있다.
이에 따라 본 발명은 한번의 다이본딩 공정을 통해 입출력 패드의 위치가 서로 다른 반도체 칩을 리드에 실장시킬 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.
따라서, 상기 목적을 달성하고자 본 발명인 반도체 패키지는 상호 배면이 절연 및 고정되고, 서로 다른 위치의 입출력 패드가 각각 형성된 상, 하부 반도체 칩과; 상기 하부 반도체 칩에 부착되고, 상기 상, 하부 반도체 칩의 각각 다수 개의 입출력패드와 각각 와이어에 의해 전기적으로 연결된 다수 개의 리드와; 상기 상, 하부 반도체 칩과 와이어를 밀봉하되 상기 리드의 일부가 외부로 노출되도록 하는 밀봉재를 포함한다.
여기서, 상기 상, 하부 반도체 칩의 절연 및 고정은 절연 접착 테이프 또는 절연 접착제를 사용하여 절연 및 고정시키고, 상기 상부 반도체 칩은 다수개의 입출력 패드가 칩의 가장자리부분에 형성되고, 하부 반도체 칩은 다수개의 입출력 패드가 칩의 중앙부분에 각각 형성되도록 한다.
제 1 도는 종래의 반도체 패키지를 설명하기 위한 단면도이고,
제 2 도는 본 발명인 반도체 패키지를 설명하기 위한 단면도이다.
■ 도면의 주요부분에 대한 간략한 부호설명 ■
100,200 : 반도체 칩 101,201 : 몰딩재
102,202 : 리드 103,203 : 와이어
104,204 : 입출력 패드 105,205,206 : 접착재
이하, 첨부된 도면을 참조하여 본 발명인 반도체 패키지의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
본 발명인 반도체 패키지의 단면도인 제 2 도를 참조하면, 제 2 도에 도시된 바와 같이 본 발명인 반도체 패키지는 고정부재에 의해 상호 배면이 대응되게 서로 접착된 상, 하부 반도체 칩(200a,200b)이 있다.
여기서, 고정부재로는 절연 접착 테이프(206)를 사용하면 되고, 절연 접착제를 사용하여도 된다. 그리고, 상부 반도체 칩(200a)은 입출력 패드(204a)가 칩의 가장자리 부분에 형성된 반도체 칩이고, 하부 반도체 칩(200b)은 입출력 패드(204b)가 칩의 중앙부분에 형성된 반도체 칩으로 한다.
이러한 상, 하부 반도체 칩에서 하부 반도체 칩(200b)을 리드(202)에 절연접착 재(205)를 사용하여 부착하고, 경화시키는 다이 본딩(Die Bonding)을 통해 실장시킨다. 따라서, 한번의 다이 본딩을 통해 상, 하부 반도체 칩(200a,200b)을 모두 리드(202)상에 동시에 탑재시킬 수 있게 된다.
그리고, 부착된 상, 하부 반도체 칩의 패드(204a,204b)는 와이어(203a,203b)로 각각 와이어 본딩시켜 리드(202)와 전기적으로 연결시킨다. 이때, 상부 반도체 칩(200a)의 패드(204a)와 연결된 와이어(203a)는 리드(202)의 중단부에 부착되고, 하부 반도체 칩(200b)의 패드(204b)와 연결된 와이어(203b)는 리드(202)의 선단부에 부착된다.
그리고, 상,하부 반도체 칩(200a,200b)과 와이어(203a,203b)는 외부의 물리적, 화학적 충격으로부터 보호되도록 에폭시수지 등의 몰딩부재(201)로 몰딩하되, 리드(202)의 전체를 몰딩시키지 않고, 일부를 몰딩부재(201) 외부로 노출시킨다.
이후, 몰딩부재(201) 외부로 돌출된 리드(202)를 제이형(J-form), 엘형(L-form), 걸형(Gull-form)등의 형태로 트림 및 포밍하여 하나의 완성된 반도체 패키지를 완성한다.
이러한 구성으로 이루어진 본 발명인 반도체 패키지는 입출력 패드가 서로 다른 위치에 형성된 이형(異形)의 반도체 칩을 실장시킬 수 있게 된다.
즉, 가장자리부에 패드(204a)가 형성된 반도체 칩(200a)을 상부에 형성하되, 패드(204a)가 상방향을 향하게 하고, 중앙부에 패드(204b)가 형성된 반도체 칩(200b)을 하부에 형성하되, 패드(204b)가 하방향을 향하게 한 다음 상, 하부 반도체 칩의 배면을 서로 접착재(206)로 부착시키면 된다.
그리고, 상, 하부 반도체 칩(200a,200b)을 상호 배면이 서로 접착되게 하고, 하부 반도체 칩(200b)만을 리드(202)위에 다이본딩 시킴으로써 한번의 다이본딩 만이 이루어지게 된다.
또한, 상, 하부 반도체 칩(200a,200b)가 배면이 상호 부착된 형태이므로 반도체 칩이 상호 마주보게 형성시켜 몰딩시킨 종래의 반도체 패키지보다 전체적인 몰딩부재(201)의 부피를 줄여 반도체 패키지의 크기를 소형화시킬 수 있다.
상기에서 상술한 바와 같이, 본 발명인 반도체 패키지는 서로 다른 위치에 형성된 입출력 패드를 갖는 각각의 반도체 칩을 하나의 패키지 내에 동시에 실장시킬 수 있다.
또한, 두 개의 반도체 칩을 한 번의 다이본딩 만으로 탑재시킬 수 있으므로 다이본딩 횟수가 줄어들게 되어 전체적인 반도체 패키지 제조공정이 간단해지는 잇점이 있다.

Claims (3)

  1. 반도체 패키지에 있어서,
    상호 배면이 절연 및 고정되고, 서로 다른 위치의 입출력 패드가 각각 형성된 상, 하부 반도체 칩과;
    상기 하부 반도체 칩에 부착되고, 상기 상, 하부 반도체 칩의 다수 개의 입출력패드와 각각 와이어에 의해 전기적으로 연결된 다수 개의 리드와;
    상기 상, 하부 반도체 칩과 와이어를 밀봉하되 상기 리드의 일부가 외부로 노출되도록 하는 밀봉재를 포함하는 반도체 패키지.
  2. 청구항 1 에 있어서, 상기 상, 하부 반도체 칩의 절연 및 고정은 절연 접착 테이프 또는 절연 접착제인 것이 특징인 반도체 패키지.
  3. 청구항 1 에 있어서,
    상기 상부 반도체 칩은 다수개의 입출력 패드가 칩의 가장자리부분에 형성되고,
    하부 반도체 칩은 다수개의 입출력 패드가 칩의 중앙부분에 각각 형성된 것이 특징인 반도체 패키지.
KR1019990010960A 1999-03-30 1999-03-30 반도체 패키지 KR20000061707A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990010960A KR20000061707A (ko) 1999-03-30 1999-03-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010960A KR20000061707A (ko) 1999-03-30 1999-03-30 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20000061707A true KR20000061707A (ko) 2000-10-25

Family

ID=19578176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010960A KR20000061707A (ko) 1999-03-30 1999-03-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20000061707A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623317B1 (ko) * 2000-10-25 2006-09-11 앰코 테크놀로지 코리아 주식회사 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623317B1 (ko) * 2000-10-25 2006-09-11 앰코 테크놀로지 코리아 주식회사 반도체패키지

Similar Documents

Publication Publication Date Title
US5923958A (en) Method for semiconductor chip packaging
KR20050071637A (ko) 광 센서 패키지
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR20000026615A (ko) 칩 적층형 반도체 패키지 및 그 제조방법
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR100428271B1 (ko) 집적회로패키지와그제조방법
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR20010061886A (ko) 적층 칩 패키지
KR20000061707A (ko) 반도체 패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR20030083561A (ko) 수지밀봉형 반도체장치
CN218918900U (zh) 一种光学传感器封装结构
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
KR950008240B1 (ko) 반도체 패키지
JP2000091490A (ja) 半導体装置
KR20020050556A (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
JPH08279575A (ja) 半導体パッケージ
KR100481927B1 (ko) 반도체패키지및그제조방법
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
JP2002368184A (ja) マルチチップ半導体装置
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
KR100431315B1 (ko) 반도체패키지및그제조방법
JPS61240664A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid