JP2022186602A - 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール - Google Patents

濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール Download PDF

Info

Publication number
JP2022186602A
JP2022186602A JP2022073061A JP2022073061A JP2022186602A JP 2022186602 A JP2022186602 A JP 2022186602A JP 2022073061 A JP2022073061 A JP 2022073061A JP 2022073061 A JP2022073061 A JP 2022073061A JP 2022186602 A JP2022186602 A JP 2022186602A
Authority
JP
Japan
Prior art keywords
chip
package
wiring layer
layer
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022073061A
Other languages
English (en)
Inventor
先明 陳
Xianming Chen
磊 馮
Lei Feng
本霞 黄
Benxia Huang
聞師 王
Wenshi Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022186602A publication Critical patent/JP2022186602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/09102—Disposition the bonding areas being at different heights
    • H01L2224/09103—Disposition the bonding areas being at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】濡れ性側面付きパッケージ構造、その製造方法及び垂直パッケージモジュール。【解決手段】パッケージ構造は、第１誘電体層１１０と、チップ２００と、配線層３００とを含み、第１誘電体層にはパッケージキャビティ１０１が設けられ、パッケージキャビティの外側である第１誘電体層の側壁に側壁パッド１２０が設けられ、チップはパッケージキャビティ内にパッケージされ、且つ、チップのピン２０１が第１誘電体層の第１面に面しており、配線層は第１誘電体層の第１面に設けられ、側壁パッド及びチップのピンに直接又は間接的に接続される。チップのピンを介して配線層を引き出すことにより、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利であり、しかも側辺を介して半田性能を自動的に検出でき、製品の信頼性を向上させる。【選択図】図１

Description

本発明は、半導体パッケージの技術分野に関し、特に、濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュールに関する。
半導体パッケージ技術では、金属突起（Ｂｕｍｐ、バンプとも呼ばれる）によるバンプフリップチップパッケージ技術でも、ピンによる実装及びプラグイン、ワイヤボンディングなどのパッケージ技術でも、チップ上に金属バンプ又はワイヤをワイヤフレーム又はＩＣ基板に接続される電気接点として配置する必要がある。伝達中の電気信号の伝送距離が長くなり、ワイヤ間に寄生インダクタンスが存在することにより、電気信号に高損失や高遅延が生じ、且つパッケージの小型化が実現できない。
ＢＧＡ又はＬＧＡパッケージ技術は、半導体パッケージ技術としてよく使用されているパッケージ技術であり、主に従来の針状ピンの代わりに金属接点式パッケージを用いたものであるが、一般的には製品の外観からその半田点、特に底部の半田点の性能が良好であるか否かを直接判定するのが困難であり、その結果、パッケージ製品の使用時の信頼性や安定性に影響を及ぼす。
Ｉ／Ｏの数が増えるに伴い、ワイヤボンディングのパッケージ方式はパッケージの要件を満たすことができなくなり、また、面積が一定のパッケージ構造によって基板における半田ボールの数の増加が制限される。現在、このような課題を解決するために、チップ上に再分配用の配線層を配置することにより、間隔を増大して新しい電気接触部材を製造し、ＢＧＡ又はＬＧＡのパッケージ体を形成するが、このようにすると、製品の歩留まりの低下及びパッケージコストの増加を招く。さらに、パッケージ体のパッドがパッケージ体の底部にあることから、デバイスは表面実装によってしか印刷垂直パッケージモジュールに取り付けられず、デバイスの放熱には、回路を介した下方への伝達やデバイスの裏面からの能動的な放熱が必要とされ、このため、側面垂直組立の場合に適用できず、特定の半導体デバイスによる多方向送受信の機能への要件を満たすことができない。
本発明は、少なくとも従来技術に存在する技術的課題の１つを解決することを目的とする。このため、本発明は、半田濡れ可能な側壁パッドを有し、チップピンを介して配線層を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くする濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュールを提案する。
第１態様では、本発明の実施例に係る濡れ性側面付きパッケージ構造は、第１誘電体層であって、前記第１誘電体層にパッケージキャビティが設けられ、前記パッケージキャビティの外側である前記第１誘電体層の側壁に第１側壁パッドが設けられる第１誘電体層と、前記パッケージキャビティ内にパッケージされ、且つ活性面のピンが前記第１誘電体層の第１面に面しているチップと、前記第１誘電体層の第１面に設けられ、前記第１側壁パッド及び前記チップの活性面におけるピンに直接又は間接的に接続される配線層とを含む。
本発明の実施例に係るパッケージ構造は、少なくとも下記の有益な効果を有する。従来のパッケージ構造に比べて、本発明の実施例では、半田濡れ可能な第１側壁パッドが設けられ、且つチップピンを介して配線層が引き出されることにより、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。第１側壁パッドに半田が濡れる際に、自動光検出機器を用いて第１側壁パッドへの半田濡れの状況を調べて、半田の品質を判定し、さらにチップの半田性能の有効性を判断することができ、関連電子製品の組立後の信頼性を向上させるのに有利であり、自動車グレードの要件を満たすことができる。
本発明のいくつかの実施例によれば、前記配線層は、前記第１側壁パッドに直接接続される、又は第２導電性ビアポストを介して前記第１側壁パッドに接続され、前記配線層は、さらに前記チップの活性面におけるピンに直接接続される、又は第１導電性ビアポストを介して前記チップの活性面におけるピンに接続される。
本発明のいくつかの実施例によれば、前記配線層は複数層あり、隣接する２層の前記配線層は第３導電性ビアポストを介して接続されている。
本発明のいくつかの実施例によれば、前記第１誘電体層の第２面に放熱層が設けられ、前記放熱層は前記チップの放熱面に直接接続される、又は第１熱伝達性ビアポストを介して前記チップの放熱面に接続されている。
本発明のいくつかの実施例によれば、前記配線層には底部パッドが設けられ、前記第１側壁パッド及び前記底部パッドのうちの少なくとも１つに半田ボールが植え付けられている。
本発明のいくつかの実施例によれば、前記チップの活性面に機能領域が設けられ、前記機能領域は前記第１誘電体層から露出している。
本発明のいくつかの実施例によれば、前記チップの活性面に透明な第２表面保護層が設けられている。
本発明のいくつかの実施例によれば、前記チップの活性面に非透明な第２表面保護層が設けられ、前記第２表面保護層に、前記機能領域に対応する窓掛け部位が設けられている。
第２態様では、本発明の実施例に係るパッケージ構造の製造方法は、誘電体枠を提供するステップであって、前記誘電体枠に少なくとも１つのパッケージキャビティが設けられ、前記誘電体枠の、前記パッケージキャビティの外側に第１金属柱が設けられ、前記第１金属柱の２つの端面がそれぞれ前記誘電体枠の対向する両面に露出しているステップと、パッケージ対象のチップを前記パッケージキャビティ内にパッケージして、第１仕掛け品を得るステップであって、前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しているステップと、前記第１金属柱及び前記チップの活性面におけるピンに直接又は間接的に接続される配線層を前記第１仕掛け品の第１面に製造して、第２仕掛け品を得るステップと、前記第２仕掛け品を切断して、第１側壁パッドを有するパッケージユニットを得るステップであって、少なくとも１本の切断経路が前記第１金属柱を通っているステップとを含む。
本発明の実施例に係るパッケージ構造の製造方法は、少なくとも下記の有益な効果を有する。本発明の実施例のパッケージ構造の製造方法によって得られるパッケージ構造では、従来のパッケージ構造に比べて、本発明の実施例では、半田濡れ可能な第１側壁パッドが作製され、且つチップピンを介して配線層が引き出されることにより、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。第１側壁パッドに半田が濡れる際に、自動光検出機器を用いて第１側壁パッドへの半田濡れの状況を調べて、半田の品質を判定し、さらにチップの半田性能の有効性を判断することができ、関連電子製品の組立後の信頼性を向上させるのに有利であり、自動車グレードの要件を満たすことができる。
本発明のいくつかの実施例によれば、配線層を前記第１仕掛け品の第１面に製造するステップは、前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ第１面に露出しているときに、前記チップの活性面におけるピンに直接接続される前記配線層を前記第１仕掛け品の第１面に製造して、前記第２仕掛け品を得るステップを含む。
本発明のいくつかの実施例によれば、配線層を前記第１仕掛け品の第１面に製造するステップは、前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記第１仕掛け品に埋設されたときに、前記チップの活性面におけるピンに連通する第１導通孔を前記第１仕掛け品の第１面に開けるステップと、電気めっきによって、前記第１導通孔内で、第１端が前記チップの活性面におけるピンに接続され、第２端が前記第１仕掛け品の第１面に露出している第１導電性ビアポストを加工するステップと、前記第１導電性ビアポストに接続され、前記第１導電性ビアポストを介して前記チップの活性面におけるピンに接続される前記配線層を前記第１仕掛け品の第１面に製造して、前記第２仕掛け品を得るステップとを含む。
本発明のいくつかの実施例によれば、前記配線層は複数層あり、隣接する２層の前記配線層は第３導電性ビアポストを介して接続され、最外層の前記配線層は第４導電性ビアポストを介して前記第１金属柱に接続される。
本発明のいくつかの実施例によれば、配線層を前記第１仕掛け品の第１面に製造するステップは、前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記チップの放熱面が前記第１仕掛け品内に埋設されたときに、前記第１仕掛け品の第２面に、前記チップの放熱面に連通する第２導通孔を開けるステップと、電気めっきによって、前記第２導通孔内で、第１端が前記チップの放熱面に接続され、第２端が前記第１仕掛け品の第２面に露出している第１熱伝達性ビアポストを加工するステップと、前記配線層を前記第１仕掛け品の第１面に製造し、前記第１熱伝達性ビアポストに接続される放熱層を前記第１仕掛け品の第２面に製造して、前記第２仕掛け品を得るステップとを含む。
本発明のいくつかの実施例によれば、配線層を前記第１仕掛け品の第１面に製造するステップは、前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記チップの放熱面が前記第１仕掛け品の第２面に露出しているときに、前記配線層を前記第１仕掛け品の第１面に製造し、前記チップの放熱面に直接接続される放熱層を前記第１仕掛け品の第２面に製造して、前記第２仕掛け品を得るステップを含む。
本発明のいくつかの実施例によれば、前記チップの活性面に機能領域が設けられ、パッケージ対象のチップを前記パッケージキャビティ内にパッケージするステップは、前記パッケージキャビティの底部に仮負荷面を提供するステップと、前記チップを前記パッケージキャビティ内に実装し、且つ前記チップの活性面を前記仮負荷面上に実装するステップと、パッケージ材料を用いて前記チップをパッケージするステップと、前記仮負荷面を除去して、前記チップの活性面における機能領域を露出させるステップとを含む。
本発明のいくつかの実施例によれば、前記第２仕掛け品を切断した後、前記チップの活性面に透明な第２表面保護層を加工するステップをさらに含む。
本発明のいくつかの実施例によれば、前記第２仕掛け品を切断した後、前記チップの活性面に非透明な第２表面保護層を加工するステップと、前記第２表面保護層において前記機能領域に対応する位置に窓をかけるステップとをさらに含む。
第３態様では、本発明の実施例に係るパッケージ構造は、第２態様に記載のパッケージ構造の製造方法によって得られる。
第４態様では、本発明の実施例に係る垂直パッケージモジュールは、第１態様に記載のパッケージ構造を含むか、又は、第３態様に記載のパッケージ構造を含む。
第５態様では、本発明の実施例に係る垂直パッケージモジュールは、プリント回路基板と、第２側壁パッドが設けられ、前記第２側壁パッドを介して前記プリント回路基板に溶接され、第１面が前記プリント回路基板に垂直であるパッケージユニットと、前記パッケージユニット内にパッケージされ、且つ前記第２側壁パッドに電気的に接続され、機能エリアが前記パッケージユニットの第１面に面している、機能エリアを有するパッケージデバイスとを含む。
本発明の実施例に係る垂直パッケージモジュールは、少なくとも下記の有益な効果を有する。本発明では、パッケージユニットに第２側壁パッドが設けられることで、平面の表面実装方式を垂直実装方式に変更し、これにより、実装面積を小さくし、垂直パッケージモジュールの小型化や高密度化に有利であり、且つ垂直実装方式により、光、電磁波、赤外線などの信号に対するパッケージデバイスの放射、伝達、受信や検知方向が単一方向から選択可能な複数の方向になり、信号受送信などの関連機能の実現に有利であり、また、垂直パッケージモジュールの設計難度の低減に有利であり、また、垂直組立プロセスの難度を低下させるとともに、基板レベルの組立の信頼性を向上させる。
本発明のいくつかの実施例によれば、前記プリント回路基板の表面又は側辺に窪みが設けられ、前記窪み内に第１パッドが設けられ、前記第２側壁パッドは前記第１パッドに溶接により接続されている。
本発明のいくつかの実施例によれば、前記プリント回路基板の上面又は下面に凸部が設けられる。
本発明のいくつかの実施例によれば、前記凸部に第２パッドが設けられ、前記パッケージユニットには底部パッドがさらに設けられ、前記底部パッドは前記第２パッドに溶接により接続されている。
本発明の追加的な態様及び利点の一部は以下の説明において記載されるが、一部は以下の説明から明らかになるか、又は本発明を実施することにより把握される。
本発明の上記及び／又は付加的な態様、及び利点は、以下の図面を参照しながら実施例を説明することにより、明らかになりかつ理解しやすくなる。
本発明の実施例のパッケージ構造の構造模式図一である。 図１に示すパッケージ構造の模式的な下面図である。 本発明の実施例のパッケージ構造の構造模式図二である。 本発明の実施例のパッケージ構造の構造模式図三である。 本発明の実施例のパッケージ構造の構造模式図四である。 本発明の実施例のパッケージ構造の構造模式図五である。 本発明の実施例のパッケージ構造の構造模式図六である。 本発明の実施例のパッケージ構造の構造模式図七である。 本発明の実施例のパッケージ構造の構造模式図八である。 本発明の実施例のパッケージ構造の構造模式図九である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例のパッケージ構造の製造方法の中間手順の模式図である。 本発明の実施例の垂直パッケージモジュールの構造模式図一である。 ａ、ｂ、ｃ、ｄは、それぞれ本発明の実施例において異なる数のパッケージユニットの、プリント回路基板での配置の上面図である。 本発明の実施例の垂直パッケージモジュールの構造模式図二である。 本発明の実施例の垂直パッケージモジュールの構造模式図三である。
以下、本発明の実施例について詳細に説明し、前記実施例の示例は図面に示され、図面を通じて同一又は類似の符号は、同一もしくは類似の構成要素、又は同一もしくは類似の機能を有する構成要素を表す。以下、図面を参照して説明する実施例は、例示的なものであり、本発明を解釈するためにのみ使用され、本発明を限定するものとして理解すべきではない。
本発明の説明において、いくつかは１つ又は複数であることを意味し、複数は２つ以上を意味し、よりも大きい、よりも小さい、超えるなどは、当該数を含まないものとして理解され、以上、以下、以内などは、当該数を含むものとして理解される。第１、第２の記載は単に技術的特徴を区別することを目的としたものであり、相対的重要性を指示又は示唆したり、係る技術的特徴の数又は技術的特徴の前後関係を暗黙的に示したりすると理解すべきではない。
本発明の説明において、特に明確な限定がない限り、「設ける」、「取り付ける」、「接続」などの用語は広義に理解すべきであり、当業者は技術的解決手段の具体的な内容に合わせて上記の用語の本発明における具体的な意味を合理的に判定することができる。
〔実施例１〕
図１及び図２を参照すると、本実施例は、第１誘電体層１１０と、チップ２００（マイクロ回路、マイクロチップ又は集積回路とも呼ばれる）と、配線層３００とを含む濡れ性側面付きパッケージ構造を開示する。第１誘電体層１１０の材料はガラス繊維布、高分子重合体又はセラミック材料のうちの少なくとも１種である。第１誘電体層１１０にはパッケージキャビティ１０１が設けられ、具体的には、パッケージキャビティ１０１は第１誘電体層１１０の中央部に位置し、第１誘電体層１１０の側壁であってパッケージキャビティ１０１の外側に第１側壁パッド１２０が設けられ、第１側壁パッド１２０の数は、チップ２００の活性面におけるピン２０１の数及び実際の配線のニーズに応じて決定される。チップ２００はパッケージキャビティ１０１内にパッケージされ、且つチップ２００の活性面におけるピン２０１は第１誘電体層１１０の第１面に面しており、ここで、チップ２００をパッケージするためのパッケージ材料１０３は、味の素株式会社製のビルドアップ材料、重合体基質を有する材料、感光性絶縁材料、パッケージ成形コンパウンドやポリイミドなどであってもよい。パッケージ材料１０３によってチップ２００をパッケージキャビティ１０１内に包み、且つチップ２００の一部はパッケージ材料１０３から露出し、これにより、電気的接続や放熱可能な接続が実現される。図１、図３及び図４を参照すると、配線層３００は第１誘電体層１１０の第１面に設けられ、配線層３００は第１側壁パッド１２０及びチップ２００の活性面におけるピン２０１に直接又は間接的に接続され、第１側壁パッド１２０とチップ２００の活性面におけるピン２０１との間の電気的接続を可能とする。なお、ピン２０１は第１誘電体層１１０の２つの対向する面のうちのいずれかに面してもよいが、説明の便宜上、本発明の実施例では、ピン２０１の向きを基準として、第１誘電体層１１０の第１面を特定し、即ち、第１誘電体層１１０のうちピン２０１が面している面を第１面とする。
従来のパッケージ構造に比べて、本発明の実施例では、チップ２００のピン２０１を介して配線層３００を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。さらに、本実施例では、第１側壁パッド１２０が設けられることにより、単位面積あたりのパッケージ構造により多くのパッドを配置することが可能になり、これにより、増えつつあるＩ／Ｏの数への要件を満たす。第１側壁パッド１２０の設計によりパッケージ構造の表面実装、側面実装又は垂直実装が可能になり、各種の場面の実装の要件が満たされ、パッケージ構造の適用性の向上に有利である。使用する際には、第１側壁パッド１２０に半田が濡れたときに、自動光検出機器を用いて第１側壁パッド１２０への半田濡れの状況を調べて、半田の品質を判定し、さらにチップ２００の半田性能の有効性を判断することができ、関連電子製品の組立後の信頼性を向上させるのに有利であり、自動車グレードの要件を満たすことができる。
デザインによって、配線層３００と第１側壁パッド１２０及びチップ２００の活性面におけるピン２０１との間の接続方式は、全て直接接続又は間隔接続としてもよい。ここで、図１又は図３を参照すると、図には、配線層３００が第１側壁パッド１２０及びチップ２００の活性面におけるピン２０１にそれぞれ直接接続されている場合が示される。図４を参照すると、配線層３００が第１側壁パッド１２０に直接接続され、配線層３００が第１導電性ビアポスト３０１を介してチップ２００の活性面におけるピン２０１に接続される場合が示される。図５を参照すると、配線層３００が第２導電性ビアポスト３０２を介して第１側壁パッド１２０に接続され、配線層３００が第１導電性ビアポスト３０１を介してチップ２００の活性面におけるピン２０１に接続される場合が示される。したがって、本実施例では、配線層３００は第１側壁パッド１２０に直接接続されるか、又は第２導電性ビアポスト３０２を介して第１側壁パッド１２０に接続され、配線層３００は、また、チップ２００の活性面におけるピン２０１に直接接続されるか、又は第１導電性ビアポスト３０１を介してチップ２００の活性面におけるピン２０１に接続されてもよい。
図５、図６及び図７を参照すると、配線層３００の数は１層又は複数層とし、このようにして、配線のニーズが満たされ得る。配線層３００が複数層である場合、隣接する２層の配線層３００は第３導電性ビアポスト３０３を介して接続され、最外層の配線層３００は第４導電性ビアポスト３０４を介して第１側壁パッド１２０に接続される。
図５又は図７を参照すると、第１誘電体層１１０の第２面に放熱層４００が設けられ、これはチップ２００の放熱効率向上に有利であり、チップ２００の作動温度を下げ、チップ２００の作動信頼性を向上させる。ここで、放熱層４００はチップ２００の放熱面に直接接続されるか、又は第１熱伝達性ビアポスト４０１を介してチップ２００の放熱面に接続される。具体的には、図５を参照すると、放熱層４００がチップ２００の放熱面に直接接続されている場合が示され、図７を参照すると、放熱層４００が第１熱伝達性ビアポスト４０１を介してチップ２００の放熱面に接続されている場合が示される。
さらに図５又は図７を参照すると、使用に際しては、回路基板に容易に接続できるように、第１側壁パッド１２０には半田ボール６００が植え付けられるか、又は回路基板に半田ペーストが印刷される。もちろん、一部のパッケージ構造では、配線層３００に底部パッドが設けられ、実際の溶接のニーズに応じて、表面実装、側面実装又は垂直実装のために、第１側壁パッド１２０及び底部パッドのうち少なくとも一方に半田ボール６００が植え付けられる。
なお、パッケージ構造を保護するために、パッケージ構造に第１表面保護層５１０が付与されており、具体的には、第１表面保護層５１０は配線層３００に覆われるが、放熱層４００が設けられた場合、第１表面保護層５１０は放熱層４００にも覆われる。第１表面保護層５１０は、機械的保護や水蒸気バリアの機能を発揮するために、半田レジスト層又はプラスチックパッケージ層としてもよい。
図８ａを参照すると、実際に使用する際には、チップ２００のモデルによって、チップ２００の活性面の向きが異なる。例えば、チップ２００がＬＥＤ、受光デバイスやセンサチップなどの部品である場合、チップ２００の活性面に機能領域２０２が設けられ、機能領域２０２は第１誘電体層１１０から露出し、即ち、チップ２００の活性面は、信号送信、信号受信、信号伝達や信号検知などの機能を果たすためにパッケージキャビティ１０１の外側に面している。
図８ｂを参照すると、一部のタイプのチップの場合、例えば防水性が求められるチップの場合、チップ２００に対する保護を補強するために、チップ２００の活性面には透明な第２表面保護層５２０が設けられる。
第２表面保護層５２０の材料によって、第２表面保護層５２０は様々な保護作用を果たし、例えば機械的保護や水蒸気バリアの役割を果たす。
もちろん、図８ｃを参照すると、第２表面保護層５２０の材料によって、チップ２００の活性面に非透明な第２表面保護層５２０が設けられてもよく、この場合、第２表面保護層５２０では、機能領域２０２を逃すために機能領域２０２に対応する窓掛け部位が設けられ、機能領域２０２を露出させ、これにより、信号送信、信号受信、信号伝達や信号検知などの機能を果たす。
〔実施例２〕
本発明の実施例は、ステップＳ１００、ステップＳ２００、ステップＳ３００、及びステップＳ４００を含むパッケージ構造の製造方法を提供し、以下、各ステップについて詳細に説明する。
Ｓ１００：図９及び図１０を参照すると、パッケージ構造の第１誘電体層１１０を形成するための誘電体枠１００を提供する。誘電体枠１００には少なくとも１つのパッケージキャビティ１０１が設けられ、誘電体枠１００においてパッケージキャビティ１０１の外側に第１金属柱１０２が設けられ、第１金属柱１０２の２つの端面はそれぞれ誘電体枠１００の対向する両面に露出している。本実施例では、パッケージキャビティ１０１は、誘電体枠１００の対向する両面に連通する空洞であり、誘電体枠１００の材料はガラス繊維布、高分子重合体又はセラミック材料のうちの少なくとも１種である。説明の便宜上、本実施例では、誘電体枠１００上に４＊３＝１２個のパッケージキャビティ１０１がアレイ状に設けられ、同一行には、誘電体枠１００のうち隣接するパッケージキャビティ１０１の間に第１金属柱１０２が設けられ、且つ、誘電体枠１００の両側壁のうちパッケージキャビティ１０１側にも同じく第１金属柱１０２が設けられる。
Ｓ２００：図１１を参照すると、パッケージ対象のチップ２００をキャビティ１０１内にパッケージして、第１仕掛け品を得て、チップ２００の活性面におけるピン２０１は第１仕掛け品の第１面に面している。チップ２００のパッケージは、積層、射出成形や圧延プロセスなどにより行われてもよく、ここで、チップ２００をパッケージするためのパッケージ材料１０３は、味の素株式会社製のビルドアップ材料、重合体基質を有する材料、感光性絶縁材料、パッケージ成形コンパウンドやポリイミドなどであり、パッケージ材料１０３によってチップ２００をパッケージキャビティ１０１内に包み、且つチップ２００の一部はパッケージ材料１０３から露出し、これにより、電気的接続又は放熱可能な接続が実現される。
Ｓ３００：図１２を参照すると、第１金属柱１０２及びチップ２００の活性面におけるピン２０１に直接又は間接的に接続されることで第１金属柱１０２とチップ２００の活性面におけるピン２０１とを電気的に接続する配線層３００を第１仕掛け品の第１面に製造して、第２仕掛け品を得る。従来のパッケージ構造に比べて、本発明の実施例では、チップ２００のピン２０１を介して配線層３００を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。
Ｓ４００：さらに図１２を参照すると、第２仕掛け品を切断して、第１側壁パッド１２０を有するパッケージユニットを得て、ここで、少なくとも１本の切断経路は第１金属柱１０２を通っており、切断はレーザ切断であってもよいし、機械的切断であってもよい。同一行にある隣接する２つのパッケージキャビティ１０１は、同一列にある第１金属柱１０２の中心の接続線（図における破線で示される）を切断経路として、切断経路に沿って切断され、これにより、第１金属柱１０２の断面は誘電体枠１００の表面に露出して、第１側壁パッド１２０となり、次に、一次切断を受けた仕掛け品について二次等分切断が行われて、パッケージユニットが得られる。第１側壁パッド１２０の設計により、パッケージ構造は、単位面積当たりより多くのパッドを配置することが可能であり、これにより、増えつつあるＩ／Ｏの数への要件を満たす。第１側壁パッド１２０の設計によりパッケージ構造の表面実装、側面実装又は垂直実装が可能になり、各種の場面の実装の要件が満たされ、パッケージ構造の適用性の向上に有利である。
ステップＳ３００において、配線層３００を第１仕掛け品の第１面に製造するというステップとしては、本実施例は２種類の実施形態を開示する。第一に、配線層３００を第１仕掛け品の第１面に製造するステップはステップＳ３１０を含む。
Ｓ３１０：図１１及び図１２を参照すると、チップ２００の活性面におけるピン２０１が第１仕掛け品の第１面に面しており且つ第１仕掛け品の第１面に露出しているときに、チップ２００の活性面におけるピン２０１に直接接続される配線層３００を第１仕掛け品の第１面に製造して、第２仕掛け品を得る。なお、チップ２００の実装において、パッケージキャビティ１０１の底部に仮負荷面を提供することにより、チップ２００の活性面におけるピン２０１が第１仕掛け品の第１面に面しており且つ第１仕掛け品の第１面に露出している。また、配線層３００の製造方法は、パターントランスファーやパターンめっきによって実現されてもよく、これは当業者にとって公知の技術であり、本実施例では、説明を省略する。
第二に、配線層３００を第１仕掛け品の第１面に製造するステップは、ステップＳ３２１～ステップＳ３２３を含む。
Ｓ３２１：図１３及び図１４を参照すると、チップ２００の活性面におけるピン２０１が第１仕掛け品の第１面に面しており且つ第１仕掛け品に埋設されたときに、第１仕掛け品の第１面に、チップ２００の活性面におけるピン２０１に連通する第１導通孔１０４を開ける。本実施例では、第１導通孔１０４は、レーザ穴あけによって得られる。
Ｓ３２２：図１５を参照すると、電気めっきによって、第１導通孔１０４内で、第１端がチップ２００の活性面におけるピン２０１に接続され、第２端が第１仕掛け品の第１面に露出している第１導電性ビアポスト３０１を加工する。
Ｓ３２３：さらに図１５を参照すると、第１導電性ビアポスト３０１に接続され、第１導電性ビアポスト３０１を介してチップ２００の活性面におけるピン２０１に接続される配線層３００を第１仕掛け品の第１面に製造して、第２仕掛け品を得る。このような構成によれば、チップ２００の活性面におけるピン２０１をパッケージ材料１０３にパッケージすることができ、また、チップ２００を第１金属柱１０２に電気的に接続することもでき、チップ２００への水蒸気の影響を低減させ、チップ２００の作動安定性の向上に有利である。
なお、パッケージ材料１０３の厚さが大きい場合、図１４を参照すると、ステップＳ３２１では、第１導通孔１０４は複数あり、複数の第１導通孔１０４は、第１金属柱１０２及びチップ２００の活性面におけるピン２０１に対応して連通する。このような場合、図１５を参照すると、ステップＳ３２２では、電気めっきによって、対応する第１導通孔１０４内で、第２導電性ビアポスト３０２及び第１導電性ビアポスト３０１をそれぞれ加工し、このうち、第２導電性ビアポスト３０２の第１端は第１金属柱１０２に接続され、第１導電性ビアポスト３０１の第１端はチップ２００の活性面におけるピン２０１に接続され、第２導電性ビアポスト３０２の第２端及び第１導電性ビアポスト３０１の第２端は全て第１仕掛け品の第１面に露出する。ステップＳ３２３では、第１仕掛け品の第１面に配線層３００が製造されると、配線層３００は第２導電性ビアポスト３０２及び第１導電性ビアポスト３０１にそれぞれ接続され、これにより、配線層３００は第２導電性ビアポスト３０２を介して第１金属柱１０２に接続され、配線層３００は第１導電性ビアポスト３０１を介してチップ２００の活性面におけるピン２０１に接続され、さらに、配線層３００は第１金属柱１０２及びチップ２００の活性面におけるピン２０１にそれぞれ間接的に接続される。
図１６を参照すると、本実施例では、配線層３００は複数層あり、隣接する２層配線層３００は第３導電性ビアポスト３０３を介して接続され、最外層の配線層３００は第４導電性ビアポスト３０４を介して第１金属柱１０２に接続される。ここで、複数層の配線層３００の加工方法は、パターントランスファー、パターンめっき、積層やラミネートなどの工程によって行われてもよく、同様に、第３導電性ビアポスト３０３及び第４導電性ビアポスト３０４の加工方法もパターントランスファー、パターンめっき、積層やラミネートなどの工程によって行われてもよく、これらは当業者に公知の技術であるため、本実施例では説明を省略する。このような構成によれば、本実施例では、複数層のファンアウトを有するパッケージ構造を製造することができ、配線密度の向上に有利である。
チップ２００の放熱効率を向上させるために、第１仕掛け品に放熱層４００を加工してもよく、ここで、放熱層４００はステップＳ３００と同時に製造されてもよく、本実施例では、２種類の実施形態が提供される。
第一に、上記ステップＳ３００では、配線層３００を第１仕掛け品の第１面に製造するステップは、以下のステップを含む。
図１７を参照すると、チップ２００の活性面におけるピン２０１が第１仕掛け品の第１面に面しており且つチップ２００の放熱面が第１仕掛け品に埋設されたときに、第１仕掛け品の第２面に、チップ２００の放熱面に連通する第２導通孔１０５を開ける。本実施例では、チップ２００の放熱面はチップ２００の裏面に位置し、チップ２００の放熱面及びチップ２００の活性面におけるピン２０１はそれぞれチップ２００の対向する両面に位置する。
図１８を参照すると、電気めっきによって、第２導通孔１０５内で、第１端がチップ２００の放熱面に接続され、第２端が第１仕掛け品の第２面に露出している第１熱伝達性ビアポスト４０１を加工する。
さらに図１８を参照すると、配線層３００を第１仕掛け品の第１面に製造し、第１熱伝達性ビアポスト４０１に接続される放熱層４００を第１仕掛け品の第２面に製造して、第２仕掛け品を得る。放熱層４００の製造方法は、パターントランスファーやパターンめっきによって行われてもよく、本実施例では説明を省略する。
第二に、上記ステップＳ３００では、配線層３００を第１仕掛け品の第１面に製造するステップは、以下のステップを含む。
図１４及び図１５を参照すると、チップ２００の活性面におけるピン２０１が第１仕掛け品の第１面に面しており且つチップ２００の放熱面が第１仕掛け品の第２面に露出しているときに、配線層３００を第１仕掛け品の第１面に製造し、チップ２００の放熱面に直接接続される放熱層４００を第１仕掛け品の第２面に製造して、第２仕掛け品を得る。配線層３００の製造方法は上記の実施形態を参照すればよく、ここでは説明を省略する。
上記ステップＳ３００では、配線層３００を第１仕掛け品の第１面に製造した後、以下のステップを含む。
図１９又は図２０を参照すると、第１仕掛け品に第１表面保護層５１０を付与して、第２仕掛け品を得る。第１表面保護層５１０は、機械的保護や水蒸気バリアの機能を果たすために、半田レジスト層又はプラスチックパッケージ層としてもよい。放熱層４００が加工された場合、パターントランスファープロセス、プラズマエッチングやレーザプロセスによって第１表面保護層５１０を部分的に除去して、対応する放熱金属を露出させる。ここで、第１表面保護層５１０のプラスチックパッケージ材料はパッケージ材料１０３であってもよい。
さらに図１９又は図２０を参照すると、パッケージユニットを得た後、第１側壁パッド１２０にボール植え付け処理を行って、第１側壁パッド１２０に接続構造を加工してもよい。なお、一部のパッケージ構造では、配線層３００に底部パッドが設けられ、第１表面保護層５１０には底部パッドを露出させるための窓掛け部位が設けられ、この場合、第１側壁パッド１２０及び底部パッドにボール植え付け処理を行って、第１側壁パッド１２０及び底部パッドで接続構造を加工してもよい。
実際に使用する際には、チップ２００のモデルによって、チップ２００の活性面の向きが異なる。例えば、チップ２００がＬＥＤ、受光デバイスやセンサチップなどの部品である場合、チップ２００の活性面に機能領域２０２が設けられている。
機能領域２０２を第１誘電体層１１０から露出させるために、上記ステップＳ２００では、パッケージ対象のチップ２００をパッケージキャビティ１０１にパッケージするステップは、ステップＳ２１０～Ｓ２４０を含む。
Ｓ２１０：パッケージキャビティ１０１の底部に仮負荷面（未図示）を提供し、ここで、仮負荷面は誘電体枠１００の底部に設けられる仮負荷板、又は、誘電体枠１００の底部に貼り付けられた粘着紙又は粘着テープであってもよい。
Ｓ２２０：チップ２００をパッケージキャビティ１０１内に実装し、且つチップ２００の活性面を仮負荷面に実装し、これにより、チップ２００の活性面は誘電体枠１００の底部と面一、即ち第１誘電体層１１０の表面と面一になる。
Ｓ２３０：パッケージ材料１０３を用いてチップ２００をパッケージする。チップ２００の活性面が仮負荷面に実装されているため、パッケージに際して、パッケージ材料１０３はチップ２００の活性面を避けることができ、パッケージ材料１０３がチップ２００全体を覆うことを回避する。
Ｓ２４０：仮負荷面を除去して、チップ２００の活性面における機能領域２０２を露出させる。チップ２００の活性面が仮負荷面に実装されているので、仮負荷面が除去されると、チップ２００の活性面は露出し、パッケージ済みの構造は図８ａに示す。もちろん、チップ２００の活性面にピン２０１が設けられている場合、ピン２０１は第１誘電体層１１０から露出してもよい。チップ２００を保護するために、上記ステップＳ４００では、第２仕掛け品を切断した後、ステップＳ５２０をさらに含んでもよい。
Ｓ５２０：チップ２００の活性面に透明な第２表面保護層５２０を加工し、その構造は図８ｂに示す。
上記ステップＳ４００では、第２表面保護層５２０の材料によって、第２表面保護層５２０の加工方式が異なる。例えば、第２仕掛け品を切断した後、ステップＳ５２１～Ｓ５２２をさらに含んでもよい。
Ｓ５２１：チップ２００の活性面に非透明な第２表面保護層５２０を加工する。
Ｓ５２２：第２表面保護層５２０において機能領域２０２に対応する位置に窓をかけ、その構造は図８ｃに示す。このように、機能領域２０２を避け、機能領域２０２を露出させ、信号送信、信号受信、信号伝達や信号検知などの機能を果たす。
〔実施例３〕
本発明の実施例は、実施例２のパッケージ構造の製造方法によって得られるパッケージ構造を開示する。従来のパッケージ構造に比べて、本発明の実施例では、チップ２００のピン２０１を介して配線層３００を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。さらに、本実施例では、第１側壁パッド１２０が設けられることにより、単位面積あたりのパッケージ構造により多くのパッドを配置することが可能になり、これにより、増えつつあるＩ／Ｏの数への要件を満たす。第１側壁パッド１２０の設計によりパッケージ構造の表面実装、側面実装又は垂直実装が可能になり、各種の場面の実装の要件が満たされ、パッケージ構造の適用性の向上に有利である。使用する際には、第１側壁パッド１２０に半田が濡れたときに、自動光検出機器を用いて第１側壁パッド１２０への半田濡れの状況を調べて、半田の品質を判定し、さらにチップ２００の半田性能の有効性を判断することができ、関連電子製品の組立後の信頼性を向上させるのに有利であり、自動車グレードの要件を満たすことができる。
〔実施例４〕
本発明の実施例は、実施例１のパッケージ構造又は実施例３のパッケージ構造を含む垂直パッケージモジュールを開示する。本発明の実施例では、チップ２００の活性面におけるピン２０１を介して配線層３００を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。さらに、本実施例では、第１側壁パッド１２０が設けられることにより、単位面積あたりのパッケージ構造により多くのパッドを配置することが可能になり、これにより、増えつつあるＩ／Ｏの数への要件を満たす。第１側壁パッド１２０の設計によりパッケージ構造の表面実装、側面実装又は垂直実装が可能になり、各種の場面の実装の要件が満たされ、パッケージ構造の適用性の向上に有利である。
〔実施例５〕
図２１を参照すると、本発明の実施例は、プリント回路基板７００と、パッケージユニット８００と、パッケージデバイス８１０とを含む垂直パッケージモジュールを開示し、パッケージユニット８００に第２側壁パッド８２０が設けられ、パッケージユニット８００は第２側壁パッド８２０を介してプリント回路基板７００に溶接され、パッケージユニット８００の第１面はプリント回路基板７００に垂直であり、パッケージデバイス８１０は機能エリア８１１を有し、ここで、機能エリア８１１は実施例１の機能領域２０２に対応し、即ち、機能エリア８１１は、信号送信端、信号接受信端、信号伝達端又は信号検知端として機能してもよく、もちろん、機能エリア８１１は、信号送信端と信号受信端を集積した信号受送信端としてもよい。機能エリア８１１は空気に晒されるものであるので、保護材料で被覆されることにより保護されてもよい。
パッケージデバイス８１０は、パッケージユニット８００内にパッケージされ、且つ第２側壁パッド８２０に電気的に接続され、パッケージデバイス８１０の機能エリア８１１はパッケージユニット８００の第１面に面しており、このように、パッケージデバイス８１０の信号伝達方向はプリント回路基板７００が所在する仮想面に平行又は実質的に平行となる。なお、機能エリア８１１はパッケージユニット８００の２つの対向する面のうちのいずれか１つに面していてもよく、説明の便宜上、本発明の実施例では、機能エリア８１１の向きを基準として、パッケージユニット８００の第１面を特定し、即ち、パッケージユニット８００は、機能エリア８１１が面している面を第１面とする。なお、本実施例に係る「信号伝達方向」とは、パッケージデバイス８１０が送信又は受信する信号（例えば光信号）が、ある仮想直線経路に沿って伝達されることを意味し、この直線経路の向きは信号伝達方向である。本実施例に係る「実質的に平行」とはパッケージデバイス８１０の信号伝達方向とプリント回路基板７００が所在する仮想面との間の夾角が一定の誤差範囲、例えば≦３°又は≦５°にあることを意味する。本実施例のパッケージユニット８００はプリント回路基板７００に垂直に組み立てられ、これにより、パッケージデバイス８１０のための、正面、裏面及び側面が同時に積極的に放熱する垂直組立構造が提供され、パッケージデバイス８１０の放熱効率向上に有利である。
重複な説明を省略するために、本実施例のパッケージユニット８００の具体的な構造は実施例１を参照すればよく、例えば、パッケージデバイス８１０のピン２０１を介して配線層３００を引き出すことによって、ボンディングワイヤや金属バンプを省略し、パッケージ体積を減少させ、電気信号の伝達距離を短くし、パッケージ構造の小型化、及び電気信号伝達の損失や遅延の最適化に有利である。また、例えば、パッケージユニット８００に放熱層４００が設けられ、放熱層４００はパッケージデバイス８１０に直接又は間接的に接続され、パッケージデバイス８１０の放熱効率を向上させる。本実施例の垂直組立構造では、パッケージデバイス８１０の正面又は裏面に設けられる放熱層４００が空気に晒され、後で風冷や水冷などにより積極的に放熱することができ、これは放熱効率向上に有利であり、ここで、本実施例では、パッケージデバイス８１０はＬＥＤ、受光デバイスやセンサチップなどであってもよい。なお、プリント回路基板７００の内部又は表面に配線７１０及び／又はパッドが設けられ、プリント回路基板７００には、他のデバイス、例えば、活性デバイス７２０（例えばチップ又はスイッチングトランジスタなど）や受動デバイス７３０（例えば抵抗又はコンデンサなど）がさらに実装されてもよく、デバイス同士は配線７１０を介して接続される。パッケージデバイス８１０が受発光デバイスであり、活性デバイス７２０が受発光デバイスの駆動制御チップ（ＡＳＩＣ）である場合、受発光デバイス及びそのＡＳＩＣを集積してもよい。
パッケージデバイス８１０がパッケージされた一般的なパッケージユニット８００では、パッケージデバイス８１０の機能エリア８１１は一般にパッケージユニット８００の正面に向かっており、一方、パッケージユニット８００のパッドは一般に底部に配置され、したがって、パッケージユニット８００が表面実装技術によってプリント回路基板７００に実装されると、パッケージデバイス８１０の信号伝達方向はプリント回路基板７００が所在する仮想面に垂直となるしかなく、結果としてパッケージデバイス８１０の信号伝達方向が単一であり、また、構造の設計や生産プロセスなどの原因で、パッケージユニット８００は一般に直方体構造であり、通常、面積の大きな面はプリント回路基板７００に接続され、結果として実装面積が大きくなる。
本実施例では、パッケージユニット８００に第２側壁パッド８２０が設けられることで、平面の表面実装方式を垂直実装方式に変更し、これにより、実装面積を小さくし、垂直パッケージモジュールの小型化や高密度化に有利であり、且つ垂直実装方式により、光、電磁波、赤外線などの信号に対するパッケージデバイス８１０の放射、伝達、受信や検知方向が単一方向から選択可能な複数の方向になる。例えば図２２のａ、ｂ、ｃ及びｄを参照すると、図には、６個、４個、３個、及び２個のパッケージユニット８００が配列された場合がそれぞれ示されており、図における破線は信号伝達方向を表し、信号伝達方向はプリント回路基板７００が所在する仮想平面に平行である。パッケージユニット８００の数や実装向きを調整することによって、複数の向きの実装アレイ（例えばＬＥＤアレイ又はアンテナアレイ）が実現され、信号受送信などの関連機能の実現に有利である。さらに、垂直パッケージモジュールの設計難度の低減に有利であり、また、垂直組立プロセスの難度を低下させるとともに、基板レベルの組立の信頼性を向上させる。
図２１又は図２３を参照すると、プリント回路基板７００の表面又は側辺に窪み７０１が設けられ、窪み７０１内に第１パッド７０２が設けられ、第２側壁パッド８２０は第１パッド７０２に溶接により接続される。例えば、図２１を参照すると、図示した窪み７０１は凹溝構造であり、第１パッド７０２は凹溝に設けられ、パッケージユニット８００が実装されると、液体充填剤で凹溝内の隙間が埋められ、液体充填剤が熱硬化又は光硬化により硬化され、これにより、パッケージユニット８００の実装安定性を向上させる。また、例えば、図２３を参照すると、図示した窪み７０１はプリント回路基板７００の縁部に設けられたノッチ付き窪みであり、第１パッド７０２はノッチ付き窪みに設けられ、ここで、第１パッド７０２は平面状パッド又は直角状パッドである。第１パッド７０２が直角状パッドである場合、パッケージユニット８００には底部パッドがさらに設けられ、パッケージユニット８００の第２側壁パッド８２０及び底部パッドはそれぞれ直角状パッドに溶接により接続され、これにより、パッケージユニット８００の実装安定性を向上させる。
図２４を参照すると、プリント回路基板７００の表面に凸部７０３が設けられ、ここで、凸部７０３はピラー、ボスや垂直壁などの構造としてもよく、凸部７０３の側壁には第２パッド７０４が設けられ、パッケージユニット８００には底部パッドがさらに設けられ、底部パッドは第２パッド７０４に溶接により接続される。このように、第２側壁パッド８２０が第１パッド７０２に溶接により接続されるとともに、底部パッドが第２パッド７０４に溶接により接続されることにより、パッケージユニット８００の実装安定性が向上するに加えて、立体空間が十分に活用されて配線面積が大きくなり、デバイスの高集積密度化に有利である。なお、凸部７０３は複数の側壁を有し、設計レイアウトのニーズに合わせて、凸部７０３の１つ又は複数の側壁に第２パッド７０４を設けて、１つ又は複数のパッケージユニット８００を実装してもい。
以上は図面を参照して本発明の実施例を詳細に説明するが、本発明は上記実施例に限定されるものではなく、当業者の知識範囲内で、本発明の主旨を逸脱することなく様々な変化を行ってもよい。

Claims (23)

  1. 第１誘電体層であって、前記第１誘電体層にパッケージキャビティが設けられ、前記パッケージキャビティの外側である前記第１誘電体層の側壁に第１側壁パッドが設けられる第１誘電体層と、
    前記パッケージキャビティ内にパッケージされ、且つ活性面のピンが前記第１誘電体層の第１面に面しているチップと、
    前記第１誘電体層の第１面に設けられ、前記第１側壁パッド及び前記チップの活性面におけるピンに直接又は間接的に接続される配線層とを含む、ことを特徴とする濡れ性側面付きパッケージ構造。
  2. 前記配線層は、前記第１側壁パッドに直接接続される、又は第２導電性ビアポストを介して前記第１側壁パッドに接続され、前記配線層は、さらに前記チップの活性面におけるピンに直接接続される、又は第１導電性ビアポストを介して前記チップの活性面におけるピンに接続される、ことを特徴とする請求項１に記載の濡れ性側面付きパッケージ構造。
  3. 前記配線層は複数層あり、隣接する２層の前記配線層は第３導電性ビアポストを介して接続されている、ことを特徴とする請求項２に記載の濡れ性側面付きパッケージ構造。
  4. 前記第１誘電体層の第２面に放熱層が設けられ、前記放熱層は前記チップの放熱面に直接接続される、又は第１熱伝達性ビアポストを介して前記チップの放熱面に接続されている、ことを特徴とする請求項１に記載の濡れ性側面付きパッケージ構造。
  5. 前記配線層には底部パッドが設けられ、前記第１側壁パッド及び前記底部パッドのうちの少なくとも１つに半田ボールが植え付けられている、ことを特徴とする請求項１から４のいずれかに記載の濡れ性側面付きパッケージ構造。
  6. 前記チップの活性面に機能領域が設けられ、前記機能領域は前記第１誘電体層から露出している、ことを特徴とする請求項１に記載の濡れ性側面付きパッケージ構造。
  7. 前記チップの活性面に透明な第２表面保護層が設けられている、ことを特徴とする請求項６に記載の濡れ性側面付きパッケージ構造。
  8. 前記チップの活性面に非透明な第２表面保護層が設けられ、前記第２表面保護層に、前記機能領域に対応する窓掛け部位が設けられている、ことを特徴とする請求項６に記載の濡れ性側面付きパッケージ構造。
  9. 誘電体枠を提供するステップであって、前記誘電体枠に少なくとも１つのパッケージキャビティが設けられ、前記誘電体枠の、前記パッケージキャビティの外側に第１金属柱が設けられ、前記第１金属柱の２つの端面がそれぞれ前記誘電体枠の対向する両面に露出しているステップと、
    パッケージ対象のチップを前記パッケージキャビティ内にパッケージして、前記チップの活性面におけるピンがその第１面に面している第１仕掛け品を得るステップと、
    前記第１金属柱及び前記チップの活性面におけるピンに直接又は間接的に接続される配線層を前記第１仕掛け品の第１面に製造して、第２仕掛け品を得るステップと、
    前記第２仕掛け品を切断して、第１側壁パッドを有するパッケージユニットを得るステップであって、少なくとも１本の切断経路は前記第１金属柱を通っているステップとを含む、ことを特徴とするパッケージ構造の製造方法。
  10. 配線層を前記第１仕掛け品の第１面に製造するステップは、
    前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ第１面に露出しているときに、前記チップの活性面におけるピンに直接接続される前記配線層を前記第１仕掛け品の第１面に製造して、前記第２仕掛け品を得るステップを含む、ことを特徴とする請求項９に記載のパッケージ構造の製造方法。
  11. 配線層を前記第１仕掛け品の第１面に製造するステップは、
    前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記第１仕掛け品に埋設されたときに、前記チップの活性面におけるピンに連通する第１導通孔を前記第１仕掛け品の第１面に開けるステップと、
    電気めっきによって、前記第１導通孔内で、第１端が前記チップの活性面におけるピンに接続され、第２端が前記第１仕掛け品の第１面に露出している第１導電性ビアポストを加工するステップと、
    前記第１導電性ビアポストに接続され、前記第１導電性ビアポストを介して前記チップの活性面におけるピンに接続される前記配線層を前記第１仕掛け品の第１面に製造して、前記第２仕掛け品を得るステップとを含む、ことを特徴とする請求項９に記載のパッケージ構造の製造方法。
  12. 前記配線層は複数層あり、隣接する２層の前記配線層は第３導電性ビアポストを介して接続され、最外層の前記配線層は第４導電性ビアポストを介して前記第１金属柱に接続される、ことを特徴とする請求項１０又は１１に記載のパッケージ構造の製造方法。
  13. 配線層を前記第１仕掛け品の第１面に製造するステップは、
    前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記チップの放熱面が前記第１仕掛け品内に埋設されたときに、前記第１仕掛け品の第２面に、前記チップの放熱面に連通する第２導通孔を開けるステップと、
    電気めっきによって、前記第２導通孔内で、第１端が前記チップの放熱面に接続され、第２端が前記第１仕掛け品の第２面に露出している第１熱伝達性ビアポストを加工するステップと、
    前記配線層を前記第１仕掛け品の第１面に製造し、前記第１熱伝達性ビアポストに接続される放熱層を前記第１仕掛け品の第２面に製造して、前記第２仕掛け品を得るステップとを含む、ことを特徴とする請求項９に記載のパッケージ構造の製造方法。
  14. 配線層を前記第１仕掛け品の第１面に製造するステップは、
    前記チップの活性面におけるピンが前記第１仕掛け品の第１面に面しており且つ前記チップの放熱面が前記第１仕掛け品の第２面に露出しているときに、前記配線層を前記第１仕掛け品の第１面に製造し、前記チップの放熱面に直接接続される放熱層を前記第１仕掛け品の第２面に製造して、前記第２仕掛け品を得るステップを含む、ことを特徴とする請求項９に記載のパッケージ構造の製造方法。
  15. 前記チップの活性面に機能領域が設けられ、パッケージ対象の前記チップを前記パッケージキャビティ内にパッケージするステップは、
    前記パッケージキャビティの底部に仮負荷面を提供するステップと、
    前記チップを前記パッケージキャビティ内に実装し、且つ前記チップの活性面を前記仮負荷面上に実装するステップと、
    パッケージ材料を用いて前記チップをパッケージするステップと、
    前記仮負荷面を除去して、前記チップの活性面における前記機能領域を露出させるステップとを含む、ことを特徴とする請求項９に記載のパッケージ構造の製造方法。
  16. 前記第２仕掛け品を切断した後、
    前記チップの活性面に透明な第２表面保護層を加工するステップをさらに含む、ことを特徴とする請求項１５に記載のパッケージ構造の製造方法。
  17. 前記第２仕掛け品を切断した後、
    前記チップの活性面に非透明な第２表面保護層を加工するステップと、
    前記第２表面保護層において前記機能領域に対応する位置に窓をかけるステップとをさらに含む、ことを特徴とする請求項１５に記載のパッケージ構造の製造方法。
  18. 請求項９から１７のいずれか一項に記載のパッケージ構造の製造方法によって得られる、ことを特徴とする濡れ性側面付きパッケージ構造。
  19. 請求項１から８のいずれか一項に記載の濡れ性側面付きパッケージ構造、又は請求項１８に記載の濡れ性側面付きパッケージ構造を含む、ことを特徴とする垂直パッケージモジュール。
  20. プリント回路基板と、
    第２側壁パッドが設けられ、前記第２側壁パッドを介して前記プリント回路基板に溶接され、第１面が前記プリント回路基板に垂直であるパッケージユニットと、
    前記パッケージユニット内にパッケージされ、且つ前記第２側壁パッドに電気的に接続され、機能エリアが前記パッケージユニットの第１面に面している、前記機能エリアを有するパッケージデバイスとを含む、ことを特徴とする垂直パッケージモジュール。
  21. 前記プリント回路基板の表面又は側辺に窪みが設けられ、前記窪み内に第１パッドが設けられ、前記第２側壁パッドは前記第１パッドに溶接により接続されている、ことを特徴とする請求項２０に記載の垂直パッケージモジュール。
  22. 前記プリント回路基板の上面又は下面に凸部が設けられる、ことを特徴とする請求項２０又は２１に記載の垂直パッケージモジュール。
  23. 前記凸部に第２パッドが設けられ、
    前記パッケージユニットには底部パッドがさらに設けられ、前記底部パッドは前記第２パッドに溶接により接続されている、ことを特徴とする請求項２２に記載の垂直パッケージモジュール。
JP2022073061A 2021-06-03 2022-04-27 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール Pending JP2022186602A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110618463.4A CN113555326A (zh) 2021-06-03 2021-06-03 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN202110618463.4 2021-06-03

Publications (1)

Publication Number Publication Date
JP2022186602A true JP2022186602A (ja) 2022-12-15

Family

ID=78130253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022073061A Pending JP2022186602A (ja) 2021-06-03 2022-04-27 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール

Country Status (5)

Country Link
US (1) US20220392862A1 (ja)
JP (1) JP2022186602A (ja)
KR (1) KR20220164410A (ja)
CN (1) CN113555326A (ja)
TW (1) TWI809797B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118266085A (zh) * 2022-11-16 2024-06-28 英诺赛科（珠海）科技有限公司 氮化物基半导体电路及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359343A (ja) * 2001-05-31 2002-12-13 Nec Corp 半導体装置
JP2008244451A (ja) * 2007-02-21 2008-10-09 Advanced Chip Engineering Technology Inc ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
JP2009044160A (ja) * 2007-08-10 2009-02-26 Samsung Electronics Co Ltd 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2021052148A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 回路基板、電子部品および電子モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802634A (en) * 2006-06-02 2008-01-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
KR101107770B1 (ko) * 2009-05-26 2012-01-20 일진반도체 주식회사 발광 다이오드 패키지 및 백라이트 유닛
CN101587847B (zh) * 2009-06-15 2011-01-12 美新半导体（无锡）有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法
CN103280424B (zh) * 2012-12-12 2015-10-28 贵州振华风光半导体有限公司 一种高集成度功率厚膜混合集成电路的集成方法
KR102157942B1 (ko) * 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
CN104793298B (zh) * 2015-04-13 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种带侧面焊盘的载板结构及其制作方法
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN107768323B (zh) * 2017-11-24 2023-12-05 安徽芯动联科微系统股份有限公司 抗高过载电子器件封装管壳
CN111863775B (zh) * 2020-06-16 2022-07-26 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法
CN111599797B (zh) * 2020-07-27 2020-10-27 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
CN112702836B (zh) * 2020-12-28 2022-03-15 华进半导体封装先导技术研发中心有限公司 一种带侧壁焊盘的载片结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359343A (ja) * 2001-05-31 2002-12-13 Nec Corp 半導体装置
JP2008244451A (ja) * 2007-02-21 2008-10-09 Advanced Chip Engineering Technology Inc ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
JP2009044160A (ja) * 2007-08-10 2009-02-26 Samsung Electronics Co Ltd 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2021052148A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 回路基板、電子部品および電子モジュール

Also Published As

Publication number Publication date
TWI809797B (zh) 2023-07-21
TW202249188A (zh) 2022-12-16
CN113555326A (zh) 2021-10-26
KR20220164410A (ko) 2022-12-13
US20220392862A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR101681031B1 (ko) 반도체 패키지 및 그 제조방법
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US7388295B2 (en) Multi-chip module
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20060175696A1 (en) Nested integrated circuit package on package system
US20050098868A1 (en) Multi-chips module assembly package
TWI764172B (zh) 封裝結構及其製造方法
US20190115325A1 (en) Semiconductor package
US20090200658A1 (en) Circuit board structure embedded with semiconductor chips
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
KR20030018642A (ko) 스택 칩 모듈
KR102228633B1 (ko) 모듈레이터와 크랙 억제 구조를 가진 리드프레임 기판 및 이를 이용한 플립 칩 조립체
KR20210150658A (ko) 반도체 패키지
CN114355520A (zh) 一种光芯片和电芯片的封装结构及其制备方法
JP2022186602A (ja) 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
WO2014141458A1 (ja) 光モジュールおよび伝送装置
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
TWI802812B (zh) 具有光子集成電路的封裝結構
WO2023087323A1 (zh) 光电收发器组件及其制造方法
KR100444170B1 (ko) 반도체패키지
KR100813621B1 (ko) 적층형 반도체 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240510