JP2010016142A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2010016142A
JP2010016142A JP2008174111A JP2008174111A JP2010016142A JP 2010016142 A JP2010016142 A JP 2010016142A JP 2008174111 A JP2008174111 A JP 2008174111A JP 2008174111 A JP2008174111 A JP 2008174111A JP 2010016142 A JP2010016142 A JP 2010016142A
Authority
JP
Japan
Prior art keywords
inductor
transmission
receiving
circuit device
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008174111A
Other languages
English (en)
Other versions
JP5658429B2 (ja
Inventor
Masaya Kawano
連也 川野
Yasutaka Nakashiba
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008174111A priority Critical patent/JP5658429B2/ja
Priority to US12/457,295 priority patent/US8085549B2/en
Priority to CN201210209810.9A priority patent/CN102768897B/zh
Priority to CN2009101510049A priority patent/CN101621065B/zh
Publication of JP2010016142A publication Critical patent/JP2010016142A/ja
Priority to US13/306,302 priority patent/US8830694B2/en
Priority to US14/339,414 priority patent/US9502175B2/en
Application granted granted Critical
Publication of JP5658429B2 publication Critical patent/JP5658429B2/ja
Priority to US15/346,918 priority patent/US9978512B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H01F2038/143—Inductive couplings for signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】互いに接続していない２つの回路の間で電気信号を伝達することができ、かつノイズに強い回路装置を提供する。
【解決手段】この回路装置は、第１送信インダクタ２００、第１絶縁層１２０、第１受信インダクタ３００、及び第２受信インダクタ３２０を備える。第１送信インダクタ２００は、渦巻状の導電パターンからなり、送信信号が入力される。第１受信インダクタ３００は、第１絶縁層１２０を介して第１送信インダクタ２００と重なる領域に配置されている。第１受信インダクタ３００は、渦巻状の導電パターンからなり、第１送信インダクタ２００に入力される送信信号に対応して受信信号を生成する。第２受信インダクタ３２０は、第１受信インダクタ３００に直列に接続し、渦巻状の導電パターンからなっている。第２受信インダクタ３２０は、同一の向きの磁場に対して第１受信インダクタ３００とは逆向きの電圧を生じる。
【選択図】図１

Description

本発明は、互いに接続していない２つの回路の間で電気信号を伝達することができ、かつノイズに強い回路装置に関する。
入力される電気信号の電位が互いに異なる２つの回路の間で電気信号を伝達する場合、フォトカプラを用いることが多い。フォトカプラは、発光ダイオードなどの発光素子とフォトトランジスタなどの受光素子を有しており、入力された電気信号を発光素子で光に変換し、この光を受光素子で電気信号に戻すことにより、電気信号を伝達している。
しかし、フォトカプラは発光素子と受光素子を有しているため、小型化が難しい。また、電気信号の周波数が高い場合には電気信号に追従できなくなる。これらの問題を解決する技術として、２つのインダクタを誘導結合させることにより、電気信号を伝達する技術が開発されている。
一方、特許文献１には薄膜トランス装置が開示されている。この薄膜トランス装置において、１，２次コイルを有する４つの薄膜トランスが同一シリコン基板の表面側に配置されている。隣接しあうトランス同士は最外周部分のコイルを共有している。また４つの薄膜トランスにおいて、一次コイルは互いに並列に接続しており、また二次コイルも互いに並列に接続している。
特開平６−１２００４８号公報
２つのインダクタを誘導結合させることにより電気信号を伝達する場合、受信側のインダクタに外部磁場が加わるとノイズ信号が発生する可能性がある。このため、外部磁場に起因してノイズ信号が発生することを抑制する必要がある。
本発明によれば、渦巻状の第１導電パターンからなり、送信信号が入力される第１送信インダクタと、
前記第１送信インダクタの上または下に形成された第１絶縁層と、
前記第１絶縁層を介して前記第１送信インダクタと重なる領域に配置され、渦巻状の第２導電パターンからなり、前記送信信号に対応する受信信号を生成する第１受信インダクタと、
前記第１受信インダクタに直列に接続し、渦巻状の第３導電パターンからなり、同一の向きの磁場に対して前記第１受信インダクタとは逆向きの電圧を生じる第２受信インダクタと、
を備える回路装置が提供される。
本発明において外部磁場が回路装置に加わった場合、第１受信インダクタと第２受信インダクタは逆向きの電圧を生じる。また、第１受信インダクタと第２受信インダクタは直列に接続されている。このため、外部磁場に対する第１受信インダクタ及び第２受信インダクタの出力電圧は低くなる。したがって、外部磁場に起因してノイズ信号が発生することを抑制できる。
本発明によれば、外部磁場に起因してノイズ信号が発生することを抑制できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態にかかる回路装置の断面図である。この回路装置は、第１送信インダクタ２００、第１絶縁層１２０、第１受信インダクタ３００、及び第２受信インダクタ３２０を備える。第１送信インダクタ２００は、渦巻状の導電パターンからなり、送信信号が入力される。第１絶縁層１２０は、第１送信インダクタ２００の上又は下に位置している。図１に示す例において、第１絶縁層１２０は第１送信インダクタ２００の上に位置している。第１受信インダクタ３００は、第１絶縁層１２０を介して第１送信インダクタ２００と重なる領域に配置されている。第１受信インダクタ３００は、渦巻状の導電パターンからなり、第１送信インダクタ２００に入力される送信信号に対応して受信信号を生成する。第２受信インダクタ３２０は、第１受信インダクタ３００に直列に接続し、渦巻状の導電パターンからなっている。第２受信インダクタ３２０は、同一の向きの磁場に対して第１受信インダクタ３００とは逆向きの電圧を生じる。図１に示す例において、第２受信インダクタ３２０は第１受信インダクタ３００の隣に位置している。このため、平面視において第１受信インダクタ３００と第２受信インダクタ３２０の間には他のインダクタが存在しない。
図１に示す例において、回路装置は基板１００を有している。基板１００は、例えばシリコン基板などの半導体基板である。基板１００上には、絶縁層１１２，１１４，１１６，１１８がこの順に積層されている。絶縁層１１４，１１６，１１８によって第１絶縁層１２０が構成されている。
絶縁層１１２，１１４，１１６，１１８それぞれの表面には配線等の導電パターンが位置している。これら導電パターンは、例えば絶縁層上に形成されたＡｌ合金パターンであるが、ダマシン法により絶縁層に埋め込まれたＣｕ合金パターンであっても良い。第１送信インダクタ２００は絶縁層１１２の表面に位置しており、第１受信インダクタ３００及び第２受信インダクタ３２０は絶縁層１１８の表面、すなわち最上層の配線層に位置している。第１受信インダクタ３００、第２受信インダクタ３２０、及び絶縁層１１８は、保護膜１３０によって被覆されている。
第１送信インダクタ２００の中心側の端部２０２は、絶縁層１１４に設けられたビアプラグ及び絶縁層１１４の表面に位置している第１引出配線１４２を介して、平面視において第１送信インダクタ２００の外側に引き出されている。また第１受信インダクタ３００の中心側の端部３０２は、絶縁層１１８に設けられたビアプラグ及び絶縁層１１６の表面に位置している第２引出配線１４４を介して、第１受信インダクタ３００の外側に引き出されている。本実施形態において端部３０２は、ビアプラグ及び第２引出配線１４４を介して、第２受信インダクタ３２０の中心側の端部３２２に接続している。第２引出配線１４４は、第１引出配線１４２より第１受信インダクタ３００に近い層に形成されている。
平面視において、第１受信インダクタ３００の中心側の端部３０２は第１送信インダクタ２００の中心側の端部２０２と重なっていない。このため、第２引出配線１４４と第１引出配線１４２は平面視で重ならない。したがって、第２引出配線１４４と第１引出配線１４２の最小間隔は、端部３０２，２０２が重なる場合と比較して大きくなる。なお、第１受信インダクタ３００と第１送信インダクタ２００の渦巻きの中心は、互いに重なっているのが好ましい。
図２は、第１送信インダクタ２００の形状の一例を示す平面図である。本図に示す例において第１送信インダクタ２００は、外側の端部２０４から中心側の端部２０２に向けて時計回りの渦巻きを形成している。なお第１送信インダクタ２００は、外側の端部２０４から中心側の端部２０２に向けて反時計回りの渦巻きを形成していてもよい。
図３の各図は、第１受信インダクタ３００及び第２受信インダクタ３２０の形状の一例を示す平面図である。いずれの図においても、第１受信インダクタ３００及び第２受信インダクタ３２０は、巻き数及び配線間隔が略同じであり、絶対値が同じ磁場に対して絶対値が同じ電圧を生じる。
図３（ａ）に示す例は、図１に対応している。この例において、第１受信インダクタ３００及び第２受信インダクタ３２０は、渦巻きの向きが同一である。具体的には、第１受信インダクタ３００及び第２受信インダクタ３２０は外側の端部３０４、３２４から中心側の端部３０２，３２２に向けて時計回りの渦巻きを形成している。ただし渦巻きの向きは逆であっても良い。そして、中心側の端部３０２，３２２が第２引出配線１４４を介して互いに接続している。
図３（ｂ）に示す例は、図１とは異なる例を示している。この例において、第１受信インダクタ３００及び第２受信インダクタ３２０は、図３（ａ）に示した例と同様であり、渦巻きの向きが同一である。そして外側の端部３０４，３２４が互いに繋がっている。
図３（ｃ）に示す例は、図１とは異なる例を示している。この例において、第１受信インダクタ３００及び第２受信インダクタ３２０は、渦巻きの向きが逆である。そして第１受信インダクタ３００の外側の端部３０４と、第２受信インダクタ３２０の中心側の端部３２２が、第２引出配線１４４を介して互いに接続している。なお、第１受信インダクタ３００の中心側の端部３０２と、第２受信インダクタ３２０の外側の端部３２４が、第２引出配線１４４を介して互いに接続していてもよい。
図１〜３に示した回路装置は、例えば以下のようにして形成される。まず基板１００上に絶縁層１１２を形成する。基板１００には、トランジスタ（図示せず）が形成されていても良い。次いで絶縁層１１２の表面に第１送信インダクタ２００を形成する。第１送信インダクタ２００が絶縁層１１２上の導電パターンで形成される場合、絶縁層１１２上に導電膜を形成し、この導電膜を選択的に除去することにより、第１送信インダクタ２００が形成される。第１送信インダクタ２００が絶縁層１１２に埋め込まれる場合、絶縁層１１２に溝パターンを形成し、この溝内及び絶縁層１１２上に導電膜を形成し、さらに絶縁層１１２上の導電膜を除去することにより、第１送信インダクタ２００が形成される。
次いで、絶縁層１１２上及び第１送信インダクタ２００上に絶縁層１１４を形成する。次いで絶縁層１１４内に、第１送信インダクタ２００の中心側の端部２０２に接続するビアプラグを形成する。次いで、絶縁層１１４の表面に第１引出配線１４２を形成する。第１引出配線１４２は、例えば第１送信インダクタ２００の形成方法として例示した方法のいずれかで形成される。
次いで、絶縁層１１４上及び第１引出配線１４２上に絶縁層１１６を形成する。次いで絶縁層１１６の表面に第２引出配線１４４を形成する。第２引出配線１４４は、例えば第１送信インダクタ２００の形成方法として例示した方法のいずれかで形成される。
次いで、絶縁層１１６上及び第２引出配線１４４上に絶縁層１１８を形成する。次いで絶縁層１１８内に２つのビアプラグを形成する。これらビアプラグは、第１受信インダクタ３００及び第２受信インダクタ３２０の中心側の端部３０２，３２２を第２引出配線１４４に接続するためのものである。次いで、絶縁層１１８の表面に第１受信インダクタ３００及び第２受信インダクタ３２０を形成する。これらインダクタは、例えば第１送信インダクタ２００の形成方法として例示した方法のいずれかで形成される。次いで、絶縁層１１８上、第１受信インダクタ３００上、及び第２受信インダクタ３２０上に保護膜１３０を形成する。
次に、本実施形態の作用効果について説明する。まず、送信回路（図示せず）から第１送信インダクタ２００に送信信号が入力されると、第１送信インダクタ２００によって磁場が生成する。第１受信インダクタ３００は、第１送信インダクタ２００が生成した磁場によって電圧を生じる。一方、第２受信インダクタ３２０は、第１送信インダクタ２００が生成した磁場によってはほとんど電圧を生じない。このため、受信回路（図示せず）は、第１受信インダクタ３００及び第２受信インダクタ３２０が生じた電圧（例えば図３（ａ）に示す例では端部３０４，３２４間の電圧）を検出することにより、送信信号に対応した受信信号を検出することができる。
また図１に示した回路装置に外部磁場が加わった場合を考える。外部磁場は、第１受信インダクタ３００及び第２受信インダクタ３２０のいずれに対しても、略同じ向きで加わる。上記したように、第２受信インダクタ３２０は、同一の向きの磁場に対して第１受信インダクタ３００とは逆向きの電圧を生じる。第１受信インダクタ３００及び第２受信インダクタ３２０は直列に接続されているため、外部磁場によって生じる電圧（例えば図３（ａ）に示す例では端部３０４，３２４間の電圧）が小さくなる。このため、外部磁場に起因してノイズ信号が発生することを抑制できる。この効果は、第１受信インダクタ３００と第２受信インダクタ３２０の巻数が略同じである場合、特に顕著になる。
また、平面視において、第１受信インダクタ３００の中心側の端部３０２は第１送信インダクタ２００の中心側の端部２０２と重なっていない。このため、第１引出配線１４２と第２引出配線１４４が平面視において重なることを防止できる。したがって、端部３０２，２０２が重なる場合と比較して、第２引出配線１４４と第１引出配線１４２の最小間隔が大きくなり、第１送信インダクタ２００と第１受信インダクタ３００の間の絶縁耐圧が大きくなる。従って、送信信号と受信信号の基準電位が大きく異なる場合でも、入力側と受信側の間で絶縁破壊が生じることを抑制できる。
図４は、第２の実施形態にかかる回路装置の断面図である。この回路装置は、以下の点を除いて、第１の実施形態にかかる回路装置と同様の構成である。
保護膜１３０には、第１受信インダクタ３００の中心側の端部３０２を露出させる開口部、及び第２受信インダクタ３２０の中心側の端部３２２を露出させる開口部が設けられている。これらの開口部から露出した端部３０２，３２２は、ワイヤ５００を介して互いに接続している。すなわち端部３０２は、ワイヤ５００を介して第１受信インダクタ３００の外側に引き出されている。また回路装置は、第１の実施形態に示した第２引出配線１４４及びこれに接続するビアプラグを備えていない。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第２引出配線１４４の代わりにワイヤ５００を用いているため、第２引出配線１４４を用いる場合と比較して、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線との最小間隔を広くすることができる。従って、送信信号と受信信号の基準電位が大きく異なる場合でも、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線との間で絶縁破壊が生じることを抑制できる。
図５（ａ）は、第３の実施形態にかかる回路装置の断面図である。この回路装置は、基板１００としてＳＯＩ（Silicon ON Insulator）基板を用いている点を除いて、第１の実施形態と同様である。本実施形態において基板１００は、シリコン基板１０２上に絶縁層１０４及びシリコン層１０６をこの順に積層した構造である。そしてシリコン層１０６には、複数の埋込絶縁層１０８が設けられている。第１送信インダクタ２００、第１受信インダクタ３００、及び第２受信インダクタ３２０は、複数の埋込絶縁層１０８の上方に位置している。シリコン層１０６には、トランジスタ（図示せず）及び素子分離膜が形成されていても良い。
本図に示す例において埋込絶縁層１０８は、底部が絶縁層１０４に接しているが、底部が絶縁層１０４に接していなくてもよい。後者の場合、埋込絶縁層１０８は、シリコン層１０６に形成されたトランジスタ（図示せず）の素子分離膜と同一工程で形成されても良い。
図５（ｂ）は、埋込絶縁層１０８の平面レイアウトを示す平面図である。埋込絶縁層１０８は、マトリクスを形成するように互いに離間して配置されている。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、基板１００としてＳＯＩ基板を使用し、かつシリコン層１０６には複数の埋込絶縁層１０８が設けられている。複数の埋込絶縁層１０８は、第１送信インダクタ２００、第１受信インダクタ３００、及び第２受信インダクタ３２０の下方に位置している。従って、基板１００に渦電流が生じることを抑制できる。
図６は、第４の実施形態にかかる回路装置の構成を示す断面図である。この回路装置は、第２送信インダクタ２２０を備える点、第１引出配線１４２が第２送信インダクタ２２０の中心側の端部２２２にも接続している点、並びに第２引出配線１４４が第1受信インダクタ３００及び第２受信インダクタ３２０の外側に引き出されている点を除いて、第３の実施形態に示した回路装置と同様の構成である。第２送信インダクタ２２０は、渦巻状の導電パターンにより構成されている。
本図に示す例において、第２送信インダクタ２２０は第１送信インダクタ２００と同一層に形成されており、第１絶縁層１２０を介して第２受信インダクタ３２０と重なる領域に配置されている。第２送信インダクタ２２０は、第１引出配線１４２を介して第１送信インダクタ２００と同一の送信信号が入力されるが、送信信号が入力されたときに発生する磁場の向きは、第１送信インダクタ２００と逆である。
第１引出配線１４２は、絶縁層１１４に設けられたビアプラグを介して第１送信インダクタ２００の中心側の端部２０２及び第２送信インダクタ２２０の中心側の端部２２２それぞれに接続している。このため、第１送信インダクタ２００及び第２送信インダクタ２２０は、第１引出配線１４２に対して並列に接続されている。また第２送信インダクタ２２０は、第１送信インダクタ２００の隣に位置している。このため、平面視において第１送信インダクタ２００と第２送信インダクタ２２０の間には他のインダクタが存在しない。
図７の各図は、第１送信インダクタ２００と第２送信インダクタ２２０の形状の一例を示す平面図である。いずれの図においても、第１送信インダクタ２００及び第２送信インダクタ２２０は、巻き数が略同じであるが、巻き数は互いに異なっていても良い。
図７（ａ）に示す例は、図６に対応している。この例において第１送信インダクタ２００及び第２送信インダクタ２２０は、渦巻きの向きが逆である。具体的には、第１送信インダクタ２００は、外側の端部２０４から中心側の端部２０２に向けて時計回りの渦巻きを形成しており、第２送信インダクタ２２０は、外側の端部２２４から中心側の端部２２２に向けて反時計回りの渦巻きを形成している。ただし渦巻きの向きは逆であっても良い。そして、中心側の端部２０２，２２２が第１引出配線１４２を介して互いに接続している。また外側の端部２０４，２２４は互いに繋がっており、配線２３０によって第１送信インダクタ２００及び第２送信インダクタ２２０の外側に引き出されている。配線２３０は、例えば第１送信インダクタ２００及び第２送信インダクタ２２０と同一の配線層に形成されている。第１送信インダクタ２００及び第２送信インダクタ２２０は、送信信号の入力線となる第１引出配線１４２及び配線２３０に対して並列に接続されている。
図７（ｂ）に示す例は、図６とは異なる例を示している。この例において第１送信インダクタ２００及び第２送信インダクタ２２０は、渦巻きの向きが同一である。第１送信インダクタ２００の中心側の端部２０２と第２送信インダクタ２２０の外側の端部２２４が、引出配線１４５を介して互いに接続している。また第１送信インダクタ２００の外側の端部２０４と第２送信インダクタ２２０の中心側の端部２２２が、引出配線１４３を介して互いに接続している。引出配線１４３，１４５は、例えば図６に示した第１引出配線１４２と同様に形成される。第１送信インダクタ２００及び第２送信インダクタ２２０は、送信信号の入力線となる引出配線１４３，１４５に対して並列に接続されている。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、第２受信インダクタ３２０と重なる領域に第２送信インダクタ２２０が形成されており、第２送信インダクタ２２０には第１送信インダクタ２００と同一の送信信号が入力される。第２送信インダクタ２２０は、第１送信インダクタ２００とは逆向きの磁場を発生するため、第１送信インダクタ２００及び第２送信インダクタ２２０に送信信号が入力されたときに、第１受信インダクタ３００及び第２受信インダクタ３２０は、同一の向きの電圧を生じる。このため、送信信号に対応して第１受信インダクタ３００及び第２受信インダクタ３２０が生成する受信信号の電圧は高くなる。従って、信号の送信エラーが発生することを抑制できる。
また、第１送信インダクタ２００と第２送信インダクタ２２０の間には他のインダクタが存在しない。このため、第１送信インダクタ２００及び第２送信インダクタ２２０に送信信号が入力されたときに、第１送信インダクタ２００が発生する磁場と第２送信インダクタ２２０が発生する磁場が結合し、磁場の漏れが少なくなる。従って、送信信号に対応して第１受信インダクタ３００及び第２受信インダクタ３２０が生成する受信信号の電圧はさらに高くなり、信号の受信感度が高くなる。
なお、本実施形態において第２送信インダクタ２２０は、第１絶縁層１２０ではなく他の絶縁層（第２絶縁層）を介して第２受信インダクタ３２０と重なる領域に配置されていても良い。例えば第１絶縁層１２０が複数の絶縁層で構成されている場合、第２送信インダクタ２２０は、第１絶縁層１２０を構成する絶縁層の一部を介して第２受信インダクタ３２０と重なる領域に配置されていても良い。
図８の各図は、第５の実施形態にかかる回路装置のインダクタの形状を示す平面図である。本実施形態において回路装置は、第１送信インダクタ２００、第２送信インダクタ２２０、第１受信インダクタ３００、及び第２受信インダクタ３２０を有する信号送信回路を偶数個有している。そして各信号送信回路は、同一のインダクタが互いに隣り合うように配置されている。各信号送信回路の間には他のインダクタが存在しない。
図８（ａ）は、第１送信インダクタ２００及び第２送信インダクタ２２０の形状を示す平面図である。全ての第１送信インダクタ２００及び第２送信インダクタ２２０は、送信信号の入力線である第１引出配線１４２及び配線２３０に対して並列に接続されている。隣り合う第１送信インダクタ２００は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。また隣り合う第２送信インダクタ２２０は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。
図８（ｂ）は、第１受信インダクタ３００及び第２受信インダクタ３２０の形状を示す平面図である。全ての第１受信インダクタ３００及び第２受信インダクタ３２０は、送信信号が入力されたときに各インダクタで生じた電圧が加算される方向に、直列に接続されている。図８（ｂ）に示す例では、全ての第１受信インダクタ３００及び第２受信インダクタ３２０は渦巻きの方向が同一である。そして隣り合う第１受信インダクタ３００は、外側の端部３０４が互いに接続している。受信回路は、隣り合う第２受信インダクタ３２０の外側の端部３２４の間の電圧を測定することにより、受信信号を検出する。
本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、送信信号が入力されたときに、隣り合う第１送信インダクタ２００は互いに逆向きの磁場を発生させ、隣り合う第２送信インダクタ２２０は互いに逆向きの磁場を発生させる。このため、隣り合う第１送信インダクタ２００の磁場が互いに結合し、かつ隣り合う第２送信インダクタ２２０の磁場も互いに結合する。従って、磁場の漏れがさらに少なくなり、第１受信インダクタ３００及び第２受信インダクタ３２０が信号を受信しやすくなる。
図９は、第６の実施形態にかかる回路装置の構成を示す断面図である。この回路装置は、第３受信インダクタ３４０及び引出配線１４６を備える点を除いて、第１の実施形態にかかる回路装置と同様の構成である。本実施形態において受信信号は、第３受信インダクタ３４０から出力される。
図９に示す例において、第３受信インダクタ３４０は、第１絶縁層１２０を介して第２受信インダクタ３２０と重なる領域に配置されている。引出配線１４６は、絶縁層１１４に設けられたビアプラグを介して第３受信インダクタ３４０の中心側の端部３４２に接続しており、端部３４２を第３受信インダクタ３４０の外側に引き出している。
図１０（ａ）は、図９に示した回路装置における第１受信インダクタ３００及び第２受信インダクタ３２０の平面図である。第１受信インダクタ３００及び第２受信インダクタ３２０は渦巻きの向きが互いに同じである。そして、外側の端部３０４，３２４が互いに接続しており、中心側の端部３０２，３２２が第２引出配線１４４によって互いに接続している。
図１０（ｂ）は、図１０（ａ）の変形例である。本図は、第１受信インダクタ３００及び第２受信インダクタ３２０の渦巻きの向きが互いに逆である点を除いて、図１０（ａ）と同様である。なお本図において、端部３０２，３２４が互いに接続し、端部３２２，３０４が互いに接続しても良い。
次に、本実施形態の作用効果について説明する。第１送信インダクタ２００に送信信号が入力されると、第１の実施形態と同様に第１受信インダクタ３００に電圧が生じる。この電圧によって第２受信インダクタ３２０に電流が流れ、第２受信インダクタ３２０が磁場を発生させる。第２受信インダクタ３２０が磁場を発生させると、この磁場によって第３受信インダクタ３４０に電圧が生じる。受信回路は、この電圧を受信信号として検出する。従って、第１送信インダクタ２００から、第１受信インダクタ３００及び第２受信インダクタ３２０を経由して、第３受信インダクタ３４０に信号を送信することができる。また外部磁場が加わったときに第１受信インダクタ３００及び第２受信インダクタ３２０に生じる電圧は、互いに打ち消す方向になっている。従って、外部磁場に起因してノイズ信号が発生することを抑制できる。
また、第１送信インダクタ２００から第３受信インダクタ３４０に信号が伝達されるまでには、第１絶縁層１２０を２回経由する必要がある。従って、第１送信インダクタ２００と第３受信インダクタ３４０の間の絶縁耐圧が大きくなる。従って、送信信号と受信信号の基準電位が大きく異なる場合でも、入力側と受信側の間で絶縁破壊が生じることを抑制できる。
なお、本実施形態において第３受信インダクタ３４０は、第１絶縁層１２０ではなく他の絶縁層（第３絶縁層）を介して第２受信インダクタ３２０と重なる領域に配置されていても良い。例えば第１絶縁層１２０が複数の絶縁層で構成されている場合、第３受信インダクタ３４０は、第１絶縁層１２０を構成する絶縁層の一部を介して第２受信インダクタ３２０と重なる領域に配置されていても良い。
図１１は、第７の実施形態にかかる回路装置のインダクタの形状を示す平面図である。この回路装置は、第１送信インダクタ２００、第１受信インダクタ３００、第２受信インダクタ３２０、及び第３受信インダクタ３４０を有する信号送信回路を偶数個有している点を除いて、第６の実施形態にかかる回路装置と同様の構成である。偶数個の信号送信回路は、同一のインダクタが隣り合うように並んで配置されている。各信号送信回路の間には他のインダクタが存在しない。
図１１（ａ）は、第１送信インダクタ２００の形状を示す平面図である。全ての第１送信インダクタ２００は、送信信号の入力線である第１引出配線１４２及び配線２３０に対して並列に接続されている。隣り合う第１送信インダクタ２００は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。
図１１（ｂ）は、第１受信インダクタ３００及び第２受信インダクタ３２０の形状を示す平面図である。本図に示す例において、隣り合う第１受信インダクタ３００の渦巻きの方向は同じであり、隣り合う第２受信インダクタ３２０の渦巻きの方向は同じである。ただしこれらの向きは互いに逆であっても良い。
図１１（ｃ）は、第３受信インダクタ３４０の形状を示す平面図である。隣り合う第３受信インダクタ３４０は、同一の磁場に対して逆向きの電圧を発生させ、かつ、送信信号が第１送信インダクタ２００に入力されたときに、それぞれに生じる電圧が加算される方向に互いに直列に接続されている。本図に示す例において、隣り合う第３受信インダクタ３４０は、渦巻きの向きが同じであり、中心側の端部３４２が互いに接続されている。受信回路は、隣り合う第３受信インダクタ３４０の外側の端部３４４の間の電圧を測定することにより、受信信号を検出する。なお、中心側の端部３４２の代わりに外側の端部３４４が互いに接続されていても良い。この場合、受信回路は、隣り合う第３受信インダクタ３４０の中心側の端部３４２の間の電圧を測定することにより、受信信号を検出する。
本実施形態によっても、第６の実施形態と同様の効果を得ることができる。また、送信信号が入力されたときに、隣り合う第１送信インダクタ２００は互いに逆向きの磁場を発生させる。このため、隣り合う第１送信インダクタ２００の磁場が互いに結合し、磁場の漏れが少なくなる。従って、第１受信インダクタ３００が信号を受信しやすくなる。
また、隣り合う第１受信インダクタ３００の渦巻きの方向は同じである。上記したように、隣り合う第１送信インダクタ２００は互いに逆向きの磁場を発生させる。このため、第１送信インダクタ２００に送信信号が入力されたときに、隣り合う第１受信インダクタ３００は、逆向きの電圧を生じる。第２受信インダクタ３２０の渦巻きの方向は同じであるため、隣り合う第２受信インダクタ３２０は逆向きの磁場を発生させる。従って、隣り合う第２受信インダクタ３２０の磁場が互いに結合し、磁場の漏れが少なくなる。従って、第３受信インダクタ３４０が信号を受信しやすくなる。
また、第３受信インダクタ３４０は、同一の磁場に対して逆向きの電圧を発生させる。従って、外部磁場によって第３受信インダクタ３４０に生じる電圧が小さくなる。このため、外部磁場に起因してノイズ信号が発生することを抑制できる。この効果は、隣り合う第３受信インダクタ３４０の巻数が同じである場合、特に顕著になる。
図１２は、第８の実施形態にかかる回路装置の断面図である。この回路装置は、以下の点を除いて、第６または第７の実施形態にかかる回路装置と同様の構成である。
保護膜１３０には、第１受信インダクタ３００の中心側の端部３０２を露出させる開口部、及び第２受信インダクタ３２０の中心側の端部３２２を露出させる開口部が設けられている。これらの開口部から露出した端部３０２，３２２は、ワイヤ５００を介して互いに接続している。また回路装置は、図９に示した第２引出配線１４４及びこれに接続するビアプラグを備えていない。
本実施形態によっても、第６または第７の実施形態と同様の効果を得ることができる。また、第２引出配線１４４の代わりにワイヤ５００を用いているため、第２引出配線１４４を用いる場合と比較して、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線との最小間隔を広くすることができる。従って、送信信号と受信信号の基準電位が大きく異なる場合でも、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線との間で絶縁破壊が生じることを抑制できる。
図１３は、第９の実施形態にかかる回路装置の断面図である。この回路装置は、基板１００としてＳＯＩ基板を用いている点、及びＳＯＩ基板のシリコン層１０６に埋込絶縁層１０８が設けられている点を除いて、第８の実施形態と同様である。ＳＯＩ基板である基板１００の構成は、第３の実施形態と同様である。ただし本実施形態において、埋込絶縁層１０８は第１受信インダクタ３００と第２受信インダクタ３２０の間の領域の下方に形成されているが、第１受信インダクタ３００の下方及び第２受信インダクタ３２０の下方には形成されていない。
図１４は、図１３に示した回路装置における、第１受信インダクタ３００及び第２受信インダクタ３２０に対する埋込絶縁層１０８の相対位置、及び埋込絶縁層１０８の平面形状を示す平面図である。埋込絶縁層１０８は、シリコン層１０６を、第１受信インダクタ３００が設けられている領域と、第２受信インダクタ３２０が設けられている領域とで絶縁するように設けられている。
本実施形態によっても、第８の実施形態と同様の効果を得ることができる。また、シリコン層１０６は、第１受信インダクタ３００が設けられている領域と、第２受信インダクタ３２０が設けられている領域の間が埋込絶縁層１０８によって絶縁されている。従って、これらの間の基板電位を異ならせることができる。
図１５は、第１０の実施形態にかかる回路装置の断面図である。この回路装置は、引出配線１４６が絶縁層１１２の下に配置されている点を除いて、第９の実施形態にかかる回路装置と同様の構成である。シリコン層１０６にトランジスタ（図示せず）が形成されている場合、引出配線１４６はトランジスタのゲート電極と同一層に設けられる。この場合、引出配線１４６は、例えばポリシリコン配線又はメタル配線になる。
本実施形態によっても、第９の実施形態と同様の効果を得ることができる。また、引出配線１４６をシリコン層１０６の上に設けているため、第３受信インダクタ３４０及びこれに接続する配線と、第２受信インダクタ３２０の間の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。なお、引出配線１４６がポリシリコン配線である場合、引出配線１４６の抵抗が高くなるが、受信回路は電流ではなく電圧で受信信号の有無を判断するため、問題にならない。
図１６は、第１１の実施形態にかかる回路装置の断面図である。この回路装置は、第１引出配線１４２が引出配線１４６と同様に絶縁層１１２の下に配置されている点を除いて、第１０の実施形態にかかる回路装置と同様の構成である。
本実施形態によっても第１０の実施形態と同様の効果を得ることができる。また、第１引出配線１４２をシリコン層１０６の上に設けているため、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００の間の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。
図１７は、第１２の実施形態にかかる回路装置の断面図である。この回路装置は、基板１００に送信回路及び受信回路が形成されている点を除いて、第９、第１０、又は第１１の実施形態にかかる回路装置と同様の構成である。送信回路はトランジスタ１５０を有しており、受信回路はトランジスタ１６０を有している。なお本図において、図１２等に示したワイヤ５００、第１引出配線１４２、及び引出配線１４６は省略されている。
本実施形態においてもシリコン層１０６は、第１送信インダクタ２００及び第１受信インダクタ３００の下方を含む領域と、第３受信インダクタ３４０及び第２受信インダクタ３２０の下方を含む領域が絶縁されている。
トランジスタ１５０は、シリコン層１０６のうち第１送信インダクタ２００及び第１受信インダクタ３００の下方を含む領域に設けられている。トランジスタ１５０は送信回路の一部であり、例えばソースが第１送信インダクタ２００に電気的に接続している。またトランジスタ１６０は、シリコン層１０６のうち第２受信インダクタ３２０及び第３受信インダクタ３４０の下方を含む領域に設けられている。トランジスタ１６０は受信回路の一部であり、例えばゲート電極が第１送信インダクタ２００に電気的に接続している。
本実施形態によっても、第９、第１０、又は第１１の実施形態にかかる回路装置と同様の効果を得ることができる。また、基板１００に送信回路及び受信回路を形成しているため、送信回路及び受信回路を含めた回路装置を小型化することができる。
図１８は、第１３の実施形態にかかる回路装置の断面図である。本図に示す回路装置は、平面視において、第１送信インダクタ２００の配線パターンと第１受信インダクタ３００の配線パターンがずれており、かつ第２受信インダクタ３２０の配線パターンと第３受信インダクタ３４０の配線パターンがずれている点を除いて、第８の実施形態にかかる回路装置と同様の構成である。
本実施形態によっても、第８の実施形態と同様の効果を得ることができる。また、平面視において第１送信インダクタ２００の配線パターンと第１受信インダクタ３００の配線パターンがずれているため、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線との最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。また、平面視において第２受信インダクタ３２０の配線パターンと第３受信インダクタ３４０の配線パターンがずれているため、第２受信インダクタ３２０及びこれに接続する配線と、第３受信インダクタ３４０及びこれに接続する配線との最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。
図１９は、第１４の実施形態にかかる回路装置の断面図である。本図に示す回路装置は、以下の点を除いて、第９の実施形態にかかる回路装置と同様である。
まず、図１３に示した第１引出配線１４２の代わりにワイヤ５０２、電極２０６、及び電極２０６と第１送信インダクタ２００の中心側の端部２０２を接続するビアプラグ等を有している。電極２０６は、第１受信インダクタ３００と同一層に形成されており、保護膜１３０に形成された開口部から露出している。電極２０６は、第１受信インダクタ３００の内側に位置している。
また、図１３に示した引出配線１４６の代わりにワイヤ５０４、電極３４６、及び電極３４６と第３受信インダクタ３４０の中心側の端部３４２を接続するビアプラグ等を有している。電極３４６は第２受信インダクタ３２０と同一層に形成されており、保護膜１３０に形成された開口部から露出している。電極３４６は、第２受信インダクタ３２０の内側に位置している。
電極２０６と第１送信インダクタ２００の端部２０２の間、及び電極３４６と第３受信インダクタ３４０の端部３４２の間には、複数の層が位置しているが、これらの層には、電極２０６と端部２０２を接続するビアプラグ及び導電パターン、並びに電極３４６と端部３４２を接続するビアプラグ及び導電パターンが設けられている。
ワイヤ５０２は電極２０６と電極２０８を接続しており、ワイヤ５０４は電極３４６と電極３４８を接続している。電極２０８，３４８は、第１受信インダクタ３００及び第２受信インダクタ３２０と同一層に形成されており、保護膜１３０に形成された開口部から露出している。電極２０８は、第１受信インダクタ３００の外側に位置しており、送信回路（図示せず）に接続している。電極３４８は第２受信インダクタ３２０の外側に位置しており、受信回路（図示せず）に接続している。
また埋込絶縁層１０８は、第３の実施形態において図５の各図に示した形状を有している。
図２０は、第１送信インダクタ２００、第１受信インダクタ３００、第２受信インダクタ３２０、及び第３受信インダクタ３４０の相対位置を示す平面図である。本図に示すように、第１送信インダクタ２００の導電パターンと第１受信インダクタ３００の導電パターンは重なっておらず、第２受信インダクタ３２０の導電パターンと第３受信インダクタ３４０の導電パターンも重なっていない。そして第１送信インダクタ２００の中心側の端部２０２と第１受信インダクタ３００の中心側の端部３０２も重なっておらず、第２受信インダクタ３２０の中心側の端部３２２と第３受信インダクタ３４０の中心側の端部３４２も重なっていない。
本実施形態によっても第９の実施形態と同様の効果を得ることができる。また、電極２０６と第１受信インダクタ３００の距離を離すことにより、第１送信インダクタ２００及びこれに接続する配線と、第１受信インダクタ３００及びこれに接続する配線の最小間隔を広くして、これらの絶縁耐圧を高くすることができる。また電極３４６と第２受信インダクタ３２０の距離を離すことにより、第３受信インダクタ３４０及びこれに接続する配線と、第２受信インダクタ３２０及びこれに接続する配線の最小間隔を広くして、これらの絶縁耐圧を高くすることができる。
また、埋込絶縁層１０８は、第３の実施形態において図５の各図に示した形状を有しているため、基板１００に渦電流が生じることを抑制できる。
図２１は、第１５の実施形態にかかる回路装置の断面図である。この回路装置は、以下の点を除いて第１２の実施形態にかかる回路装置と同様の構成である。
第３受信インダクタ３４０は、第１受信インダクタ３００と同一層に位置しており、第２受信インダクタ３２０は、第３受信インダクタ３４０の下方、たとえば第１送信インダクタ２００と同一層に位置している。第１受信インダクタ３００と第２受信インダクタ３２０は、一端（たとえば外側の端部同士）がこれらの間の各層に形成されたビアプラグ及び導電パターンを介して互いに接続しており、他端（例えば中心側の端部同士）が各層に形成されたビアプラグ及び導電パターン、ならびにワイヤ５１０を介して互いに接続している。なお、第２受信インダクタ３２０の中心側の端部３２２は、第２受信インダクタ３２０より下層の配線（例えばトランジスタ１５０のゲート配線と同一層の配線）を介して他の部分に引き出されても良い。
受信回路（トランジスタ１６０を含む）は、基板６００に形成されている。基板６００は、例えばＳＯＩ基板であるが、シリコン基板などの半導体基板であってもよい。トランジスタ１６０のいずれかの電極（例えばゲート電極）は、基板６００上の各層に形成されたビアプラグ及び導電パターンを介して、最上層の配線層に位置する電極１６２に接続している。電極１６２、及び電極１６２と同一層の電極１６４は、保護膜６３０に形成された開口部から露出している。電極１６４も、受信回路に接続している。
電極１６２，１６４は、それぞれワイヤ５０６，５０８を介して第３受信インダクタ３４０の端部３４２，３４４に接続している。なお電極１６２が端部３４４に接続し、電極１６４が端部３４２に接続しても良い。
本実施形態によっても、第１２の実施形態と同様の効果を得ることができる。また、他の基板６００に形成した受信回路と第３受信インダクタ３４０を電気的に接続することができる。
また、第１送信インダクタ２００が第１受信インダクタ３００の下方に位置している。シリコン層１０６には送信回路が形成されているため、第１送信インダクタ２００の基準電位はシリコン層１０６の基板電位と大きく異ならない。このため、第１受信インダクタ３００が第１送信インダクタ２００の下方に位置する場合と比較して、シリコン層１０６と、いずれかのインダクタの間で絶縁破壊が生じることを抑制できる。
また、第２受信インダクタ３２０の中心側の端部３２２を、第２受信インダクタ３２０より下層の配線を介して他の部分に引き出しているため、第２受信インダクタ３２０及びこれに接続する配線と、第３受信インダクタ３４０及びこれに接続する配線の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。
なお本実施形態において、基板６００に送信回路（トランジスタ１５０を含む）が形成され、基板１００のうち第２受信インダクタ３２０の下方を含む領域に受信回路（トランジスタ１６０を含む）が形成されても良い。この場合、第３受信インダクタ３４０が第２受信インダクタ３２０の下方に位置するのが好ましい。このようにすると、シリコン層１０６と、いずれかのインダクタの間で絶縁破壊が生じることを抑制できる。
図２２は、第１６の実施形態にかかる回路装置の断面図である。この回路装置は、以下の点を除いて、第１１の実施形態にかかる回路装置と同様の構成である。まず基板１００には第１送信インダクタ２００及び第１受信インダクタ３００が形成されており、第２受信インダクタ３２０及び第３受信インダクタ３４０は基板１０１に形成されている。基板１００，１０１は、いずれもシリコン基板などの半導体基板である。ただし基板１００，１０１はＳＯＩ基板であっても良い。そして第１受信インダクタ３００の外側の端部３０４と第２受信インダクタ３２０の外側の端部３２４は、いずれも保護膜１３０に形成された開口部から露出しており、ワイヤ５０１を介して互いに接続している。
図２３の各図は、図２２に示した回路装置における第１受信インダクタ３００及び第２受信インダクタ３２０の形状を示す平面図である。
図２３（ａ）は図２２に対応した例を示している。第１受信インダクタ３００と第２受信インダクタ３２０は、渦巻きの向きが互いに同一である。そして中心側の端部３０２，３２２がワイヤ５００を介して互いに接続しており、外側の端部３０４，３２４がワイヤ５０１を介して互いに接続している。
図２３（ｂ）は、図２２とは異なる例を示している。第１受信インダクタ３００と第２受信インダクタ３２０は、渦巻きの向きが逆である。ワイヤ５００は、第１受信インダクタの中心側の端部３０２と第２受信インダクタ３２０の外側の端部３２４を接続している。ワイヤ５０１は、第１受信インダクタ３００の外側の端部３０４と第２受信インダクタ３２０の中心側の端部３２２を接続している。なおワイヤ５００が端部３０２，３２４を相互に接続し、ワイヤ５０１が端部３０４，３２２を相互に接続しても良い。
本実施形態によっても第１１の実施形態と同様の効果を得ることができる。また、第２受信インダクタ３２０及び第３受信インダクタ３４０を第１送信インダクタ２００及び第１受信インダクタ３００とは異なる基板に形成しているため、受信信号の基準電位と送信信号の基準電位が大きく異なっていても、第１送信インダクタ２００と第３受信インダクタ３４０の間が絶縁破壊することを抑制できる。
図２４は、第１７の実施形態にかかる回路装置の断面図である。この回路装置は、以下の点を除いて第６の実施形態にかかる回路装置と同様の構成である。
第１送信インダクタ２００及び第３受信インダクタ３４０は、絶縁層１１８の表面に位置しており、第１受信インダクタ３００及び第２受信インダクタ３２０は、絶縁層１１２の表面に位置している。また基板６１０には送信回路が形成されており、基板６００には受信回路が形成されている。送信回路はトランジスタ１５０を含んでおり、受信回路はトランジスタ１６０を含んでいる。基板１００，６００，６１０は、例えばシリコン基板などの半導体基板であるが、ＳＯＩ基板であっても良い。
保護膜１３０は、第１送信インダクタ２００の端部２０２，２０４を露出させる開口部、及び第３受信インダクタ３４０の端部３４２，３４４を露出させる開口部を有している。端部２０２，２０４はワイヤ５０７，５０９を介して基板６１０に形成された電極１５２，１５４に接続しており、端部３４２，３４４はワイヤ５０６．５０８を介して基板６００に形成された電極１６２，１６４に接続している。電極１５２，１５４は送信回路に接続しており、電極１６２，１６４は受信回路に接続している。
第１受信インダクタ３００の外側の端部３０４は第２受信インダクタ３２０の外側の端部３２４と直接接続しており、第１受信インダクタ３００の中心側の端部３０２はビアプラグ及び第２引出配線１４４を介して第２受信インダクタ３２０の中心側の端部３２２に接続している。第２引出配線１４４は第１受信インダクタ３００及び第２受信インダクタ３２０より下層に位置している。基板１００にトランジスタが形成されている場合、第２引出配線１４４は、例えばこのトランジスタのゲート電極と同層に位置している。
本実施形態によっても、第６の実施形態と同様の効果を得ることができる。また第１送信インダクタ２００及び第３受信インダクタ３４０は絶縁層１１８の表面に位置しているため、基板１００の基板電位と送信信号の基準電位又は受信信号の基準電位が大きく異なっていても、基板１００と第１送信インダクタ２００又は第３受信インダクタ３４０の間で絶縁破壊が生じることを抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第１の実施形態にかかる回路装置の断面図である。 第１送信インダクタの形状の一例を示す平面図である。 各図は第１受信インダクタ及び第２受信インダクタの形状の一例を示す平面図である。 第２の実施形態にかかる回路装置の断面図である。 （ａ）は第３の実施形態にかかる回路装置の断面図であり、（ｂ）は埋込絶縁層の平面レイアウトを示す平面図である。 第４の実施形態にかかる回路装置の断面図である。 各図は第１送信インダクタと第２送信インダクタの形状の一例を示す平面図である。 各図は第５の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 第６の実施形態にかかる回路装置の断面図である。 （ａ）は図９に示した回路装置における第１受信インダクタ及び第２受信インダクタの平面図であり、（ｂ）は（ａ）の変形例を示す平面図である。 各図は第７の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 第８の実施形態にかかる回路装置の断面図である。 第９の実施形態にかかる回路装置の断面図である。 図１３に示した回路装置における埋込絶縁層の相対位置及び平面形状を示す平面図である。 第１０の実施形態にかかる回路装置の断面図である。 第１１の実施形態にかかる回路装置の断面図である。 第１２の実施形態にかかる回路装置の断面図である。 第１３の実施形態にかかる回路装置の断面図である。 第１４の実施形態にかかる回路装置の断面図である。 第１送信インダクタ、第１受信インダクタ、第２受信インダクタ、及び第３受信インダクタの相対位置を示す平面図である。 第１５の実施形態にかかる回路装置の断面図である。 第１６の実施形態にかかる回路装置の断面図である。 各図は図２２に示した回路装置における第１受信インダクタ及び第２受信インダクタの形状を示す平面図である。 第１７の実施形態にかかる回路装置の断面図である。
符号の説明
１００ 基板
１０１ 基板
１０２ シリコン基板
１０４ 絶縁層
１０６ シリコン層
１０８ 埋込絶縁層
１１２ 絶縁層
１１４ 絶縁層
１１６ 絶縁層
１１８ 絶縁層
１２０ 第１絶縁層
１３０ 保護膜
１４２ 第１引出配線
１４３ 引出配線
１４４ 第２引出配線
１４５ 引出配線
１４６ 引出配線
１５０ トランジスタ
１５２ 電極
１５４ 電極
１６０ トランジスタ
１６２ 電極
１６４ 電極
２００ 第１送信インダクタ
２０２ 中心側の端部
２０４ 外側の端部
２０６ 電極
２０８ 電極
２２０ 第２送信インダクタ
２２２ 中心側の端部
２２４ 外側の端部
２３０ 配線
３００ 第１受信インダクタ
３０２ 中心側の端部
３０４ 外側の端部
３２０ 第２受信インダクタ
３２２ 中心側の端部
３２４ 外側の端部
３４０ 第３受信インダクタ
３４２ 中心側の端部
３４４ 外側の端部
３４６ 電極
３４８ 電極
５００ ワイヤ
５０１ ワイヤ
５０２ ワイヤ
５０４ ワイヤ
５０６ ワイヤ
５０７ ワイヤ
５０８ ワイヤ
５０９ ワイヤ
５１０ ワイヤ
６００ 基板
６１０ 基板
６３０ 保護膜

Claims (16)

  1. 渦巻状の第１導電パターンからなり、送信信号が入力される第１送信インダクタと、
    前記第１送信インダクタの上または下に形成された第１絶縁層と、
    前記第１絶縁層を介して前記第１送信インダクタと重なる領域に配置され、渦巻状の第２導電パターンからなり、前記送信信号に対応する受信信号を生成する第１受信インダクタと、
    前記第１受信インダクタに直列に接続し、渦巻状の第３導電パターンからなり、同一の向きの磁場に対して前記第１受信インダクタとは逆向きの電圧を生じる第２受信インダクタと、
    を備える回路装置。
  2. 請求項１に記載の回路装置において、
    前記第１受信インダクタ及び前記第２受信インダクタは、渦巻きの向きが同一であり、中心側の端部同士又は外側の端部同士が電気的に接続されている回路装置。
  3. 請求項１に記載の回路装置において、
    前記第１受信インダクタ及び前記第２受信インダクタは、渦巻きの向きが逆であり、前記第１受信インダクタの中心側の端部と前記第２受信インダクタの外側の端部、又は前記第１受信インダクタの外側の端部と前記第２受信インダクタの中心側の端部が電気的に接続されている回路装置。
  4. 請求項１〜３のいずれか一つに記載の回路装置において、
    第２絶縁層または前記第１絶縁層を介して前記第２受信インダクタと重なる領域に配置され、前記第１送信インダクタと同一の送信信号が入力され、渦巻状の第４導電パターンからなる第２送信インダクタを備え、
    前記送信信号が入力されたときに、前記第１送信インダクタと前記第２送信インダクタは発生する磁場の向きが逆である回路装置。
  5. 請求項４に記載の回路装置において、
    前記第２送信インダクタは、渦巻きの向きが前記第１送信インダクタと逆であり、
    前記第１送信インダクタの中心側の端部と前記第２送信インダクタの外側の端部が電気的に接続されており、
    前記第１送信インダクタの外側の端部と前記第２送信インダクタの中心側の端部が電気的に接続されている回路装置。
  6. 請求項４に記載の回路装置において、
    前記第２送信インダクタは、渦巻きの向きが前記第１送信インダクタと同一であり、かつ中心側の端部同士及び外側の端部同士が電気的に接続されている回路装置。
  7. 請求項４〜６のいずれか一つに記載の回路装置において、
    平面視において、前記第１送信インダクタと前記第２送信インダクタの間には他のインダクタが配置されていない回路装置。
  8. 請求項１〜３のいずれか一つに記載の回路装置において、
    第３絶縁層または前記第１絶縁層を介して前記第２受信インダクタと重なる領域に配置され、渦巻状の第５導電パターンからなる第３受信インダクタをさらに備える回路装置。
  9. 請求項８に記載の回路装置において、
    前記第１受信インダクタの中心側の端部は、前記第２受信インダクタの中心側の端部に電気的に接続しており、
    前記第１受信インダクタの外側の端部は、前記第２受信インダクタの外側の端部に電気的に接続している回路装置。
  10. 請求項８又は９に記載の回路装置において、
    前記第１送信インダクタ、前記第１受信インダクタ、前記第２受信インダクタ、及び前記第３受信インダクタを有する信号送信回路を偶数個有しており、
    前記偶数個の信号送信回路は、同一のインダクタが隣り合うように並んで配置されており、かつ前記第１送信インダクタに互いに同一の前記送信信号が入力され、
    隣り合う前記第１送信インダクタは、前記送信信号が入力されたときに互いに逆向きの磁場を発生させ、
    隣り合う前記第３受信インダクタは、同一方向の磁場に対して逆向きの電圧を発生させ、かつ前記送信信号が前記第１送信インダクタに入力されたときに、前記第３受信インダクタに生じる電圧を加算する方向に互いに直列に接続されている回路装置。
  11. 請求項８〜１０のいずれか一つに記載の回路装置において、
    基板と、
    前記基板に形成され、前記送信信号を前記第１送信インダクタに入力する送信回路及び前記第１受信インダクタから前記受信信号が入力される受信回路の一方を構成する第１トランジスタと、
    を備え、
    前記第１送信インダクタ、前記第１受信インダクタ、前記第２受信インダクタ、及び前記第３受信インダクタは、前記基板上に形成されており、
    前記第１トランジスタが前記送信回路を構成するときは、前記第１送信インダクタが前記第１受信インダクタの下方に位置し、
    前記第１トランジスタが前記受信回路を構成するときは、前記第３受信インダクタが前記第２受信インダクタの下方に位置する回路装置。
  12. 請求項８〜１０のいずれか一つに記載の回路装置において、
    第１基板及び第２基板を備え、
    前記第１送信インダクタ及び前記第１受信インダクタは前記第１基板上に形成されており、前記第２受信インダクタ及び前記第３受信インダクタは前記第２基板上に形成されている回路装置。
  13. 請求項１〜１２のいずれか一つに記載の回路装置において、
    前記第１絶縁層は、少なくとも第１の配線層、及び前記第１の配線層より前記第１受信インダクタに近い第２配線層を含み、
    前記第１送信インダクタの中心側の端部は、平面視において前記第１受信インダクタの中心側の端部と重なっておらず、
    前記第１配線層に形成され、前記第１送信インダクタの中心側の端部を平面視において前記第１送信インダクタの外側に引き出す第１引出配線と、
    前記第２配線層に形成され、前記第１受信インダクタの中心側の端部を平面視において前記第１受信インダクタの外側に引き出す第２引出配線と、
    を備え、
    前記第１引出配線と前記第２引出配線は重なっていない回路装置。
  14. 請求項１〜１３のいずれか一つに記載の回路装置において、
    前記第１送信インダクタ及び前記第１受信インダクタのうち上方に位置するインダクタである上方インダクタの上に形成された保護膜と、
    前記保護膜に形成され、前記上方インダクタの中心側の端部を前記保護膜から露出させる開口部と、
    前記上方インダクタの中心側の端部に接続され、平面視において当該中心側の端部を前記上方インダクタの外側に引き出すワイヤと、
    を備える回路装置。
  15. 請求項１〜１４のいずれか一つに記載の回路装置において、
    前記第１送信インダクタを構成する前記第１導電パターンと、前記第１受信インダクタを構成する前記第２導電パターンは、平面視において重なっていない回路装置。
  16. 請求項１〜１４のいずれか一つに記載の回路装置において、
    ＳＯＩ（Silicon On Insulator）基板と、
    前記ＳＯＩ基板のシリコン層に設けられ、互いに離間している複数の埋込絶縁層と、
    を有しており、
    前記第１送信インダクタ及び前記第１受信インダクタは前記ＳＯＩ基板の前記複数の埋込絶縁層の上方に位置している回路装置。
JP2008174111A 2008-03-07 2008-07-03 回路装置 Active JP5658429B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008174111A JP5658429B2 (ja) 2008-07-03 2008-07-03 回路装置
US12/457,295 US8085549B2 (en) 2008-03-07 2009-06-05 Circuit device
CN2009101510049A CN101621065B (zh) 2008-07-03 2009-07-03 电路器件
CN201210209810.9A CN102768897B (zh) 2008-07-03 2009-07-03 电路器件
US13/306,302 US8830694B2 (en) 2008-07-03 2011-11-29 Circuit device
US14/339,414 US9502175B2 (en) 2008-07-03 2014-07-23 Circuit device
US15/346,918 US9978512B2 (en) 2008-07-03 2016-11-09 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174111A JP5658429B2 (ja) 2008-07-03 2008-07-03 回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014240969A Division JP6030107B2 (ja) 2014-11-28 2014-11-28 回路装置

Publications (2)

Publication Number Publication Date
JP2010016142A true JP2010016142A (ja) 2010-01-21
JP5658429B2 JP5658429B2 (ja) 2015-01-28

Family

ID=41116893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008174111A Active JP5658429B2 (ja) 2008-03-07 2008-07-03 回路装置

Country Status (3)

Country Link
US (4) US8085549B2 (ja)
JP (1) JP5658429B2 (ja)
CN (2) CN102768897B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115131A (ja) * 2011-11-25 2013-06-10 Renesas Electronics Corp トランス
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017122416A1 (ja) * 2016-01-14 2017-07-20 ソニー株式会社 半導体装置
WO2017141505A1 (ja) * 2016-02-16 2017-08-24 ソニー株式会社 半導体装置、半導体チップおよびシステム
JP2019009158A (ja) * 2017-06-20 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2020021835A (ja) * 2018-08-01 2020-02-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020183867A1 (ja) * 2019-03-08 2020-09-17 ローム株式会社 電子部品

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5214525B2 (ja) * 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5435029B2 (ja) * 2009-06-04 2014-03-05 日本電気株式会社 半導体装置及び信号伝達方法
JP5606779B2 (ja) * 2010-04-23 2014-10-15 ルネサスエレクトロニクス株式会社 電子部品及び信号伝達方法
JP5139469B2 (ja) * 2010-04-27 2013-02-06 株式会社日本自動車部品総合研究所 コイルユニットおよび非接触給電システム
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
EP2953145A4 (en) * 2013-01-30 2016-04-06 Panasonic Ip Man Co Ltd CONTACTLESS POWER TRANSMISSION DEVICE
CN104143861A (zh) * 2013-05-09 2014-11-12 泰科电子(上海)有限公司 非接触式供电电路
US20150115881A1 (en) * 2013-10-25 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Wireless power transceiver and portable terminal having the same
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
CN105659340B (zh) * 2014-01-15 2019-03-22 株式会社村田制作所 电路
TWI553679B (zh) 2014-06-13 2016-10-11 瑞昱半導體股份有限公司 具有兩平面式電感的電子裝置
CN105304606B (zh) * 2014-06-20 2018-06-19 瑞昱半导体股份有限公司 具有两平面式电感的电子装置
TWI572007B (zh) * 2014-10-06 2017-02-21 瑞昱半導體股份有限公司 積體電感結構
DE102015202733A1 (de) * 2015-02-16 2016-08-18 Robert Bosch Gmbh Sensoranordnung zur Erfassung von Drehwinkeln eines rotierenden Bauteils in einem Fahrzeug
JP6520567B2 (ja) * 2015-08-25 2019-05-29 船井電機株式会社 給電装置
JP6503264B2 (ja) * 2015-08-27 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置
US20170345546A1 (en) * 2016-05-27 2017-11-30 Qualcomm Incorporated Stacked inductors
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
CN106449550B (zh) * 2016-11-10 2020-05-12 成都线易科技有限责任公司 芯片封装模块
JP7464352B2 (ja) * 2018-03-09 2024-04-09 日東電工株式会社 配線基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120048A (ja) * 1992-05-27 1994-04-28 Fuji Electric Co Ltd 薄膜トランス装置
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
JP2007252109A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505135B2 (ja) * 1987-03-13 1996-06-05 株式会社村田製作所 Ｌｃフィルタ
EP0566145B1 (en) * 1992-04-16 1998-08-26 Murata Manufacturing Co., Ltd. High-frequency low-pass filter
JPH06120428A (ja) 1992-10-02 1994-04-28 Matsushita Electric Ind Co Ltd 集積化バラン
DE4442994A1 (de) * 1994-12-02 1996-06-05 Philips Patentverwaltung Planare Induktivität
US6380608B1 (en) * 1999-06-01 2002-04-30 Alcatel Usa Sourcing L.P. Multiple level spiral inductors used to form a filter in a printed circuit board
JP2001085248A (ja) * 1999-09-17 2001-03-30 Oki Electric Ind Co Ltd トランス
JP4074064B2 (ja) 2001-02-28 2008-04-09 株式会社東芝 半導体装置
US6967555B2 (en) * 2002-10-17 2005-11-22 Via Technologies Inc. Multi-level symmetrical inductor
JP2005006153A (ja) * 2003-06-13 2005-01-06 Nec Electronics Corp 電圧制御発振器
JP2005327931A (ja) 2004-05-14 2005-11-24 Sony Corp 集積化インダクタおよびそれを用いた受信回路
US7877063B2 (en) 2005-04-08 2011-01-25 Panasonic Corporation High-frequency amplifier, and transmission/reception system
JP4572343B2 (ja) * 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP4900019B2 (ja) * 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置
JP2008277485A (ja) * 2007-04-27 2008-11-13 Fuji Electric Device Technology Co Ltd トランスユニットおよび電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120048A (ja) * 1992-05-27 1994-04-28 Fuji Electric Co Ltd 薄膜トランス装置
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
JP2007252109A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115131A (ja) * 2011-11-25 2013-06-10 Renesas Electronics Corp トランス
US10128125B2 (en) 2013-03-25 2018-11-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6010216B2 (ja) * 2013-03-25 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI578493B (zh) * 2013-03-25 2017-04-11 Renesas Electronics Corp 半導體裝置及其製造方法
US9653396B2 (en) 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI645538B (zh) * 2013-03-25 2018-12-21 日商瑞薩電子股份有限公司 半導體裝置及其製造方法
US9805950B2 (en) 2013-03-25 2017-10-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI620305B (zh) * 2013-03-25 2018-04-01 Renesas Electronics Corp 半導體裝置及其製造方法
WO2017122416A1 (ja) * 2016-01-14 2017-07-20 ソニー株式会社 半導体装置
JPWO2017122416A1 (ja) * 2016-01-14 2018-11-01 ソニー株式会社 半導体装置
WO2017141505A1 (ja) * 2016-02-16 2017-08-24 ソニー株式会社 半導体装置、半導体チップおよびシステム
US10629351B2 (en) 2016-02-16 2020-04-21 Sony Corporation Semiconductor device, semiconductor chip, and system
JP2019009158A (ja) * 2017-06-20 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2020021835A (ja) * 2018-08-01 2020-02-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7034031B2 (ja) 2018-08-01 2022-03-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020183867A1 (ja) * 2019-03-08 2020-09-17 ローム株式会社 電子部品
JPWO2020183867A1 (ja) * 2019-03-08 2021-03-18 ローム株式会社 電子部品
US11557422B2 (en) 2019-03-08 2023-01-17 Rohm Co., Ltd. Electronic component
US11742132B2 (en) 2019-03-08 2023-08-29 Rohm Co., Ltd. Electronic component

Also Published As

Publication number Publication date
US9502175B2 (en) 2016-11-22
CN101621065B (zh) 2012-08-08
US20090244866A1 (en) 2009-10-01
US20170053738A1 (en) 2017-02-23
US8085549B2 (en) 2011-12-27
US8830694B2 (en) 2014-09-09
US20120075050A1 (en) 2012-03-29
CN102768897A (zh) 2012-11-07
CN102768897B (zh) 2016-09-21
JP5658429B2 (ja) 2015-01-28
US9978512B2 (en) 2018-05-22
CN101621065A (zh) 2010-01-06
US20140333149A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
JP5658429B2 (ja) 回路装置
JP5324829B2 (ja) 半導体装置
US6927662B2 (en) Integrated transformer configuration
JP5578797B2 (ja) 半導体装置
US9431379B2 (en) Signal transmission arrangement
JP6237909B1 (ja) アイソレータおよびアイソレータの製造方法
JP5496541B2 (ja) 半導体装置
JP5435029B2 (ja) 半導体装置及び信号伝達方法
CN106611741A (zh) 电介质堆叠，隔离设备并形成隔离设备的方法
JP6030107B2 (ja) 回路装置
JP5357136B2 (ja) 変成器
JP4413687B2 (ja) トランス回路およびその製造方法
JP6238323B2 (ja) 回路装置
JP6062486B2 (ja) 半導体装置
JP2014143427A (ja) 半導体装置
JP2013239731A (ja) 半導体装置
US11756881B2 (en) Semiconductor device
JP5968968B2 (ja) 半導体装置
JP2014064015A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5658429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350