JPH06120048A - 薄膜トランス装置 - Google Patents

薄膜トランス装置

Info

Publication number
JPH06120048A
JPH06120048A JP4244786A JP24478692A JPH06120048A JP H06120048 A JPH06120048 A JP H06120048A JP 4244786 A JP4244786 A JP 4244786A JP 24478692 A JP24478692 A JP 24478692A JP H06120048 A JPH06120048 A JP H06120048A
Authority
JP
Japan
Prior art keywords
thin film
coil
film
thin
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4244786A
Other languages
English (en)
Other versions
JP3141562B2 (ja
Inventor
Noriyuki Sugahara
紀之 須ケ原
Naoki Ito
直樹 伊藤
Tsuneo Watanabe
恒夫 渡辺
Toshio Komori
敏夫 古森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP04244786A priority Critical patent/JP3141562B2/ja
Priority to US08/067,058 priority patent/US5420558A/en
Priority to GB9310867A priority patent/GB2269057B/en
Priority to DE4317545A priority patent/DE4317545A1/de
Publication of JPH06120048A publication Critical patent/JPH06120048A/ja
Priority to US08/371,036 priority patent/US5572179A/en
Application granted granted Critical
Publication of JP3141562B2 publication Critical patent/JP3141562B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 薄膜トランスの構成要素の構造を改善して、
その占有面積を拡大することなく、エネルギー変換効率
を向上可能な薄膜トランスを実現すること。 【構成】 それぞれ1,2次コイル3,4を有する薄膜
トランスA,B,CおよびDが同一シリコン基板1の表
面側に配置されなる集積薄膜トランス3aは、隣接し合
うトランス同士が最外周部分のコイルを共有し、そのコ
イルに流れる電流は直流的に同相となる。従って、トラ
ンスの集積化に加えて、実質的なコイル巻数の増加およ
び大電流により、コイルの最外周部分においても磁界を
強化させることができ、トランスのエネルギー変換効率
を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スパイラル状の薄膜コ
イルを有する薄膜トランス装置に関し、特に、導電性材
料からなるコイル構成部同士の配置構造技術に関する。
【0002】
【従来の技術】シリコンなどの半導体基板上に形成され
る薄膜トランスは、そのコイルが薄膜形成技術をもって
形成されるため、小型化が可能なトランスとして知ら
れ、半導体集積デバイスなどを構成する素子の1つであ
る。ここで、コイルには導電性配線(導体または半導
体)が用いられ、コイルの形状は、コイル長さ(または
面積)当りのインダクタンスを大きく、すなわち、大き
なQ値(Q=ωL/R ω:角周波数,L:相互インダ
クタンス,R:コイル抵抗)を確保するために、スパイ
ラル形状で形成される。このようにして形成された薄膜
トランスの一例を図25に示してある。図25(a)
は、薄膜トランスの構造の一例を示す平面図であり、図
25(b)は、同薄膜トランスをiv−iv線に沿って
切断した状態を示す断面図である。図25において、薄
膜トランス130は、シリコン基板131の表面側に厚
さが0.1〜2μmのシリコン酸化膜132aが形成さ
れ、その表面側にアルミニウムなどからなる高導電性の
金属材料がスパッタリング法または真空蒸着法などによ
り、厚さが1〜3μmの金属膜として形成されている。
この後、金属膜は、リソグラフィ(スパイラル・パター
ンの転写)およびエッチングの工程を経て幅が50〜2
00μm,配線間隔が50〜200μmの金属のライン
とされ、この金属のラインが複数回折れ曲がったスパイ
ラル状の1次コイル133が形成される。さらに、その
表面側に厚さが0.1〜2μmのシリコン酸化膜132
bが形成された後に、1次コイル133と同様な方法に
よって2次コイル134が厚さ1〜3μmで形成され、
しかる後に、2次コイル134の表面側に厚さが1〜2
μmのシリコン酸化膜132cが形成される。そして、
1次コイル133の両端135a,135bおよび2次
コイル134の両端136a,136bを電気的に接続
が可能な端子とするために、1,2次コイル133,1
34の各端子部135a,135b,136a,136
bの上部のシリコン酸化膜132b,132cをリソグ
ラフィおよびエッチングの工程により除去し、薄膜トラ
ンス130を形成する。ここで、薄膜トランス130に
おいて、1,2次コイル133,134のコイル巻数は
共に4であり、また、2次コイル134は、1次コイル
133に対して同一位置かつ同一パターンで形成されて
いる。
【0003】このような構成の薄膜トランス130は、
たとえば、1次コイル133の両端135a,135b
に電流を流し、この電流に変化を与えると、1次コイル
133の周囲に発生している磁界が変化するため、2次
コイル134の両端136a,136bに電位差が生
じ、2次コイル134に起電力が生じる。ここで、2次
コイル134に発生する誘導起電力(誘導電流)は、2
次コイル134のコイル巻数に比例する。また、1次コ
イル133のコイル巻数が大きければ、その周囲に発生
する磁界が強調されるため、大きな起電力を誘導させる
ことができる。このように、相互インダクタンスの効果
により起電力を得る薄膜トランス130においては、
1,2次コイル133,134相互のコイル巻数が増大
すれば、各コイル線による磁界が強調されるため、イン
ダクタンス量が増加し、結合係数としても大きくなるの
で、1次コイル133から2次コイル134へのエネル
ギー変換の効率が向上する。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
構造の薄膜トランス130においては、1次コイル13
3および2次コイル134のコイル巻数を増大させる
と、薄膜トランス130自体の面積が大きくなり、トラ
ンスの小型化を図る上で支障となるという問題がある。
また、コイル巻数の増大はコイル線の長大化につなが
り、特に薄膜コイルにおいては、その抵抗値が一般的な
導線の抵抗値に比して非常に大きいため、コイル線の長
大化による抵抗値の増大がエネルギー損失の増大、すな
わち、エネルギー変換効率の目安となるQ値の低下を招
来する可能性があるという問題がある。
【0005】このように、従来の薄膜トランス130に
おいては、そのエネルギー変換効率の向上を目的とした
コイル巻数の増大とトランスの小型化とがトレードオフ
の関係にあり、また、コイル巻数の増大がエネルギー変
換効率の低下を招来する可能性が指摘されている。
【0006】以上の問題点に鑑みて、本発明の課題は、
薄膜トランスの構成要素の構造を改善して、その占有面
積を拡張することなく、エネルギー変換効率を容易に向
上可能な薄膜トランス装置を実現することにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る薄膜トランスにおいて講じた第1の手
段は、薄膜トランスの構成要素の構造を改善して、その
占有面積を拡張することなく、エネルギー変換効率を向
上可能な集積化薄膜トランスを容易に構成するための単
体の薄膜トランス(集積化された薄膜トランス装置では
なく、個々の薄膜トランス)に係る手段で、基板の表面
側に、その基板面方向に形成された導電性材料からなる
第1の薄膜コイルと、この第1の薄膜コイルに絶縁膜を
介して基板面方向に形成された導電性材料からなる第2
の薄膜コイルとを少なくとも有する薄膜トランス装置で
あって、第1の薄膜コイルおよび第2の薄膜コイルのう
ちの一方側の薄膜コイルを、絶縁膜の下層側で基板面方
向に所定の配線間隔を有してスパイラル状に形成された
少なくとも2条の下層側コイル部のうちのいずれかのコ
イル部と、絶縁膜の上層側で基板面方向に所定の配線間
隔を有してスパイラル状に形成された少なくとも2条の
上層側コイル部のうちのいずれかのコイル部とを絶縁膜
を介して電気的に直列にかつ両端がコイル部の外周端で
構成されるように接続して形成し、他方側の薄膜コイル
を、下層側コイル部および上層側コイル部の他のコイル
部を絶縁膜を介して電気的に直列にかつ両端がコイル部
の外周端で構成されるように接続して形成し、第1の薄
膜コイルおよび第2の薄膜コイルが、いずれも端子を外
周側に備えるようにしたことである。
【0008】たとえば、第1の薄膜コイルとしては、外
周端側に端子を備える下層側コイル部としての第1のコ
イル部と、外周端側に端子を備え、内周端側が第1のコ
イル部の内周端側に絶縁膜を介して導電接続する上層側
コイル部としての第2のコイル部とで構成する一方、第
2の薄膜コイルとしては、外周端側に端子を備える下層
側コイル部としての第3のコイル部と、外周端側に端子
を備え、内周端側が第1のコイル部の内周端側に絶縁膜
を介して導電接続する上層側コイル部としての第4のコ
イル部とで構成する。この場合には、第1の薄膜コイル
と第2の薄膜コイルとを、略同一のスパイラルパターン
をもって形成し、それらの形成領域については、第1の
薄膜コイルと第2の薄膜コイルとによって構成される薄
膜トランスの内周側のいずれか位置を中心に回転移動し
たときに第1の薄膜コイルと第2の薄膜コイルとが概ね
重なり合うように設定することが好ましい。
【0009】また、上層側コイル部および下層側コイル
部をいずれも3条以上形成し、これらの上層側コイル部
および下層側コイル部の接続数が第1の薄膜コイルと第
2の薄膜コイルとの間で異なるように設定することによ
って、第1の薄膜コイルの巻き数と第2の薄膜コイルの
巻き数が不等、すなわち、巻き数比が1:1以外の薄膜
トランス装置を構成することが好ましい。
【0010】ここで、第1の薄膜コイルおよび第2の薄
膜コイルが備える各端子のうちの絶縁膜の下層側にある
端子については、上層側コイル部と同層に形成されて絶
縁膜の下層側に導電接続する積み上げ導電体層で構成す
ることが好ましい。
【0011】また、絶縁膜の上層側と下層側との導電接
続に用いる接続孔には、その内部側壁が下層側から上層
側に向かって開口面積が拡張するテーパを形成しておく
ことが好ましい。
【0012】さらに、上層側コイル部および下層側コイ
ル部のスパイラルパターンを、その配線幅および配線間
隔がいずれも同等に設定することが好ましい。
【0013】また、上層側コイル部および下層側コイル
部のうちの少なくとも1つのコイル部を、電気的に並列
接続状態にある配線幅および配線間隔が同一の複数条の
導電体層を備えるものとして形成することが好ましい。
【0014】さらに、第1の薄膜コイルおよび第2の薄
膜コイルの形成領域を、それらの重なり面積が最大にな
るように設定することが好ましい。
【0015】本発明において講じた第2の手段は、上記
の単体の薄膜トランスを基板面方向に複数隣接配置して
集積化された薄膜トランス装置に係る手段であって、隣
接し合う薄膜トランスの間隔を、第1の薄膜コイルの配
線間隔および第2の薄膜コイルの配線間隔のいずれに対
しても同等以下にすることである。
【0016】本発明において講じた第3の手段は、従来
の単体の薄膜トランスを用いて集積化された薄膜トラン
ス装置を構成する手段であって、基板の表面側に、その
基板面方向に所定の配線間隔を有してスパイラル状に形
成された導電性材料からなる第1の薄膜コイルと、この
第1の薄膜コイルの表面側に絶縁膜を介して基板面方向
にスパイラル状に形成された導電性材料からなる第2の
薄膜コイルとを少なくとも有する薄膜トランスが基板面
方向に複数隣接配置されて集積化された薄膜トランス装
置であって、これら隣接し合う薄膜トランスの間隔を、
第1の薄膜コイルの配線間隔および第2の薄膜コイルの
配線間隔のいずれに対しても同等以下にすることであ
る。
【0017】ここで、第1の薄膜コイルと第2の薄膜コ
イルとは、同一のスパイラルパターンを有し、かつ、基
板面方向における同一の形成位置を有して形成されてい
ることが好ましい。
【0018】このような第2の手段または第3の手段を
講じた集積化薄膜トランス装置において、薄膜トランス
は、いずれもその第1の薄膜コイル同士が互いに電気的
に並列接続されていると共に、その第2の薄膜コイル同
士が互いに電気的に並列接続されていることが好まし
い。
【0019】また、隣接し合う薄膜トランスは、それら
薄膜トランス間の中心を基板面方向に通過する線を中心
線として線対称に配置されていることが好ましい。
【0020】さらに、隣接し合う薄膜トランスのうちの
少なくとも1対は、それらの第1の薄膜コイルのうちの
最外周部分のコイルを互いに共有すると共に、それらの
第2の薄膜コイルのうちの最外周部分のコイルを互いに
共有することが好ましい。
【0021】また、上記の本発明に係る各薄膜トランス
装置においては、基板の表面側に、絶縁膜を介して第1
の薄膜コイルおよび第2の薄膜コイルと分離された磁性
体膜を設けることが好ましい。
【0022】この場合には、磁性体膜を、たとえば、基
板と第1の薄膜コイルとの間,第1の薄膜コイルと第2
の薄膜コイルとの間または最上層の薄膜コイルの表面側
に設けることができる。ここで、磁性体膜の形成領域に
は、磁性体膜の分断領域としての渦電流緩和部を設ける
ことが好ましい。この場合において、第1の薄膜コイル
および第2の薄膜コイルが、いずれも、その周回毎に複
数の角部およびこれらの角部を結ぶ直線部を有するスパ
イラルパターンをもって形成されている場合には、渦電
流緩和部としては、たとえば、第1の薄膜コイルおよび
第2の薄膜コイルの周回毎の角部を結ぶ領域に対応する
部分に形成することが好ましい。さらに、渦電流緩和部
を、第1の薄膜コイルおよび第2の薄膜コイルの周回毎
の直線部を結ぶ領域に対応する部分にも形成することが
好ましい。
【0023】また、磁性体膜は、薄膜トランスの形成領
域に対する側方近傍位置にその周囲を取り囲む状態に形
成することが好ましい。
【0024】さらに、第1の薄膜コイルおよび第2の内
周端側のうち、薄膜コイルの略中心部に相当する薄膜コ
イルの非形成領域にある絶縁膜に磁性体膜を埋め込んで
おくことが好ましい。また、薄膜コイルの下層側および
上層側のいずれの側にも下部磁性体膜および上部磁性体
膜を設けておき、これらの下部磁性体膜と上部磁性体膜
とを、薄膜コイルの略中心部に相当する薄膜コイル部の
非形成領域において互いに接続しておくことが好まし
い。
【0025】そして、基板には、半導体,ガラス,フィ
ルムまたは金属などを用いることができる。
【0026】
【作用】上記第1の手段ないし第3の手段を講じた薄膜
トランスのうち、最も基本的な構造の単体の薄膜トラン
スを有する第3の手段を講じた薄膜トランスにおいて
は、複数の薄膜トランスを同一基板上に隣接して形成
し、その隣接し合う薄膜トランスの間隔が、個々の薄膜
トランスの配線間隔と同等以下の間隔を有して集積化さ
れていることを特徴とする。従って、本発明の集積薄膜
トランスは、これを構成する個々の薄膜トランスにおい
て、その最外周部分のコイルの外側近傍に磁界を発生す
るコイルが存在することになるため、最外周部分のコイ
ルにおける磁界の結合が強化でき、個々の薄膜トランス
における磁界が強化されるので、薄膜トランスの集積化
に加えて、その磁界強度を高めることができる。ここ
で、第1,第2の薄膜コイルが同一のスパイラルパター
ンおよび同一の形成位置を有して配線されている場合に
は、磁界の結合をさらに強化することができる。なお、
個々の薄膜トランスにおいては、スパイラルコイルの幅
および間隔を縮小して形成することが可能であり、トラ
ンスの占有面積を拡大するものではなく、さらに、薄膜
コイルを短縮することによりコイルの低抵抗化が可能で
あり、損失を低減できる。
【0027】また、集積化された複数の薄膜トランスの
第1の薄膜コイル同士を互いに電気的に並列接続すると
共に、第2の薄膜コイル同士を互いに電気的に並列接続
し、すなわち、各トランス間を並列に接続した場合に
は、個々のトランスの抵抗が並列接続されるので、集積
薄膜トランスとしての抵抗値の増大を防止することがで
き、損失を低減できる。
【0028】また、薄膜トランス間の中心を基板面方向
に通過する線を中心線として線対称に隣接し合う薄膜ト
ランスを配置した場合には、中心線を介して対峙するコ
イルに流れる電流の方向が直流的には同一方向となるた
め、個々の薄膜トランスにおいて、実質的なコイル巻数
の増加となるので、磁界の結合が強化され、さらに磁界
強度を高めることができる。さらに、第1の薄膜コイル
のうちの最外周部分のコイルおよび第2の薄膜コイルの
うちの最外周部分のコイルを隣接し合う薄膜トランスが
互いに共有して構成されている場合には、その共有され
たコイルに流れる電流の位相が完全に一致して同相とな
るので、コイルのなかで最も磁界の結合が弱い最外周部
分のコイルに他のコイルに流れる電流の2倍の電流を流
すことができるため、その磁界の結合を強化することが
でき、エネルギー変換効率などのトランス性能の向上が
可能となる。
【0029】これに対して、第1の手段および第2の手
段を講じた薄膜トランス装置においては、基板の表面側
に下層側コイル部および上層側コイル部をそれぞれ設け
ておき、下層側コイル部のうちのいずれかコイル部と上
層側コイル部のうちのいずれかのコイル部同士とを絶縁
膜を介して電気的に直列に接続して第1の薄膜コイルを
形成する一方、他のコイル部を、絶縁膜を介して電気的
に直列に接続して第2の薄膜コイルを形成する。このた
め、第1の薄膜コイルおよび第2の薄膜コイルのいずれ
においても、端子を外周側に配置することができる。
【0030】たとえば、基板の表面側に第1のコイル部
および第3のコイル部を設ける一方、それらの表面側に
おいて絶縁膜を介して第2のコイル部および第4のコイ
ル部を設け、そのうち、第1のコイル部と第2のコイル
部とを内周端側で接続することによって、第1の薄膜コ
イルは外周端側に端子を備え、第3のコイル部と第4の
コイル部とを内周端側で接続することによって、第2の
薄膜コイルは外周端側に端子を備えることになって、内
周側には端子を必要としない。ここで、薄膜トランスに
おいては、薄膜コイルの中央部に最も強い磁束が発生す
るが、この薄膜トランス装置においては、内周端側には
端子がないので、内周側に金属線などを配線する必要が
ない。それ故、内周端側の端子に接続された金属線に流
す電流によって生じる外部磁界が、薄膜コイル自身によ
って発生した磁界を乱すことがない。さらに、上述の第
3の手段を講じた薄膜トランス装置のように、薄膜トラ
ンスを基板の面方向に複数隣接配置して、集積化された
薄膜トランス装置を構成する場合であっても、外周端側
にのみ端子があるので、単体の薄膜トランスからの配線
にあたって、その配線方法としては、ワイヤーボンディ
ングに限定されることがなく、たとえば、単体の薄膜ト
ランス同士を、薄膜コイルの構成部分を形成するときに
同時形成した導電性材料を利用することができる。
【0031】これに対して、上層側コイル部および下層
側コイル部をいずれも3条以上形成しておき、これらの
上層側コイル部および下層側コイル部を直列に接続して
第1の薄膜コイルおよび第2の薄膜コイルを構成すると
きに、これらの薄膜コイルの間で、コイル部の接続数を
異なるように設定すると、第1の薄膜コイルと第2の薄
膜コイルの巻き数が不等、すなわち、巻き数比が1:1
以外の薄膜トランスを実現できる。しかも、集積化され
た薄膜トランス装置を構成する場合であっても、外周端
側にのみ端子があるので、単体の薄膜トランスからの配
線にあたって、たとえば、薄膜コイルの構成部分を形成
するときに同時形成した導電性材料を利用することがで
きる。
【0032】また、上記の本発明に係る薄膜トランス装
置に対して、絶縁膜を介して第1,第2の薄膜コイルと
分離される磁性体膜を設けた場合には、コイルの周囲に
発生する磁界の強化に加えて、磁性体膜によって磁束を
捕らえることができるため、磁界の漏れを少なくするこ
とができるので、さらに磁界強化を図ることが可能とな
る。
【0033】
【実施例】つぎに、本発明に係る集積薄膜トランスにつ
いて添付図面を参照して説明する。
【0034】〔実施例1〕図1(a)は本発明の実施例
1に係る集積薄膜トランス(本発明の第3の手段を講じ
た薄膜トランス装置)の構造を示す平面図であり、図1
(b)は同集積薄膜トランスをv−v線に沿って切断し
た状態を示す断面図である。これらの図において、本例
の集積薄膜トランス1aは、それぞれが1,2次コイル
を有し、同規模に形成された4つの薄膜トランスA,
B,CおよびDが同一基板上に隣接して配置された構成
を有している。ここで、隣接して形成された薄膜トラン
スA,B,CおよびDの相互間の間隔d1 ,d2 ,d3
およびd4 は、個々の薄膜トランスA,B,CおよびD
におけるスパイラルコイルの配線間隔da ,db ,dc
およびdd と同一となっている。また、各薄膜トランス
A,B,CおよびDにおいては、いずれも電気的に接続
が可能なように1,2次コイルの両端に端子A1〜A
4,B1〜B4,C1〜C4およびD1〜D4が設けら
れている。
【0035】このような構成の集積薄膜トランス1a
は、シリコン基板(基板)1の表面側に、4つの薄膜ト
ランスA,B,CおよびDを薄膜形成技術により同時に
形成している。すなわち、シリコン基板1の表面側に、
厚さが0.1〜2μmのシリコン酸化膜2aが形成さ
れ、その表面側に銅,鉄またはアルミニウムなどからな
る高導電性の金属材料をスパッタリング法または真空蒸
着法などによって厚さが1μm(1〜3μm)の薄膜と
して、集積薄膜トランス1aの形成領域、すなわち、各
薄膜トランスA,B,CおよびDの領域に一体的に形成
する。この後、成膜された金属薄膜をリソグラフィおよ
びエッチングなどの工程を用いて線幅が20μm,配線
間隔が20μmの金属ラインにパターニングし、4つの
スパイラル状のコイル、すなわち、1次コイル(第1の
薄膜コイル)3を形成する。そして、この1次コイル3
の表面側に厚さが0.1〜2μmのシリコン酸化膜2b
が堆積された状態で、1次コイル3と同様の方法で厚さ
が1μm(1〜3μm)の2次コイル(第2の薄膜コイ
ル)4を形成する。さらに、2次コイル4の表面側に厚
さが1〜2μmのシリコン酸化膜2cが堆積され、本例
の集積薄膜トランス1aは形成されている。ここで、
1,2次コイル3,4は共にそのコイル巻数は4であ
り、同一スパイラルパターンおよびシリコン基板1の基
板面方向に対して同一位置に形成されている。また、本
例の集積薄膜トランス1aにおいては、1,2次コイル
3,4のライン幅および長さが、図25(a),(b)
に示す従来の薄膜トランス30のコイルに比していずれ
も約1/2のサイズで形成されているため、各薄膜トラ
ンスA,B,CおよびDの占有面積を縮小でき(占有面
積は従来比で約1/4)、従来の薄膜トランス30と同
一面積で同一コイル巻数を有するスパイラルコイルを4
つ形成することができる。なお、集積薄膜トランス1a
においては、コイル線の厚さ(1μm)を従来のものと
同一にして、コイル線自体の抵抗値は従来と同様にして
いる。また、1,2次コイル3,4を構成する薄膜材料
としては、上記の高導電性の金属材料の他、ポリシリコ
ンなどの半導体材料であってもよい。
【0036】図2に、本例の集積薄膜トランス1aの電
気的な等価回路を示してある。本例の集積薄膜トランス
1aにおいては、1次コイル3を互いに並列に、すなわ
ち、薄膜トランスAの1次コイルと、薄膜トランスBの
1次コイルと、薄膜トランスCの1次コイルおよび薄膜
トランスDの1次コイルを相互に並列に接続している。
また、2次コイル4においても同様に、各薄膜トランス
A,B,CおよびDの2次コイルを相互に電気的に並列
になるように接続している。たとえば、図2に示すよう
に、各薄膜トランスA,B,CおよびDの一方側1次コ
イル端子A1,B1,C1およびD1を共通に接続して
入力端子IN1とすると共に、他方側1次コイル端子A
2,B2,C2およびD2を共通に接続して入力端子I
N2を構成して、これら入力端子IN1,IN2の2種
を集積薄膜トランス1aの1次側とする。一方で、各薄
膜トランスA,B,CおよびDの一方側2次コイル端子
A3,B3,C3およびD3を共通に接続して出力端子
OUT1とすると共に、他方側2次コイル端子A4,B
4,C4およびD4を共通に接続して出力端子OUT2
を構成して、これら出力端子OUT1,OUT2の2種
を集積薄膜トランス1aの2次側としている。
【0037】このような構成の集積薄膜トランス1aに
おいては、各薄膜トランスA,B,CおよびDのコイル
の周囲に発生する磁界を強化させることができ、トラン
ス性能を向上させることができる。すなわち、集積薄膜
トランス1aにおいては、各薄膜トランスA,B,Cお
よびDの最外周部分のコイルのさらに外側に、それらの
配線間隔da ,db ,dc およびdd と同一の間隔をお
いて隣接するトランスのコイルが存在しているため、こ
れらのコイルの相関関係により、磁界の結合が内側に比
して弱い最外周部分のコイルにおいても磁界の結合を強
化することができる。従って、集積薄膜トランス1aに
おいては、トランスの集積化に加えて、そのトランス性
能を向上できるので、各薄膜トランスA,B,Cおよび
Dに従来の薄膜トランス30と同じ電流を流した場合の
集積薄膜トランス1aの相互インダクタンスは、従来の
薄膜トランス30の相互インダクタンスに比して約2.
5倍(2〜3倍)と大きな値となる。また、集積薄膜ト
ランス1aにおいては、各薄膜トランスA,B,Cおよ
びDが電気的に並列に接続されているため、総合的な集
積薄膜トランス1aとしての抵抗値は、従来薄膜トラン
ス30の抵抗値に比して約1/4となる。従って、集積
薄膜トランス1aの1次から2次へのエネルギー変換効
率をQ値に基づき従来の薄膜トランス30との比較で表
すと、以下に示すようになる。
【0038】 Q=ωL/Rより、 従来の薄膜トランス30のQ30値は、Q30=ωL30/R30 ・・・(1) 集積薄膜トランス1aのQ1 値は、Q1 =ωL1 /R1 ・・・(2) ここで、L1 =2.5L30,R1 =0.25R30にそれ
ぞれ変換できるので、式(2)は、次に示す式(2’)
となる。
【0039】 Q1 =ω・2.5L30/0.25R30=10ωL30/R30 ・・・(2’) すなわち、本例の集積薄膜トランス1aは、そのエネル
ギー変換効率が従来の薄膜トランス30の10倍という
高い値を達成している。
【0040】このように、本例の集積薄膜トランス1a
は、同一基板上に薄膜トランスA,B,CおよびDを2
次元的に配置し、それら薄膜トランス同士の間隔d1
2,d3 およびd4 を1,2次コイル3,4の配線間
隔da ,db ,dc およびdd に対して同一としている
ため、各薄膜トランスA,B,CおよびDの最外周部分
のコイル同士が相関関係となり、コイルの最外周部分に
おける磁界が強化されるので、集積薄膜トランス1aの
相互インダクタンスを高めることができ、1次から2次
へのエネルギー変換効率を向上させることが可能とな
る。ここで、各薄膜トランスA,B,CおよびDにおい
ては、いずれも1,2次コイル3,4のコイル幅及び配
線間隔を縮小することにより小型化しているため、トラ
ンスの占有面積が拡大することがない。
【0041】また、集積薄膜トランス1aにおいては、
各薄膜トランスA,B,CおよびDを並列に接続した
が、これに限らず、直列または直列と並列を組み合わせ
て接続することができ、接続方法としては、集積薄膜ト
ランスを構成する薄膜トランスの数やそのコイル巻数お
よびコイル線の抵抗値などの関係から最適化されるもの
である。たとえば、各薄膜トランスA,B,CおよびD
を並列に接続した本例の集積薄膜トランス1aの相互イ
ンダクタンスは、従来比で2.5倍であったが、各薄膜
トランスA,B,CおよびDを直列に接続した場合に
は、従来比で0.6倍の相互インダクタンスが得られ、
直列と並列を組み合わせて接続した場合、すなわち、各
薄膜トランスA,B,CおよびDの内の2個ずつを並列
に接続したものを直列に接続した場合には、従来比で
2.5倍の相互インダクタンスを得ることができる。
【0042】なお、薄膜トランス同士の間隔d1
2 ,d3 およびd4 を1,2次コイル3,4の配線間
隔da ,db ,dc およびdd よりも小さな値で各薄膜
トランスA,B,CおよびDを配置してもよく、また、
配線間隔da ,db ,dc およびdd と同一以下のラン
ダムな間隔で配置されるものであってもよい。
【0043】〔実施例1の変形例〕また、実施例1の集
積薄膜トランス1aの変形例として、各薄膜トランス
A,B,CおよびDのコイル巻数を減少させてコイル抵
抗を低減することにより、エネルギー変換効率の向上と
共に、集積薄膜トランス1aの小型化を図ることができ
る。たとえば、図1に示す集積薄膜トランス1aの各薄
膜トランスA,B,CおよびDのコイル巻数を3として
集積薄膜トランスを構成した場合には、その相互インダ
クタンスを従来比の約1.3倍と向上させることがで
き、また、集積薄膜トランス自体の抵抗値としては、実
施例1の集積薄膜トランス1aの抵抗値をさらに約3割
低減できる。従って、このような集積薄膜トランスの1
次から2次へのエネルギー変換効率をQ値に基づき従来
の薄膜トランス30との比較で表すと、以下に示すよう
なる。
【0044】 集積薄膜トランスのQ1'値は、Q1'=ωL1'/R1' ・・・(3) ここで、L1'=1.3L30,R1'=0.18R30にそれ
ぞれ変換できるので、式(3)は、次に示す式(3’)
となる。
【0045】 Q1'=ω・1.3L30/0.18R30=7.2ωL30/R30 ・・・(3’) すなわち、変形例の集積薄膜トランスにおいては、その
エネルギー変換効率が従来の薄膜トランス30の7.2
倍を達成し、かつ、トランスの占有面積としては従来の
約6割に縮小することが可能となるため、面積当りのエ
ネルギー変換効率を向上させることができる。
【0046】〔実施例2〕図3に、本発明の実施例2に
係る集積薄膜トランスの構造を示してある。なお、本例
の集積薄膜トランスの構造は実施例1の集積薄膜トラン
ス1aとほぼ同様であり、共通する部分には同一参照符
号を付し、その説明は省略する。
【0047】図3において、本例の集積薄膜トランス2
aの特徴点は、各薄膜トランスA,B,CおよびDが、
その隣接するトランス間の中心をシリコン基板1の基板
面方向に通過する線を中心線として線対称に配置されて
いる点にある。すなわち、薄膜トランスAおよびBにお
いては、そのトランス間の中心を通過する線分21を中
心線として線対称に配置されている。同様に、薄膜トラ
ンスAおよびCにおいては、線分22を中心線として、
薄膜トランスBおよびDにおいては、線分23を中心線
として、薄膜トランスCおよびDにおいては、線分24
を中心線として、それぞれ線対称に配置されている。
【0048】このような構成の集積薄膜トランス2a
は、各薄膜トランストランスA,B,CおよびDに電流
を流した場合に、そのコイルの最外周部分に流れる電流
が直流的に同一方向となる。すなわち、各薄膜トランス
A,B,CおよびDを実施例1と同様に並列に接続する
と共に、たとえば、入力端子IN1(一方側1次コイル
端子A1,B1,C1およびD1)の側に正の電位を印
加した場合には、薄膜トランスAの薄膜トランスBの側
の最外周部分のコイルCABには方向I1 へ電流が流れ、
薄膜トランスBの薄膜トランスAの側の最外周部分のコ
イルCBAにおいても方向I1 へ電流が流れる。また、薄
膜トランスAの薄膜トランスCの側の最外周部分のコイ
ルCACには方向I2 へ電流が流れ、薄膜トランスBの薄
膜トランスAの側の最外周部分のコイルCCAにおいても
方向I2 へ電流が流れる。同様に、薄膜トランスB,D
間においては、コイルCBD,CDB共に方向I3 へ電流が
流れ、薄膜トランスC,D間においては、コイルCCD
DC共に方向I4 へ電流が流れるようになっている。従
って、本例の集積薄膜トランス2aは、実施例1の集積
薄膜トランス1aと同様の磁界の強化に加えて、各薄膜
トランスA,B,CおよびDのコイルの最外周部分に流
れる電流が直流的に同一方向になるため、各コイルの最
外周部分の外側にも同位相で電流の流れるコイルが存在
するので、実質的にコイル巻数が増加したことになり、
スパイラルコイルのなかで最も磁界の結合が弱い最外周
部分に発生する磁界の結合を強化してエネルギー変換効
率などのトランス性能をさらに向上させることができ
る。
【0049】ここで、各薄膜トランスA,B,Cおよび
Dのコイルの最外周部分に流れる電流が直流的に同一方
向になるように各薄膜トランスA,B,CおよびDを配
置しても、各薄膜トランスA,B,CおよびDの配置や
各端子の接続方法によっては、電流の流れに交流的な位
相のずれが生じる場合がある。位相差が生じると、コイ
ルに流れる電流の妨げとなるため、この位相差が0〜π
ラジアンの範囲内となるようにコイルの巻方向や薄膜ト
ランスの配置ピッチおよび基板上の絶縁膜の膜厚さを調
節して浮遊容量,対基板との容量を調節する必要があ
る。なお、本例の集積薄膜トランス2aのように同一形
状のトランスを同一ピッチで配置し、各薄膜トランス
A,B,CおよびDの端子を並列に接続した場合には、
最外周部分に流れる電流に交流的な位相のずれはそれほ
どずれない(位相差:π/2ラジアンMAX)。
【0050】〔実施例3〕図4に、本発明の実施例3に
係る集積薄膜トランスの構造を示してある。なお、本例
の集積薄膜トランスの構造は実施例2の集積薄膜トラン
ス2aとほぼ同様であり、共通する部分には同一参照符
号を付し、その説明は省略する。
【0051】図4において、本例の集積薄膜トランス3
aが実施例2の集積薄膜トランス2aと異なる点は、各
薄膜トランスA,B,CおよびDを構成するスパイラル
コイルのうちの最外周部分のコイルが隣接する2つのト
ランスに共有されてなる共有コイルを有している点にあ
る。すなわち、集積薄膜トランス3aにおいては、薄膜
トランスAの薄膜トランスBの側の最外周部分のコイル
と、薄膜トランスBの薄膜トランスAの側の最外周部分
のコイルとを重ね合わせた形にパターニングされている
ため、コイルC1 は薄膜トランスAの最外周部分のコイ
ルC1 であると共に薄膜トランスBの最外周部分のコイ
ルC1 でもある。同様に、薄膜トランスA,Cにおいて
はコイルC2 を共有し、薄膜トランスB,Dにおいては
コイルC3 を共有し、薄膜トランスC,Dにおいてはコ
イルC4 を共有して、本例の集積薄膜トランス3aは構
成されている。
【0052】このような構成の集積薄膜トランス3a
は、各薄膜トランスA,B,CおよびDの最外周部分の
コイル(共有コイル)C1 ,C2 ,C3 およびC4 に流
れる電流の位相が完全に一致して同相となるので、これ
らのコイルC1 ,C2 ,C3 およびC4 に内周側のコイ
ルに比して2倍の電流を流すことができるため、その磁
界をより一層強化でき、相互インダクタンスをさらに向
上させることが可能となる。たとえば、本例の集積薄膜
トランス3aの相互インダクタンスは、実施例2の集積
薄膜トランス2aの相互インダクタンスに比して、1.
3〜2倍を達成している。さらに、本例の集積薄膜トラ
ンス3aにおいては、各薄膜トランスA,B,Cおよび
Dが、その最外周部分のコイルC1 ,C2 ,C3 および
4 を隣接するトランス同士で共有する形で配置されて
いるため、スパイラルコイルのパターニングを省略する
ことができ、占有面積の縮小が可能となる。
【0053】なお、本例の集積薄膜トランス3aにおけ
る各薄膜トランスA,B,CおよびDの配置例に限ら
ず、隣接する薄膜トランス同士で共有される共有コイル
が集積薄膜トランスに、少なくとも1つ設けられていれ
ば本例と同様な効果を得ることができる。
【0054】〔実施例4〕図5に、本発明の実施例4に
係る集積薄膜トランスの構造を示してある。図5(a)
は本例の集積薄膜トランスの構造を示す平面図であり、
図5(b)は同集積薄膜トランスをvi−vi線に沿っ
て切断した状態を示す断面図である。なお、本例の集積
薄膜トランスの構造は実施例2の集積薄膜トランス2a
とほぼ同様であり、共通する部分には同一参照符号を付
し、その説明は省略する。
【0055】図5において、本例の集積薄膜トランス4
aが実施例2の集積薄膜トランス2aと異なる点は、シ
リコン基板の表面側に4層の薄膜コイルがシリコン酸化
膜を介して積層されている点にある。すなわち、集積薄
膜トランス4aにおいては、実施例2の集積薄膜トラン
ス2aと同様にシリコン基板1の表面側に1,2次コイ
ル3,4が形成された後に、さらに、2次コイル4の表
面側に厚さが0.1〜2μmのシリコン酸化膜2dが堆
積された状態で、1,2次コイル3,4と同様の方法で
厚さが1μm(1〜3μm)の3次コイル5を形成す
る。そして、この3次コイル5の表面側に厚さが0.1
〜2μmのシリコン酸化膜2eが堆積された状態で最上
層の厚さが1μm(1〜3μm)の4次コイル6を他の
コイルと同様の方法で形成し、この4次コイル6の表面
側に厚さが1〜2μmのシリコン酸化膜2fが堆積さ
れ、本例の集積薄膜トランス4aは形成されている。こ
こで、1〜4次コイル3〜6は共にそのコイル巻数は4
であり、いずれも同一スパイラルパターンおよびシリコ
ン基板1の基板面方向に対して同一位置に形成されてい
る。
【0056】このような構成の集積薄膜トランス4aの
接続方法としては、たとえば、実施例1ないし実施例3
と同様に、1〜4次コイル3〜6の各コイルをそれぞれ
並列に接続し、さらに、1次コイル3と4次コイル6と
を並列に接続して1次側とする。一方で、2次コイル4
と3次コイル5とを並列に接続して2次側とすることが
できる。このように接続された集積薄膜トランス4a
は、実施例1ないし実施例3と同様な各薄膜トランス
A,B,CおよびDの集積化による磁界の強化に加え
て、スパイラルコイルの多層化により、トランスの占有
面積を拡大することなく、より一層の磁界強化を図るこ
とが可能となる。
【0057】なお、集積薄膜トランス4aにおいては、
その接続方法として本例において採用した以外の接続方
法としてもよく、1〜4次コイル3〜6の間で、また、
各コイルの間で任意の接続方法を採用することができ
る。
【0058】〔実施例5〕図6に、本発明の実施例5に
係る集積薄膜トランスの要部の構造を示してある。な
お、本例の集積薄膜トランスの構造は実施例2の集積薄
膜トランス2aとほぼ同様であり、共通する部分には同
一参照符号を付し、その説明は省略する。
【0059】図6において、本例の集積薄膜トランス5
aが実施例2の集積薄膜トランス2aと異なる点は、集
積薄膜トランス5aにおいては、そのシリコン基板1と
1次コイル3の間と、2次コイル4の表面側に、共に磁
性体膜7,8が形成されている点にある。すなわち、集
積薄膜トランス5aにおいては、シリコン基板1の表面
側に、厚さが0.1〜2μmのシリコン酸化膜2aが形
成され、その表面側に厚さが0.1〜1μmの磁性体膜
7および厚さが0.1〜2μmのシリコン酸化膜2gが
形成され、このシリコン酸化膜2gの表面側に厚さが1
μmの1次コイル3がスパッタリング法およびリソグラ
フィなどの工程を経て形成される。この後、1次コイル
3の表面側に、シリコン酸化膜2b,2次コイル4,シ
リコン酸化膜2h,磁性体膜8およびシリコン酸化膜2
iが順次形成され、本例の集積薄膜トランス5aは形成
されている。
【0060】このような構成の集積薄膜トランス5a
は、実施例2において説明したようにトランスの集積化
による磁界の強化に加えて、磁束を磁性体膜7,8によ
り捕られることができ、磁界の漏れを低減することが可
能となるので、磁界をさらに強化させることができる。
ここで、このような磁性体膜としては、Co,Ni,F
eおよびCuなどの磁性体材料をスパッタリング法など
により形成することができる。
【0061】〔実施例6〕図7に、本発明の実施例6に
係る集積薄膜トランスの要部の構造を示してある。な
お、本例の集積薄膜トランスの構造は実施例5の集積薄
膜トランス5aとほぼ同様であり、共通する部分には同
一参照符号を付し、その説明は省略する。
【0062】図7において、本例の集積薄膜トランス6
aが実施例5の集積薄膜トランス5aと異なる点は、そ
の磁性体膜の形成領域にある。すなわち、本例の集積薄
膜トランス6aにおいては、1次コイル3と2次コイル
4との間にシリコン酸化膜2j,2kを介して磁性体膜
9が形成されている。
【0063】このような構成の集積薄膜トランス6aに
おいても、その磁性体膜9の作用により、実施例5の集
積薄膜トランス5aと同様な効果を得ることができる。
【0064】なお、実施例1ないし実施例6において
は、同一基板上に、同規模の薄膜トランスを4つ集積化
したものについて説明したが、これに限らず、集積化さ
れるトランスの数を3つ以下としてもよく、また、5つ
以上であってもよい。
【0065】〔実施例7〕つぎに、図8(a),
(b),図9(a),(b)および図10(a),
(b)を参照して、本発明の実施例7に係る薄膜トラン
ス装置(本発明の第1の手段を講じた薄膜トランス装置
のうち、第1の薄膜コイルを第1のコイル部と第2のコ
イル部の2条のコイル部で構成し、第2の薄膜コイルも
第3のコイル部と第4のコイル部との2条のコイル部で
構成した薄膜トランス装置)について説明する。ここ
で、図8(a)は本例の単体の薄膜トランスのコイルパ
ターンを示す平面図、図8(b)はそのvii−vii
線における断面図である。図9(a)は本例の薄膜トラ
ンスを構成する第1の薄膜コイルのコイルパターンを示
す平面図、図9(b)は第2の薄膜コイルのコイルパタ
ーンを示す平面図である。図10(a)は本例の薄膜ト
ランスを構成する下層側コイル部(第1のコイル部およ
び第3のコイル部)のスパイラルパターンを示す平面
図、図10(b)はその上層側コイル部(第2のコイル
部および第4のコイル部)のスパイラルパターンを示す
平面図である。
【0066】まず、図8(a),(b)において、本例
の薄膜トランス30は、基板31の表面側に、その基板
面方向に形成された厚さが1〜3μm、幅が10〜20
0μmのアルミニウム(導電性材料)からなる第1の薄
膜コイル32と、この第1の薄膜コイル32に絶縁膜3
3を介して基板面方向に形成された厚さが1〜3μm、
幅が10〜200μmのアルミニウム(導電性材料)か
らなる第2の薄膜コイル34とを有し、第1の薄膜コイ
ル32および第2の薄膜コイル34のいずれも、その配
線厚さ,配線幅および配線間隔が、いずれの配線部も接
触しない寸法範囲を保持しながら同等寸法に設定されて
いる。ここで、第1の薄膜コイル32は第1のコイル部
321と第2のコイル部322とを有し、そのうち、第
1のコイル部321は、基板31の表面側において、絶
縁膜33の下層側で基板面方向に所定の配線間隔を有し
てスパイラル状に形成された導電性材料からなり、その
外周端321aに端子323を備える一方、第2のコイ
ル部322は、絶縁膜31の上層側で基板面方向に所定
の配線間隔を有してスパイラル状に形成された導電性材
料からなり、その内周端322bが絶縁膜33の接続孔
331を介して第1のコイル部321の内周端321b
に導電接続し、かつ外周端322aに端子324を備え
る。これに対して、第2の薄膜コイル34は第3のコイ
ル部341と第2のコイル部342とを有し、そのう
ち、第3のコイル部341は、基板31の表面側におい
て、絶縁膜33の下層側で基板面方向に所定の配線間隔
を有してスパイラル状に形成された導電性材料からな
り、その外周端341aに端子343を備える一方、第
4のコイル部342は、絶縁膜33の上層側で基板面方
向に所定の配線間隔を有してスパイラル状に形成された
導電性材料からなり、その内周端342bが第3のコイ
ル部341の内周端341bに絶縁膜33の接続孔33
2を介して導電接続し、かつ外周端342aに端子34
4を備える。
【0067】すなわち、図10(a)に示すように、第
1のコイル部321と第3のコイル部341とは絶縁膜
33の下層側に分離して形成されている一方、図10
(b)に示すように、第2のコイル部322と第4のコ
イル部342とは絶縁膜33の上層側に分離して形成さ
れているが、図9(a)に示すように、第1の薄膜コイ
ル32においては、第1のコイル部321の内周端32
1bと第2のコイル部322の内周端322bとが絶縁
膜33の接続孔331を介して導電接続することによっ
て、第1のコイル部321と第2のコイル部322とが
電気的に直列接続した状態にある。同様に、図9(b)
に示すように、第2の薄膜コイル34においては、第3
のコイル部341の内周端341bと第4のコイル部3
42の内周端342bとが絶縁膜33の接続孔332を
介して導電接続することによって、第3のコイル部34
1と第4のコイル部342とが電気的に直列接続した状
態にある。ここで、図9(a),(b)に示すように、
第1の薄膜コイル32と第2の薄膜コイル34とは、互
いに同一のスパイラルパターンをもって形成され、それ
らの形成領域は、第1の薄膜コイル32と第2の薄膜コ
イル34とによって構成される薄膜トランス30の内周
側の中心に回転移動させたときに第1の薄膜コイル32
と第2の薄膜コイル34とが重なり合うように設定され
ている。さらに、第1の薄膜コイル32および第2の薄
膜コイル34の形成領域は、そのスパイラルパターンが
同一であるため、図8(a)に示すように、重なり面積
が最大になるように設定されている。
【0068】このような構成の薄膜トランス30は、以
下の工程を経て製造される。
【0069】まず、図8(b)に示すように、シリコン
などの基板31の表面側に、絶縁膜33aとしてのシリ
コン酸化膜を0.1〜2μmの厚さで形成する。その後
に、下層側のコイル部としての第1の薄膜コイル321
および第3の薄膜コイル341を形成するための厚さが
1〜3μmのアルミニウム層を絶縁膜33aの表面に形
成し、それをリソグラフィーおよびエッチングによって
パターニングして、図10(a)に示す第1のコイル部
321および第3のコイル部341を幅が10〜200
μmのアルミニウムラインとして形成する。
【0070】つぎに、それらの表面側に、厚さが約0.
1〜2μmの絶縁膜33bとしてのシリコン酸化膜を形
成する。
【0071】つぎに、絶縁膜33bに対して、第1のコ
イル部321の内周端321bおよび第3のコイル部3
41の内周端341bに対応して接続孔331,332
を形成する。
【0072】その後に、上層側のコイル部としての第2
のコイル部322および第4のコイル部342を形成す
るための厚さが1〜3μmのアルミニウム層を絶縁膜3
3bの表面に形成し、それをリソグラフィーおよびエッ
チングによってパターニングして、図10(b)に示す
第2のコイル部322および第4のコイル部342を幅
が10〜200μmのアルミニウムラインとして形成す
る。これによって、接続孔331,332が埋め込まれ
て、第1のコイル部321の内周端321bと第2のコ
イル部322の内周端322bとが絶縁膜33の接続孔
331を介して導電接続して、第1のコイル部321と
第2のコイル部322とが直列接続し、第1の薄膜コイ
ル32が形成されるとともに、第3のコイル部341の
内周端341bと第4のコイル部342の内周端342
bとが絶縁膜33の接続孔332を介して導電接続し
て、第3のコイル部341と第4のコイル部342とが
直列接続し、第2の薄膜コイル34が形成される。
【0073】しかる後に、それらの表面側に厚さが約
0.1〜2μmの絶縁膜33cとしてのシリコン酸化膜
を形成し、この絶縁膜33cに対して、第1のコイル部
321の外周端321a,第2のコイル部322の外周
端322a,第3のコイル部341の外周端341aお
よび第4のコイル部342の外周端342aに対応して
接続孔を形成する。その結果、薄膜トランス30の形成
領域の外周側において、第1のコイル部321の外周端
321a,第2のコイル部322の外周端322a,第
3のコイル部341の外周端341aおよび第4のコイ
ル部342の外周端342aが開口して端子323,3
24,343,344が形成される。
【0074】このような構成の薄膜トランス30におい
て、第1の薄膜コイル32は、第1のコイル部321と
第2のコイル部322とが内周端321b,322bで
接続し、第2の薄膜コイル34は、第3のコイル部34
1と第4のコイル部342が内周端341b,342b
で接続しているため、いずれの端子323,324,3
43,344も外周側にある。従って、薄膜トランス3
0の最も強い磁束が発生する内周端側に端子がないた
め、内周側に金属線などを配線する必要がないので、内
周端側の端子に接続された金属線に流す電流によって生
じる外部磁界が第1の薄膜コイル32および第2の薄膜
コイル34によって発生した磁界を乱すことがない。ま
た、薄膜トランス30を基板31の面方向に複数隣接配
置して、集積化された薄膜トランス装置を構成する場合
であっても、外周側にのみ端子323,324,34
3,344があるので、単体の薄膜トランス30からの
配線方法として、単体の薄膜トランス30の薄膜コイル
などの構成部分を形成するときに同時形成した導電性材
料で配線層を構成することもできる。それ故、ワイヤー
のボンディングなしで接続することができるため、工程
的にも安価で簡単に集積化された薄膜トランスを製造で
きる。
【0075】また、第1のコイル部321,第2のコイ
ル部322,第3のコイル部341および第4のコイル
部342のスパイラルパターンは、その配線幅および配
線間隔がいずれも同等であって、第1の薄膜コイル32
と第2の薄膜コイル34は、同一のスパイラルパターン
をもって形成されており、それらの形成領域は、第1の
薄膜コイル32と第2の薄膜コイル34とは、薄膜トラ
ンス30の中央を中心に回転移動したときに第1の薄膜
コイル32と第2の薄膜コイル34とが重なり合うよう
に設定されている。このため、第1の薄膜コイル32お
よび第2の薄膜コイル34は、図8(a)に示すように
完全に重なりあってその重なり面積を最大限に設定して
あるため、第1の薄膜コイル32と第2の薄膜コイル3
4との間における磁束の結合の効率が高い。
【0076】〔実施例8〕つぎに、図11(a)を参照
して、本発明の実施例8に係る単体の薄膜トランスにつ
いて説明する。本例の薄膜トランスは、実施例7に係る
薄膜トランスの改良例に相当し、その特徴点は、第1の
薄膜コイルにおける第1のコイル部の内周端と第2のコ
イルの内周端との接続構造および第2の薄膜コイルにお
ける第3のコイル部の内周端と第4のコイルの内周端と
の接続構造にある。しかも、それらの接続構造は略同構
造である。それ故、図11(a)には、第1のコイル部
の内周端と第2のコイルの内周端との接続部のみを図示
してある。また、その他の構成部分については、実施例
7に係る薄膜トランスと同様な構成であるため、共通す
る部分の図示および説明については、同符号を付して省
略する。
【0077】本例の薄膜トランス30においては、図1
1(a)に示すとおり、第1の薄膜コイル32における
第1のコイル部321の内周端321bと第2のコイル
322の内周端322bとの接続部たる絶縁膜33の接
続孔331が、その内部側壁332が下層側から上層側
に向かって開口面積が拡張するテーパ333を有する形
状になっている。
【0078】このため、図11(b)に、比較例とし
て、第1のコイル部321の内周端321bと、第2の
コイル322の内周端322bとが通常の形状、すなわ
ち、テーパのない接続孔331を介して接続している状
態を示すとおり、図11(b)に示す比較例の接続部に
おいては、第2のコイル322をスパッタリングまたは
蒸着により形成したときに、接続孔331の側壁部およ
び底部に形成される第2のコイル322の厚さが約20
〜30%薄くなっているのに対して、図11(a)に示
す本例に接続部においては、接続孔331の内部側壁部
332および底部335のいずれの部分に形成された第
2のコイル322の厚さも、接続孔331の外部に形成
された第2のコイル322の厚さと同等である。
【0079】従って、本例の薄膜トランス30において
は、第2のコイル322に薄い部分が発生しないため、
抵抗が低く維持されるので、トランス抵抗が低い。
【0080】なお、本例の薄膜トランス30のように、
接続孔331にテーパ333を形成するには、たとえ
ば、絶縁膜33にドライエッチングを施すにあたって、
エッチングガスとしてCF4 とO2 との混合ガスを用い
て等方性のドライエッチングを行うことによって実現で
きる。すなわち、下層側および上層側にアルミニウムを
用いて、配線幅が10μm、厚さが2μmの導電体層を
形成し、下層側のアルミニウム層(第1のコイル部32
1)と上層側のアルミニウム層(第2のコイル322)
との重なり部分を10μm×10μmとし、接続孔33
1の内径を5μm□、絶縁膜33の厚さを1μmとした
ときに、比較例のように、異方性エッチングを行うと、
接続孔の外部ではアルミニウム層の厚さは1.5〜2μ
mになるが、接続孔の側壁に形成されるアルミニウム層
の厚さは0.6μmになってしまう。これに対して、本
例のように、等方性エッチングを行うと、接続孔331
の下層側での開口部の大きさを5μm□、上層側での開
口部の大きさを9μm□にでき、約30°のテーパを形
成することができる。このため、上層側のアルミニウム
層(第2のコイル322)の厚さを接続孔331の内部
であっても、約1.5〜2μmにすることができる。そ
の結果、接続孔331の内部におけるアルミニウム層
(第2のコイル322)の抵抗値を、比較例に比して約
1/3に低減できるので、薄膜トランスの抵抗損失を大
幅に低減できる。
【0081】〔実施例9〕つぎに、図12(a),図1
2(b)を参照して、本発明の実施例9に係る単体の薄
膜トランスについて説明する。本例の薄膜トランスは、
実施例7に係る薄膜トランスの改良例に相当し、その特
徴点は、第1の薄膜コイルを構成する第1のコイル部の
外周端に対する端子構造と第2の薄膜コイルを構成する
第3のコイル部の内周端に対する端子構造にある。それ
故、端子構造以外の構成部分については、実施例7に係
る薄膜トランスと同様な構成であるため、共通する部分
の図示および説明については、同符号を付して省略す
る。
【0082】図12(a)は本例の薄膜トランスのコイ
ルパターンを示す平面図、図12(b)はそのviii
−viii線における断面図である。
【0083】図12(a),(b)において、本例の薄
膜トランス30においては、下層側の配線工程、すなわ
ち、第1の薄膜コイル32の第1のコイル部321およ
び第2の薄膜コイル34の第3のコイル部341を形成
した後に、絶縁膜31に接続孔331を形成するとき
に、第1のコイル部321の外周端321aおよび第3
のコイル部341の外周端341aに対しても窓開けし
た状態で、上層側の配線層の形成工程、すなわち、第1
の薄膜コイル32の第2のコイル部322および第2の
薄膜コイル34の第4のコイル部342を形成する。そ
して、第2のコイル部322および第4のコイル部34
2から絶縁分離した状態で、第1のコイル部321の外
周端321aに対する積み上げ導電体層41と、第3の
コイル部341の外周端341aに対する積み上げ導電
体層42とを残す。その結果、第1の薄膜コイル32に
おける第1のコイル部321の外周端321の周囲の断
面図を図12(b)に示すとおり、絶縁膜33の下層側
にある第1のコイル部321の外周端321aの実質的
な端子は、第2のコイル部322の外周端322aと同
層の積み上げ導電体層41になるので、段差を形成する
ことなく、バンプ電極431,432などを設けること
ができる。
【0084】このように、本例の薄膜トランス30にお
いては、バンプ電極431,432を用いた接続構造を
採用する場合でも、それらのバンプ電極431,432
に段差が発生しないので、品質的にも均等な配線を行う
ことができる。しかも、従来の製造方法に新たな工程を
追加する必要がないので、コスト面を犠牲にすることな
く、接続部の信頼性を向上することができる。なお、本
例の場合にも、実施例8において説明したテーパを有す
る接続孔を採用して、上層側の配線において発生する細
りを防止することができる。
【0085】〔実施例10〕つぎに、図13,図14
(a),(b)を参照して、本発明の実施例10に係る
単体の薄膜トランスについて説明する。本例の薄膜トラ
ンスは、実施例7に係る薄膜トランスの改良例に相当
し、その特徴点は、第1の薄膜コイルおよび第2の薄膜
コイルを構成する各コイル部の構造にある。それ故、各
コイル部の構造以外は、実施例7に係る薄膜トランスと
同様な構成であるため、共通する部分には同符号を付し
て説明を省略する。
【0086】図13は本例の薄膜トランスを構成する薄
膜コイルのスパイラルパターンを示す平面図である。図
14(a)は本例の薄膜トランスを構成する下層側のコ
イル部のコイルパターンを示す平面図、図14(b)は
その上層側のコイル部のコイルパターンを示す平面図で
ある。
【0087】これらの図において、本例の薄膜トランス
30においても、基板の表面側に、その基板面方向に形
成された導電性材料からなる第1の薄膜コイル32と、
この第1の薄膜コイル32に絶縁膜を介して基板面方向
に形成された導電性材料からなる第2の薄膜コイル34
とを有する。ここで、第1の薄膜コイル32および第2
の薄膜コイル34のいずれも、その配線厚さ,配線幅お
よび配線間隔が、いずれの配線部も接触しない寸法範囲
を保持しながら同等寸法に設定されている。また、第1
の薄膜コイル32は、第1のコイル部321と第2のコ
イル部322とを有し、そのうち、第1のコイル部32
1は、絶縁膜33の下層側で基板面方向に所定の配線間
隔を有してスパイラル状に形成された導電性材料からな
り、その外周端321aに端子323を備える一方、第
2のコイル部322は、絶縁膜31の上層側で基板面方
向に所定の配線間隔を有してスパイラル状に形成された
導電性材料からなり、その内周端322bが絶縁膜33
の接続孔331を介して第1のコイル部321の内周端
321bに導電接続し、かつ、外周端322aに端子3
24を備える。これに対して、第2の薄膜コイル34
は、第3のコイル部341と第2のコイル部342とを
有し、そのうち、第3のコイル部341は、絶縁膜33
の下層側で基板面方向に所定の配線間隔を有してスパイ
ラル状に形成された導電性材料からなり、その外周端3
41aに端子343を備える一方、第4のコイル部34
2は、絶縁膜33の上層側で基板面方向に所定の配線間
隔を有してスパイラル状に形成された導電性材料からな
り、その内周端342bが第3のコイル部341の内周
端341bに絶縁膜33の接続孔332を介して導電接
続し、かつ外周端342aに端子344を備える。
【0088】ここで、本例の薄膜トランス30において
は、第1の薄膜コイル32を構成する第1のコイル部3
21および第2のコイル部322は、いずれも、電気的
に並列接続状態にある配線幅および配線間隔が同一の2
条の導電体層321x,321y,322x,322y
から構成されている。また、第2の薄膜コイル34を構
成する第3のコイル部341および第4のコイル部34
2も、電気的に並列接続状態にある配線幅および配線間
隔が同一の2条の導電体層341x,341y,342
x,342yから構成されている。なお、実施例7に係
る薄膜コイルのスパイラルパターン、すなわち、1条の
導電体層で薄膜コイルの各コイル部が形成されている場
合の配線幅:配線間隔を1:1すれば、本例の薄膜コイ
ルの各コイル部の配線幅:配線間隔は、0.5:0.5
であるため、スパイラルパターンのピッチとしては同等
である。
【0089】このような構成の薄膜トランス30におい
ては、スパイラルパターンのピッチは同等であるため、
直流的な抵抗は改善されないが、配線層の表面積は複数
条化することによって拡張されているので、高周波帯域
における抵抗分を低減できる。すなわち、高周波帯域に
おける電流の流れは、表皮効果によって表面側に集中す
るため、本例の薄膜トランス30のように、表面積を拡
張した構造を採用することによって、表皮効果に起因す
るトランスの抵抗損失を低減できるので、トランスの性
能低下を防止することができる。
【0090】〔実施例11〕つぎに、図15を参照し
て、本発明の実施例11に係る集積薄膜トランス装置に
ついて説明する。図15は本例の集積薄膜トランス装置
の全体構成を示す平面図であって、この薄膜トランス装
置は、実施例7に係る単体の薄膜トランスを構成要素と
して、それらを格子状に配置した集積薄膜トランス装置
(本発明の第2の手段を講じたトランス装置)である。
それ故、図15には、実施例7に係る薄膜トランスと共
通する部分には同符号を付してそれらの説明を省略す
る。
【0091】図15において、本例の集積薄膜トランス
装置50は、実施例7に係る薄膜トランス30を4つ直
列に接続し、さらに4列の並列配置構造にしてある。こ
こで、隣接し合う薄膜トランス30の間隔は、第1の薄
膜コイル32の配線間隔および第2の薄膜コイル34の
配線間隔のいずれに対しても同等以下に設定してある。
また、第1の薄膜コイル32と第2の薄膜コイル34と
は、同一のスパイラルパターンを有し、図11に向かっ
て縦方向に隣接し合う単体の薄膜トランス30は、それ
ら薄膜トランス30間の中心を基板面方向に通過する線
を中心線として線対称に配置されている。さらに、縦方
向に隣接する薄膜コイル30の間では、第1の薄膜コイ
ル32同士が接続されているとともに、第2の薄膜コイ
ル34同士も接続されている。
【0092】ここで、集積薄膜トランス50において
は、いずれの薄膜トランス30の端子も外周側にあるた
め、隣接する薄膜トランス30同士に接続が容易であっ
て、ワイヤボンディングを必要としない。しかも、集積
薄膜トランス50自身の端子も、その外周側に、第1の
薄膜コイル32からの一次コイル端子Eまたは第2の薄
膜コイル34からの二次コイル端子Fとして配置されて
いるため、集積薄膜トランス50からの配線も容易であ
る。
【0093】また、図16(a),(b)には実施例1
1に係る集積薄膜トランス50に対する改良例に係る集
積薄膜トランスを示してある。ここで、図16(a)は
改良例に係る集積薄膜トランスにおける単体の薄膜トラ
ンスの配置構造を示す平面図、図16(b)はそのix
−ix線における断面図である。
【0094】これらの図において、集積薄膜トランス装
置60では、基板31と、第1の薄膜コイル32および
第2の薄膜コイル34との間の絶縁膜33の内部に下部
磁性体膜61が形成され、その最上層側の絶縁膜33の
内部には上部磁性体膜62が形成されている。このた
め、実施例11に係る集積薄膜トランスに比較して、コ
イルの周囲に発生する磁界の強化に加えて、下部磁性体
膜61および上部磁性体膜62によって磁束を捕らえる
ことができるため、磁界の漏れを少なくすることができ
るので、さらに磁界強化を図ることが可能となる。
【0095】〔実施例12〕つぎに、図17(a),
(b)を参照して、本発明の実施例12に係る集積薄膜
トランス装置を説明する。図17(a)は本例の集積薄
膜トランス(集合形薄膜トランス)の全体構成を示す平
面図、図17(b)はそのx−x線における断面図であ
る。なお、本例の集積薄膜トランスを構成する単体の薄
膜トランスの構成は、実施例7に係る薄膜トランスと略
同様な構成であるので、対応する部分には同符号を付し
てそれらの詳細な説明は省略する。
【0096】図17(a),(b)において、本例の集
積薄膜トランス70の単体の薄膜トランス30は、基板
の表面側に、その基板面方向に形成された導電性材料か
らなる第1の薄膜コイル32と、この第1の薄膜コイル
32に絶縁膜を介して基板面方向に形成された導電性材
料からなる第2の薄膜コイル34とを有する。ここで、
第1の薄膜コイル32および第2の薄膜コイル34のい
ずれも、その配線厚さ,配線幅および配線間隔が同等寸
法に設定され、そのスパイラルパターンも同一に形成さ
れている。ここで、第1の薄膜コイル32および第2の
薄膜コイル34は、実施例7に係る薄膜トランスと同様
に、基板の表面側において、絶縁膜の下層側で基板面方
向に所定の配線間隔を有してスパイラル状に形成された
アルミニウムライン(導電性材料)からなるコイル部
と、絶縁膜の上層側で基板面方向に所定の配線間隔を有
してスパイラル状に形成されたアルミニウムライン(導
電性材料)からなるコイル部とを有し、そのうち、上層
側のコイル部と下層側のコイル部とは、それらの内周端
同士が絶縁膜の接続孔を介して接続している。このた
め、いずれも薄膜トランス30においても、その内周側
に端子の無い構造になっている。
【0097】また、本例の集積薄膜トランス70におい
ては、直列に接続された4つの薄膜トランス30が、さ
らに4列の並列配置構造になっており、その外周側に
は、第1の薄膜コイル32に接続された1次コイル端子
INおよび1次コイル端子EOU T が配置され、また、第
2の薄膜コイル34に接続された2次コイル端子EIN
よび2次コイル端子EOUT が配置されて、図17(c)
に示すトランスが構成されている。
【0098】さらに、本例の集積薄膜トランス70にお
いては、その薄膜トランス30の形成領域の側方近傍位
置に、その周囲を取り囲むように、磁性体ガードリング
71が配置されている。
【0099】このため、本例の集積薄膜トランス70に
おいては、コイルに発生した磁束からの漏れ磁束を低減
することができるため、コイル間の結合係数としては約
0.99を越える値が得られ、トランスとしての変換効
率が高い。
【0100】このような集積薄膜トランス70の製造方
法のうち、単体の薄膜トランス30の製造工程は、実施
例7に係る薄膜トランスと同様な工程であるため、それ
らの説明は省略するが、磁性体ガードリング71は、た
とえば、以下の方法によって形成できる。
【0101】すなわち、薄膜トランス30の形成領域の
最表面層をCVD酸化膜で覆った後に、フォトリソグラ
フィ技術を用いて、集積薄膜トランス70の形成領域の
最外周から、たとえば2〜10μm離れた領域に、幅が
100〜200μmの溝パターンを形成する。ここで、
溝のエッチングには、厚さが10〜20μmの比較的厚
いレジストまたは感光性ポリイミド膜を使用し、それ自
身はエッチング後も残す。
【0102】つぎに、磁性体薄膜をスパッタ法などに1
0〜20μmの厚さに形成すると、溝のエッジ部の段差
に対しては、磁性体薄膜のステップカバレージ性が追従
できず、段差切れをおこす。この段差切れがおきた状態
で、レジストや感光性ポリイミド膜を溶剤などで剥離
し、同時に不要な磁性体膜をリフトオフする。その結
果、溝の内部にのみ磁性体膜がセルフアラインで残さ
れ、磁性体膜からなる磁性体ガードリング71が形成さ
れる。
【0103】また、通常のフォトリソグラフィ技術のみ
でも、リング状の磁性体ガードリング71を形成するこ
とができる。この場合には、最表面をCVD酸化膜で覆
った状態で、レジストを塗布し、所定の領域に磁性体ガ
ードリング71を形成するためのパターンを開口する。
そして、ドライエッチャにより、酸化膜にエッチングを
施して溝を形成する。つぎに、レジストを剥離した後
に、磁性体膜をスパッタ法によって全面に対して形成
し、再び、レジストを塗布し、ガードリング状のパター
ン以外の領域を開口した状態でエッチングを行う。その
結果、リング状の磁性体ガードリング71が残る。しか
る後に、レジストを剥離して、磁性体ガードリング71
を備えた集積薄膜トランス70を形成する。
【0104】〔実施例13〕つぎに、図18(a),
(b)を参照して、本発明の実施例13に係る集積薄膜
トランスを説明する。図18(a)は本例の集積薄膜ト
ランス(集合形薄膜トランス)の全体構成を示す平面
図、図18(b)はそのxi−xi線における断面図で
ある。なお、本例の集積薄膜トランスを構成する単体の
薄膜トランスの構成は、実施例7に係る薄膜トランスと
略同様な構成であるので、対応する部分には同符号を付
してそれらの説明は省略する。
【0105】図18(a),(b)において、本例の集
積薄膜トランス80の単体の薄膜トランス30も、その
内周側に端子の無い構造になっており、本例の集積薄膜
トランス80では、そこに、実施例12の集積薄膜トラ
ンスの磁性体ガードリングと同様な工程により形成され
た磁性体81が埋め込まれている。
【0106】このため、本例の集積薄膜トランス80に
おいては、磁束密度が最も高い薄膜トランス30の中心
部における磁気抵抗が大幅に低減されているので、トラ
ンスの変換効率を高めることができる。
【0107】〔実施例14〕つぎに、図19(a),
(b)を参照して、本発明の実施例14に係る集積薄膜
トランスを説明する。図19(a)は本例の集積薄膜ト
ランスの全体構成を示す平面図、図19(b)はそのx
ii−xii線における断面図である。なお、本例の集
積薄膜トランスを構成する単体の薄膜トランスの構成
も、実施例7に係る薄膜トランスと略同様な構成である
ので、対応する部分には同符号を付してそれらの詳細な
説明は省略する。
【0108】図19(a),(b)において、本例の集
積薄膜トランス90の単体の薄膜トランス30も、その
内周側に端子の無い構造になっている一方、薄膜コイル
30を構成する第1の薄膜コイル32および第2の薄膜
コイル34の下層側および上層側のいずれの側にも下部
磁性体膜91および上部磁性体膜92が設けられてい
る。ここで、第1の薄膜コイル32および第2の薄膜コ
イル34の内周領域のうち、それを構成する各コイル部
の非形成領域においては、絶縁膜31が除去されてお
り、この除去領域96を利用して、下部磁性体膜91と
上部磁性体膜92とは接続状態にある。
【0109】このような構成の集積薄膜トランス90に
おいては、コイルの周囲に発生する磁界の強化に加え
て、下部磁性体膜91および上部磁性体膜92によって
磁束を捕らえることができるため、磁界の漏れを少なく
することができるので、さらに磁界強化を図ることが可
能となる。しかも、磁束密度が最も高い薄膜トランス3
0の中心部における磁気抵抗が大幅に低減されているの
で、トランスの変換効率を高めることができる。
【0110】〔実施例15〕つぎに、図20(a),
(b)を参照して、本発明の実施例15に係る集積薄膜
トランスを説明する。図20(a)は本例の集積薄膜ト
ランスの全体構成を示す平面図、図20(b)はそのx
iii−xiii線における断面図である。なお、本例
の集積薄膜トランスを構成する単体の薄膜トランスの構
成も、実施例7に係る薄膜トランスと略同様な構成であ
るので、対応する部分には同符号を付してそれらの詳細
な説明は省略する。
【0111】図20(a),(b)において、本例の集
積薄膜トランス100の単体の薄膜トランス30も、そ
の内周側に端子の無い構造になっている一方、薄膜コイ
ル30を構成する第1の薄膜コイル32および第2の薄
膜コイル34の下層側および上層側のいずれの側にも下
部磁性体膜101および上部磁性体膜102が設けられ
ているため、コイルの周囲に発生する磁界の強化に加え
て、下部磁性体膜91および上部磁性体膜92によって
磁束を捕らえることができるため、磁界の漏れを少なく
することができるので、さらに磁界強化を図ることが可
能になっている。
【0112】さらに、本例の集積薄膜トランス100に
形成された下部磁性体膜101および上部磁性体膜10
2には、それを分断して渦電流の影響を緩和するための
渦電流緩和部としてのスリット103が形成されてい
る。ここで、薄膜トランス30を構成する第1の薄膜コ
イル32および第2の薄膜コイル34は、いずれも、平
面的には、周回毎に4つの角部301およびこれらの角
部301を結ぶ直線部302(平行部)をもつスパイラ
ルパターンをもって形成されており、下部磁性体膜10
1および上部磁性体膜102のスリット103は、第1
の薄膜コイル32および第2の薄膜コイル34の周回毎
の角部301を結ぶ領域に対応する部分に形成されてい
る。このため、集積薄膜トランス100に形成された薄
膜トランス30のうち、内側領域にある薄膜トランス3
0に対して形成された下部磁性体膜91および上部磁性
体膜92は正方形に分断されているが、縁部よりの薄膜
トランス30に対して形成された下部磁性体膜91およ
び上部磁性体膜92は三角形に分断された状態にある。
【0113】このような構成の集積薄膜トランス100
においては、その上下に広い面積の磁性体膜(下部磁性
体膜101および上部磁性体膜102)が形成されてい
るにもかかわらず、それにはスリット103が形成され
ているため、磁束はよく通すが、渦電流経路は遮断され
ているため、カットコアの原理に基づいて、渦電流の発
生によるエネルギー損失(磁性体内での渦電流損)は最
小限に抑えられているので、トランスの変換効率が高
い。
【0114】〔実施例16〕つぎに、図21(a),
(b)を参照して、本発明の実施例16に係る集積薄膜
トランスを説明する。図21(a)は本例の集積薄膜ト
ランスの全体構成を示す平面図、図21(b)はそのx
iv−xiv線における断面図である。なお、本例の集
積薄膜トランスを構成する単体の薄膜トランスの構成
は、実施例7に係る薄膜トランスと略同様な構成である
ので、対応する部分には同符号を付してそれらの詳細な
説明は省略する。
【0115】図21(a),(b)において、本例の集
積薄膜トランス110の単体の薄膜トランス30も、そ
の内周側に端子の無い構造になっている一方、薄膜コイ
ル30を構成する第1の薄膜コイル32および第2の薄
膜コイル34の下層側および上層側のいずれの側にも下
部磁性体膜111および上部磁性体膜112が設けられ
ているため、コイルの周囲に発生する磁界の強化に加え
て、下部磁性体膜111および上部磁性体膜112によ
って磁束を捕らえることができるため、磁界の漏れを少
なくすることができるので、さらに磁界強化を図ること
が可能になっている。
【0116】さらに、本例の集積薄膜トランス110に
形成された下部磁性体膜111および上部磁性体膜11
2には、それを分断して渦電流の影響を緩和するための
渦電流緩和部としてのスリット113が形成されてい
る。ここで、薄膜トランス30を構成する第1の薄膜コ
イル32および第2の薄膜コイル34は、いずれも、そ
の周回毎に、角部301およびこれらの角部301を結
ぶ直線部302(平行部)をもつスパイラルパターンを
もって形成されており、下部磁性体膜111および上部
磁性体膜112のスリット113は、第1の薄膜コイル
32および第2の薄膜コイル34の周回毎の角部301
を結ぶ領域に対応する部分に形成され、さらに、第1の
薄膜コイル32および第2の薄膜コイル34の周回毎の
直線部302を結ぶ領域に対応する部分にも形成されて
いる。
【0117】このため、本例の集積薄膜トランス110
においても、磁束はよく通すが、渦電流経路は遮断する
ため、カットコアの原理に基づいて、渦電流の発生によ
るエネルギー損失は最小限に抑えられているため、トラ
ンスの変換効率が高い。
【0118】〔実施例17〕つぎに、図22(a),
(b),図23(a),(b)および図24(a),
(b)を参照して、本発明の実施例17に係る薄膜トラ
ンス装置(本発明の第1の手段を講じた薄膜トランス装
置のうち、下層側コイル部および上層側コイル部をそれ
ぞれ3条以上、かつ、これらのコイル部の接続数を変え
て、巻き数が異なる第1および第2の薄膜コイルを構成
した薄膜トランス装置)について説明する。ここで、図
22(a)は本例の単体の薄膜トランスのコイルパター
ンを示す平面図、図22(b)はそれを構成する第1お
よび第2の薄膜コイルにおける各コイル部の接続構造を
模式的に示す説明図である。図23(a)は本例の薄膜
トランスを構成する第1の薄膜コイルのコイルパターン
を示す平面図、図23(b)は第2の薄膜コイルのコイ
ルパターンを示す平面図である。図24(a)は本例の
薄膜トランスを構成する下層側コイル部(第1ないし第
3の下層側コイル部)のスパイラルパターンを示す平面
図、図24(b)はその上層側コイル部(第1ないし第
3の上層側コイル部)のスパイラルパターンを示す平面
図である。
【0119】まず、図22(a),(b)において、本
例の薄膜トランス120は、基板の表面側に、その基板
面方向に形成された導電性材料からなる第1の薄膜コイ
ル121と、この第1の薄膜コイル121に絶縁膜を介
して基板面方向に形成された導電性材料からなる第2の
薄膜コイル122とを有する。ここで、薄膜トランス1
20は、図23(a)に示すように、その基板面方向に
スパイラル状に形成された厚さが1〜3μm、幅が10
〜200μmのアルミニウム(導電性材料)からなる第
1の薄膜コイル121と、図23(b)に示すように、
この第1の薄膜コイル121に絶縁膜を介して基板面方
向にスパイラル状に形成された厚さが1〜3μm、幅が
10〜200μmのアルミニウム(導電性材料)からな
る第2の薄膜コイル122とを有し、第1の薄膜コイル
121および第2の薄膜コイル122は、いずれも、図
24(a),(b)に示すように、その配線厚さ,配線
幅および配線間隔が、いずれの配線部も接触しない寸法
範囲を保持しながら同等寸法に設定された第1ないし第
3の下層側コイル部123,124,125と上層側コ
イル部126,127,128との接続における組合せ
により構成されている。すなわち、基板の表面側には、
図24(a)に示すように、絶縁膜の下層側に、第1な
いし第3の下層側コイル部123,124,125を有
する一方、図24(b)に示すように、絶縁膜の上層側
には、第1ないし第3の上層側コイル部126,12
7,128を有し、これらの第1ないし第3の下層側コ
イル部123,124,125および第1ないし第3の
上層側コイル部126,127,128は、いずれも、
その配線厚さ,配線幅および配線間隔が、いずれの配線
部も接触しない寸法範囲を保持しながら同等寸法に設定
されている。ここで、第1ないし第3の下層側コイル部
123,124,125は、いずれも、外周端123
a,124a,125aが周回領域の外周側に位置して
いる。これに対して、第1ないし第3の上層側コイル部
126,127,128も、外周端126a,127
a,128aが周回領域の外周側に位置している。そし
て、第1の薄膜コイル121は、図22(b)にその構
成を模式的に示すように、第1の下層側コイル部123
の内周端123bと、第3の上層側コイル部128の内
周端128bとが絶縁膜の接続孔129aを介して接続
された状態にあって、第1の下層側コイル部123の外
周端121aと第3の上層側コイル部128の外周端1
28aとにはそれぞれ端子121a,121bを備え
る。これに対して、第2の薄膜コイル122は、図22
(b)に模式的に示すように、第2の下層側コイル部1
24の内周端124bと第2の上層側コイル部127の
内周端127bとが絶縁膜の接続孔129bを介して接
続され、第2の上層側コイル部127の外周端127a
と第3の下層側コイル部125の外周端125aとが絶
縁膜の接続孔129cを介して接続され、第3の下層側
コイル部125の内周端125bと第1の上層側コイル
部126の内周端126bとが絶縁膜の接続孔129d
を介して接続された状態にあって、第2の下層側コイル
部124の外周端124aと第1の上層側コイル部12
6の外周端126aとにはそれぞれ端子122a,12
2bを備える。
【0120】このような構成の薄膜トランス120にお
いても、第1の薄膜コイル121および第2の薄膜コイ
ル122は、いずれも、第1ないし第3の下層側コイル
部123,124,125と第1ないし第3の上層側コ
イル部126,127,128とが所定の組み合わせで
電気的に直列に接続されて、接続後の両端がこれらの下
層側または上層側コイル部の外周端123a,124
a,126a,128aで構成され、これらの外周端1
23a,124a,126a,128aに端子121
a,122a,122b,121bを備える。従って、
薄膜トランス120の最も強い磁束が発生する内周端側
に端子がないため、内周側に金属線などを配線する必要
がないので、内周端側の端子に接続された金属線に流す
電流によって生じる外部磁界が第1の薄膜コイル121
および第2の薄膜コイル122によって発生した磁界を
乱すことがない。また、薄膜トランス120を基板の面
方向に複数隣接配置して、集積化された薄膜トランス装
置を構成する場合であっても、外周側にのみ端子121
a,121b,122a,122bがあるので、単体の
薄膜トランス120からの配線方法として、単体の薄膜
トランス120を形成するときに同時形成した導電性材
料で配線層を構成することもできる。それ故、ワイヤー
のボンディングなしで接続することができるため、工程
的にも安価で簡単に集積化された薄膜トランスを製造で
きるなど、実施例7に係る薄膜トランスと同様な効果を
奏する。
【0121】さらに、本例の薄膜トランス120におい
ては、第1の薄膜コイル121は、第1の下層側コイル
部123および第3の上層側コイル部128の2つのコ
イル部が電気的に直列接続されているのに対して、第2
の薄膜コイル122は、第2の下層側コイル部124,
第2の上層側コイル部127,第3の下層側コイル部1
25および第1の上層側コイル部126の4つのコイル
部が電気的に直列接続されており、これらのコイル部は
いずれも同様なコイルパターンで構成されている。この
ため、第1の薄膜コイル121と第2の薄膜コイル12
2との間で、コイル部の接続数が異なるため、その巻き
数比は1:2になっている。また、下層側コイル部およ
び上層側コイル部の接続数を逆にすることによって、巻
き数比を2:1にすることもできる。しかも、第1の薄
膜コイル121および第2の薄膜コイル122の巻き数
比は、下層側コイル部および上層側コイル部の接続数に
よって各種に設定できる。たとえば、下層側コイル部お
よび上層側コイル部の形成数を4条ずつにすることによ
って、巻き数比が1:3の薄膜トランス、1:1(2:
2)の薄膜トランス、3:1の薄膜トランスを容易に構
成することができる。同様に、下層側コイル部および上
層側コイル部の形成数を5条ずつにすることによって、
巻き数比が1:4,2:3,3:2または1:4の薄膜
トランスを容易に構成することができる。
【0122】なお、このような構成の薄膜トランス12
0は、以下の説明のとおり、実施例7に係る薄膜トラン
スと同様に容易に形成することができる。
【0123】たとえば、シリコンなどの基板の表面側
に、絶縁膜としてのシリコン酸化膜を0.1〜2μmの
厚さで形成した後に、その表面側に、厚さが1〜3μm
のアルミニウム層をし、それをリソグラフィーおよびエ
ッチングによってパターニングして、図24(a)に示
す第1ないし第3の下層側コイル部123,124,1
25を幅が10〜200μmのアルミニウムラインとし
て形成する。これらのコイル部のうち、第1の下層側コ
イル部123は、第1の薄膜コイル121を構成するの
に利用され、第2および第3の下層側コイル部124,
125は、第2の薄膜コイル122を構成するのに利用
される。
【0124】つぎに、それらの表面側に、厚さが約0.
1〜2μmの絶縁膜としてのシリコン酸化膜を形成した
後に、第1の下層側コイル部123の内周端123b,
第2の下層側コイル部124の内周端124b,第3の
下層側コイル部125の外周端125aおよび第3の下
層側コイル部125の内周端125bに対応して接続孔
129a,129b,129c,129dを開口する。
【0125】つぎに、上層側のコイル部を形成するため
の厚さが1〜3μmのアルミニウム層を形成し、それを
リソグラフィーおよびエッチングによってパターニング
して、図24(b)に示す第1ないし第3の上層側コイ
ル部126,127,128を幅が10〜200μmの
アルミニウムラインとして形成する。これによって、接
続孔129a,129b,129c,129dが埋め込
まれて、第1ないし第3の下層側コイル部123,12
4,125の側と、第1ないし第3の上層側コイル部1
26,127,128とが、図22(a),(b),図
23(a),(b)および図24(a),(b)に示す
構造に接続される。
【0126】しかる後に、それらの表面側に厚さが約
0.1〜2μmの絶縁膜としてのシリコン酸化膜を形成
し、この絶縁膜に対して、第1の下層側コイル123の
外周端123a,第2の下層側コイル124の外周端1
24a,第1の上層側コイル126の外周端126a,
第3の上層側コイル128の外周端128aを、端子1
21a,122a,122b,121bとして窓開けす
ることによって、図22(a),(b)に示す薄膜トラ
ンス120を製造することができる。
【0127】ここで、下層側コイル部および上層側コイ
ル部の接続数によって、巻き線比を変えるには、上記の
製造工程のうちのアルミニウム層に対するパターニング
工程および絶縁膜に対する開口工程を所定の条件に設定
すればよい。
【0128】なお、以上に説明した実施例1ないし実施
例17に係る薄膜トランスに係る構成については、上記
の組合せに限らず、実施例1ないし実施例17に係る薄
膜トランスの特徴を組み合わせてもよいものである。ま
た、薄膜トランスのコイルの巻き数や薄膜トランスの集
積数などについては、その用途などに応じて設定される
べき性質のものであって、限定がない。
【0129】
【発明の効果】以上のとおり、本発明に係る第1の手段
または第2の手段を講じた薄膜トランス装置において
は、基板の表面側で、絶縁膜の下層側および上層側に形
成された各コイル部を所定の組合せで絶縁膜を介して電
気的に直列接続して、外周側に端子を備える第1および
第2の薄膜コイルを構成していることに特徴を有する。
従って、本発明によれば、内周側に金属線などを配線す
る必要がないため、内周端側の端子に接続された金属線
に流す電流によって生じる外部磁界に起因して、薄膜コ
イル自身によって発生した磁界が乱されることがない。
また、薄膜トランスを基板の面方向に複数隣接配置し
て、集積化された薄膜トランス装置を構成する場合であ
っても、外周端側にのみ端子があるので、単体の薄膜ト
ランスからの配線方法としてはワイヤーボンディングに
限定されることがなく、たとえば、単体の薄膜トランス
の構成部分を形成するときに同時形成した導電性材料で
薄膜トランス同士などを配線接続することができる。
【0130】ここで、絶縁膜の上層側および下層側に、
それぞれの3条以上のコイル部を形成し、これらの接続
数を変えて、第1の薄膜コイルと第2の薄膜コイルとを
構成した場合には、それらのコイル部の接続数の差によ
って、任意の巻き数比の薄膜トランスを構成することが
できる。
【0131】また、コイル部同士を接続する接続孔の側
壁部にテーパを設けた場合には、接続孔の側壁部および
底部に形成されたコイル部の厚さが充分に厚く確保でき
るため、接続部位における抵抗が低減されるので、トラ
ンス抵抗が低い。
【0132】さらに、薄膜コイルを構成するコイル部が
電気的に並列接続状態にある複数条の導電体層からなる
場合には、直流的な抵抗は改善されないが、配線層の表
面積が拡張されているので、高周波帯域における表皮効
果に起因するトランスの抵抗損失を低減できるので、ト
ランスの性能低下を防止することができる。
【0133】本発明に係る第3の手段を講じた薄膜トラ
ンス装置においては、複数の薄膜トランスを同一基板上
に隣接して形成し、その隣接し合う薄膜トランスの間隔
が、個々の薄膜トランスの配線間隔と同等以下の間隔を
有して集積化されていることを特徴とする。従って、本
発明の集積薄膜トランスは、これを構成する個々の薄膜
トランスの最外周部分のコイルのさらに外側に、それら
の配線間隔と同等の間隔をおいて隣接するトランスのコ
イルが存在しているため、これらのコイルの相関関係に
より、磁界の結合が内側に比して弱い最外周部分のコイ
ルにおいても磁界の結合を強化することができるので、
薄膜トランスの集積化に加えて、その磁界強度を高める
ことができる。ここで、第1,第2の薄膜コイルが同一
のスパイラルパターンおよび同一の形成位置を有して配
線されている場合には、磁界の結合をさらに強化するこ
とができる。なお、個々の薄膜トランスにおいては、ス
パイラルコイルの幅および間隔を縮小して形成すること
が可能であり、トランスの占有面積を拡大するものでは
なく、さらに、薄膜コイルを短縮することによりコイル
の低抵抗化が可能であり、損失を低減できる。
【0134】また、各薄膜トランスの第1の薄膜コイル
をそれぞれ並列接続して、これを集積薄膜トランスの1
次側(あるいは2次側)とする一方で、第2の薄膜コイ
ルをそれぞれ並列接続して、これを集積薄膜トランスの
2次側(あるいは1次側)とした場合には、個々の薄膜
トランスの抵抗が並列接続されるので、集積薄膜トラン
スとしての抵抗値の増大を防止することができ、損失を
低減できる。
【0135】また、薄膜トランス間の中心を基板面方向
に通過する線を中心線として線対称に隣接し合う薄膜ト
ランスを配置した場合には、中心線を介して対峙するコ
イルに流れる電流の方向が直流的には同一方向となるた
め、個々の薄膜トランスにおいて、実質的なコイル巻数
の増加となるので、磁界の結合が一層強化され、さらに
磁界強度を高めることができる。
【0136】さらに、第1の薄膜コイルのうちの最外周
部分のコイルおよび第2の薄膜コイルのうちの最外周部
分のコイルを隣接し合う薄膜トランスが互いに共有して
構成されている場合には、その共有コイルに流れる電流
の位相が完全に一致して同相となるので、コイルのなか
で最も磁界の結合が弱い最外周部分のコイルに他のコイ
ルに流れる電流の2倍の電流を流すことができるため、
その磁界の結合を強化することができ、さらにエネルギ
ー変換効率などのトランス性能を向上させることができ
る。また、最外周部分のコイルを隣接するトランス同士
で共有する形でスパイラルコイルがパターニングされる
ため、そのパターニングを省略することができ、占有面
積の縮小が可能となる。
【0137】また、薄膜コイルの上層側や下層側、また
はその周囲に絶縁膜を介して分離された磁性体膜を設け
た場合には、コイルの周囲に発生する磁界の強化に加え
て、磁性体膜によって磁束を捕らえることができるた
め、磁界の漏れを少なくすることができるので、さらに
磁界強化を図ることが可能となる。
【0138】ここで、薄膜コイルの中央部分に磁性体を
埋め込んだ場合や薄膜コイルの中央部分で上下の磁性体
膜を接続した場合には、磁束密度が最も高い部分の磁路
の抵抗を低減できるので、トランスの変換効率が向上す
る。また、磁性体膜に渦電流緩和部を形成した場合に
は、磁束は通すが、渦電流経路が遮断されるので、トラ
ンスの変換効率が向上する。
【図面の簡単な説明】
【図1】(a)は本発明の実施例1に係る集積薄膜トラ
ンスの構造を示す平面図、(b)はそのv−v線におけ
る断面図である。
【図2】図1に示す集積薄膜トランスの電気的な等価回
路を示す回路図である。
【図3】本発明の実施例2に係る集積薄膜トランスの構
造を示す平面図である。
【図4】本発明の実施例3に係る集積薄膜トランスの構
造を示す平面図である。
【図5】(a)は本発明の実施例4に係る集積薄膜トラ
ンスの構造を示す平面図、(b)はそのvi−vi線に
おける断面図である。
【図6】本発明の実施例5に係る集積薄膜トランスの要
部を示す断面図である。
【図7】本発明の実施例6に係る集積薄膜トランスの要
部を示す断面図である。
【図8】(a)は本発明の実施例7に係る薄膜トランス
のコイルパターンを示す平面図、(b)はそのvii−
vii線における断面図である。
【図9】(a)は図8に示す薄膜トランスの第1の薄膜
コイルのコイルパターンを示す平面図、(b)は第2の
薄膜コイルのコイルパターンを示す平面図である。
【図10】(a)は図8に示す薄膜トランスの下層側の
コイル部のスパイラルパターンを示す平面図、(b)は
その上層側のコイル部のスパイラルパターンを示す平面
図である。
【図11】(a)は本発明の実施例8に係る薄膜トラン
スにおける接続孔周囲の構造を示す断面図、(b)はそ
の効果を説明するための比較例における接続孔周囲の構
造を示す断面図である。
【図12】(a)は本発明の実施例9に係る薄膜トラン
スのスパイラルパターンを示す平面図、(b)はそのv
iii−viii線における断面図である。
【図13】本発明の実施例10に係る薄膜トランスを構
成する薄膜コイルのスパイラルパターンを示す平面図で
ある。
【図14】(a)は図13に示す薄膜トランスを構成す
る下層側のコイル部のスパイラルパターンを示す平面
図、(b)はその上層側のコイル部のスパイラルパター
ンを示す平面図である。
【図15】本発明の実施例11に係る集積薄膜トランス
装置の全体構成を示す平面図である。
【図16】(a)は本発明の実施例11に係る集積薄膜
トランスに対する改良例に係る集積薄膜トランスにおけ
る単体の薄膜トランスの配置構造を示す平面図、(b)
はそのix−ix線における断面図である。
【図17】(a)は本発明の実施例12に係る集積薄膜
トランス装置の構成を示す平面図、(b)はそのx−x
線における断面図、(c)はその等価回路図である。
【図18】(a)は本発明の実施例13に係る集積薄膜
トランスの構成を示す平面図、(b)はそのxi−xi
線における断面図である。
【図19】(a)は本発明の実施例14に係る集積薄膜
トランスの構成を示す平面図、(b)はそのxii−x
ii線における断面図である。
【図20】(a)は本発明の実施例15に係る集積薄膜
トランスの構成を示す平面図、(b)はそのxiii−
xiii線における断面図である。
【図21】(a)は本発明の実施例16に係る集積薄膜
トランスの構成を示す平面図、(b)はそのxiv−x
iv線における断面図である。
【図22】(a)は本発明の実施例17に係る薄膜トラ
ンスのコイルパターンを示す平面図、(b)はそれを構
成するコイル部間の接続構造を模式的に示す説明図であ
る。
【図23】(a)は図22に示す薄膜トランスの第1の
薄膜コイルのコイルパターンを示す平面図、(b)は第
2の薄膜コイルのコイルパターンを示す平面図である。
【図24】(a)は図22に示す薄膜トランスの各下層
側コイル部のスパイラルパターンを示す平面図、(b)
はその各上層側コイル部のスパイラルパターンを示す平
面図である。
【図25】(a)は従来の薄膜トランスの構造を示す平
面図、(b)はそのiv−iv線における断面図であ
る。
【符号の説明】
1a,2a,3a,4a,5a,6a,50,60,7
0,80,90,100,110,120・・・集積薄
膜トランス 1・・・シリコン基板 2a〜2k・・・シリコン酸化膜 3・・・1次コイル(第1の薄膜コイル) 4・・・2次コイル(第2の薄膜コイル) 5・・・3次コイル 6・・・4次コイル 7,8,9・・・磁性体膜 21,22,23,24・・・中心線 30・・・薄膜トランス 31・・・基板 32,121・・・第1の薄膜コイル 33・・・絶縁膜 34,122・・・第2の薄膜コイル 61,91,101,111・・・下部磁性体膜 62,92,102,112・・・上部磁性体膜 71・・・磁性体ガードリング 81・・・磁性体 103,113・・・スリット(渦電流緩和部) 123・・・第1の下層側コイル部 124・・・第2の下層側コイル部 125・・・第3の下層側コイル部 126・・・第1の上層側コイル部 127・・・第2の上層側コイル部 128・・・第3の上層側コイル部 321・・・第1のコイル部 322・・・第2のコイル部 123a,124a,125a,126a,127a,
128a,321a,322a,341a,342a・
・・外周端 121a,121b,122a,122b,323,3
24,343,344・・・端子 123b,124b,125b,126b,127b,
128b,321b,322b,341b,342b・
・・内周端 129a,129b,129c,129d,331,3
32・・・接続孔 341・・・第3のコイル部 342・・・第4のコイル部 321x,321y,322x,322y,341x,
341y,342x,342y・・・導電体層 A,B,C,D・・・薄膜トランス A1〜A4,B1〜B4,C1〜C4,D1〜D4・・
・端子 C1 ,C2 ,C3 ,C4 ・・・共有コイル da ,db ,dc ,dd ・・・配線間隔 d1 ,d2 ,d3 ,d4 ・・・薄膜トランス間隔 I1 ,I2 ,I3 ,I4 ・・・電流方向
フロントページの続き (72)発明者 古森 敏夫 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面側に、その基板面方向に形成
    された導電性材料からなる第1の薄膜コイルと、この第
    1の薄膜コイルに絶縁膜を介して前記基板面方向に形成
    された導電性材料からなる第2の薄膜コイルと、を少な
    くとも有する薄膜トランス装置であって、 前記第1の薄膜コイルおよび前記第2の薄膜コイルのう
    ちの一方側の薄膜コイルは、前記絶縁膜の下層側で前記
    基板面方向に所定の配線間隔を有してスパイラル状に形
    成された少なくとも2条の下層側コイル部のうちのいず
    れかのコイル部と、前記絶縁膜の上層側で前記基板面方
    向に所定の配線間隔を有してスパイラル状に形成された
    少なくとも2条の上層側コイル部のうちのいずれかのコ
    イル部とが前記絶縁膜を介して電気的に直列にかつ両端
    がコイル部の外周端で構成されるように接続されてなる
    一方、 他方側の薄膜コイルは、前記下層側コイル部および前記
    上層側コイル部の他のコイル部が前記絶縁膜を介して電
    気的に直列にかつ両端がコイル部の外周端で構成される
    ように接続されてなることによって、 前記第1の薄膜コイルおよび前記第2の薄膜コイルは、
    いずれも端子を外周側に備えることを特徴とする薄膜ト
    ランス装置。
  2. 【請求項2】 請求項1において、前記第1の薄膜コイ
    ルは、外周端側に端子を備える前記下層側コイル部とし
    ての第1のコイル部と、外周端側に端子を備え、内周端
    側が前記第1のコイル部の内周端側に前記絶縁膜を介し
    て導電接続する前記上層側コイル部としての第2のコイ
    ル部とを有し、 前記第2の薄膜コイルは、外周端側に端子を備える前記
    下層側コイル部としての第3のコイル部と、外周端側に
    端子を備え、内周端側が前記第1のコイル部の内周端側
    に前記絶縁膜を介して導電接続する前記上層側コイル部
    としての第4のコイル部とを有することを特徴とする薄
    膜トランス装置。
  3. 【請求項3】 請求項2において、前記第1の薄膜コイ
    ルと前記第2の薄膜コイルは、略同一のスパイラルパタ
    ーンをもって形成されており、それらの形成領域は、前
    記第1の薄膜コイルと前記第2の薄膜コイルとによって
    構成される薄膜トランスの内周側のいずれか位置を中心
    に回転移動したときに前記第1の薄膜コイルと前記第2
    の薄膜コイルとが概ね重なり合うように設定されている
    ことを特徴とする薄膜トランス装置。
  4. 【請求項4】 請求項1において、前記上層側コイル部
    および下層側コイル部は、いずれも3条以上形成されて
    おり、これらの上層側コイル部および下層側コイル部の
    接続数が前記第1の薄膜コイルと前記第2の薄膜コイル
    との間で異なることによって、前記第1の薄膜コイルの
    巻き数と前記第2の薄膜コイルの巻き数が不等であるこ
    と特徴とする薄膜トランス装置。
  5. 【請求項5】 請求項1ないし請求項4のいずれかの項
    において、前記第1の薄膜コイルおよび前記第2の薄膜
    コイルが備える各端子のうちの前記絶縁膜の下層側にあ
    る端子は、前記上層側コイル部と同層に形成されて前記
    絶縁膜の下層側に導電接続する積み上げ導電体層で構成
    されていることを特徴とする薄膜トランス装置。
  6. 【請求項6】 請求項1ないし請求項5のいずれかの項
    において、前記絶縁膜の上層側と下層側との導電接続に
    用いる接続孔は、その内部側壁が下層側から上層側に向
    かって開口面積が拡張するテーパを有することを特徴と
    する薄膜トランス装置。
  7. 【請求項7】 請求項1ないし請求項6のいずれかの項
    において、前記上層側コイル部および下層側コイル部の
    スパイラルパターンは、その配線幅および配線間隔がい
    ずれも同等であることを特徴とする薄膜トランス装置。
  8. 【請求項8】 請求項1ないし請求項7のいずれかの項
    において、前記上層側コイル部および下層側コイル部の
    うちの少なくとも1つのコイル部は、電気的に並列接続
    状態にある配線幅および配線間隔が同一の複数条の導電
    体層を備えることを特徴とする薄膜トランス装置。
  9. 【請求項9】 請求項1ないし請求項8のいずれかの項
    において、前記第1の薄膜コイルおよび前記第2の薄膜
    コイルの形成領域は、それらの重なり面積が最大になる
    ように設定されていることを特徴とする薄膜トランス装
    置。
  10. 【請求項10】 請求項1ないし請求項9のいずれかの
    項において、前記第1の薄膜コイルおよび前記第2の薄
    膜コイルを備える薄膜トランスが前記基板面方向に複数
    隣接配置されて集積化された薄膜トランス装置であっ
    て、 これら隣接し合う薄膜トランスの間隔は、前記第1の薄
    膜コイルの配線間隔および前記第2の薄膜コイルの配線
    間隔のいずれに対しても同等以下であることを特徴とす
    る薄膜トランス装置。
  11. 【請求項11】 基板の表面側に、その基板面方向に所
    定の配線間隔を有してスパイラル状に形成された導電性
    材料からなる第1の薄膜コイルと、この第1の薄膜コイ
    ルの表面側に絶縁膜を介して前記基板面方向にスパイラ
    ル状に形成された導電性材料からなる第2の薄膜コイル
    と、を少なくとも有する薄膜トランスが前記基板面方向
    に複数隣接配置されて集積化された薄膜トランス装置で
    あって、これら隣接し合う薄膜トランスの間隔は、前記
    第1の薄膜コイルの配線間隔および前記第2の薄膜コイ
    ルの配線間隔のいずれに対しても同等以下であることを
    特徴とする薄膜トランス装置。
  12. 【請求項12】 請求項11において、前記第1の薄膜
    コイルと前記第2の薄膜コイルとは、同一のスパイラル
    パターンを有し、かつ、前記基板面方向における同一の
    形成位置を有して形成されていることを特徴とする薄膜
    トランス装置。
  13. 【請求項13】 請求項10ないし請求項12のいずれ
    かの項において、前記薄膜トランスは、いずれもその第
    1の薄膜コイル同士が互いに電気的に並列接続されてい
    ると共に、その第2の薄膜コイル同士が互いに電気的に
    並列接続されていることを特徴とする薄膜トランス装
    置。
  14. 【請求項14】 請求項10ないし請求項13のいずれ
    かの項において、前記薄膜トランスのうちの隣接し合う
    薄膜トランスは、それら薄膜トランス間の中心を前記基
    板面方向に通過する線を中心線として線対称に配置され
    ていることを特徴とする薄膜トランス装置。
  15. 【請求項15】 請求項10ないし請求項14のいずれ
    かの項において、前記隣接し合う薄膜トランスのうちの
    少なくとも1対は、それらの第1の薄膜コイルのうちの
    最外周部分のコイルを互いに共有すると共に、それらの
    第2の薄膜コイルのうちの最外周部分のコイルを互いに
    共有することを特徴とする薄膜トランス装置。
  16. 【請求項16】 請求項1ないし請求項15のいずれか
    の項において、前記基板の表面側には、絶縁膜を介して
    前記第1の薄膜コイルおよび第2の薄膜コイルと分離さ
    れた磁性体膜を有することを特徴とする薄膜トランス装
    置。
  17. 【請求項17】 請求項16において、前記磁性体膜
    は、前記基板と前記第1の薄膜コイルとの間,前記第1
    の薄膜コイルと前記第2の薄膜コイルとの間および最上
    層の薄膜コイルの表面側のうちの少なくともいずれかの
    位置に設けられていることを特徴とする薄膜トランス装
    置。
  18. 【請求項18】 請求項17において、前記磁性体膜の
    形成領域には、前記磁性体膜の分断領域としての渦電流
    緩和部を有することを特徴とする薄膜トランス装置。
  19. 【請求項19】 請求項18において、前記第1の薄膜
    コイルおよび前記第2の薄膜コイルは、いずれも、その
    周回毎に複数の角部およびこれらの角部を結ぶ直線部を
    有するスパイラルパターンをもって形成されており、前
    記渦電流緩和部は、前記第1の薄膜コイルおよび前記第
    2の薄膜コイルの周回毎の前記角部を結ぶ領域に対応す
    る部分に形成されていることを特徴とする薄膜トランス
    装置。
  20. 【請求項20】 請求項19において、前記渦電流緩和
    部は、前記第1の薄膜コイルおよび前記第2の薄膜コイ
    ルの周回毎の前記直線部を結ぶ領域に対応する部分にも
    形成されていることを特徴とする薄膜トランス装置。
  21. 【請求項21】 請求項16において、前記磁性体膜
    は、前記第1の薄膜コイルおよび前記第2の薄膜コイル
    の形成領域に対する側方近傍位置にその周囲を取り囲む
    状態に形成されていることを特徴とする薄膜トランス装
    置。
  22. 【請求項22】 請求項16において、前記磁性体膜
    は、前記第1の薄膜コイルおよび前記第2の薄膜コイル
    の内周端側のうち、これらの薄膜コイルの略中心部に相
    当する薄膜コイルの非形成領域にある前記絶縁膜に埋め
    込まれていることを特徴とする薄膜トランス装置。
  23. 【請求項23】 請求項16において、前記磁性体膜
    は、前記第1の薄膜コイルおよび前記第2の薄膜コイル
    の下層側および上層側のいずれの側にも下部磁性体膜お
    よび上部磁性体膜として設けられ、これらの下部磁性体
    膜と上部磁性体膜とは、前記第1の薄膜コイルおよび前
    記第2の薄膜コイルの内周端側のうち、これらの薄膜コ
    イルの略中心部に相当する薄膜コイルの非形成領域にお
    いて互いに接続していることを特徴とする薄膜トランス
    装置。
  24. 【請求項24】 請求項1ないし請求項23のいずれか
    の項において、前記基板は、半導体,ガラス,フィルム
    および金属からなる群より選ばれた1つからなることを
    特徴とする薄膜トランス装置。
JP04244786A 1992-05-27 1992-09-14 薄膜トランス装置 Expired - Lifetime JP3141562B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04244786A JP3141562B2 (ja) 1992-05-27 1992-09-14 薄膜トランス装置
US08/067,058 US5420558A (en) 1992-05-27 1993-05-26 Thin film transformer
GB9310867A GB2269057B (en) 1992-05-27 1993-05-26 Thin film transformer
DE4317545A DE4317545A1 (de) 1992-05-27 1993-05-26 Dünnschichtübertrager
US08/371,036 US5572179A (en) 1992-05-27 1995-01-10 Thin film transformer

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP13507392 1992-05-27
JP4-223033 1992-08-21
JP4-135073 1992-08-21
JP22303392 1992-08-21
JP04244786A JP3141562B2 (ja) 1992-05-27 1992-09-14 薄膜トランス装置

Publications (2)

Publication Number Publication Date
JPH06120048A true JPH06120048A (ja) 1994-04-28
JP3141562B2 JP3141562B2 (ja) 2001-03-05

Family

ID=27317014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04244786A Expired - Lifetime JP3141562B2 (ja) 1992-05-27 1992-09-14 薄膜トランス装置

Country Status (4)

Country Link
US (2) US5420558A (ja)
JP (1) JP3141562B2 (ja)
DE (1) DE4317545A1 (ja)
GB (1) GB2269057B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576542B1 (ko) * 2001-08-07 2006-05-03 한국전자통신연구원 집적형 인덕터
JP2007005798A (ja) * 2005-06-20 2007-01-11 Infineon Technologies Ag 多層導電層においてインダクターを備えた集積回路
WO2008090995A1 (ja) * 2007-01-24 2008-07-31 Nec Corporation インダクタ
US7508291B2 (en) 2006-08-28 2009-03-24 Fujitsu Limited Inductor element and integrated electronic component
US7511351B2 (en) 2003-05-26 2009-03-31 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
JP2010016142A (ja) * 2008-07-03 2010-01-21 Nec Electronics Corp 回路装置
JP2013115131A (ja) * 2011-11-25 2013-06-10 Renesas Electronics Corp トランス
JP2013131597A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp アイソレータおよび半導体装置
JP2013157806A (ja) * 2012-01-30 2013-08-15 Sumitomo Electric Ind Ltd 信号増幅回路
US9236173B2 (en) 2011-12-08 2016-01-12 Samsung Electro-Mechanics Co., Ltd. Coil parts and method of manufacturing the same
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
CN113314324A (zh) * 2021-05-21 2021-08-27 厦门通富微电子有限公司 一种变压器封装结构的制备方法及封装结构
US11348718B2 (en) * 2018-06-29 2022-05-31 Intel Corporation Substrate embedded magnetic core inductors and method of making

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141562B2 (ja) * 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
US5990776A (en) * 1994-12-08 1999-11-23 Jitaru; Ionel Low noise full integrated multilayers magnetic for power converters
JP3487461B2 (ja) * 1994-12-17 2004-01-19 ソニー株式会社 変成器及び増幅器
US5559360A (en) * 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
JP3725599B2 (ja) * 1995-09-07 2005-12-14 株式会社東芝 平面型磁気素子
EP0865655B1 (en) * 1995-12-05 2001-04-04 Smith's Industries Aerospace & Defense Systems, Inc. Flexible lead electromagnetic coil assembly
US5697092A (en) * 1995-12-21 1997-12-09 The Whitaker Corporation Floating fet mixer
AU3597897A (en) * 1996-07-29 1998-02-20 Motorola, Inc. Low radiation planar inductor/transformer and method
US5877667A (en) * 1996-08-01 1999-03-02 Advanced Micro Devices, Inc. On-chip transformers
JPH1055916A (ja) * 1996-08-08 1998-02-24 Kiyoto Yamazawa 薄型磁気素子およびトランス
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US6549112B1 (en) * 1996-08-29 2003-04-15 Raytheon Company Embedded vertical solenoid inductors for RF high power application
US5886959A (en) * 1997-04-18 1999-03-23 Read-Rite Corporation Thin-film electro-magnetic coil design for use in a flying magneto-optical head
US5903525A (en) * 1997-04-18 1999-05-11 Read-Rite Corporation Coil for use with magneto-optical head
US5847634A (en) * 1997-07-30 1998-12-08 Lucent Technologies Inc. Article comprising an inductive element with a magnetic thin film
US5969590A (en) * 1997-08-05 1999-10-19 Applied Micro Circuits Corporation Integrated circuit transformer with inductor-substrate isolation
DE19739962C2 (de) * 1997-09-11 2000-05-18 Siemens Ag Planare, gekoppelte Spulenanordnung
DE19741302A1 (de) * 1997-09-19 1999-03-25 Inst Halbleiterphysik Gmbh Geometrie für planare Induktivitäten
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
US5978319A (en) * 1997-11-06 1999-11-02 Read-Rite Corporation Thin electro-magnetic coil assembly for attachment to a slider
US6114932A (en) * 1997-12-12 2000-09-05 Telefonaktiebolaget Lm Ericsson Inductive component and inductive component assembly
DE19818132C2 (de) * 1998-04-23 2001-03-01 Hans Widmaier Fabrik Fuer App Transformator füe ein Gleichstromumformer
US7107666B2 (en) * 1998-07-23 2006-09-19 Bh Electronics Method of manufacturing an ultra-miniature magnetic device
US6278186B1 (en) 1998-08-26 2001-08-21 Intersil Corporation Parasitic current barriers
US6191468B1 (en) * 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
DE19915649B4 (de) * 1999-04-07 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Transformatoranordnung für den Gegentakt-Verstärker einer Kurzwellen- oder Ultrakurzwellen-Senderendstufe
DE19944741C2 (de) 1999-09-17 2001-09-13 Siemens Ag Monolitisch integrierter Transformator
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6815220B2 (en) 1999-11-23 2004-11-09 Intel Corporation Magnetic layer processing
US6891461B2 (en) * 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6404615B1 (en) 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
DE10031064C2 (de) * 2000-06-26 2003-09-18 Siemens Ag Mikrotrafo sowie Schaltungsanordnung damit
US6486530B1 (en) 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
US6424227B1 (en) 2001-05-23 2002-07-23 National Scientific Corporation Monolithic balanced RF power amplifier
US6970064B2 (en) * 2001-09-05 2005-11-29 Zhang Minghao Mary Center-tap transformers in integrated circuits
US20040113737A1 (en) * 2001-09-05 2004-06-17 Minghao (Mary) Zhang Inductors and transformers in integrated circuits
DE10221631A1 (de) * 2002-05-15 2003-12-04 Tridonicatco Gmbh & Co Kg Funkentstördrosseln zur Unterdrückung von Gleichtaktstörungen in einem Elektronischen Vorschaltgerät (EVG)
DE10233980A1 (de) * 2002-07-25 2004-02-12 Philips Intellectual Property & Standards Gmbh Planarinduktivität
KR100592023B1 (ko) * 2002-08-09 2006-06-20 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그것을 사용한 메모리카드
DE10243197B4 (de) 2002-09-18 2011-05-05 Infineon Technologies Ag Digitales Signalübertragungsverfahren
DE10261385B4 (de) * 2002-12-30 2007-05-16 Newlogic Technologies Ag Monolithisch integrierter Transformator
WO2004100473A2 (en) * 2003-04-30 2004-11-18 Analog Devices, Inc. Signal isolators using micro-transformers
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
EP1478045B1 (en) * 2003-05-16 2012-06-06 Panasonic Corporation Mutual induction circuit
US6972658B1 (en) * 2003-11-10 2005-12-06 Rf Micro Devices, Inc. Differential inductor design for high self-resonance frequency
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
US7737871B2 (en) 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7421028B2 (en) * 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US7447492B2 (en) * 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US8441325B2 (en) 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7738568B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US8198951B2 (en) 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7460604B2 (en) * 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US7902627B2 (en) 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7376212B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US8169108B2 (en) * 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
DE102004036139B4 (de) * 2004-07-26 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
US7436277B2 (en) * 2005-06-01 2008-10-14 Intel Corporation Power transformer
US8134548B2 (en) * 2005-06-30 2012-03-13 Micron Technology, Inc. DC-DC converter switching transistor current measurement technique
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Tdk株式会社 電子部品及びその製造方法
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US7498918B2 (en) * 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
US7719305B2 (en) * 2006-07-06 2010-05-18 Analog Devices, Inc. Signal isolator using micro-transformers
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
JP2008092788A (ja) * 2006-09-04 2008-04-17 Seiko Epson Corp 電動モータ、電動モータの製造方法、電動モータ用電磁コイル、電子機器及び燃料電池使用機器
DE102006044570A1 (de) * 2006-09-21 2008-04-03 Atmel Duisburg Gmbh Integrierte Schaltungsanordnung und integrierte Schaltung
US7675365B2 (en) 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
DE102007027612B4 (de) * 2007-06-12 2009-04-02 Atmel Duisburg Gmbh Monolithisch integrierte Induktivität
TWI397087B (zh) * 2007-11-05 2013-05-21 Airoha Tech Corp Inductance / transformer and its making method
US7576607B2 (en) 2008-01-03 2009-08-18 Samsung Electro-Mechanics Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US8044759B2 (en) 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
US7812701B2 (en) * 2008-01-08 2010-10-12 Samsung Electro-Mechanics Compact multiple transformers
US8994488B2 (en) * 2008-03-12 2015-03-31 Mediatek Inc. Transformer power splitter having primary winding conductors magnetically coupled to secondary winding conductors and configured in topology including series connection and parallel connection
US7777570B2 (en) * 2008-03-12 2010-08-17 Mediatek Inc. Transformer power combiner having secondary winding conductors magnetically coupled to primary winding conductors and configured in topology including series connection and parallel connection
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
DE102008057833B4 (de) * 2008-11-19 2011-12-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
JP5482152B2 (ja) * 2009-11-27 2014-04-23 トヨタ自動車株式会社 トランス素子とその製造方法
US8319573B2 (en) * 2009-12-23 2012-11-27 Infineon Technologies Austria Ag Signal transmission arrangement
US8125276B2 (en) 2010-03-12 2012-02-28 Samsung Electro-Mechanics Sharing of inductor interstage matching in parallel amplification system for wireless communication systems
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
TWI410986B (zh) * 2011-05-23 2013-10-01 矽品精密工業股份有限公司 對稱式差動電感結構
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
GB2497310A (en) * 2011-12-06 2013-06-12 Cambridge Silicon Radio Ltd Inductor structure
US9627738B2 (en) 2012-01-16 2017-04-18 Telefonaktiebolaget Lm Ericsson (Publ) Wideband multilayer transmission line transformer
US20130257575A1 (en) * 2012-04-03 2013-10-03 Alexander Timashov Coil having low effective capacitance and magnetic devices including same
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
KR101792274B1 (ko) * 2012-08-08 2017-11-01 삼성전기주식회사 노이즈 제거 필터
US9691538B1 (en) * 2012-08-30 2017-06-27 Volterra Semiconductor LLC Magnetic devices for power converters with light load enhancers
US9312820B2 (en) * 2012-09-23 2016-04-12 Dsp Group Ltd. CMOS based TX/RX switch
DE102012111069A1 (de) * 2012-11-16 2014-05-22 Phoenix Contact Gmbh & Co. Kg Planarübertrager
DE102013100622B4 (de) 2013-01-22 2018-03-01 Phoenix Contact Gmbh & Co. Kg Leiterplatte im Lagenaufbau
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
KR101933405B1 (ko) * 2013-08-19 2018-12-28 삼성전기 주식회사 코일 부품 및 그 실장 기판
CN104517941B (zh) * 2013-09-29 2018-12-28 澜起科技股份有限公司 线圈及制备应用于电感元件的线圈的方法
JP6221736B2 (ja) * 2013-12-25 2017-11-01 三菱電機株式会社 半導体装置
US9748033B2 (en) * 2014-04-23 2017-08-29 Realtek Semiconductor Corp. Integrated transformer
TWI469160B (zh) 2014-04-23 2015-01-11 Realtek Semiconductor Corp 積體變壓器
KR20160024262A (ko) * 2014-08-25 2016-03-04 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
KR101642610B1 (ko) * 2014-12-30 2016-07-25 삼성전기주식회사 코일 부품 및 그 제조 방법
US10497506B2 (en) * 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
US10510477B2 (en) * 2016-01-08 2019-12-17 Semiconductor Components Industries, Llc Planar transformer with multilayer circuit board
US10283257B2 (en) * 2016-01-08 2019-05-07 Qualcomm Incorporated Skewed co-spiral inductor structure
KR102632344B1 (ko) * 2016-08-09 2024-02-02 삼성전기주식회사 코일 부품
EP3293889B1 (en) 2016-09-13 2019-02-27 Allegro MicroSystems, LLC Signal isolator having bidirectional diagnostic signal exchange
IT201600098500A1 (it) * 2016-09-30 2018-03-30 St Microelectronics Srl Micro-trasformatore con confinamento del campo magnetico e metodo di fabbricazione dello stesso
US9899138B1 (en) * 2016-12-29 2018-02-20 Automotive Research & Testing Center Coil structure for generating a uniform magnetic field and coil apparatus having the same
JP6984212B2 (ja) 2017-07-28 2021-12-17 Tdk株式会社 コイル部品
TWD191614S (zh) * 2017-08-04 2018-07-11 合利億股份有限公司 無線充電線圈
EP3499523A1 (en) * 2017-12-15 2019-06-19 Nxp B.V. Inductor and method of making an inductor
US11482924B2 (en) * 2018-07-26 2022-10-25 Analog Devices International Unlimited Company Power isolator exhibiting low electromagnetic interference
US11538766B2 (en) 2019-02-26 2022-12-27 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced EMI
US11587709B2 (en) 2019-03-29 2023-02-21 Realtek Semiconductor Corporation Inductor device
US12027298B2 (en) 2019-03-29 2024-07-02 Realtek Semiconductor Corporation Inductor device
TWI703591B (zh) * 2019-03-29 2020-09-01 瑞昱半導體股份有限公司 電感裝置
US11387036B2 (en) 2019-03-29 2022-07-12 Realtek Semiconductor Corporation Inductor device
US11587710B2 (en) 2019-03-29 2023-02-21 Realtek Semiconductor Corporation Inductor device
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11953567B2 (en) 2020-09-08 2024-04-09 Analog Devices International Unlimited Company Magnetic multi-turn sensor and method of manufacture
US11749455B2 (en) 2022-01-10 2023-09-05 Bh Electronics, Inc. Methods of fabricating ultra-miniature laminated magnetic cores and devices

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3133249A (en) * 1964-05-12 figure
DE290838C (ja) *
US3688232A (en) * 1971-02-16 1972-08-29 Gabor Szatmari Capacitive inductive winding
US3833872A (en) * 1972-06-13 1974-09-03 I Marcus Microminiature monolithic ferroceramic transformer
US4416056A (en) * 1977-12-13 1983-11-22 Fujitsu Limited Process for preparation of film coils
JPS5819200B2 (ja) * 1977-12-23 1983-04-16 パイオニア株式会社 ム−ビングコイル形カ−トリッジ
NL7900244A (nl) * 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
DE2917388A1 (de) * 1979-04-28 1980-11-06 Bosch Gmbh Robert Spulenanordnung mit mindestens einer spule und einem kern
EP0035964A1 (de) * 1980-03-07 1981-09-16 Walch, Rudolf Induktionsscheibenwicklung
CA1177127A (en) * 1980-11-14 1984-10-30 William H. Morong, Iii Miniaturized transformer construction
GB2132030B (en) * 1981-09-07 1986-10-08 Stanley Bracey Electronic chip components
DE3423139A1 (de) * 1983-06-23 1985-01-10 Murata Eria N.A., Inc., Marietta, Ga. Monolithische induktivitaet mit transformatoranwendungen
US4613843A (en) * 1984-10-22 1986-09-23 Ford Motor Company Planar coil magnetic transducer
GB2173956B (en) * 1985-03-29 1989-01-05 Plessey Co Plc Improvements relating to electric transformers
JPS62145703A (ja) * 1985-12-20 1987-06-29 Citizen Watch Co Ltd 金属薄膜コイルの製造方法
JPS6379307A (ja) * 1986-09-22 1988-04-09 Murata Mfg Co Ltd 積層トランス
WO1989001258A1 (en) * 1987-08-03 1989-02-09 Minebea Co., Ltd. Armature coil and method of producing the same
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
US4794338A (en) * 1987-11-25 1988-12-27 General Electric Company Balanced self-shielded gradient coils
JPH0282603A (ja) * 1988-09-20 1990-03-23 Nippon Telegr & Teleph Corp <Ntt> インダクタ及びその製法
JP2735295B2 (ja) * 1988-09-30 1998-04-02 株式会社東芝 平面インダクタ
JPH02256207A (ja) * 1989-03-29 1990-10-17 Murata Mfg Co Ltd Lc複合部品
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5152480A (en) * 1989-11-15 1992-10-06 The B. F. Goodrich Company Planar coil construction
US5142767A (en) * 1989-11-15 1992-09-01 Bf Goodrich Company Method of manufacturing a planar coil construction
JP3048592B2 (ja) * 1990-02-20 2000-06-05 ティーディーケイ株式会社 積層複合部品
US5239288A (en) * 1990-03-09 1993-08-24 Transicoil Inc. Resolver having planar windings
JPH03280409A (ja) * 1990-03-29 1991-12-11 Toshiba Lighting & Technol Corp 平面トランス
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
CH680823A5 (ja) * 1990-08-17 1992-11-13 Kobe Properties Ltd
JPH04245410A (ja) * 1991-01-30 1992-09-02 Sharp Corp 複同調回路用プリントコイル
JPH05101938A (ja) * 1991-10-03 1993-04-23 Murata Mfg Co Ltd 積層型コイル及びその製造方法
DE4137043C1 (ja) * 1991-11-11 1993-04-15 Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De
US5363080A (en) * 1991-12-27 1994-11-08 Avx Corporation High accuracy surface mount inductor
JP3337713B2 (ja) * 1992-05-07 2002-10-21 ティーディーケイ株式会社 ノイズサブレッサ
JP3141562B2 (ja) * 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
JP2897091B2 (ja) * 1992-07-09 1999-05-31 株式会社村田製作所 ライントランス
US5304767A (en) * 1992-11-13 1994-04-19 Gas Research Institute Low emission induction heating coil

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576542B1 (ko) * 2001-08-07 2006-05-03 한국전자통신연구원 집적형 인덕터
US7511351B2 (en) 2003-05-26 2009-03-31 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
JP2007005798A (ja) * 2005-06-20 2007-01-11 Infineon Technologies Ag 多層導電層においてインダクターを備えた集積回路
US7508291B2 (en) 2006-08-28 2009-03-24 Fujitsu Limited Inductor element and integrated electronic component
JP2012235155A (ja) * 2007-01-24 2012-11-29 Renesas Electronics Corp インダクタ
WO2008090995A1 (ja) * 2007-01-24 2008-07-31 Nec Corporation インダクタ
JPWO2008090995A1 (ja) * 2007-01-24 2010-05-20 日本電気株式会社 インダクタ
US8143986B2 (en) 2007-01-24 2012-03-27 Renesas Electronics Corporation Inductor
US8487734B2 (en) 2007-01-24 2013-07-16 Renesas Electronics Corporation Inductor
US8085549B2 (en) 2008-03-07 2011-12-27 Renesas Electronics Corporation Circuit device
US9978512B2 (en) 2008-07-03 2018-05-22 Renesas Electronics Corporation Circuit device
CN102768897A (zh) * 2008-07-03 2012-11-07 瑞萨电子株式会社 电路器件
US8830694B2 (en) 2008-07-03 2014-09-09 Renesas Electronics Corporation Circuit device
US9502175B2 (en) 2008-07-03 2016-11-22 Renesas Electronics Corporation Circuit device
JP2010016142A (ja) * 2008-07-03 2010-01-21 Nec Electronics Corp 回路装置
US11115020B2 (en) 2009-11-05 2021-09-07 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
US11658659B2 (en) 2009-11-05 2023-05-23 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
JP2013115131A (ja) * 2011-11-25 2013-06-10 Renesas Electronics Corp トランス
US9236173B2 (en) 2011-12-08 2016-01-12 Samsung Electro-Mechanics Co., Ltd. Coil parts and method of manufacturing the same
JP2013131597A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp アイソレータおよび半導体装置
JP2013157806A (ja) * 2012-01-30 2013-08-15 Sumitomo Electric Ind Ltd 信号増幅回路
US11348718B2 (en) * 2018-06-29 2022-05-31 Intel Corporation Substrate embedded magnetic core inductors and method of making
CN113314324A (zh) * 2021-05-21 2021-08-27 厦门通富微电子有限公司 一种变压器封装结构的制备方法及封装结构

Also Published As

Publication number Publication date
GB2269057B (en) 1996-05-01
US5420558A (en) 1995-05-30
US5572179A (en) 1996-11-05
DE4317545A1 (de) 1993-12-02
JP3141562B2 (ja) 2001-03-05
GB2269057A (en) 1994-01-26
GB9310867D0 (en) 1993-07-14

Similar Documents

Publication Publication Date Title
JP3141562B2 (ja) 薄膜トランス装置
US5279988A (en) Process for making microcomponents integrated circuits
US11990264B2 (en) Chip inductor and method for manufacturing the same
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US5095357A (en) Inductive structures for semiconductor integrated circuits
US8183970B2 (en) Integrated high frequency BALUN and inductors
US7253712B1 (en) Integrated high frequency balanced-to-unbalanced transformers
EP1352403B1 (en) Integrated transformer
US7332792B2 (en) Magnetic layer processing
US7107666B2 (en) Method of manufacturing an ultra-miniature magnetic device
US9330832B2 (en) Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits
US20030070282A1 (en) Ultra-miniature magnetic device
KR930000414B1 (ko) 자기(自己)유도성 인덕터와 수동유도성 인덕터를 포함하는 복합 권선형 적층 인덕터 및 그 제조방법, 그리고 두줄 권선형 적층변성기
EP1498913B1 (en) High-Q inductor for high frequency
JPH09330816A (ja) インダクタ素子、トランス素子およびバラン素子
JPS60136363A (ja) 半導体装置
JP2006066769A (ja) インダクタ及びその製造方法
JP2009266908A (ja) 半導体装置の製造方法、及び半導体装置
JPH0950916A (ja) 薄膜形磁気素子
JP2003078017A (ja) 半導体装置
JP7430376B2 (ja) スパイラルインダクタ及びパッシブ集積回路
JPH10125859A (ja) 螺旋型インダクタ
JP2006295047A (ja) 半導体装置および電子装置
JPH11135721A (ja) インダクタ、インダクタの製造方法および半導体集積回路装置
JPH05121249A (ja) トランス

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12