JP2013131597A - アイソレータおよび半導体装置 - Google Patents
アイソレータおよび半導体装置 Download PDFInfo
- Publication number
- JP2013131597A JP2013131597A JP2011279444A JP2011279444A JP2013131597A JP 2013131597 A JP2013131597 A JP 2013131597A JP 2011279444 A JP2011279444 A JP 2011279444A JP 2011279444 A JP2011279444 A JP 2011279444A JP 2013131597 A JP2013131597 A JP 2013131597A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- insulating film
- terminal
- isolator
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】アイソレータ20では、第1インダクタ7と第2インダクタ8とが、酸化膜2の表面に接触する態様で、互いに対向するように配置されている。第1インダクタ7の端子3bは、第1インダクタ本体7aの下端から延在するように酸化膜2の表面に形成され、第2インダクタ8の端子3dは、第2インダクタ本体8aの下端から延在するように酸化膜2の表面に形成されている。端子3bおよび端子3dのそれぞれの端部を露出させる態様で、第1インダクタ7および第2インダクタ8を、上方と側方とから一体的に覆うように、単層の絶縁膜10が形成されている。
【選択図】図1
Description
本発明の実施の形態1に係るアイソレータとその製造方法について説明する。実施の形態1に係るアイソレータでは、実質的にそれぞれ同じ高さを有する第1インダクタと第2インダクタが、半導体基板を含む基板部における所定の面(同一面)に、互いに対向するように配置されている。
本発明の実施の形態2に係るアイソレータとその製造方法について説明する。実施の形態2に係るアイソレータでは、第1インダクタと第2インダクタとが配置される半導体基板の領域に凹部が形成されて、第1インダクタと第2インダクタを覆う絶縁膜は、その凹部も充填するように形成されている。
ここでは、実施の形態1または実施の形態2において説明したアイソレータを適用した半導体装置の一例について説明する。
Claims (6)
- 主表面を有する半導体基板を含む基板部と、
前記基板部に形成され、第1端子および所定の高さの第1インダクタ本体を含む第1インダクタと、
前記基板部に形成され、第2端子および前記所定の高さと同じ高さの第2インダクタ本体を含む第2インダクタと、
前記第1端子および前記第2端子を露出させる態様で、前記第1インダクタおよび前記第2インダクタを、少なくとも上方および側方から一体的に覆うように形成された単層の絶縁膜と
を備え、
前記第1インダクタおよび前記第2インダクタは、いずれも前記基板部における所定の面に配置されて互いに対向し、
前記第1端子は、前記第1インダクタ本体の下端から延在するように配置され、
前記第2端子は、前記第2インダクタ本体の下端から延在するように配置された、アイソレータ。 - 前記第1インダクタおよび前記第2インダクタが配置されている領域に位置する前記基板部の部分には、所定の深さを有する凹部が形成され、
前記絶縁膜は前記凹部に充填されて、前記絶縁膜は、前記上方および前記側方に加えて、前記第1インダクタおよび前記第2インダクタの下方から、前記第1インダクタおよび前記第2インダクタを一体的に包囲するように形成された、請求項1記載のアイソレータ。 - 前記絶縁膜を覆うように形成され、前記第1端子および前記第2端子とは電気的に接続されていないメタル層を備えた、請求項1または2に記載のアイソレータ。
- 前記メタル層は接地電位に固定された、請求項3記載のアイソレータ。
- 前記第1インダクタおよび前記第2インダクタの少なくとも一方のインダクタは、一のインダクトと他のインダクタの少なくとも2つのインダクタを含む、請求項1〜4のいずれかに記載のアイソレータ。
- 請求項1〜5のいずれかに記載のアイソレータを備えた半導体装置であって、
前記アイソレータが形成された前記基板部におけるそれぞれ所定の領域に形成された送信回路部および受信回路部を備え、
前記送信回路部は前記第1端子に電気的に接続され、前記受信回路部は前記第2端子に電気的に接続された、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279444A JP5676423B2 (ja) | 2011-12-21 | 2011-12-21 | アイソレータおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279444A JP5676423B2 (ja) | 2011-12-21 | 2011-12-21 | アイソレータおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131597A true JP2013131597A (ja) | 2013-07-04 |
JP5676423B2 JP5676423B2 (ja) | 2015-02-25 |
Family
ID=48908938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011279444A Expired - Fee Related JP5676423B2 (ja) | 2011-12-21 | 2011-12-21 | アイソレータおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5676423B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023075846A1 (en) * | 2021-10-27 | 2023-05-04 | Microchip Technology Incorporated | Integrated inductor with inductor wire formed in an integrated circuit layer stack |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6288354A (ja) * | 1985-10-15 | 1987-04-22 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPS62118504A (ja) * | 1985-11-19 | 1987-05-29 | Matsushita Electric Ind Co Ltd | シ−ルド器 |
JPH06120048A (ja) * | 1992-05-27 | 1994-04-28 | Fuji Electric Co Ltd | 薄膜トランス装置 |
JPH0729732A (ja) * | 1993-07-09 | 1995-01-31 | Fuji Electric Co Ltd | 薄膜磁気素子 |
JP2000082621A (ja) * | 1998-09-07 | 2000-03-21 | Fuji Electric Co Ltd | 平面トランス |
US20020130387A1 (en) * | 2001-01-22 | 2002-09-19 | Stmicroelectronics S.A. | Semiconductor device comprising windings constituting inductors |
JP2005142504A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | 半導体装置、半導体基板およびそれらの製造方法 |
JP2005244084A (ja) * | 2004-02-27 | 2005-09-08 | Mitsubishi Electric Corp | らせん状高周波コイルとその製造方法 |
JP2010041499A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 信号カプラ |
JP2010154268A (ja) * | 2008-12-25 | 2010-07-08 | Toshiba Corp | 信号伝送装置および信号伝送装置の製造方法 |
-
2011
- 2011-12-21 JP JP2011279444A patent/JP5676423B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6288354A (ja) * | 1985-10-15 | 1987-04-22 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPS62118504A (ja) * | 1985-11-19 | 1987-05-29 | Matsushita Electric Ind Co Ltd | シ−ルド器 |
JPH06120048A (ja) * | 1992-05-27 | 1994-04-28 | Fuji Electric Co Ltd | 薄膜トランス装置 |
JPH0729732A (ja) * | 1993-07-09 | 1995-01-31 | Fuji Electric Co Ltd | 薄膜磁気素子 |
JP2000082621A (ja) * | 1998-09-07 | 2000-03-21 | Fuji Electric Co Ltd | 平面トランス |
US20020130387A1 (en) * | 2001-01-22 | 2002-09-19 | Stmicroelectronics S.A. | Semiconductor device comprising windings constituting inductors |
JP2005142504A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | 半導体装置、半導体基板およびそれらの製造方法 |
JP2005244084A (ja) * | 2004-02-27 | 2005-09-08 | Mitsubishi Electric Corp | らせん状高周波コイルとその製造方法 |
JP2010041499A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 信号カプラ |
JP2010154268A (ja) * | 2008-12-25 | 2010-07-08 | Toshiba Corp | 信号伝送装置および信号伝送装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023075846A1 (en) * | 2021-10-27 | 2023-05-04 | Microchip Technology Incorporated | Integrated inductor with inductor wire formed in an integrated circuit layer stack |
Also Published As
Publication number | Publication date |
---|---|
JP5676423B2 (ja) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549222B (zh) | 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器 | |
US10154593B2 (en) | Electronic assembly group and method for producing the same | |
KR101423749B1 (ko) | 얇은 유전체 멤브레인을 사용한 쓰루-웨이퍼 전기적 상호연결 및 다른 구조들의 형성 | |
JP6478309B2 (ja) | 多層基板及び多層基板の製造方法 | |
CN101221947A (zh) | 具有半导体芯片和无源部件的半导体部件及其制造方法 | |
WO2013160976A1 (ja) | 半導体装置およびその製造方法 | |
CN103021981A (zh) | 集成电路及制造方法 | |
US8872289B2 (en) | Micro-electro-mechanical system (MEMS) structures and design structures | |
JP2006255879A (ja) | Mems素子およびmems素子の製造方法 | |
US7868403B1 (en) | Integrated MEMS resonator device | |
JP5855285B2 (ja) | 信号伝送絶縁デバイス及びパワー半導体モジュール | |
JP2014022600A (ja) | 半導体集積回路 | |
JP4815623B2 (ja) | 高周波受動素子およびその製造方法 | |
JP2009279733A (ja) | 微小電気機械システム装置およびその製造方法 | |
JP5676423B2 (ja) | アイソレータおよび半導体装置 | |
JP2009277617A (ja) | 微細電子機械スイッチおよびその製造方法 | |
US10283582B2 (en) | Microelectronic circuits and integrated circuits including a non-silicon substrate | |
KR101459977B1 (ko) | 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법 | |
TW201933959A (zh) | 內建電子零件之構造體 | |
US8460960B2 (en) | Method for fabricating integrated circuit | |
JP2008105112A (ja) | Memsデバイス | |
JP5992028B2 (ja) | 回路基板 | |
JP2019102667A (ja) | 半導体装置 | |
CN113023660B (zh) | 单板双侧布线式微机械结构及其制备方法 | |
JP5209269B2 (ja) | 電気装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5676423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |