KR102078781B1 - 코어리스 집적회로 패키지 시스템 및 그 제조 방법 - Google Patents

코어리스 집적회로 패키지 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR102078781B1
KR102078781B1 KR1020140032985A KR20140032985A KR102078781B1 KR 102078781 B1 KR102078781 B1 KR 102078781B1 KR 1020140032985 A KR1020140032985 A KR 1020140032985A KR 20140032985 A KR20140032985 A KR 20140032985A KR 102078781 B1 KR102078781 B1 KR 102078781B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
base substrate
base
packaging system
conductive stud
Prior art date
Application number
KR1020140032985A
Other languages
English (en)
Other versions
KR20140116357A (ko
Inventor
도병태
아르넬 세노사 트라스포르토
김성수
아스리 유소프
윤인상
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20140116357A publication Critical patent/KR20140116357A/ko
Application granted granted Critical
Publication of KR102078781B1 publication Critical patent/KR102078781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 패키징 시스템을 제조하기 위한 시스템 및 방법이 제공되는바, 상기 방법은 베이스 기판을 형성하는 단계, 상기 베이스 기판을 형성하는 단계는, 희생 캐리어를 제공하는 단계, 상기 희생 캐리어 상에 금속 시트를 마운트하는 단계, 상기 금속 시트에 탑 트레이스를 적용하는 단계, 상기 탑 트레이스 상에 전도성 스터드(stud)를 형성하는 단계, 상기 금속 시트, 상기 탑 트레이스, 및 상기 전도성 스터드 상에 베이스 밀봉재(base encapsulation)를 형성하는 단계, 상기 탑 트레이스는 상기 베이스 밀봉재의 탑 표면으로부터 노출되며, 그리고 상기 희생 캐리어와 상기 금속 시트를 제거하는 단계를 포함하며; 상기 베이스 기판 상에 집적회로 디바이스를 마운트하는 단계; 및 상기 집적회로 디바이스와 상기 베이스 기판을 탑 밀봉재로 밀봉하는 단계를 포함한다.

Description

코어리스 집적회로 패키지 시스템 및 그 제조 방법{CORELESS INTEGRATED CIRCUIT PACKAGING SYSTEM AND METHOD OF MANUFACTURING THEREOF}
본 출원은 2013년 3월 21일자로 출원된 미국 가출원(61/804,158)의 우선권을 주장하며, 상기 미국 가출원은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
본 발명은 일반적으로 집적회로 패키징 시스템에 관한 것이며, 좀더 상세하게는 코어리스 집적회로 패키징 시스템에 관한 것이다.
집적회로 패키지는 가령, 자동차(automotive vehicle), 포켓 개인용 컴퓨터, 휴대 전화, 휴대가능한 지능형 군용 디바이스(intelligent portable military devices), 항공 우주 화물탑재(aeronautical spacecraft payload) 혹은 복잡한 많은 기능들을 지원하는 작고 컴팩트한 전자기기들을 필요로 하는 광범위한 유사 제품들 등과 같은 제품에서 이용되는 어플리케이션들을 제공하기 위하여, 고성능 전자 시스템에서 이용되는 빌딩 블록이다.
가령, 휴대 전화 등과 같은 작은 제품은, 그 각각이 서로 다른 사이즈들과 형상들을 갖는 수 많은 집적회로 패키지들을 포함할 수 있다. 휴대 전화 등과 같은 제품 내의 집적회로 패키지들 각각은, 매우 많은 수의 복잡한 회로들을 포함할 수 있다. 각각의 집적회로 패키지들 내의 회로들은 전기 배선을 이용하여, 다른 집적회로 패키지들의 다른 회로들과 작업 및 통신을 수행한다.
제품들이 성공하기 위해서는, 세계 시장에서 경쟁해야만 하며 그리고 많은 소비자들 및 바이어들에게 인기가 있어야 한다. 제품들의 경우, 제품 비용, 제품 사이즈를 감소시키면서도 피처들, 성능, 및 신뢰성을 지속적으로 개선시키는 것이 매우 중요하며, 그리고 소비자들 혹은 바이어들에 의한 구매를 위하여 즉시 이용될 수 있어야 한다.
제품 내에 있는 회로들의 총량(amount) 및 전기 배선들의 총량은, 임의의 제품의 피처들, 성능 및 신뢰성을 향상시키 위한 핵심 요소이다. 또한, 회로들 및 전기 배선들이 구현되는 방식은, 패키징 사이즈, 패키징 방법들, 및 개별 패키지 설계들을 결정할 수 있다. 간략화된 제조 프로세싱, 더 작은 치수들, 설계 유연성으로 인해 낮아진 비용, 향상된 기능, 지렛대 효과(leveragability) 및 향상된 IO 연결 능력들을 처리할 수 있는 완벽한 해결책을 제공하기 위한 시도들은 번번히 실패하여 왔다.
따라서, 개선된 수율, 열 냉각, 낮은 프로파일, 개선된 생산성, 및 개선된 신뢰성을 갖는 집적회로 시스템에 대한 요구들이 여전히 존재한다. 점점 더 커져가는 소비자들의 기대와 더불어 계속적으로 증가하는 가격 경쟁 압력을 감안하고, 시장에서 의미 있는 제품 차별화를 위한 기회가 점점 사라지고 있는 점을 감안한다면, 이러한 문제들에 대한 해답을 찾아내는 것이 더욱 중요하다. 점점 더 커져가는 소비자들의 기대와 더불어 계속적으로 증가하는 가격 경쟁 압력을 감안하고, 시장에서 의미 있는 제품 차별화를 위한 기회가 점점 사라지고 있는 점을 감안한다면, 이러한 문제들에 대한 해답을 찾아내는 것이 더욱 중요하다.
또한, 비용을 절감하고, 생산 시간을 감소시키며, 효율 및 성능을 향상시키며 경쟁 압력을 만족시키고자 하는 요구는, 이러한 문제들에 대한 해답을 더욱 빨리 찾아낼 것을 요구하고 있다. 이러한 문제들에 대한 해결책은 오랫동안 탐구되어 왔지만, 종래의 개발 노력들은 그 어떤 해결책도 가르치거나 제시하지 못했는바, 해당 기술분야의 당업자들은 이들 문제들에 대한 해결책들을 오랫동안 밝혀낼 수 없었다.
본 발명은 집적회로 패키징 시스템을 제조하는 방법을 제공하는바, 상기 방법은, 베이스 기판을 형성하는 단계, 상기 베이스 기판을 형성하는 단계는, 희생 캐리어를 제공하는 단계, 상기 희생 캐리어 상에 금속 시트를 마운트하는 단계, 상기 금속 시트에 탑 트레이스를 적용하는 단계, 상기 탑 트레이스 상에 전도성 스터드(stud)를 형성하는 단계, 상기 금속 시트, 상기 탑 트레이스, 및 상기 전도성 스터드 상에 베이스 밀봉재(base encapsulation)를 형성하는 단계, 상기 탑 트레이스는 상기 베이스 밀봉재의 탑 표면으로부터 노출되며, 그리고 상기 희생 캐리어와 상기 금속 시트를 제거하는 단계를 포함하며; 상기 베이스 기판 상에 집적회로 디바이스를 마운트하는 단계; 및 상기 집적회로 디바이스와 상기 베이스 기판을 탑 밀봉재로 밀봉하는 단계를 포함한다.
본 발명은 집적회로 패키징 시스템을 제공하는바, 상기 시스템은, 베이스 기판, 상기 베이스 기판은, 베이스 밀봉재, 상기 베이스 밀봉재에 매립된 탑 트레이스, 상기 탑 트레이스는 상기 베이스 밀봉재의 탑 표면과 동일 평면이며, 그리고 상기 탑 트레이스 상의 전도성 스터드를 포함하고, 상기 전도성 스터드는 상기 베이스 밀봉재에 매립되고, 상기 전도성 스터드는 상기 탑 트레이스와 동일 평면이며; 상기 베이스 기판 상의 집적회로 디바이스; 및 상기 베이스 기판과 상기 집적회로 디바이스를 밀봉하는 탑 밀봉재를 포함한다.
본 발명의 소정 실시예들은 전술한 것을 대체하는 혹은 전술한 것 이외의 다른 단계들 혹은 구성요소들을 갖는다. 상기 단계들 혹은 구성요소들은 첨부된 도면들을 참조함과 함께 다음의 상세한 설명을 숙독함으로써 해당 기술분야의 당업자에게 명백해질 것이다.
도1은 본 발명의 제 1 실시예에서 도2의 1--1 라인을 따른 집적회로 패키징 시스템의 단면도이다.
도2는 집적회로 패키징 시스템의 평면도이다.
도3은 본 발명의 제 2 실시예에서 도2의 1--1 라인을 따른 집적회로 패키징 시스템의 단면도이다.
도4는 본 발명의 제 3 실시예에서 도2의 1--1 라인을 따른 집적회로 패키징 시스템의 단면도이다.
도5는 본 발명의 제 4 실시예에서 도2의 1--1 라인을 따른 집적회로 패키징 시스템의 단면도이다.
도6은 제조 공정 중 퇴적 단계(deposition pahse)에 있는 도1의 베이스 기판의 일부를 도시한다.
도7은 제조 공정 중 베이스-밀봉 단계(base-encapsulation phase)에 있는 도6의 구조를 도시한다.
도8은 제조 공정 중 캐리어 제거 단계에 있는 도7의 구조를 도시한다.
도9는 제조 공정 중 식각 단계에 있는 도8의 구조를 도시한다.
도10은 제조 공정 중 다이 부착 단계에 있는 도9의 구조를 도시한다.
도11은 제조 공정 중 배선-부착(interconnect-attaching) 단계에 있는 도10의 구조를 도시한다.
도12는 제조 공정 중 탑(top) 밀봉 단계에 있는 도11의 구조를 도시한다.
도13은 제조 공정 중 그라인딩 단계에 있는 도11의 구조를 도시한다.
도14는 제조 공정 중 시스템-배선 단계에 있는 도13의 구조를 도시한다.
도15는 집적회로 패키징 시스템에 대한 대안적인 제조 플로우들의 일례이다.
도16은 스트립 혹은 웨이퍼-레벨에서 집적회로 패키징 시스템의 일례를 일부 도시한 도면이다.
도17은 스트립 혹은 웨이퍼-레벨에서 집적회로 패키징 시스템의 일례를 일부 도시한 도면이다.
도18은 도1의 전도성 스터드(conductive stud)의 도1의 탑 리세스에 대한 세부 도면이다.
도19는 본 발명의 또 다른 실시예에서 집적회로 패키징 시스템의 제조 방법에 대한 순서도이다.
다음의 실시예들은, 해당기술 분야의 당업자들이 본 발명을 만들고 이용할 수 있도록 충분히 자세하게 설명된다. 본 명세서에 개시된 바에 근거하여 다른 실시예들도 분명하다는 것이 이해되어야만 하며, 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 시스템 변경, 프로세스 변경 또는 기계적 변경들이 만들어질 수도 있다는 것이 이해되어야만 한다.
후술될 발명의 상세한 설명에서, 특정한 수 많은 세부사항들이 본 발명을 완전히 이해하도록 제공된다. 하지만, 이러한 특정한 세부사항들이 없이도 본 발명이 실시될 수도 있음은 명백할 것이다. 본 발명을 불명료하게 만드는 것을 회피하기 위해서, 잘 알려진 몇몇 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명되지 않았다.
마찬가지로, 시스템에 관한 실시예들을 도시하고 있는 도면들은 어느 정도 개략적인 도면들이며 축척대로 그려진 것은 아니다. 특히, 명확한 표현을 위해서, 몇몇 치수들은 도면에서 매우 과장되게 표현되었다. 이와 유사하게, 도면들에서의 관점들이 설명의 편의를 위해 유사한 방위들을 보여주고는 있지만, 도면에서의 이러한 묘사는 대부분의 경우 임의적인 것이다. 일반적으로, 본 발명은 임의의 방위에서 작동할 수 있다.
공통된 구성들을 갖는 다수의 실시예들이 개시 및 설명되었는바, 설명, 서술 및 비교의 간결 명확성을 위해서, 서로 간에 유사한 피쳐들은 유사한 방식으로 통상적으로 서술될 것이다.
설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)" 이라는 용어는, 그 방향에 상관없이, 반도체 패키지의 평면 또는 표면에 평행한 평면으로 정의된다. "수직(vertical)" 이라는 용어는, 앞서 정의된 "수평"에 수직한 방향을 지칭한다. 가령, 위에(above) 밑에(below), 바닥(bottom), 탑(top), 사이드(side) (sidewall 에서의 사이드), 위쪽(higher), 아래쪽(lower), 상부(upper), 위로(over) 및 아래에(under)와 같은 용어들은 도면에 도시된 바와 같이 상기 수평면에 대해서 정의된다. 본 명세서에서 사용된 "상에(on)" 라는 용어는, 구성요소들 간의 직접 접촉을 의미한다.
본 명세서에서 사용된 "프로세싱" 이라는 용어는, 설명된 구조를 형성하는데 필요한 추가의 공정 단계, 물질 또는 포토레지스트의 증착, 패터닝, 노광, 현상, 식각, 세정, 및/또는 이들 물질 또는 포토레지스트의 제거를 포함한다.
본 발명의 실시예들은 유기물(organic) 또는 금속 시트 혹은 이들 둘의 조합인 희생 캐리어를 가지며, 이는 바닥측(bottom side) 패키지 보호물로서 작용한다. 캐리어의 탑 상의 리드핑거 혹은 트레이스 물질은 표준적인 Ni Pd Au 또는 스터드(stud)의 등가물이 될 수 있다. 스터드 아래의 도금된 지름은 스터드 지름보다 더 작으며, 이는 리드핑거 혹은 트레이스를 위해 더 많은 공간을 제공한다. 스터드의 노출된 영역 혹은 도금되지 않은 영역은 부분 식각을 가질 수도 있으며 가지지 않을 수도 있다.
스터드는 Cu, Cu 합금 혹은 다른 고 전도성 금속이 될 수 있다. 리드핑거 혹은 트레이스는 와이어본드 유형의 버전의 경우 본드 핑거들 상에 옵션으로서 선택적인 도금을 가질 수 있다. 플립 칩 유형의 경우, 리드핑거 혹은 트레이스는 구리, 구리 합금, 주석(tin), 주석 합금 혹은 다른 고 전도성 물질이 될 수 있다. 유기적 솔더능력 보존제(organic solderability preserve: OSP) 상의 구리 또는 솔더 온 패드(solder on pad : SOP)는 옵션이다. 라미네이트 혹은 스크린 프린트 옵션은 간략화된 공정 대체물이 될 수 있으며 그리고 노출된 스터드 상의 니켈-팔라듐-골드 혹은 이와 대등한 도금물과 함께 LGA 버전에 적용될 수 있다.
다중층 옵션 혹은 재배치 층 생성 옵션, 비아 생성은 다중층들 사이에 유전체 절연 물질을 구비한 기계적인 것, 레이저 혹은 리소그래피가 될 수 있다. 금속 혹은 리드핑거 혹은 트레이스측 상에 옵션 층이 존재할 수도 있다. 바닥측 보호는 솔더 레지스트, 몰드 컴파운드, 혹은 다른 밀봉 물질로 수행될 수 있다.
본 발명의 실시예들은 와이어 배선 및 플립 칩 반도체 디바이스 둘다를 구비한 하이브리드 구성이 될 수 있다. 뒤틀림 제어(warpage control)를 위해서, 레일이 없는(rail-less) 방법 혹은 캐리어가 없는(carrier-less) 방법이 이용될 수도 있다.
이제 도1을 참조하면, 본 발명의 제 1 실시예에 따라 도2의 라인 1--1을 따른 집적회로 패키징 시스템(100)의 단면도가 도시된다. 집적회로 패키징 시스템(100)은 일례로서 반도체 패키지를 포함할 수 있다. 비록 솔더 볼 패키지 배선들 만이 도시되어 있지만, 상기 단면도는 솔더 볼과 랜드 그리드 어레이(land grid array : LGA) 패키지 배선들 둘다를 포함하는 본 발명의 플립 칩 일례를 포함한다.
집적회로 패키징 시스템(100)은 베이스 기판(102)을 포함할 수 있다. 베이스 기판(102)은 집적회로 패키징 시스템(100)의 구조들에 대한 지지를 제공할 수 있다. 베이스 기판(102)은 탑 표면(106)과 상기 탑 표면(106)에 반대인 바닥 표면(108)을 포함할 수 있다.
베이스 기판(102)은 반도체 코어 혹은 유전체 필름 코어가 없는 코어리스(coreless) 기판을 포함할 수 있다. 예를 들어, 베이스 기판(102)은 지지 플랫폼으로서, 베이스 밀봉재(base encapsulation)(104)를 포함한다. 베이스 밀봉재(104)는 베이스 기판(102) 내의 구조물들을 하우징 혹은 지지하기 위한 물질들을 포함할 수 있다. 예를 들어, 베이스 밀봉재(104)는 밀봉 필름, 에폭시 몰드 컴파운드(EMC), 와이어-인-펌 물질(wire-in-firm material), 밀봉재(encapsulation), 라미네이션(lamination), 스크린 프린트 물질, 혹은 이와 대등한 물질을 포함할 수 있다.
베이스 기판(102)은 전도성 스터드(110)를 포함할 수 있다. 전도성 스터드(110) 혹은 리세스된 스터드는 탑 표면(106)에서 바닥 표면(108)으로의 전기적 연결을 제공할 수 있다. 전도성 스터드(110)는 일례로서 비아, 필라(pillar), 및 포스트(post)를 포함할 수 있다. 전도성 스터드(110)는 베이스 기판(102) 내에 매립된다. 베이스 기판(102)은 다른 전도성 스터드(110)로부터 전도성 스터드(110)를 격리시킨다.
전도성 스터드(110)에 대한 리세스의 양은 베이스 밀봉재(104)의 두께 혹은 수직 높이에 의존할 수 있다. 예를 들어, 리세스 높이는 7 ~ 17 ㎛가 될 수 있다. 전도성 스터드(110)의 지름은 250 ~ 300 ㎛가 될 수 있다.
전도성 스터드(110)는 바닥 리세스(130)와 탑 리세스(132)를 포함할 수 있다. 바닥 리세스(130)는 바닥 리세스(130)에서 전도성 스터드(110) 상에 마운트되는 솔더 볼들 혹은 다른 배선들의 높이를 감소시킨다. 탑 리세스(132)는 베이스 기판(102) 상에 형성된 밀봉재들에게 몰드 고정 혜택(mold locking benefits)을 제공할 수 있다.
베이스 기판(102)은 탑 트레이스(112)를 포함할 수 있는바, 탑 트레이스(112)는 전기적 신호 및 전력 재분배를 제공하기 위한 전도성 구조로 정의된다. 탑 트레이스(112)는 일례로서, 재분배 층, 라우팅가능한 트레이스, 그리고 매립된 와이어들을 포함할 수 있다. 탑 트레이스(112)는 베이스 밀봉재(104) 내에 매립되며 그리고 베이스 기판(102)의 탑 표면(106)으로부터 노출된다.
탑 트레이스(112)의 탑 사이드는 베이스 기판(102)의 탑 표면(106)과 동일 평면이 될 수 있는데, 이는 탑 트레이스(112)에 대한 구조적인 지지와 보호를 제공한다. 탑 트레이스(112)는 니켈(Ni), 팔라듐(Pd), 금(Au), 혹은 이와 대등한 전도성 금속 혹은 합금을 포함할 수 있다. 집적회로 패키징 시스템(100)은 탑 트레이스(112)의 다수의 인스턴스들을 포함할 수 있다.
집적회로 패키징 시스템(100)은 탑 트레이스(112)와 베이스 기판(102) 상에 마운트된 집적회로 디바이스(114)를 포함할 수 있다. 집적회로 디바이스(114)는 능동 회로를 구현하기 위한 하나 이상의 집적된 트랜지스터들을 갖는 반도체 디바이스로 정의된다.
예를 들어, 집적회로 디바이스(114)는 배선들, 수동 디바이스들, 혹은 이들의 조합을 포함할 수 있다. 예를 들어, 현재의 일례가 플립 칩 구성인 집적회로 디바이스(114)를 도시하는 바와 같이, 집적회로 디바이스(114)는 플립 칩 혹은 웨이퍼 스케일 칩을 나타낼 수 있다. 하지만, 집적회로 디바이스(114)는 와이어-본딩된 구성이 될 수도 있으며 또는 하이브리드 혹은 적층된 디바이스들의 조합이 될 수도 있다.
집적회로 디바이스(114)는 베이스 기판(102)의 탑 트레이스(112)에 부착하기 위한 배선측(interconnect side)(116)을 포함할 수 있다. 집적회로 디바이스(114)의 배선측(116)은 배선측(116)에 형성된 콘택들을 포함할 수 있다. 집적회로 디바이스(114)는 또한 비활성측(118)을 포함할 수 있는바, 비활성측(118)은 배선측(116)의 반대측이다.
집적회로 패키징 시스템(100)는 칩 배선(120)을 포함할 수 있다. 칩 배선(120)은 전기적 연결을 제공하며 그리고 예컨대, 솔더 볼, 본드 와이어 혹은 솔더를 포함할 수 있다. 칩 배선(120)은 집적회로 디바이스(114)와 베이스 기판(102) 사이에서 전기적 연결을 제공한다. 칩 배선(120)은 집적회로 디바이스(114)의 배선측(116)에 부착될 수 있다.
집적회로 패키징 시스템(100)은 탑 밀봉재(122)를 포함할 수 있으며, 탑 밀봉재(122)는 반도체 디바이스를 밀봉하고(hermetically sealing) 그리고 기계적 및 환경적 보호를 제공하기 위한 커버로서 정의된다. 탑 밀봉재(122)는 집적회로 디바이스(114), 칩 배선(120), 탑 트레이스(112), 및 전도성 스터드(110) 위에 혹은 이들을 커버하도록 형성될 수 있다. 탑 밀봉재(122)는 탑 리세스(132)를 충전할 수 있으며, 이는 탑 밀봉재(122)와 베이스 기판(102) 사이에서 몰드 고정을 제공한다.
집적회로 패키징 시스템(100)은 바닥 표면(108)에서 전도성 스터드(110)에 마운트되는 시스템 배선(124)을 포함할 수 있다. 시스템 배선(124)은 전기적 연결을 제공하며 그리고 솔더 볼, 솔더 범프, 혹은 솔더 조인트 등을 포함할 수 있다. 시스템 배선(124)은, 탑 트레이스(112)와 외부 구성요소들 혹은 시스템들(미도시) 사이에서 전기적 연결을 제공한다.
베이스 밀봉재(104)를 구비한 베이스 기판(102)의 구성 및 구성요소들은, 하나의 반도전성 물질로 구성된 기판들에 비하여, 공사(construction)를 단순화시키고 그리고 물질 비용을 감소시킬 수 있다는 점이 발견되었다. 예를 들어, 베이스 밀봉재(104)를 위해서 라미네이트, 에폭시 혹은 스크린 프린팅 물질들을 이용하면, 공사를 단순화시킬 수 있으며 그리고 탑 트레이스(112)와 전도성 스터드(110)에 대한 보호를 제공할 수 있다. 베이스 밀봉재(104)와 매립된 트레이스들 및 스터드들을 구비한 베이스 기판(102)은, 시간을 소비하는 반도체 프린팅 방법들에 대한 필요성을 제거한다.
바닥 리세스(130)를 갖는 전도성 스터드(110)는 전체 패키지 높이를 감소시키며, 결과적으로 더 얇고 슬림한 패키지를 형성할 수 있다는 점이 발견되었다. 탑 리세스(132)를 갖는 전도성 스터드(110)는 탑 밀봉재(122)에게 몰드 고정 특성을 제공한다는 점이 발견되었다. 몰드 고정 특성은 베이스 기판(102)과의 탑 밀봉재(122)의 뒤틀림, 분리, 벗겨짐(peal way)을 방지한다.
베이스 밀봉재(104), 탑 트레이스(112), 및 전도성 스터드(110)를 구비한 베이스 기판(102)은 가령, 드릴링 및 레이저 삭마(laser ablation) 등과 같은 파괴적인 방법을 이용함이 없이, 전도성 지지 구조를 제공한다는 점이 발견되었다. 전도성 구조들은 밀봉되기 전에 정렬되며, 이는 후속 공정 단계들에서 드릴링할 필요성을 제거한다. 공사 물질들(construction materials)이 보존되며 그리고 세정 단계들이 제거되는바, 이는 전체 제조 단계를 감소시킬 수 있으며 그리고 생산 수율을 향상시킬 수 있다.
베이스 밀봉재(104) 내에 매립된 전도성 스터드(110)를 갖는 베이스 기판(102)은, 볼-그리드 어레이(BGA) 구성 뿐만 아니라 조금만 수정된 랜드 그리드 어레이(LGA) 구성에게 다용도(versatility)를 제공한다는 점이 발견되었다. 집적회로 패키징 시스템(100)은 LGA 및 BGA 구성 둘다와 호환가능한 범용 패키지를 제공한다.
이제 도2를 참조하면, 집적회로 패키징 시스템(100)의 평면도가 도시된다. 탑 밀봉재(122)의 탑 사이드가 도시된다.
이제 도3을 참조하면, 본 발명의 제 2 실시예에 따라 도2의 라인 1--1을 따른 집적회로 패키징 시스템(300)의 단면도가 도시된다. 상기 단면도는 본 발명의 와이어 본드 실시예를 포함한다. 비록, 솔더 볼 패키지 배선만이 도시되어 있지만, 본 실시예는 솔더 볼 및 LGA 패키지 배선 둘다를 가질 수 있다.
집적회로 패키징 시스템(300)은 집적회로 패키징 시스템(300)이 도1의 칩 배선(120)을 포함하지 않는다는 점을 제외하면, 도1의 집적회로 패키징 시스템(100)과 유사하다. 집적회로 패키징 시스템(300)은 베이스 기판(102), 전도성 스터드(110), 탑 트레이스(112), 탑 밀봉재(122), 및 시스템 배선(124)을 포함한다.
집적회로 디바이스(114)는 와이어-본드 구성으로 도시되지만, 이러한 집적회로 디바이스(114)는 도1에 도시된 바와 같이 플립 칩 구성이 될 수도 있다는 점을 유의해야 한다. 집적회로 디바이스(114)의 배선측(116)은 베이스 기판(102)과 반대인 방향을 향하고 있다. 집적회로 패키징 시스템(300)은 와이어 배선(302)을 포함할 수 있다.
와이어 배선(302)은 베이스 기판(102) 상에 마운트된 디바이스들에게 전기적 연결을 제공한다. 예를 들어, 와이어 배선(302)이 집적회로 디바이스(114)에 부착되어, 집적회로 디바이스(114)와 탑 트레이스(112) 사이에서 전기적 연결을 제공할 수 있다. 탑 트레이스(112)는 와이어 배선(302)으로의 부착을 위해 본드 핑거들에서 선택적 도금을 포함할 수 있다.
베이스 밀봉재(104)를 구비한 베이스 기판(102)의 구성 및 구성요소들은, 하나의 반도전성 물질로 구성된 기판들에 비하여, 공사(construction)를 단순화시키고 그리고 물질 비용을 감소시킬 수 있다는 점이 발견되었다. 예를 들어, 베이스 밀봉재(104)를 위해서 라미네이트, 에폭시 혹은 스크린 프린팅 물질들을 이용하면, 공사를 단순화시킬 수 있으며 그리고 탑 트레이스(112)와 전도성 스터드(110)에 대한 보호를 제공할 수 있다. 베이스 밀봉재(104)와 매립된 트레이스들 및 스터드들을 구비한 베이스 기판(102)은, 시간을 소비하는 반도체 프린팅 방법들에 대한 필요성을 제거한다.
바닥 리세스(130)를 갖는 전도성 스터드(110)는 전체 패키지 높이를 감소시키며, 결과적으로 더 얇고 슬림한 패키지를 형성할 수 있다는 점이 발견되었다. 탑 리세스(132)를 갖는 전도성 스터드(110)는 탑 밀봉재(122)에게 몰드 고정 특성을 제공한다는 점이 발견되었다. 몰드 고정 특성은 베이스 기판(102)과의 탑 밀봉재(122)의 뒤틀림, 분리, 벗겨짐(peal way)을 방지한다.
베이스 밀봉재(104), 탑 트레이스(112), 및 전도성 스터드(110)를 구비한 베이스 기판(102)은 가령, 드릴링 및 레이저 삭마(laser ablation) 등과 같은 파괴적인 방법을 이용함이 없이, 전도성 지지 구조를 제공한다는 점이 발견되었다. 전도성 구조들은 밀봉되기 전에 정렬되며, 이는 후속 공정 단계들에서 드릴링할 필요성을 제거한다. 공사 물질들(construction materials)이 보존되며 그리고 세정 단계들이 제거되는바, 이는 전체 제조 단계를 감소시킬 수 있으며 그리고 생산 수율을 향상시킬 수 있다.
베이스 밀봉재(104) 내에 매립된 전도성 스터드(110)를 갖는 베이스 기판(102)은, 볼-그리드 어레이(BGA) 구성 뿐만 아니라 조금만 수정된 랜드 그리드 어레이(LGA) 구성에게 다용도(versatility)를 제공한다는 점이 발견되었다. 집적회로 패키징 시스템(300)은 LGA 및 BGA 구성 둘다와 호환가능한 범용 패키지를 제공한다.
이제 도4를 참조하면, 본 발명의 제 3 실시예에 따라 도2의 라인 1--1을 따른 집적회로 패키징 시스템(400)의 단면도가 도시된다. 상기 단면도는 본 발명의 플립 칩 및 와이어 본드 구성 둘다 혹은 하이브리드 구성을 포함한다. 비록, 솔더 볼 패키지 배선만이 도시되어 있지만, 본 실시예는 솔더 볼 및 LGA 패키지 배선 둘다를 가질 수 있다.
집적회로 패키징 시스템(400)은 베이스 기판(102), 전도성 스터드(110), 탑 트레이스(112), 탑 밀봉재(122), 집적회로 디바이스(114), 칩 배선(120) 및 시스템 배선(124)을 포함하는 도1의 구성요소들을 포함할 수 있다.
집적회로 패키징 시스템(400)은 집적회로 패키징 시스템(400)이 집적회로 디바이스(114)의 탑 상에 마운트된 적층 디바이스(stacked device)(402)를 포함한다는 점을 제외하면, 도1의 집적회로 패키징 시스템(100)과 유사하다. 적층 디바이스(402)는, 능동 회로를 구현하기 위한 하나 이상의 집적된 트랜지스터들을 갖는 반도체 디바이스로 정의된다.
적층 디바이스(402)는 와이어-본드 구성으로 도시되지만, 집적회로 디바이스(114)는 플립 칩 구성이 될 수도 있음을 유의해야 한다. 적층 디바이스(402)는 접착제로 집적회로 디바이스(114)에 부착된다. 적층 디바이스(402)는 집적회로 디바이스(114)의 수평 치수들(lateral dimensions)보다 작은 수평 치수들 혹은 폭을 포함하며, 이는 적층 디바이스(402)가 집적회로 디바이스(114)의 탑 상에 들어맞을 수 있게 한다.
집적회로 패키징 시스템(400)은 적층 배선(404)을 포함하며, 적층 배선(404)은 베이스 기판(102) 상에 마운트된 디바이스들에게 전기적 연결을 제공한다. 적층 배선(404)은 적층 디바이스(402)를 베이스 기판(102)에 부착하기 위한 와이어 본드를 포함할 수 있다. 탑 트레이스(112)는 적층 배선(404)에 부착하기 위하여 본드 핑거들에서 선택적인 도금을 포함할 수 있다.
베이스 밀봉재(104)를 구비한 베이스 기판(102)의 구성 및 구성요소들은, 하나의 반도전성 물질로 구성된 기판들에 비하여, 공사(construction)를 단순화시키고 그리고 물질 비용을 감소시킬 수 있다는 점이 발견되었다. 예를 들어, 베이스 밀봉재(104)를 위해서 라미네이트, 에폭시 혹은 스크린 프린팅 물질들을 이용하면, 공사를 단순화시킬 수 있으며 그리고 탑 트레이스(112)와 전도성 스터드(110)에 대한 보호를 제공할 수 있다. 베이스 밀봉재(104)와 매립된 트레이스들 및 스터드들을 구비한 베이스 기판(102)은, 시간을 소비하는 반도체 프린팅 방법들에 대한 필요성을 제거한다.
바닥 리세스(130)를 갖는 전도성 스터드(110)는 전체 패키지 높이를 감소시키며, 결과적으로 더 얇고 슬림한 패키지를 형성할 수 있다는 점이 발견되었다. 베이스 밀봉재(104), 탑 트레이스(112), 및 전도성 스터드(110)를 구비한 베이스 기판(102)은 가령, 드릴링 및 레이저 삭마(laser ablation) 등과 같은 파괴적인 방법을 이용함이 없이, 전도성 지지 구조를 제공한다는 점이 발견되었다. 전도성 구조들은 밀봉되기 전에 정렬되며, 이는 후속 공정 단계들에서 드릴링할 필요성을 제거한다. 공사 물질들(construction materials)이 보존되며 그리고 세정 단계들이 제거되는바, 이는 전체 제조 단계를 감소시킬 수 있으며 그리고 생산 수율을 향상시킬 수 있다.
베이스 밀봉재(104) 내에 매립된 전도성 스터드(110)를 갖는 베이스 기판(102)은, 볼-그리드 어레이(BGA) 구성 뿐만 아니라 조금만 수정된 랜드 그리드 어레이(LGA) 구성에게 다용도(versatility)를 제공한다는 점이 발견되었다. 집적회로 패키징 시스템(400)은 LGA 및 BGA 구성 둘다와 호환가능한 범용 패키지를 제공한다.
이제 도5를 참조하면, 본 발명의 제 4 실시예에 따라 도2의 라인 1--1을 따른 집적회로 패키징 시스템(500)의 단면도가 도시된다. 상기 단면도는 본 발명의 와이어 본드 실시예를 포함한다. 비록, 솔더 볼 패키지 배선만이 도시되어 있지만, 본 실시예는 솔더 볼 및 랜드 그리드 어레이(LGA) 패키지 배선 둘다를 가질 수 있다.
집적회로 패키징 시스템(00)은 집적회로 패키징 시스템(300)이 재배치 층(redistribution layer)(502)을 포함한다는 점을 제외하면, 도3의 집적회로 패키징 시스템(300)과 유사하다. 집적회로 패키징 시스템(300)은 도1의 베이스 기판(102), 전도성 스터드(110), 탑 트레이스(112), 탑 밀봉재(122), 및 시스템 배선(124)을 포함한다.
집적회로 디바이스(114)는 와이어-본드 구성으로 도시되지만, 집적회로 디바이(114)는 도1에 도시된 바와 같이 플립 칩 구성이 될 수도 있음을 유의해야 한다. 집적회로 패키징 시스템(300)은 와이어 배선(302)을 포함할 수 있다.
와이어 배선(302)은 베이스 기판(102) 상에 마운트된 디바이스들에게 전기적 연결을 제공한다. 예를 들어, 와이어 배선(302)이 집적회로 디바이스(114)에 부착되어, 집적회로 디바이스(114)와 탑 트레이스(112) 사이에서 전기적 연결을 제공할 수 있다. 탑 트레이스(112)는 와이어 배선(302)으로의 부착을 위해 본드 핑거들에서 선택적 도금을 포함할 수 있다.
재배치 층(502) 혹은 다중층은 유전체 물질로 둘러싸인 트레이스들을 포함할 수 있다. 재배치 층(502)은 유전체 물질 내에 매립된 탑 트레이스(112)와 함께 베이스 기판(102) 상에 직접 마운트될 수 있다. 재배치 층(502)으로부터의 트레이스들은 탑 트레이스(112)에 직접적으로 부착될 수 있으며 그리고 베이스 밀봉재(104) 내에 매립될 수 있다. 전도성 스터드(110)는 재배치 층(502)의 트레이스들과 직접 콘택할 수 있으며 그리고 와이어 배선(302)은 탑 트레이스(112)에 부착될 수 있다.
베이스 밀봉재(104)를 구비한 베이스 기판(102)의 구성 및 구성요소들은, 하나의 반도전성 물질로 구성된 기판들에 비하여, 공사(construction)를 단순화시키고 그리고 물질 비용을 감소시킬 수 있다는 점이 발견되었다. 예를 들어, 베이스 밀봉재(104)를 위해서 라미네이트, 에폭시 혹은 스크린 프린팅 물질들을 이용하면, 공사를 단순화시킬 수 있으며 그리고 탑 트레이스(112)와 전도성 스터드(110)에 대한 보호를 제공할 수 있다. 베이스 밀봉재(104)와 매립된 트레이스들 및 스터드들을 구비한 베이스 기판(102)은, 시간을 소비하는 반도체 프린팅 방법들에 대한 필요성을 제거한다. 바닥 리세스(130)를 갖는 전도성 스터드(110)는 전체 패키지 높이를 감소시키며, 결과적으로 더 얇고 슬림한 패키지를 형성할 수 있다는 점이 발견되었다.
베이스 밀봉재(104), 탑 트레이스(112), 및 전도성 스터드(110)를 구비한 베이스 기판(102)은 가령, 드릴링 및 레이저 삭마(laser ablation) 등과 같은 파괴적인 방법을 이용함이 없이, 전도성 지지 구조를 제공한다는 점이 발견되었다. 전도성 구조들은 밀봉되기 전에 정렬되며, 이는 후속 공정 단계들에서 드릴링할 필요성을 제거한다. 공사 물질들(construction materials)이 보존되며 그리고 세정 단계들이 제거되는바, 이는 전체 제조 단계를 감소시킬 수 있으며 그리고 생산 수율을 향상시킬 수 있다.
베이스 밀봉재(104) 내에 매립된 전도성 스터드(110)를 갖는 베이스 기판(102)은, 볼-그리드 어레이(BGA) 구성 뿐만 아니라 조금만 수정된 랜드 그리드 어레이(LGA) 구성에게 다용도(versatility)를 제공한다는 점이 발견되었다. 집적회로 패키징 시스템(500)은 LGA 및 BGA 구성 둘다와 호환가능한 범용 패키지를 제공한다.
이제 도6을 참조하면, 제조 공정 중 퇴적 단계(deposition pahse)에 있는 도1의 베이스 기판(102)의 일부가 도시된다. 희생 캐리어(602) 및 금속 시트(metallic sheet)(604)가 제공된다. 희생 캐리어(602)는 일례로서 금속 캐리어, SUS 플레이트, FR4 플레이트, 혹은 폴리머 강화 플레이트 등을 포함할 수 있다.
금속 시트(604)는 구리 등과 같은 전도성 물질을 포함할 수 있다. 금속 시트(604)는 가령, 도1의 탑 트레이스(112)와 도1의 전도성 스터드(110) 등과 같은 전도성 구조들을 마운팅하기 위한 플랫폼을 제공한다.
금속 시트(604)는 또한 유기 물질을 포함할 수 있다. 유기 물질을 구비한 금속 시트(604)는 그 위에 형성되는 탑 트레이스(112)와 전도성 스터드(110)를 위한 보호물로서 작용할 수 있다. 유기 물질은 탄소를 포함하여 구성될 수 있으며 그리고 그 위에 마운트되는 구성요소들을 위한 강성(rigidity) 및 구조적 지지를 제공할 수 있다.
탑 트레이스(112)는 금속 시트(604) 위에 직접 형성될 수 있다. 전도성 스터드(110)는 탑 트레이스(112) 및 금속 시트(604)의 일부 상에 형성될 수 있다. 전도성 스터드(110)는 금속 시트(604)와 동일한 물질로 구성될 수 있으며 그리고 탑 트레이스(112)의 물질과는 다른 물질로 구성될 수 있다. 금속 시트(604)를 마주보는 탑 트레이스(112)의 표면은 금속 시트(604)를 마주보는 전도성 스터드(110)의 표면과 동일 평면이다.
동일한 전도성 물질로 구성된 금속 시트(604)와 전도성 스터드(110)는 도1의 탑 리세스(132)가 동시에 형성될 수 있게 함으로써, 제조 단계들을 감소시킬 수 있다. 예를 들어, 금속 시트(604)가 제거되어 탑 트레이스(112)가 노출되면, 탑 리세스(132)를 생성하기 위한 별도의 식각 공정을 이용하는 대신에, 단일 공정이 또한 탑 리세스(132)를 생성할 수 있다.
이제 도7을 참조하면, 제조 공정 중 베이스 밀봉 단계에 있는 도6의 구조가 도시된다. 도1의 베이스 기판(102)은 전도성 스터드(110), 탑 트레이스(112), 및 금속 시트(604)를 베이스 밀봉재(104)로 밀봉함에 의해서 형성된다. 베이스 기판(102)은 가령, 에폭시 몰딩 컴파운드(EMC), 스크린 프린팅 물질, 필름, 라미네이션, 혹은 이와 대등한 밀봉 물질을 이용하여 형성될 수 있다. 금속 시트(604)와 반대인 쪽을 향하는 전도성 스터드(110)의 표면은 베이스 밀봉재(104)로 커버될 수 있다.
이제 도8을 참조하면, 제조 공정 중 캐리어 제거 단계에 있는 도7의 구조가 도시된다. 도7의 희생 캐리어(602)가 제거되어 금속 시트(604)를 노출시킨다.
이제 도9를 참조하면, 제조 공정 중 식각 단계에 있는 도8의 구조가 도시된다. 도8의 금속 시트(604)가 제거된다. 이러한 단계 동안, 탑 리세스(132)가 또한 동일한 식각 공정에서 생성될 수 있다. 또한, 탑 리세스(132)는 패키지 시스템의 세부 사항들에 의해서 요구되는 특정 깊이 및 형상으로 더 프로세싱될 수 있다.
탑 리세스(132)의 리세스 총량은, 베이스 밀봉재(104)의 두께 혹은 수직 높이에 의존할 수 있다. 예를 들어, 탑 리세스(132)에 대한 리세스 높이 혹은 깊이는 10 ~ 25 ㎛가 될 수 있다.
이제 도10을 참조하면, 제조 공정 중 다이 부착 단계에 있는 도9의 구조가 도시된다. 도3의 집적회로 디바이스(114)가 베이스 기판(102)에 부착될 수 있다. 가령, 접착 테이프 혹은 접착 페이스트 등과 같은 접착제(902)가 이용되어, 집적회로 디바이스(114)를 베이스 기판(102)에 부착할 수 있다.
이제 도11을 참조하면, 제조 공정 중 배선-부착 단계에 있는 도10의 구조가 도시된다. 배선측(116)으로부터 탑 트레이스(112)로의 전기적 연결을 제공하기 위하여 도3의 와이어 배선(302)이 이용될 수 있다. 와이어 배선(302)으로의 부착을 위한 본드 핑거들을 형성하도록 탑 트레이스(112)가 선택적으로 도금될 수 있다.
이제 도12를 참조하면, 제조 공정 중 탑 밀봉 단계에 있는 도11의 구조가 도시된다. 도3의 베이스 기판(102), 도3의 전도성 스터드(110), 도3의 탑 트레이스(112), 도3의 집적회로 디바이스(114) 및 도3의 와이어 배선(302) 위에 탑 밀봉재(122)가 형성된다.
탑 밀봉재(122)는 에폭시 몰딩 컴파운드(EMC), 필름 혹은 이와 대등한 밀봉 물질을 이용하여 형성될 수 있다. 탑 밀봉재(122)는 전도성 스터드(110) 안으로 식각된 탑 리세스(132)를 충전할 수 있으며, 탑 리세스(132)는 베이스 기판(102)의 탑 표면 아래에 존재한다. 전도성 스터드(110)의 탑 리세스(132) 내에 있는 탑 밀봉재(122)는 몰드 고정 이점들을 제공한다는 점이 발견되었으며, 이는 탑 밀봉재(122)와 베이스 기판(102)이 분리되는 것을 방지한다.
이제 도13을 참조하면, 제조 공정 중 그라인딩 단계에 있는 도11의 구조가 도시된다. 도3의 베이스 기판(102)의 바닥 표면(108)은, 높이 감소를 위해서 그리고 베이스 기판(102)의 바닥 표면(108)으로부터 전도성 스터드(110)를 노출시키기 위해서, 그라인딩 혹은 버프(buffed)될 수 있다. 그라인딩 혹은 버핑(buffing)에 의해서 바닥 리세스(130)가 형성된다. 전도성 스터드(110)는 바닥 표면(108)으로부터 리세스된다.
이제 도14를 참조하면, 제조 공정 중 시스템 배선 단계에 있는 도13의 구조가 도시된다. 시스템 배선(124)은 바닥 리세스(130) 내의 전도성 스터드(110)에 부착될 수 있다. 대안적으로, 도13의 구조는 도3의 바닥 리세스(130) 없이 전도성 스터드(110)에 랜드들(lands)을 부착함으로써 LGA 구성에서 이용될 수 있다. LGA 구성의 경우, 전도성 스터드(110)에 랜드들이 부착될 수 있다.
이제 도15를 참조하면, 집적회로 패키징 시스템(100)과 집적회로 패키징 시스템(500)에 대한 대안적인 제조 플로우들의 일례들이 도시된다. 제조 플로우들은 도6-14에 도시된 단계들의 변형을 포함할 수 있다.
설명의 간략화를 위해서, 변형들을 강조하기 위해 도6-14의 제조 플로우의 공정 단계들 중 일부가 생략되지만, 이러한 변형들은 동일한 공정 단계들의 조합을 포함할 수 있다는 점을 유의해야 한다. 상기 일례들은 희생 캐리어(602)를 도시할 수 있다.
일실시예에서, 도1의 베이스 기판(102) 상에 마운트된 도1의 집적회로 디바이스(114)가 도시된다. 도3의 와이어 배선(302) 대신에, 플립 칩 구성에서 집적회로 디바이스(114) 상에 칩 배선(120)이 이용된다. 밀봉 및 그라인딩 공정 단계들은 도12-14에 도시된 단계들과 동일하다.
본 일례는 랜드 콘택 표면(land contact surface)(1501)을 포함할 수 있다. 랜드 콘택 표면(1501)은 전도성 스터드(110)의 바닥 표면이다. 랜드 콘택 표면(1501)은 LGA 구성에서 랜드 부착을 위해 이용될 수 있다.
본 일례는 또한 집적회로 패키징 시스템(500)의 상세한 모습을 포함한다. 재배치 층(502)은 유전체 층(1502)과 바닥 트레이스(1504)를 포함할 수 있다. 유전체 층(1502)은 탑 트레이스(112)와 금속 시트(604) 상에 직접 형성되며, 여기서 유전체 층(1502)의 표면은 탑 트레이스(112) 및 금속 시트(604)와 동일 평면이다.
유전체 층(1502)은 바닥 트레이스(1504)의 삽입을 위해서 프로세스, 프린트 혹은 패터닝될 수 있다. 전기적 신호 및 전력 재분배를 제공하기 위한 전도성 구조를 포함하고 있는 바닥 트레이스(1504)는 유전체 층(1502) 위에 형성될 수 있으며 그리고 유전체 층(1502)에 형성된 구멍들을 통해 탑 트레이스(112)에 직접 콘택할 수 있다. 베이스 밀봉재(104)로 밀봉한 이후, 바닥 트레이스(1504)는 베이스 밀봉재(104) 내에 매립되며 그리고 탑 트레이스(112)는 유전체 층(1502)에 의해서 베이스 밀봉재(104)로부터 격리된다
재배치 층(502)은 또한 다중층이 될 수도 있다. 또한, 집적회로 패키징 시스템(500)은 집적회로 디바이스(114) 위에 마운트된 적층 디바이스(402)를 포함할 수 있다. 집적회로 패키징 시스템(500)을 위한 제조 플로우는 또한, 집적회로 패키징 시스템(500)의 베이스 밀봉재(104)를 형성하기 위한 라미네이션 혹은 스크린 프린팅을 포함할 수 있다.
유전체 층(1502)과 바닥 트레이스(1504)가 금속 시트(604) 및 탑 트레이스(112) 상에 직접 형성될 수 있다는 점이 발견되었는데, 이는 간략화된 제조 공정 및 평탄한 표면들을 제공한다. 이와 같이 간략화된 공정은, 별도의 제조 단계들을 없앨 수 있으며 그리고 같은 제조 단계 동안에 탑 트레이스(112)와 재배치 층(502)이 형성될 수 있게 한다.
또한, 재배치 층(502)은, 한정된 수평 치수들을 갖는 패키지를 위해서 더 많은 라우팅 옵션들 및 라우팅 표면적(routing surface area)을 제공할 수 있다는 점이 발견되었다. 재배치 층(502)은 패키지 내에 포함되거나 혹은 집적회로 디바이스(114)의 탑 상에 마운트된 다수의 다이들을 위해, 더 많은 라우팅 표면적과 경로들을 제공한다.
이제 도16을 참조하면, 스트립 혹은 웨이퍼-레벨의 집적회로 패키징 시스템(1600)의 일례에 대한 부분 도면이 도시된다. 집적회로 패키징 시스템(1600)이 하나씩 절단되기 전(pre-singulated)이라는 점을 제외하면, 집적회로 패키징 시스템(1600)은 집적회로 패키징 시스템(300)과 유사할 수 있다.
본 실시예는 후속 제조 단계에서 절단(singulation)되는 집적회로 패키징 시스템(300)의 다수의 일례들을 포함한다. 이러한 다수의 일례들은 매우 큰 베이스 캐리어 상에 형성될 수 있다. 예를 들어, 도6-14의 제조 단계들은 집적회로 패키징 시스템(1600)에 대한 사례에서 볼 수 있는 바와 같이, 매우 큰 스트립 스케일(strip scale) 상에서 수행될 수 있다. 집적회로 패키징 시스템(1600)은 스트립(1602), 오버랩 림(overlap rim)(1604) 및 몰드 오버랩(mold overlap)(1606)을 포함할 수 있다.
오버랩 림(1604)은 매거진(magazine) 상에서 스트립(1602)을 강화 혹은 지지하기 위한 돌출된 에지, 깃(collar), 혹은 늑재(rib)로 정의된다. 오버랩 림(1604)은 베이스 밀봉재(104)에 부착되거나 베이스 밀봉재(104)로부터 연장될 수 있으며 그리고 베이스 밀봉재(104)와 동일한 물질로 구성될 수 있다.
오버랩 림(1604)은 탑 밀봉재(122)의 수평 치수를 넘어서 측면으로 연장된다. 오버랩 림(1604)은 다수의 패키지들을 절단하는 동안에 그립 포인트(gripping point)를 제공함으로써, 구조적인 지지와 뒤틀림 제어를 제공한다. 오버랩 림(1604)은 탑 밀봉재(122) 내에 하우징된 구조들 및 구성요소들에 대한 손상 및 쇼크(shock)를 감소시킨다.
후속 공정을 위해 매거진 상에서 고정되기 위한 콘택 포인트를 오버랩 림(1604)이 제공할 수 있다는 점이 발견되었으며, 이는 상기 스트립(1602)이 레일이 없는 시스템(rail-less system)에서 이용될 수 있게 한다. 또한, 오버랩 림(1604)은 스트립 레벨에서 레일이 없는(rail-less) 제조 혹은 캐리어가 없는(carrier-less) 제조를 제공할 수 있다. 오버랩 림(1604)은 유닛 레벨 뒤틀림 제어(unit level warpage control)라는 장점을 제공하며 그리고 레일들을 위해 이용될 수도 있는 재료를 절약할 수 있다.
몰드 오버랩(1606)은 베이스 기판(102)과 교차되는 탑 밀봉재(122)의 에지이다. 몰드 오버랩(1606)은 베이스 밀봉재(104)에 리세스를 제공함으로써 형성될 수 있다. 탑 밀봉재(122)는 베이스 밀봉재(104) 상에 형성되며 그리고 몰드 오버랩에서 베이스 밀봉재(104)의 일부는 탑 밀봉재(122)의 측면 측벽들의 일부를 둘러싼다. 몰드 오버랩(1606)은, 패키지에 대한 몰드 고정 장점을 제공하며 그리고 탑 밀봉재(122)와 베이스 밀봉재(104)의 분리를 방지한다는 점이 발견되었다.
이제 도17을 참조하면, 스트립 혹은 웨이퍼-레벨의 집적회로 패키징 시스템(1700)의 일례에 대한 부분 도면이 도시된다. 집적회로 패키징 시스템(1700)이 플랜지(flange)(1702)를 포함한다는 점을 제외하면, 집적회로 패키징 시스템(1700)은 집적회로 패키징 시스템(1600)과 유사할 수 있다. 집적회로 패키징 시스템(1700)은 몰드 오버랩(1606)을 포함할 수 있다.
집적회로 패키징 시스템(300)은 베이스 밀봉재(104)에 부착된 플랜지(1702)를 포함할 수 있다. 플랜지(1702)는 베이스 밀봉재(104)와 동일한 물질로 구성될 수 있으며 그리고 플랜지(1702)는 탑 밀봉재(122)를 넘어서 측면으로 연장된다. 플랜지(1702)는 매거진 상에서 스트립(1602)을 강화 혹은 지지하기 위한 돌출된 림(rim), 깃(collar), 혹은 늑재(rib)로 정의된다.
플랜지(1702)는 베이스 밀봉재(104)에 부착되거나 베이스 밀봉재(104)로부터 연장되며 그리고 베이스 밀봉재(104)와 동일한 물질로 구성될 수 있다. 플랜지(1702)는 탑 표면(106)으로부터 연장되지만 바닥 표면에서 언더컷되어, 베이스 밀봉재(104)의 폭 보다는 얇은 림(rim)을 형성한다. 플랜지(1702)는 다수의 패키지들을 절단하는 동안에 그립 포인트(gripping point)를 제공함으로써, 구조적인 지지와 뒤틀림 제어를 제공한다. 플랜지(1702)는 탑 밀봉재(122) 내에 하우징된 구조들 및 구성요소들에 대한 손상 및 쇼크(shock)를 감소시킨다.
후속 공정을 위해 매거진 상에서 고정되기 위한 콘택 포인트를 플랜지(1702)가 제공할 수 있다라는 점이 발견되었으며, 이는 상기 스트립(1602)이 레일이 없는 시스템(rail-less system)을 이용할 수 있게 한다. 또한, 플랜지(1702)는 스트립 레벨에서 레일이 없는(rail-less) 제조 혹은 캐리어가 없는(carrier-less) 제조를 제공할 수 있다. 플랜지(1702)는 유닛 레벨 뒤틀림 제어(unit level warpage control)라는 장점을 제공하며 그리고 레일들을 위해 이용될 수도 있는 재료를 절약할 수 있다.
이제 도18을 참조하면, 도1의 전도성 스터드(110)의 탑 리세스(132)에 대한 세부 도면이 도시된다. 상기 세부 도면은 전도성 스터드(110)와 탑 트레이스(112)의 사시도(isometric views)와 평면도를 포함한다. 사시도는 탑 볼 패드(1816), 주변부 그루브(peripheral groove)(1820), 탑 트레이스(112) 및 전도성 스터드(110)를 포함한다. 상기 세부 도면은 베이스 기판(102)의 단면도로부터 라인 A--A 및 B--B를 따라 취해진다.
도6의 금속 시트(604)를 식각한 이후, 전도성 스터드(110) 상의 탑 트레이스(112)의 일부로부터 탑 볼 패드(1816)가 형성될 수 있다. 전도성 스터드(110)의 표면은 탑 볼 패드(1816)를 둘러쌀 수 있으며, 탑 볼 패드(1816)는 전도성 스터드(110) 내에 부분적으로 매립될 수 있다.
탑 볼 패드(1816)를 둘러싸는 전도성 스터드(110)의 표면은 주변부 그루브(1820)를 형성하도록 더 식각될 수 있다. 탑 리세스(132)는 주변부 그루브(1820)를 포함할 수 있다. 주변부 그루브(1820)는 탑 볼 패드(1816)를 둘러싸는 전도성 스터드(110)의 영역을 트렌칭함에 의해서 형성된다. 전도성 스터드(110)는 주변부 그루브(1820)를 포함할 수 있으며 혹은 전도성 스터드(110)는 시스템의 제조 요건들에 따라, 트렌칭되지 않고 남아있을 수도 있다(remain un-trenched).
주변부 그루브(1820)가, 적당한 터미널 지름 및 더 많은 트레이스 공간 등과 같은 구조적 장점들을 제공할 수 있다는 점이 발견되었다. 또한, 주변부 그루브(1820) 혹은 탑 리세스(132)는 도1의 탑 밀봉재(122)와 함께 몰드 고정 매커니즘을 제공할 수 있다. 또한, 주변부 그루브(1820)를 부분적으로 식각하는 것은, 탑 볼 패드(1816)를 생성하는 동안 탑 볼 패드(1816)의 언더컷팅을 방지한다는 점이 발견되었다.
이제 도19를 참조하면, 본 발명의 추가 실시예에서 집적회로 패키징 시스템(100)를 제조하는 방법(1900)의 순서도가 도시된다. 상기 방법(1900)은 베이스 기판을 형성하는 단계(블록 1902), 상기 베이스 기판을 형성하는 단계는, 희생 캐리어를 제공하는 단계, 상기 희생 캐리어 상에 금속 시트를 마운트하는 단계, 상기 금속 시트에 탑 트레이스를 적용하는 단계, 상기 탑 트레이스 상에 전도성 스터드(stud)를 형성하는 단계, 상기 금속 시트, 상기 탑 트레이스, 및 상기 전도성 스터드 상에 베이스 밀봉재(base encapsulation)를 형성하는 단계, 상기 탑 트레이스는 상기 베이스 밀봉재의 탑 표면으로부터 노출되며, 그리고 상기 희생 캐리어와 상기 금속 시트를 제거하는 단계를 포함하며; 상기 베이스 기판 상에 집적회로 디바이스를 마운트하는 단계(블록 1904); 및 상기 집적회로 디바이스와 상기 베이스 기판을 탑 밀봉재로 밀봉하는 단계(블록1906)를 포함한다.
결과적인 방법, 프로세스, 장치, 디바이스, 제품 및/또는 시스템은 간단명료하며(straightforward), 비용면에서 효과적이며, 복잡하지 않으며, 응용가능성이 높으며, 효과적인바, 공지된 기술들을 적용함으로서 놀라울 정도로 명백히 구현될 수 있다. 따라서, 이들 결과적인 방법, 프로세스, 장치 등은 코어 및 캐리어리스 반도체 패키지 시스템의 제조에 효율적으로 및 경제적으로 용이하게 적용될 수 있으며, 이들은 종래의 제조 방법들 혹은 프로세스들 및 기술들과 완벽하게 호환가능하다.
본 발명의 다른 중요한 양상들은 비용을 절감하고, 시스템을 간략화하며, 성능을 향상시키고자 하는 추세를 유용하게 지원할 수 있으며 이에 부응할 수 있다.
본 발명의 이와 같은 유용한 양상들 및 또 다른 양상들은 결과적으로, 기술수준을 적어도 다음 레벨로 진화시킬 수 있다.
비록, 본 발명은 특정한 최적 실시모드에 관하여 설명되었지만, 앞서 설명된 내용을 참조한다면, 수많은 대체예들, 수정예들 및 변형예들이 가능함은 해당 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들의 범위내에 속하는 이러한 모든 대체예들, 수정예들 및 변형예들을 포괄하도록 의도된다. 본 명세서에서 이제까지 설명된 모든 내용들 또는 첨부된 도면에서 도시된 모든 내용들은, 예시적이며 비제한적인 의미로 해석되어야만 한다.

Claims (10)

  1. 집적회로 패키징 시스템으로서,
    베이스 기판, 상기 베이스 기판은,
    베이스 밀봉재(base encapsulation),
    상기 베이스 밀봉재에 매립된 탑 트레이스, 상기 탑 트레이스는 상기 베이스 밀봉재의 탑 표면과 동일 평면이며,
    상기 탑 트레이스 상의 전도성 스터드
    를 포함하고, 상기 전도성 스터드는 바닥 리세스 및 주변부 그루브(peripheral groove)를 포함하고, 상기 전도성 스터드는 상기 베이스 밀봉재에 매립되고, 상기 전도성 스터드는 상기 탑 트레이스와 동일 평면이며;
    상기 전도성 스터드와 직접 콘택하며 상기 베이스 밀봉재와 직접 콘택하는 시스템 배선, 상기 시스템 배선의 일부는 상기 베이스 밀봉재에 매립되며;
    상기 베이스 기판 상의 집적회로 디바이스; 및
    상기 베이스 기판과 상기 집적회로 디바이스를 밀봉하는 탑 밀봉재
    를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  2. 제1항에 있어서,
    상기 주변부 그루브는 상기 전도성 스터드와 콘택하는 탑 트레이스의 부분을 둘러싸는 것을 특징으로 하는 집적회로 패키징 시스템.
  3. 제1항에 있어서,
    상기 베이스 기판과 상기 집적회로 디바이스 사이의 재배치 층을 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  4. 제1항에 있어서,
    상기 집적회로 디바이스 상에 마운트된 적층 디바이스(stacked device)를 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  5. 제1항에 있어서,
    상기 베이스 기판과 상기 탑 밀봉재 사이의 몰드 오버랩(mold overlap)을 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020140032985A 2013-03-21 2014-03-20 코어리스 집적회로 패키지 시스템 및 그 제조 방법 KR102078781B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361804158P 2013-03-21 2013-03-21
US61/804,158 2013-03-21
US14/214,765 2014-03-15
US14/214,765 US9142530B2 (en) 2013-03-21 2014-03-15 Coreless integrated circuit packaging system and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20140116357A KR20140116357A (ko) 2014-10-02
KR102078781B1 true KR102078781B1 (ko) 2020-02-20

Family

ID=51568579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140032985A KR102078781B1 (ko) 2013-03-21 2014-03-20 코어리스 집적회로 패키지 시스템 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9142530B2 (ko)
KR (1) KR102078781B1 (ko)
SG (1) SG10201400741RA (ko)
TW (1) TWI646607B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI587463B (zh) * 2014-11-12 2017-06-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
TWI560818B (en) 2014-12-05 2016-12-01 Siliconware Precision Industries Co Ltd Electronic package and the manufacture thereof
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US10128207B2 (en) * 2015-03-31 2018-11-13 Stmicroelectronics Pte Ltd Semiconductor packages with pillar and bump structures
DE112015006855T5 (de) * 2015-08-28 2018-08-16 Intel IP Corporation Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel
TWI575619B (zh) * 2015-12-09 2017-03-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10381295B2 (en) * 2017-09-12 2019-08-13 Nxp Usa, Inc. Lead frame having redistribution layer
US20190181115A1 (en) * 2017-12-08 2019-06-13 Dialog Semiconductor (Uk) Limited Wafer Level Molded PPGA (Pad Post Grid Array) for Low Cost Package
DE102019130898A1 (de) * 2019-08-16 2021-02-18 Infineon Technologies Ag Zweistufige laserbearbeitung eines verkapselungsmittels eines halbleiterchipgehäuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US20110210442A1 (en) * 2008-11-07 2011-09-01 Shoa Siong Lim Semiconductor Package and Trace Substrate with Enhanced Routing Design Flexibility and Method of Manufacturing Thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100701676B1 (ko) * 2004-04-28 2007-03-29 매그나칩 반도체 유한회사 반도체 칩 패키지의 제조 방법
JP2008093727A (ja) * 2006-10-16 2008-04-24 Sintokogio Ltd 鋳型
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
KR101132304B1 (ko) * 2010-05-06 2012-04-05 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
TWI455216B (zh) * 2010-05-20 2014-10-01 Adl Engineering Inc 四邊扁平無接腳封裝方法及其製成之結構
CN102299082B (zh) 2010-08-31 2014-04-16 先进封装技术私人有限公司 半导体承载元件的制造方法及应用其的封装件的制造方法
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
TWI601250B (zh) 2011-07-22 2017-10-01 先進封裝技術私人有限公司 用於製造半導體封裝元件之半導體結構及其製造方法
US20130072012A1 (en) * 2011-09-16 2013-03-21 Bo-Yu Tseng Method For Forming Package Substrate With Ultra-Thin Seed Layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US20110210442A1 (en) * 2008-11-07 2011-09-01 Shoa Siong Lim Semiconductor Package and Trace Substrate with Enhanced Routing Design Flexibility and Method of Manufacturing Thereof

Also Published As

Publication number Publication date
SG10201400741RA (en) 2014-10-30
TWI646607B (zh) 2019-01-01
TW201505109A (zh) 2015-02-01
US9142530B2 (en) 2015-09-22
US20140284791A1 (en) 2014-09-25
KR20140116357A (ko) 2014-10-02

Similar Documents

Publication Publication Date Title
KR102078781B1 (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
US7951643B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
US8653654B2 (en) Integrated circuit packaging system with a stackable package and method of manufacture thereof
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US20180096967A1 (en) Electronic package structure and method for fabricating the same
US20120038040A1 (en) Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8330267B2 (en) Semiconductor package
US20110180933A1 (en) Semiconductor module and semiconductor module manufacturing method
KR20110027628A (ko) 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US20130075923A1 (en) Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8569112B2 (en) Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US8460968B2 (en) Integrated circuit packaging system with post and method of manufacture thereof
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US8604596B2 (en) Integrated circuit packaging system with locking interconnects and method of manufacture thereof
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
US8623711B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR20190092399A (ko) 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
US20220344175A1 (en) Flip chip package unit and associated packaging method
KR20110132530A (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
US8420448B2 (en) Integrated circuit packaging system with pads and method of manufacture thereof
US8603859B2 (en) Integrated circuit packaging system with dual side mold and method of manufacture thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant