CN112951797A - 指纹模组、电子设备及指纹模组加工方法 - Google Patents

指纹模组、电子设备及指纹模组加工方法 Download PDF

Info

Publication number
CN112951797A
CN112951797A CN202110110755.7A CN202110110755A CN112951797A CN 112951797 A CN112951797 A CN 112951797A CN 202110110755 A CN202110110755 A CN 202110110755A CN 112951797 A CN112951797 A CN 112951797A
Authority
CN
China
Prior art keywords
bonding pad
fpc
fingerprint module
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110110755.7A
Other languages
English (en)
Other versions
CN112951797B (zh
Inventor
刘泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110110755.7A priority Critical patent/CN112951797B/zh
Publication of CN112951797A publication Critical patent/CN112951797A/zh
Application granted granted Critical
Publication of CN112951797B publication Critical patent/CN112951797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本申请实施例提供一种指纹模组、电子设备及指纹模组加工方法，属于通信技术领域。指纹模组，包括：晶圆、第一焊盘、信号线路、基板和FPC；第一焊盘设置在晶圆和基板之间；基板远离第一焊盘的侧面上设置凹槽，FPC设置在凹槽内，FPC的第一侧面与凹槽的槽底固定连接；信号线路的第一端设置在第一焊盘上，且与晶圆电连接；信号线路的第二端穿过基板，并与FPC的第二侧面电连接。本申请实施例中，在基板上加工一凹槽，并将FPC设置在该凹槽内部，同时信号线路从FPC的侧边与FPC电连接，即将现有的竖向连接方式改为横向连接方式，相比现有技术能够实现更大程度的模组小型化。

Description

指纹模组、电子设备及指纹模组加工方法
技术领域
本申请实施例涉及通信技术领域，具体涉及一种指纹模组、电子设备及指纹模组加工方法。
背景技术
随着电子设备功能愈发多样，在设备内部有限的空间里，需要集成的器件越来越多，对于器件小型化的需求愈发迫切。
现有技术方案针对指纹模组小型化，主要是将涉及栅格阵列封装(Land GridArray，LGA)的减薄和柔性电路板(Flexible Printed Circuit，FPC)组件的减薄。因FPC需要适配整机结构，难以单独减小，所以主要考虑LGA小型化。然而LGA减薄存在一定限度，若超出该限度就会导致模组强度下降，制程能力无法满足等问题，因此该模组小型化程度有限。
发明内容
本申请实施例的目的是提供一种指纹模组、电子设备及指纹模组加工方法，能够解决现有指纹模组小型化程度有限的问题。
第一方面，本申请实施例提供一种指纹模组，包括：晶圆、第一焊盘、信号线路、基板和FPC；
所述第一焊盘设置在所述晶圆和所述基板之间；
所述基板相对远离所述第一焊盘的侧面上设置凹槽，所述FPC设置在所述凹槽内，所述FPC的第一侧面与所述凹槽的槽底固定连接；
所述信号线路的第一端设置在所述第一焊盘上，且与所述晶圆电连接；
所述信号线路的第二端穿过所述基板，并露出所述凹槽；
所述信号线路的第二端与所述FPC的第二侧面电连接；
其中，所述第一侧面与所述第一焊盘平行，所述第二侧面与所述第一侧面垂直。
第二方面，本申请实施例提供一种电子设备，包括如第一方面所述的指纹模组。
第三方面，本申请实施例提供一种指纹模组加工方法，应用于如第一方面所述的指纹模组，所述方法包括：
获取基础指纹模组，所述基础指纹模组包括层叠设置的晶圆、第一焊盘、基板和第二焊盘，以及信号线路，所述信号线路穿过所述基板且两端分别设置在所述第一焊盘和所述第二焊盘上；
通过蚀刻工艺去除所述第二焊盘；
在所述基板相对远离所述第一焊盘的侧面上加工出凹槽，所述信号线路的部分露出所述凹槽；
将FPC的第一侧面与所述凹槽的槽底固定连接；
将所述FPC的第二侧面与所述信号线路露出所述凹槽的部分电连接。
本申请实施例中，在基板上加工一凹槽，并将FPC设置在该凹槽内部，同时信号线路从FPC的侧边与FPC电连接，即将现有的竖向连接方式改为横向连接方式，相比现有技术能够实现更大程度的模组小型化。
附图说明
图1为现有指纹模组的结构示意图；
图2为本申请实施例提供的指纹模组的结构示意图；
图3为现有指纹模组与本申请实施例的指纹模组的比较示意图；
图4a为本申请实施例提供的指纹模组加工流程图之一；
图4b为本申请实施例提供的指纹模组加工流程图之二；
图4c为本申请实施例提供的指纹模组加工流程图之三；
图4d为本申请实施例提供的指纹模组加工流程图之四。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
参见图1，图中示出一种现有的指纹模组的结构，包括：晶圆11、正面焊盘12、基板13、底面焊盘14、模组FPC 15；具体实现方式如下：晶圆11通过金线16连接基板13上的正面焊盘12，正面焊盘12与底面焊盘14之间通过信号线路17连通，具体地正面焊盘12可以预先通过钻孔(具体开孔位置18如图1所示)和镀铜的方式与底面焊盘14连通，通过以上连接方式，晶圆11上用于实现模组功能的线路能够通过金线16和信号线路17导通到底面焊盘14，然后利用锡膏19进行焊接，把底面焊盘14与模组FPC 15上对应的焊盘连通，最终通过模组FPC15线路板与电子设备的处理器或控制模块等器件连接，形成完整的信号通路。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的指纹模组进行详细地说明。
参见图2，本申请实施例提供一种指纹模组包括：晶圆21、第一焊盘22、信号线路23、基板24和FPC 25；该晶圆21上设置有用于实现模组功能的线路，具体地根据不同种类的晶圆21，能够对应不同的功能，相应的指纹模组可以是指纹识别模组，心率检测模组等指纹模组，本申请实施例对指纹模组的具体类别不做限定。
上述第一焊盘22也可以称为正面焊盘，上述FPC 25也可以称为模组FPC。当指纹模组安装到电子设备内之后，FPC 25与电子设备的处理器或者控制芯片电连接，用于将指纹模组产生的信号传输给电子设备的处理器或者控制芯片。
第一焊盘22设置在晶圆21和基板24之间；
基板24远离第一焊盘22的侧面上设置凹槽220，FPC 25设置在凹槽220内，FPC 25的第一侧面与凹槽220的槽底固定连接；即，如果以图2所示方向为基准，在基板24下侧面上设置出一个凹槽220，将FPC 25设置在凹槽220内，并将FPC 25的上侧面与凹槽220的槽底固定连接。这样相当于将FPC 25设置在了基板24内部，从而能够直接节省掉FPC 25需要占据的厚度。
信号线路23的第一端设置在第一焊盘22上，且与晶圆21电连接；
信号线路23的第二端穿过基板24，并与FPC 25的第二侧面电连接；
这样在晶圆21执行相应功能时，产生的信号能够通过信号线路23传输至FPC 25，然后通过FPC 25将信号传输给电子设备的处理器或者控制芯片。
需要说明的是，图2中示出了指纹模组内设置有2条信号线路23的场景，可以理解的是，指纹模组内可以设置任意数量的信号线路23，本领域技术人员可以根据实际产品需求来确定信号线路23的数量，本申请实施例对信号线路23的数量不做具体限定。
上述第一侧面与第一焊盘22平行，第二侧面与第一侧面垂直。即FPC 25与信号线路23之间采用横向连接方式，这样焊接部分并不会增加指纹模组整体的厚度，进一步提高了指纹模组的轻薄化。
本申请实施例中，在基板上加工一凹槽，并将FPC设置在该凹槽内部，同时信号线路从FPC的侧边与FPC电连接，即将现有的竖向连接方式改为横向连接方式，相比现有技术能够实现更大程度的模组小型化。
在一些实施方式中，信号线路23的第二端设置第一焊盘230，FPC 25的第二侧面上设置第二焊盘250，第一焊盘230与第二焊盘250电连接。
需要说明的是，在图2中只是通过编号对第一焊盘230与第二焊盘250的位置进行标注。
在实际应用场景中，第一焊盘230与第二焊盘250可以通过使用锡膏26填充实现连接。
在一些实施方式中，指纹模组还包括：第一胶层271和第二胶层272；
晶圆21通过第一胶层271与第一焊盘22固定连接；
FPC 25的第一侧面通过第二胶层272与凹槽220的槽底固定连接。
在一些实施方式中，指纹模组还包括：金线28；
晶圆21通过金线28与信号线路23的第一端电连接，通过晶圆21-金线28-信号线路23的传输路径进行信号传输。
参见图3，将本申请实施例的指纹模组与现有指纹模组进行比较，其中图3中位于上方的是现有指纹模组，位于下方的是本申请实施例的指纹模组。
现有指纹模组：
总厚度H1＝A1+B1+C1+D1+E1+F1+G1，其中A1为晶圆的厚度，B1为第一胶层的厚度，C1为第一焊盘的厚度，D1为基板厚度，E1为第二焊盘的厚度，F1为锡膏的厚度，G1为FPC的厚度；
本申请实施例的指纹模组：
总厚度H2＝A2+B2+C2+D2，其中A2为晶圆的厚度，B2为第一胶层的厚度，C2为第一焊盘的厚度，D2为基板厚度，由于FPC位于基板内部，且FPC与信号线路之间采用横向连接方式，因此FPC与焊接部分不会增加指纹模组的整体厚度；
对于相同功能的指纹模组，晶圆、第一胶层、第一焊盘和基板的厚度是相同的，因此A1＝A2，B1＝B2，C1＝C2，D1＝D2；
基于上述总厚度的组成，可以确定现有指纹模组的总厚度大于本申请实施例的指纹模组，即本申请实施例的方案相比现有技术能够实现更大程度的模组小型化。
本申请实施例还提供一种电子设备，包括如图2所示的指纹模组。
参见图4a至4d，本申请实施例还提供一种指纹模组加工方法，用于加工得到如图2所示的指纹模组，方法包括：
(1)获取基础指纹模组；
在本申请实施例中，基础指纹模组具体可以为现有的指纹模组，具体如图4所示，基础指纹模组包括层叠设置的晶圆41、第一焊盘42、基板43和第二焊盘44，以及信号线路45，信号线路45穿过基板43且两端分别设置在第一焊盘42和第二焊盘44上；
(2)通过蚀刻工艺去除第二焊盘；
即，从图4a变换至图4b。
(3)在基板相对远离第一焊盘的侧面上加工出凹槽，信号线路的部分露出凹槽；
即如图4c所示，在基板的下侧面上加工出一个凹槽430。可以理解的是，为使信号线路45的部分露出凹槽430，在加工凹槽430时可以信号线路45为凹槽430的边界进行切割加工。
(4)将FPC的第一侧面与凹槽的槽底固定连接；
(5)将FPC的第二侧面与信号线路露出凹槽的部分电连接。
即图4d所示，将FPC 46的上侧面与凹槽430的槽底固定连接，具体可以通过胶层47实现该固定连接。同时，将FPC 46的左右侧面与信号线路45的露出凹槽430的部分电连接。
具体地，将FPC的第二侧面与信号线路露出凹槽的部分电连接，包括：
(1)在信号线路露出凹槽的部分设置第一焊盘；
(2)在FPC的第二侧面上设置第二焊盘；
(3)将第一焊盘和第二焊盘电连接。
在本申请实施例中，通过在信号线路露出凹槽的部分和FPC的第二侧面上设置焊盘，利用焊盘之间电连接来实现信号线路与FPC电连接，具体可以通过填充锡膏来实现。
在一些实施方式中，在将FPC的第二侧面与信号线路露出凹槽的部分电连接之前，方法还包括：通过镀铜工艺增加信号线路露出凹槽的部分的厚度。
在本申请实施例中，通过镀铜工艺增加信号线路露出凹槽的部分的厚度，这样可以确保信号线路露出部分的厚度能够满足焊接要求，提高连接可靠性。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (9)

1.一种指纹模组，其特征在于，包括：晶圆、第一焊盘、信号线路、基板和柔性电路板FPC；
所述第一焊盘设置在所述晶圆和所述基板之间；
所述基板远离所述第一焊盘的侧面上设置凹槽，所述FPC设置在所述凹槽内，所述FPC的第一侧面与所述凹槽的槽底固定连接；
所述信号线路的第一端设置在所述第一焊盘上，且与所述晶圆电连接；
所述信号线路的第二端穿过所述基板，并与所述FPC的第二侧面电连接。
2.根据权利要求1所述的指纹模组，其特征在于，
所述第一侧面与所述第一焊盘平行，所述第二侧面与所述第一侧面垂直。
3.根据权利要求1所述的指纹模组，其特征在于，
所述信号线路的第二端设置第一焊盘，所述FPC的第二侧面上设置第二焊盘，所述第一焊盘与所述第二焊盘电连接。
4.根据权利要求1所述的指纹模组，其特征在于，所述指纹模组还包括：第一胶层和第二胶层；
所述晶圆通过所述第一胶层与所述第一焊盘固定连接；
所述FPC的第一侧面通过所述第二胶层与所述凹槽的槽底固定连接。
5.根据权利要求1所述的指纹模组，其特征在于，所述指纹模组还包括：金线；
所述晶圆通过所述金线与所述信号线路的第一端电连接。
6.一种电子设备，其特征在于，包括如权利要求1至5任一项所述的指纹模组。
7.一种指纹模组加工方法，其特征在于，应用于如权利要求1至5任一项所述的指纹模组，所述方法包括：
获取基础指纹模组，所述基础指纹模组包括层叠设置的晶圆、第一焊盘、基板和第二焊盘，以及信号线路，所述信号线路穿过所述基板且两端分别设置在所述第一焊盘和所述第二焊盘上；
通过蚀刻工艺去除所述第二焊盘；
在所述基板相对远离所述第一焊盘的侧面上加工出凹槽，所述信号线路的部分露出所述凹槽；
将FPC的第一侧面与所述凹槽的槽底固定连接；
将所述FPC的第二侧面与所述信号线路露出所述凹槽的部分电连接。
8.根据权利要求7所述的方法，其特征在于，将所述FPC的第二侧面与所述信号线路露出所述凹槽的部分电连接，包括：
在所述信号线路露出所述凹槽的部分设置第一焊盘；
在所述FPC的第二侧面上设置第二焊盘；
将所述第一焊盘和所述第二焊盘电连接。
9.根据权利要求8所述的方法，其特征在于，在将所述FPC的第二侧面与所述信号线路露出所述凹槽的部分电连接之前，所述方法还包括：
通过镀铜工艺增加所述信号线路露出所述凹槽的部分的厚度。
CN202110110755.7A 2021-01-27 2021-01-27 指纹模组、电子设备及指纹模组加工方法 Active CN112951797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110110755.7A CN112951797B (zh) 2021-01-27 2021-01-27 指纹模组、电子设备及指纹模组加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110110755.7A CN112951797B (zh) 2021-01-27 2021-01-27 指纹模组、电子设备及指纹模组加工方法

Publications (2)

Publication Number Publication Date
CN112951797A true CN112951797A (zh) 2021-06-11
CN112951797B CN112951797B (zh) 2022-10-14

Family

ID=76237762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110110755.7A Active CN112951797B (zh) 2021-01-27 2021-01-27 指纹模组、电子设备及指纹模组加工方法

Country Status (1)

Country Link
CN (1) CN112951797B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556639A (zh) * 2021-06-29 2021-10-26 荣成歌尔微电子有限公司 Sip模组及tws耳机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291655A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co. Ltd. Wiring substrate, semiconductor device package including the wiring substrate and methods of fabricating the same
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法
US20160242277A1 (en) * 2015-02-12 2016-08-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN106653730A (zh) * 2015-10-28 2017-05-10 蔡亲佳 基于半导体芯片封装体的嵌入式封装结构及其封装方法
CN108242431A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种封装基板和芯片封装体
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺
CN112017974A (zh) * 2019-05-28 2020-12-01 开元通信技术（厦门）有限公司 一种芯片封装结构及封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291655A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co. Ltd. Wiring substrate, semiconductor device package including the wiring substrate and methods of fabricating the same
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法
US20160242277A1 (en) * 2015-02-12 2016-08-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN106653730A (zh) * 2015-10-28 2017-05-10 蔡亲佳 基于半导体芯片封装体的嵌入式封装结构及其封装方法
CN108242431A (zh) * 2017-12-29 2018-07-03 通富微电子股份有限公司 一种封装基板和芯片封装体
CN112017974A (zh) * 2019-05-28 2020-12-01 开元通信技术（厦门）有限公司 一种芯片封装结构及封装方法
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556639A (zh) * 2021-06-29 2021-10-26 荣成歌尔微电子有限公司 Sip模组及tws耳机

Also Published As

Publication number Publication date
CN112951797B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US7293716B1 (en) Secure digital memory card using land grid array structure
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US9814140B2 (en) Printed circuit board edge connector
EP0567814A1 (en) Printed circuit board for mounting semiconductors and other electronic components
US5177863A (en) Method of forming integrated leadouts for a chip carrier
KR101015266B1 (ko) 고밀도 3차원 반도체 다이 패키지
US20160293537A1 (en) Embedded component substrate and semiconductor module
CN100527412C (zh) 电子电路模块及其制造方法
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US6566163B1 (en) Method for making a contactless card with antenna connected with soldered wires
US20090140419A1 (en) Extended plating trace in flip chip solder mask window
CN112951797B (zh) 指纹模组、电子设备及指纹模组加工方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
EP1804202A1 (en) Tape carrier and module for contact type IC card and method for manufacturing the tape carrier
JP2798108B2 (ja) 混成集積回路装置
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection
CN216057633U (zh) 电路板的绑定结构、电路板及电器件
CN108566742B (zh) 一种fpc的制作方法和fpc
CN218333849U (zh) 一种芯片封装载板
CN209879490U (zh) 一种一体式存储设备
JPS63204635A (ja) メモリ−モジユ−ル
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JPH04241447A (ja) 半導体モジュール
JPH02252251A (ja) フィルムキャリヤーテープ
KR20230003982A (ko) 집적회로 카드, 집적회로 카드용 기판 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant