CN213752692U - 封装基座和封装基座组合板 - Google Patents
封装基座和封装基座组合板 Download PDFInfo
- Publication number
- CN213752692U CN213752692U CN202022663426.9U CN202022663426U CN213752692U CN 213752692 U CN213752692 U CN 213752692U CN 202022663426 U CN202022663426 U CN 202022663426U CN 213752692 U CN213752692 U CN 213752692U
- Authority
- CN
- China
- Prior art keywords
- insulating film
- plating
- main line
- insulating
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种封装基座和封装基座组合板,涉及芯片封装技术,封装基座包括绝缘基板、导电金属和绝缘膜;所述导电金属包括焊盘电极、端子焊盘、电镀引线和导通线路;所述绝缘膜包括第一绝缘膜和第二绝缘膜,所述第一绝缘膜设置在所述绝缘基板的第一面,所述第一绝缘膜覆盖所述第一电镀引线的至少一部分;所述第二绝缘膜设置在所述绝缘基板的第二面,所述第二绝缘膜覆盖所述第二电镀引线的至少一部分;位于所述绝缘基板的第一面或者第二面上且未被所述绝缘膜覆盖的导电金属上镀有贵金属层。本实用新型可以减少贵金属用量,成本低。
Description
技术领域
本实用新型涉及芯片封装技术,尤其是一种封装基座和封装基座组合板。
背景技术
电子产品在现代生活中无处不在,电子元器件精密度要求较高,为确保其不受外界环境干扰、保证工作精度和延长工作寿命,需要将电子元器件安装到陶瓷封装基座上并对电子元器件进行封装。
陶瓷封装基座包含陶瓷基板和设于基板上的导电图案。导电图案包含元器件用(如3D深度摄像模块用TOF)焊盘电极、端子焊盘、导通线路以及电镀线。
为了提高焊盘电极与端子焊盘的可焊性能,一般在焊盘电极与端子焊盘表面进行镀金。然而实际焊点相对于焊盘来说面积更小,因此,目前将整个焊盘进行电镀浪费贵金属。
实用新型内容
为解决上述技术问题,本实用新型的目的在于:提供一种封装基座和封装基座组合板,以减少产品生产中贵金属用量。
在一方面,本实用新型所采取的技术方案是:
一种封装基座,包括绝缘基板、导电金属和绝缘膜;
所述导电金属包括焊盘电极、端子焊盘、电镀引线和导通线路;
所述焊盘电极设置在所述绝缘基板的第一面,所述端子焊盘设置在所述绝缘基板的第二面,所述电镀引线包括第一电镀引线和第二电镀引线,所述第一电镀引线设置在所述绝缘基板的第一面,所述第一电镀引线和所述焊盘电极的数量均有多个,每个所述第一电镀引线与一个所述焊盘电极连接,所述第二电镀引线设置在所述绝缘基板的第二面,所述第二电镀引线和所述端子焊盘的数量均有多个,每个所述第二电镀引线与一个所述端子焊盘连接,至少部分所述焊盘电极和至少部分所述端子焊盘通过所述导通线路连接;
所述绝缘膜包括第一绝缘膜和第二绝缘膜,所述第一绝缘膜设置在所述绝缘基板的第一面,所述第一绝缘膜覆盖至少部分所述焊盘电极的局部;
所述第二绝缘膜设置在所述绝缘基板的第二面,所述第二绝缘膜覆盖至少部分所述端子焊盘的局部;
位于所述绝缘基板的第一面或者第二面上且未被所述绝缘膜覆盖的导电金属上镀有贵金属层。
在部分实施例中,所述第一绝缘膜还覆盖至少部分所述第二电镀引线的至少局部,所述第二绝缘膜还覆盖至少部分所述第二电镀引线的至少局部。
在部分实施例中,所述绝缘膜与所述绝缘基板的材质相同。
在部分实施例中,所述绝缘基板的材质为陶瓷,所述导电金属为金属钨或者金属钼,所述贵金属为金。
在部分实施例中,所述位于所述绝缘基板的第一面或者第二面的导电金属的厚度为 5~10μm,所述贵金属层的厚度为0.1~1μm。
在部分实施例中,所述焊盘电极或者端子焊盘与贵金属层之间还设有厚度为1~9μm的镍镀层。
在部分实施例中,所述绝缘膜的厚度为5~10μm。
在另一方面,本实用新型所采取的技术方案是:
一种封装基座组合板,包括多个分布在组合板上的所述的封装基座、第一电镀主线和第二电镀主线,所述第一电镀主线设置在所述组合板的第一面,所述第一电镀主线与各所述封装基座的第一电镀引线连接,所述第二电镀主线与各所述封装基座的第二电镀引线连接,所述第一电镀主线的至少部分和所述第二电镀主线的至少部分均被绝缘膜覆盖。
在部分实施例中,所述第一电镀主线和所述第二电镀主线均完全被绝缘层覆盖。
在部分实施例中,所述组合板上设置有导镀孔,所述导镀孔上覆盖的金属与所述第一电镀主线和/或第二电镀主线连接。
本实用新型的有益效果是:使用绝缘膜来覆盖焊盘电极和端子焊盘的局部,这样可以减少贵金属的用量,同时本实用新型实施工艺相对简单,相对节省的成本而言,增加的工序成本可以忽略,从总体上降低了封装基座的生产成本。
附图说明
图1为根据本实用新型实施例提供的一种封装基座的第一面在未覆盖绝缘膜时的导电金属的分布示意图;
图2为根据本实用新型实施例提供的一种封装基座的第一面的在覆盖绝缘膜后示意图;
图3为根据本实用新型实施例提供的一种封装基座的第二面在未覆盖绝缘膜时的导电金属的分布示意图;
图4为根据本实用新型实施例提供的一种封装基座的第二面在覆盖绝缘膜后的示意图;
图5为根据本实用新型实施例提供的一种封装基座的截面示意图;
图6为根据本实用新型实施例提供的一种封装基座组合板的第一面在未覆盖绝缘膜时的导电金属的分布示意图;
图7为根据本实用新型实施例提供的一种封装基座组合板的第一面在覆盖绝缘膜后的示意图;
图8为根据本实用新型实施例提供的一种封装基座组合板的第二面在未覆盖绝缘膜时的导电金属的分布示意图;
图9为根据本实用新型实施例提供的一种封装基座组合板的第二面在覆盖绝缘膜后的示意图。
具体实施方式
下面结合说明书附图和具体的实施例对本实用新型进行进一步的说明。
参照图1、图2、图3、图4和图5,本实施例公开了一种封装基座,包括绝缘基板500、导电金属和绝缘膜;
所述导电金属包括焊盘电极101、端子焊盘201、电镀引线和导通线路501;
所述焊盘电极101设置在所述绝缘基板500的第一面100,所述端子焊盘201设置在所述绝缘基板500的第二面200,所述电镀引线包括第一电镀引线102和第二电镀引线202,所述第一电镀引线102设置在所述绝缘基板的第一面100,所述第一电镀引线102与所述焊盘电极101连接,所述第二电镀引线202设置在所述绝缘基板500的第二面200,所述第二电镀引线202与所述端子焊盘201连接,所述焊盘电极101和所述端子焊盘201通过所述导通线路501连接;其中,所述第一电镀引线和所述焊盘电极的数量均有多个,每个所述第一电镀引线与一个所述焊盘电极连接;所述第二电镀引线和所述端子焊盘的数量均有多个,每个所述第二电镀引线与一个所述端子焊盘连接。
所述绝缘膜包括第一绝缘膜103和第二绝缘膜203,所述第一绝缘膜103设置在所述绝缘基板500的第一面100,所述第一绝缘膜103覆盖至少部分所述焊盘电极101的局部;所述第二绝缘膜203设置在所述绝缘基板500的第二面200,所述第二绝缘膜覆盖至少部分所述端子焊盘201的局部;
位于所述绝缘基板500的第一面100或者第二面200上且未被所述绝缘膜覆盖的导电金属上镀有贵金属层503。需要理解的是,在本实施例中,导电金属分布在绝缘基板的上表面和下表面以及绝缘基板中间,而绝缘基板实际上的分层结构,每一层表面都有电路图形,不同层之间电路图形和连接各层的导电金属在本实施例中被称为导通线路。由于金属导体的形状是一层层的,所以也将导电金属称作导电层。在本实施例中的焊盘电极、端子焊盘和第一电镀引线、第二电镀引线和导通线路的数量均有多个,其中,本实施例中所描述的焊盘电极和第一电镀引线连接,是指一个焊盘电极和一个第一电镀引线连接,或者多个焊盘电极和一个第一电镀引线连接,或者一个焊盘电极和多个第一电镀引线连接。同理,本实施例中所描述的端子焊盘和第二电镀引线连接,亦是相同的含义。其中,在本实施例中,导电金属可以是金属钼、金属钨、金属铜或者金属银等具有较好导电性能的金属或者这些金属的合金。
在一些实施例中,所述第一绝缘膜103设置在所述绝缘基板500的第一面100,所述第一绝缘膜103覆盖至少部分所述第一电镀引线102的至少一部分;
所述第二绝缘膜203设置在所述绝缘基板500的第二面200,所述第二绝缘膜203覆盖至少部分所述第二电镀引线202的至少一部分。可以理解的是,将电镀引线也覆盖可以减少用金量,当然,为了避免绝缘膜覆盖时蔓延到不应该被遮挡的区域,可以将局部电镀引线进行覆盖,以避免焊接不良。在上述实施例中,绝缘基板可以采用陶瓷材质,而绝缘膜也可以采用与绝缘基板相同的材质,这样可以保持两者的膨胀系数一直,使得封装基座在芯片这样的冷热变化幅度较大的环境中,不容易因为冷缩热胀现象而导致绝缘膜开裂。
在上述实施例中,焊盘电极和端子焊盘通过所述导通线路连接是指,一个焊盘电极通过一个或者多个导通线路和一个端子焊盘连接,或者一个焊盘电极通过一个或者多个导通线路和多个端子焊盘连接,或者多个焊盘电极通过一个或者多个导通线路和一个端子焊盘连接等等情形。可以理解的是,部分端子焊盘可以是孤立的不和任何焊盘电极连接。同理,部分焊盘电极也是可以独立的,不与任何端子焊盘连接。
在上述实施例中,绝缘膜覆盖电镀引线的部分是指,覆盖部分的电镀引线,覆盖全部的电镀引线,覆盖所有或者部分电镀引线的一部分,覆盖部分电镀引线的部分且覆盖另一部分的电路引线的全部等等的情况。但是可以理解的是,让绝缘膜覆盖所有的电镀引线,是最节省贵金属的。在本实施例中,贵金属一般是指黄金,亦可以是其他导电性能较好的贵金属。
从图1和图2、以及图3和图4可知,通过设置图形化的绝缘膜,可以覆盖住部分导电金属,使得在电镀过程中,这一部分的导电金属无法吸附金属离子形成镀层。这样可以减少电镀中使用的贵金属,降低生产成本。
在部分实施例中,所述第一绝缘膜还覆盖所述焊盘电极的局部,所述第二绝缘膜还覆盖所述端子焊盘的局部。在这些实施例中,为了调节陶瓷封装基座中导电线路的电阻等电学性能,有时候会将焊盘电极和/或端子焊盘的面积扩大,然而在实际焊接过程中,焊点所需的面积较小,即不需要将焊盘电极和/或端子焊盘整个都进行电镀。
在部分实施例中,所述第一绝缘膜完全覆盖所述第一电镀引线,所述第二绝缘膜完全覆盖所述第二电镀引线。在这部分实施例中,完全覆盖绝缘基板两面的电镀引线,可以减少贵金属的用量,降低了封装基座的成本。
在部分实施例中,所述绝缘膜与所述绝缘基板的材质相同。在该实施例中,绝缘膜和绝缘基板均采用陶瓷材料,例如采用氧化铝陶瓷,可以避免在芯片工作过程中产生的冷缩热胀现象损坏封装基座。
在部分实施例中,所述绝缘基板的材质为陶瓷,所述导电金属为金属钨或者金属钼,所述贵金属为黄金。采用金属钼和金属钨作为导电层,具有较好的导电性,而黄金可以使得焊盘具有较好的焊接性能。
在部分实施例中,所述位于所述绝缘基板的第一面或者第二面的导电金属的厚度为 5~10μm,所述贵金属层的厚度为0.1~1μm,所述绝缘膜的厚度为5~10μm。以上述厚度制作的产品性能较好。
在部分实施例中,所述焊盘电极101或者端子焊盘201与贵金属层503之间还设有厚度为1~9μm的镍镀层502。先镀镍在镀金可以提升镀金的质量。
参照图6、图7、图8和图9,本实施例公开了一种封装基座组合板,包括多个分布在组合板上的封装基座、第一电镀主线301和第二电镀主线401,所述第一电镀主线301设置在所述组合板的第一面300,所述第一电镀主线301与各所述封装基座的第一电镀引线连接,所述第二电镀主线401设置在所述组合板的第二面400,所述第二电镀主线401与各所述封装基座的第二电镀引线连接,所述第一电镀主线301的至少部分和所述第二电镀主线401的至少部分均被绝缘膜覆盖,其中,第一电镀主线301被第三绝缘膜303所覆盖,而第二电镀主线402被第四绝缘膜403所覆盖。需要理解的是,第三绝缘膜和图1中实施例的第一绝缘膜可以是一个绝缘膜,第四绝缘膜和图1中实施例的第二绝缘膜可以是一个绝缘膜。
从图6~图9可知,经过覆盖图形化的绝缘膜以后,导电层裸露的面积减少,在电镀过程中,所使用的贵金属可以相应地减少。
在部分实施例中,所述第一电镀主线和所述第二电镀主线均完全被绝缘层覆盖。需要理解的是,所有的电镀主线均被绝缘膜所覆盖,可以减少贵金属用量,节省成本。
在部分实施例中,所述组合板上设置有导镀孔302,所述导镀孔302上覆盖的金属与所述第一电镀主线301和/或第二电镀主线401连接。在本实施例中可以留有导镀孔作为连接电源的部分,通过导镀孔连接电镀电源,使得电荷可以通过电镀主线、电镀引线传递到需要电镀的焊盘。
以上是对本实用新型的较佳实施进行了具体说明,但本实用新型并不限于所述实施例,熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种封装基座,其特征在于,包括绝缘基板、导电金属和绝缘膜;
所述导电金属包括焊盘电极、端子焊盘、电镀引线和导通线路;
所述焊盘电极设置在所述绝缘基板的第一面,所述端子焊盘设置在所述绝缘基板的第二面,所述电镀引线包括第一电镀引线和第二电镀引线,所述第一电镀引线设置在所述绝缘基板的第一面,所述第一电镀引线和所述焊盘电极的数量均有多个,每个所述第一电镀引线与一个所述焊盘电极连接,所述第二电镀引线设置在所述绝缘基板的第二面,所述第二电镀引线和所述端子焊盘的数量均有多个,每个所述第二电镀引线与一个所述端子焊盘连接,至少部分所述焊盘电极和至少部分所述端子焊盘通过所述导通线路连接;
所述绝缘膜包括第一绝缘膜和第二绝缘膜,所述第一绝缘膜设置在所述绝缘基板的第一面,所述第一绝缘膜覆盖至少部分所述焊盘电极的局部;
所述第二绝缘膜设置在所述绝缘基板的第二面,所述第二绝缘膜覆盖至少部分所述端子焊盘的局部;
位于所述绝缘基板的第一面或者第二面上且未被所述绝缘膜覆盖的导电金属上镀有贵金属层。
2.根据权利要求1所述的封装基座,其特征在于,所述第一绝缘膜还覆盖至少部分所述第一电镀引线的至少局部,所述第二绝缘膜还覆盖至少部分所述第二电镀引线的至少局部。
3.根据权利要求1所述的封装基座,其特征在于,所述绝缘膜与所述绝缘基板的材质相同。
4.根据权利要求1所述的封装基座,其特征在于,所述绝缘基板的材质为陶瓷,所述导电金属为金属钨或者金属钼,所述贵金属为金。
5.根据权利要求1所述的封装基座,其特征在于,所述位于所述绝缘基板的第一面或者第二面的导电金属的厚度为5~10μm,所述贵金属层的厚度为0.1~1μm。
6.根据权利要求1所述的封装基座,其特征在于,所述焊盘电极或者端子焊盘与贵金属层之间还设有厚度为1~9μm的镍镀层。
7.根据权利要求1所述的封装基座,其特征在于,所述绝缘膜的厚度为5~10μm。
8.一种封装基座组合板,其特征在于,包括多个分布在组合板上的如权利要求1~7任一项所述的封装基座、第一电镀主线和第二电镀主线,所述第一电镀主线设置在所述组合板的第一面,所述第一电镀主线与各所述封装基座的第一电镀引线连接,所述第二电镀主线与各所述封装基座的第二电镀引线连接,所述第一电镀主线的至少部分和所述第二电镀主线的至少部分均被绝缘膜覆盖。
9.根据权利要求8所述的封装基座组合板,其特征在于,所述第一电镀主线和所述第二电镀主线均完全被绝缘层覆盖。
10.根据权利要求8所述的封装基座组合板,其特征在于,所述组合板上设置有导镀孔,所述导镀孔上覆盖的金属与所述第一电镀主线和/或第二电镀主线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022663426.9U CN213752692U (zh) | 2020-11-17 | 2020-11-17 | 封装基座和封装基座组合板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022663426.9U CN213752692U (zh) | 2020-11-17 | 2020-11-17 | 封装基座和封装基座组合板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213752692U true CN213752692U (zh) | 2021-07-20 |
Family
ID=76825746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022663426.9U Active CN213752692U (zh) | 2020-11-17 | 2020-11-17 | 封装基座和封装基座组合板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213752692U (zh) |
-
2020
- 2020-11-17 CN CN202022663426.9U patent/CN213752692U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103996670B (zh) | 半导体装置 | |
JP4771135B2 (ja) | プリント配線板、それを使用したled装置及びプリント配線板の製造方法 | |
CN102543905B (zh) | 半导体封装件及其制造方法 | |
CN108550566B (zh) | 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法 | |
EP3310140A1 (en) | Mounting assembly with a heatsink | |
CN100392843C (zh) | 半导体器件 | |
CN101534607B (zh) | 打线基板及其制作方法 | |
CN102315135B (zh) | 芯片封装及其制作工艺 | |
EP0031240B1 (en) | An electrical component comprising semiconductor chips | |
CN101989593B (zh) | 封装基板及其制法及封装结构 | |
CN101399246B (zh) | 覆晶封装基板结构及其制法 | |
CN213752692U (zh) | 封装基座和封装基座组合板 | |
JP2008041811A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP3838935B2 (ja) | 多数個取り配線基板 | |
CN100437958C (zh) | 芯片封装结构及其制造方法 | |
CN213781991U (zh) | 一种微波集成电路用陶瓷芯片基板 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP2001223452A (ja) | 回路基板 | |
CN213280216U (zh) | 一种耐高压绝缘嵌铜线路板 | |
CN110265305B (zh) | 一种贴片式红外支架及其生产工艺、红外接收头 | |
CN216902931U (zh) | 一种抗变形芯板 | |
CN218769602U (zh) | 一种led器件及led模组 | |
JP7244294B2 (ja) | セラミックパッケージおよびその製造方法 | |
US20230209717A1 (en) | Packaging module and electronic device | |
JP2000195888A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210910 Address after: 618099 No. 19-12, building 21, phase I, Yinxin Wuzhou Plaza, No. 733, Section 2, Taishan South Road, Deyang City, Sichuan Province Patentee after: Deyang Sanhuan Technology Co.,Ltd. Address before: 515646 complex building of Fengtang Third Ring Industrial City, Chaozhou City, Guangdong Province Patentee before: CHAOZHOU THREE-CIRCLE (Group) Co.,Ltd. |