JP7458877B2 - 電解処理方法及び電解処理装置 - Google Patents
電解処理方法及び電解処理装置 Download PDFInfo
- Publication number
- JP7458877B2 JP7458877B2 JP2020074003A JP2020074003A JP7458877B2 JP 7458877 B2 JP7458877 B2 JP 7458877B2 JP 2020074003 A JP2020074003 A JP 2020074003A JP 2020074003 A JP2020074003 A JP 2020074003A JP 7458877 B2 JP7458877 B2 JP 7458877B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating structure
- electrode
- conductive layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 73
- 238000011282 treatment Methods 0.000 title claims description 50
- 239000010410 layer Substances 0.000 claims description 102
- 239000004065 semiconductor Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 92
- 238000012545 processing Methods 0.000 claims description 58
- 230000008569 process Effects 0.000 claims description 48
- 239000007788 liquid Substances 0.000 claims description 39
- 150000002500 ions Chemical class 0.000 claims description 31
- 238000007599 discharging Methods 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 description 107
- 239000010949 copper Substances 0.000 description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 29
- 229910052802 copper Inorganic materials 0.000 description 28
- 238000004140 cleaning Methods 0.000 description 21
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 13
- 229910001431 copper ion Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 9
- 150000001450 anions Chemical class 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000006722 reduction reaction Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005686 electrostatic field Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
先ず、本実施形態にかかる電解処理装置としてのめっき処理装置について説明する。図1は、本実施形態にかかるめっき処理装置1の構成の概略を示す説明図である。
次に、以上のように構成されためっき処理装置1を用いためっき処理について説明する。図2は、本実施形態のめっき処理の主な工程(ステップ)を示すフローチャートである。
先ず、図1に示したように半導体基板W上に絶縁構造体Fを形成する。絶縁構造体Fは、絶縁層Faと導電層Fbが半導体基板W側から順に積層された構成を有している。絶縁層Faと導電層Fbの形成方法は特に限定されるものではなく、例えばスパッタリングが用いられる。そして、半導体基板Wと導電層Fbは容量結合される。
次に、めっき処理装置1において、図1に示したように半導体基板Wの上方に電極10を配置すると共に、絶縁構造体Fと電極10の間にめっき液Mを充填する。上述したように電極10の配置と、めっき液Mの充填(供給)は任意の方法で行われる。例えば電極10を配設した後、ノズルからめっき液Mを供給して充填してもよい。或いは、例えばノズルから絶縁構造体F上にめっき液Mを供給した後、電極10を配設してもよい。そして、電極10と絶縁構造体Fはそれぞれ、めっき液Mと電気的に接続される。
次に、図3(a)及び(b)に示すようにスイッチ22によって、第1の配線20、充電配線23、及び第2の配線21を接続し、半導体基板W(絶縁構造体F)と電極10とを直流電源30を介して接続する。そして、電極10を陽極とし、絶縁構造体Fを陰極として直流電圧を印加して、電界(静電場)を形成する。そうすると、電極10に正の電荷が蓄積され、電極10にめっき液M中の負の荷電粒子である陰イオンAが集まる。一方、絶縁構造体Fには負の電荷が蓄積され、絶縁構造体Fにめっき液M中の正の荷電粒子である銅イオンCが移動する。なお、図3において、点線矢印は電流の流れを示している。
次に、図5(a)及び(b)に示すようにスイッチ22によって、第1の配線20、放電配線24、及び第2の配線21を接続し、半導体基板W(絶縁構造体F)と電極10とを直流電源30を介さずに接続する。そうすると、絶縁構造体Fの容量に帯電された電荷が放電される。なお、図5において、点線矢印は電流の流れを示している。
次に、ステップS3における充電工程と、ステップS4における放電工程とをこの順で繰り返し行う。このように充電と放電を繰り返し行うことで、銅めっき50が所望の膜厚で形成される。
次に、以上の実施形態のめっき処理装置1及びめっき処理方法の適用例について説明する。上記実施形態は、半導体基板Wの表面に形成された微細孔(ホール)や微細溝(トレンチ)に配線を埋め込んで形成する場合にも適用できる。図6は、微細孔100と微細溝200に配線を形成する様子を示す説明図である。
先ず、ステップS1において、図6(a)に示すように微細孔100の内側に絶縁構造体Fを形成すると共に、微細溝200の底面に絶縁構造体Fを形成する。なお、絶縁構造体Fの形成方法は、上記実施形態のステップS1と同様に特に限定されるものではない。
微細孔100に配線を形成するに際しては、ステップS2において、微細孔100の内部にめっき液Mを充填すると共に、微細孔100の絶縁構造体Fの上方に電極10を配置する。なお、このステップS2は、上記実施形態のステップS2と同様である。
微細溝200に配線を形成するに際しては、ステップS2において、微細溝200の内部にめっき液Mを充填すると共に、微細溝200の絶縁構造体Fの上方に電極10を配置する。なお、このステップS2は、上記実施形態のステップS2と同様である。
C=ε・S/d ・・・(1)
但し、C:静電容量、ε:誘電率、S:面積、d:厚み
次に、半導体基板W上に形成される絶縁構造体Fの他の実施形態について説明する。図7は、他の実施形態にかかるめっき処理装置1の構成の概略を示す説明図である。
次に、半導体基板W上に形成される絶縁構造体Fの他の実施形態について説明する。図12は、他の実施形態にかかるめっき処理装置1の構成の概略を示す説明図である。
以上の実施形態では、電解処理としてめっき処理を行う場合について説明したが、電解処理はこれに限定されない。例えば電解処理として、洗浄処理を行ってもよい。かかる場合、電解処理装置として洗浄処理装置を用いる。図13は、他の実施形態にかかる洗浄処理装置300の構成の概略を示す説明図である。
10 電極
20 第1の配線
21 第2の配線
22 スイッチ
23 充電配線
24 放電配線
30 直流電源
31 充電抵抗
32 放電抵抗
40 制御部
50 銅めっき
100 微細孔
110 埋め込み配線
200 微細溝
210 埋め込み配線
300 洗浄処理装置
310 直流電源
A 陰イオン
C 銅イオン
D 陽イオン
E 陰イオン
F(F1、F2) 絶縁構造体
Fa(F1a、F2a) 絶縁層
Fb(F1b、F2b) 導電層
L 洗浄液
M めっき液
W 半導体基板
Claims (9)
- 処理液に含まれる被処理イオンを用いて半導体基板に所定の処理を行う電解処理方法であって、
前記半導体基板上に、当該半導体基板側から絶縁層と導電層が順に積層された絶縁構造体を単層又は複層に形成し、前記半導体基板と前記導電層を容量結合する第1の工程と、
前記絶縁構造体上に前記処理液を供給すると共に、前記処理液に電気的に接続されるように電極を配置する第2の工程と、
前記半導体基板と前記電極とを電源を介して接続し、前記処理液に電圧を印加して、当該処理液中の被処理イオンを前記絶縁構造体の表面に還元又は前記絶縁構造体の表面を酸化する第3の工程と、
前記半導体基板と前記電極とを前記電源を介さずに接続して、前記絶縁構造体の容量に帯電された電荷を放電する第4の工程と、を有し、
前記第3の工程において前記電源を介した前記半導体基板と前記電極との接続において設けられる充電抵抗の抵抗値は、前記第4の工程において前記電源を介さない前記半導体基板と前記電極との接続において設けられる放電抵抗の抵抗値よりも小さいことを特徴とする、電解処理方法。 - 前記第3の工程において前記処理液に印加される電圧は、前記被処理イオンを生成させるためのイオン化電圧より大きく、
前記第4の工程において前記処理液に印加される電圧は、前記イオン化電圧より小さいことを特徴とする、請求項1に記載の電解処理方法。 - 前記第1の工程において、前記絶縁層上に前記導電層を部分的に形成し、
前記第3の工程において、前記部分的に形成された前記導電層の表面に前記被処理イオンを還元又は前記絶縁構造体の表面を酸化することを特徴とする、請求項1又は2に記載の電解処理方法。 - 前記第3の工程において、前記半導体基板を陰極とし、且つ、前記電極を陽極として前記処理液に電圧を印加して、当該処理液中の被処理イオンを前記絶縁構造体の表面に還元して成膜することを特徴とする、請求項1~3のいずれか一項に記載の電解処理方法。
- 前記半導体基板の表面には微細溝が形成され、
前記第1の工程において、前記微細溝の底面に前記導電層を形成することを特徴とする、請求項1~4のいずれか一項に記載の電解処理方法。 - 処理液に含まれる被処理イオンを用いて半導体基板に所定の処理を行う電解処理装置であって、
前記半導体基板上には、当該半導体基板側から絶縁層と導電層が順に積層された絶縁構造体が単層又は複層に形成され、
前記半導体基板と前記導電層が容量結合され、
前記絶縁構造体上には、前記処理液を供給されており、
前記電解処理装置は、
前記処理液に電気的に接続されるように配置された電極と、
前記半導体基板と前記電極に接続される電源と、
前記半導体基板と前記電極とを前記電源を介して接続することと、前記半導体基板と前記電極とを前記電源を介さずに接続することとを切り変えるスイッチと、
制御部と、を有し、
前記電源を介した前記半導体基板と前記電極との接続において設けられる充電抵抗の抵抗値は、前記電源を介さない前記半導体基板と前記電極との接続において設けられる放電抵抗の抵抗値よりも小さく、
前記制御部は、
前記半導体基板と前記電極とを前記電源を介して接続し、前記処理液に電圧を印加して、当該処理液中の被処理イオンを前記絶縁構造体の表面に還元又は前記絶縁構造体の表面を酸化する工程と、
前記半導体基板と前記電極とを前記電源を介さずに接続して、前記絶縁構造体の容量に帯電された電荷を放電する工程と、を実行するように前記スイッチを制御することを特徴とする、電解処理装置。 - 前記導電層は前記絶縁層上に部分的に形成されていることを特徴とする、請求項6に記載の電解処理装置。
- 前記半導体基板の表面には微細溝が形成され、
前記導電層は前記微細溝の底面に形成されていることを特徴とする、請求項6又は7のいずれか一項に記載の電解処理装置。 - 前記絶縁構造体は複層に形成され、
複層の前記絶縁構造体は、前記処理液側から第1の導電層、第1の絶縁層、第2の導電層、及び第2の絶縁層を順に積層された構成を有し、
前記第1の導電層と前記第2の導電層は容量結合或いはビアで接続されていることを特徴とする、請求項6~8のいずれか一項に記載の電解処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020074003A JP7458877B2 (ja) | 2020-04-17 | 2020-04-17 | 電解処理方法及び電解処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020074003A JP7458877B2 (ja) | 2020-04-17 | 2020-04-17 | 電解処理方法及び電解処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021169659A JP2021169659A (ja) | 2021-10-28 |
JP7458877B2 true JP7458877B2 (ja) | 2024-04-01 |
Family
ID=78150169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020074003A Active JP7458877B2 (ja) | 2020-04-17 | 2020-04-17 | 電解処理方法及び電解処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7458877B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6488038B1 (en) | 2000-11-06 | 2002-12-03 | Semitool, Inc. | Method for cleaning semiconductor substrates |
WO2015104951A1 (ja) | 2014-01-08 | 2015-07-16 | 東京エレクトロン株式会社 | 電界処理方法及び電界処理装置 |
WO2017094568A1 (ja) | 2015-12-03 | 2017-06-08 | 東京エレクトロン株式会社 | 半導体装置の製造装置及び製造方法 |
JP2018113289A (ja) | 2017-01-06 | 2018-07-19 | 春生 岩津 | 配線形成方法及び配線形成装置 |
-
2020
- 2020-04-17 JP JP2020074003A patent/JP7458877B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6488038B1 (en) | 2000-11-06 | 2002-12-03 | Semitool, Inc. | Method for cleaning semiconductor substrates |
WO2015104951A1 (ja) | 2014-01-08 | 2015-07-16 | 東京エレクトロン株式会社 | 電界処理方法及び電界処理装置 |
WO2017094568A1 (ja) | 2015-12-03 | 2017-06-08 | 東京エレクトロン株式会社 | 半導体装置の製造装置及び製造方法 |
JP2018113289A (ja) | 2017-01-06 | 2018-07-19 | 春生 岩津 | 配線形成方法及び配線形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021169659A (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6562204B1 (en) | Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
US6943112B2 (en) | Defect-free thin and planar film processing | |
US7115510B2 (en) | Method for electrochemically processing a workpiece | |
US8048280B2 (en) | Process for electroplating metals into microscopic recessed features | |
US7147766B2 (en) | Chip interconnect and packaging deposition methods and structures | |
CN1685086B (zh) | 电抛光和电镀方法 | |
WO2002075797A2 (en) | Method of forming copper interconnects | |
US7195700B2 (en) | Method of electroplating copper layers with flat topography | |
US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
JP7458877B2 (ja) | 電解処理方法及び電解処理装置 | |
TWI270112B (en) | Reverse-tone mask method for post-CMP elimination of copper overburden humps | |
US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
JP6833521B2 (ja) | 配線形成方法及び配線形成装置 | |
US20050224358A1 (en) | Method for improved local planarity control during electropolishing | |
KR101521470B1 (ko) | 반도체 웨이퍼상에 실질적으로 균일한 구리 증착하는 방법 | |
US7211175B1 (en) | Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
US20050236181A1 (en) | Novel ECP method for preventing the formation of voids and contamination in vias | |
JP2023120930A (ja) | 電解処理方法及び電解処理装置 | |
JP2023141051A (ja) | 半導体装置の製造方法 | |
TWI425122B (zh) | 在半導體晶片上超均勻沉積銅膜的方法 | |
TWI314592B (en) | Copper plating of semiconductor devices using intermediate immersion step | |
US20040170753A1 (en) | Electrochemical mechanical processing using low temperature process environment | |
JP2016113652A (ja) | 電解処理方法及び電解処理装置 | |
JP2010121168A (ja) | めっき装置、めっき方法および半導体装置の製造方法 | |
Dyar et al. | A low cost semiconductor metallization/planarization process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7458877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |