TWI425122B - 在半導體晶片上超均勻沉積銅膜的方法 - Google Patents
在半導體晶片上超均勻沉積銅膜的方法 Download PDFInfo
- Publication number
- TWI425122B TWI425122B TW97135668A TW97135668A TWI425122B TW I425122 B TWI425122 B TW I425122B TW 97135668 A TW97135668 A TW 97135668A TW 97135668 A TW97135668 A TW 97135668A TW I425122 B TWI425122 B TW I425122B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- wafer
- current density
- density ratio
- voltage
- Prior art date
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本專利申請為1999年1月15日提交的美國專利(專利申請號為09/232,864,現專利號為6391166)的延續部分。美國專利6391166聲明了1998年2月12日提交的美國臨時申請號為60/074,466的美國專利與1998年7月27日提交的美國臨時申請號為60/094,215的美國專利的利益。同時本申請也聲明了2007年11月2日提交的國際專利號為PCT/CN2007/071008的國際專利的利益。上述專利的所有內容引用於本專利中。
本發明一般而言關於一種在超大型積體電路製造中採用電化學沈積的方法,在超薄大阻抗籽晶層半導體工件上製備均勻銅膜。
在半導體晶片上使用多個不同的處理步驟製造電晶體和互連元件。在形成互連元件的過程中,半導體晶片可能經過例如:掩膜,蝕刻和沈積等處理,從而形成半導體電晶體和所需要的電子電路,來連接這些電晶體終端。具體而言,可執行多次掩膜、離子植入、退火和等離子蝕刻、以及化學以及物理氣相沈積步驟來形成窄溝槽、電晶體阱、柵極、多晶矽線路以及互連線路結構,如通孔和溝槽。
如通孔和溝槽形成以後,在這些結構中沈積電導物質來連接底部的電晶體。除去多餘的電導物質,使此電導結構形成所需電路。在超大型積體電路製造中,採用在超薄的大抗阻籽晶層上電化學沈積一層金屬膜層來形成電導線路,該金屬膜層通常是銅膜。這種沈積工藝可填充通孔結構,溝槽結構或兩種結構的混合結構。當這些結構被填充時,銅連續地沈積並在半導體晶片表面上形成一層膜。最終形成的銅膜均勻度至關重要,這是由於後續的用來去除多餘銅的工藝步驟(通常是平坦化步驟CMP)要求很高的均勻度,從而使最終產出的器件與器件之間獲得相同的電性能。先進的工藝技術一般可將膜內不均勻度(WFNU,為膜厚標準偏差與膜厚平均值的比值)控制在2.5%以內。
大的WFNU對後續CMP工藝步驟有負面影響,將引起銅局部殘留或過多電介質材料在拋銅過程損失。如拋光過程將晶片上的銅等量地去除,晶片邊緣最初的銅膜相對較厚,從而導致銅或阻擋層在該處殘餘,這種非完全去除工藝將引起器件短路。如果大幅度地採用過拋光來清除晶片邊緣的銅和阻擋層,晶片中心附近區域的電介質材料則過度損失,使溝槽和通孔的高度降低,晶片上互連線間的電阻產生差異。這兩種影響都對器件的良率有很大損害。
為滿足製造技術的更新換代,不斷發展,晶片尺寸從200mm轉變為300mm,籽晶層厚度持續降低,從而使半導體晶片上的籽晶層歐姆電阻顯著增加。在傳統電化學沈積工藝中(一般指電鍍),電源向單一的工作電極與具籽晶層的晶片基材提供電流或電壓。晶片基材、工作電極、電源及電解液形成一個電解池。由於一種叫做“邊緣效應”的現象,超薄大阻抗晶片上的電流密度是不均勻的,在邊緣相對較高。該電流不均勻性使電鍍速率在晶片邊緣高,晶片中心低,進而使晶片表面上的銅膜沈積厚度不均勻。當籽晶層厚度減小,晶片尺寸增大後,邊緣效應更加顯著。在最嚴重的情況中,沈積僅發生在晶片邊緣。
邊緣效應可藉由採用相對低酸的電解質得到改善,如圖3a-3d所示。但是,隨著技術發展,僅採用低酸電解液仍無法解決由邊緣效應產生的電鍍不均勻。通常,這種不均勻性可藉由提高鍍膜厚度來改善,如圖3c-3d所示。但這將嚴重限制工藝設備的產能,並大大增加後續平坦化工藝去除多餘材料的成本。
在現有的專利中,已有諸多設計應用於工藝設備中以解決邊緣效應產生的不均勻性問題。美國專利6391166(1999.1.15)揭示了電鍍設備與方法,採用獨立電源控制電極系統,以克服在半導體晶片超薄籽晶層上電鍍速率不均勻的問題。美國專利6755954(2004.6.29)揭示了一種電鍍設備與方法電沈積銅膜,可得到相對較小的膜厚偏差,在其中的一個實施例中,在具400籽晶層的300mm晶片上沈積0.6um(6000)銅膜,得到的銅膜厚度偏差為394。
本發明揭示了用於一種具有多電極與一個電源控制系統的電化學沈積設備的方法。在本發明的文本與圖示中,稱該設備為所述設備。在美國專利6391166與全球專利PCT/CN2007/071008中曾描述該設備的實施例。
所揭示方法應用於籽晶層厚度為50至900的晶片電鍍,所採用電解液的電導率為0.02至0.8S/cm。
所揭示方法可在具350籽晶層的晶片上製備出晶片內不均勻度僅為0.33%(厚度偏差為42)的電化學鍍銅膜,比以往專利揭示方法所得不均勻度小數倍。
本發明的揭示了用於一種具有多電極與一個電源控制系統的電化學沈積設備的方法。所揭示方法應用於籽晶層厚度為50至900的晶片電鍍,所採用電解液的電導率為0.02至0.8S/cm。該方法將在美國專利6391166所揭示的設備中實施。
本發明方法包括以下步驟:將電解液注入所述設備,電解液流速在1至20LPM範圍內;將晶片傳送到晶片固持裝置上,該裝置與晶片間可導電;對晶片施加一個小的偏壓;將晶片送到電解液中,並使晶片的前表面與電解液完全接觸;向每個電極提供電流;與各電極相連的各電源可在要求的時刻從電壓模式切換到電流模式;向每個電極提供一個相對較小的電流或電壓,總電流以2A至10A為宜,電極之間的電流密度比為0.5:1至300:1;向每個電極提供一個相對較大的電流或電壓,總電流以10A至40A為宜,電極之間的電流密度比為0.5:1至300:1;切換到一個小的偏壓模式施加在所述半導體晶片上;將晶片自電解液取出;停止電源供應,並清除晶片表面殘留電解液。
在上述第6步驟與第7步驟中,根據使用的電極數量、電解液電導率,使每個電極上電流分佈和電極之間電流密度比在小範圍內變化。在以下實施例中,將針對特定電極數量與電解液電導率對這些範圍作具體說明。
在一個實施例中,揭示了一種應用於所述兩電極設備的方法,其中所採用電解液電導率為0.02-0.2S/cm。
在一個實施例中,揭示了一種應用於所述兩電極設備的方法,其中所採用電解液電導率為0.2-0.8S//cm。
在一個實施例中,揭示了一種應用於所述三電極設備的方法,其中所採用電解液電導率為0.02-0.2S/cm。
在一個實施例中,揭示了一種應用於所述三電極設備的方法,其中所採用電解液電導率為0.2-0.8S//cm。
在一個實施例中,揭示了一種應用於所述四電極設備的方法,其中所採用電解液電導率為0.02-0.2S/cm。
在一個實施例中,揭示了一種應用於所述四電極設備的方法,其中所採用電解液電導率為0.2-0.8S//cm。
在一個實施例中,揭示了一種應用於所述十電極設備的方法,其中所採用電解液電導率為0.02-0.2S/cm。
在一個實施例中,揭示了一種應用於所述十電極設備的方法,其中所採用電解液電導率為0.2-0.8S//cm。
圖2繪示了一個具有單個電極201的傳統電鍍設備。圖3a-3d為採用該單電極電鍍設備在300mm半導體晶片表面上得到的沈積曲線。具體而言,圖3a-3b繪示了具厚度為350到900籽晶層的在半導體晶片上沈積3000厚銅膜的沈積曲線,分別採用了低電導率和高電導率電解液。圖3c-3d繪示了在具350籽晶層的半導體晶片上沈積為3000至6000厚銅膜的沈積曲線,分別採用了低電導率和高電導率電解液。
由圖3a-3b中的厚度曲線計算得到的WFNU值列於表1。WFNU值隨籽晶層厚度的減小而增大,說明了,當籽晶層很薄,很難在半導體晶片表面均勻地沈積銅膜。當籽晶層厚度小於700時,採用傳統單電極電鍍設備無法使WFNU值小於2.5%。當電解液電導率增加時,情況更差。
如圖3c-3d所示,在相同的350籽晶層上,WFNU隨電鍍膜層厚度增加而改善。相應值列於表2。這種現象是由於沈積過程中增厚的膜層歐姆電阻降低,從而減小了邊緣效應。在電鍍厚度小於5000的情況下,WFNU值大於2.5%,當電解液的電導率高的情況下,WFNU值遠大於2.5%。雖然增加電鍍厚度可改善WFNU,但是由於IC工藝流程中的後續CMP步驟需要高成本來去除多餘的銅膜,因而不允許沈積膜層過厚。
本發明的所有分析都基於更薄的籽晶層(350)與電鍍厚度(3000),這樣的組合使得揭示的方法具有很高的敏感性。
在本發明的一個實施例中,揭示了一種應用於圖4所示設備的半導體晶片上均勻沈積銅膜的方法。該設備為圖1發明的一個實施例,它包含第一電極401a和第二電極401b,其中第一電極面積為總電極面積的50%-90%,所有電極面積總和與半導體晶片面積之比大於0.85。該方法包括以下步驟:步驟1:打開流體控制裝置423a和423b,以控制每個電極工作區域的流速,在第一電極401a的工作區域內,流速為5到20LPM,在第二電極401b的工作區域內,流速為1到15LPM。在本發明的一個實施例中,流體控制裝置423a和423b同時打開,在本發明的另一個實施例中,流體控制裝置423a和423b在不同的時間打開;步驟2:傳送具有籽晶層的半導體晶片到設備中的晶片固持裝置421上,該裝置與半導體晶片籽晶層相接觸可為其導電;步驟3:對所述半導體晶片施加一個小的偏壓,其範圍在0.01-10V;步驟4:用晶片固持裝置將晶片送到電解液中,並使晶片的前表面完全浸入電解液;步驟5:向電極401a與401b提供電流,並保持電極401a上電壓為正,電極401b上電壓為正或負(本文中電壓的正負號相對晶片而言);電極401a的工作電流為5至20A,電極401b的工作電流為0.01至10A。電極401a與401b上的電流密度比為1:1至300:1。此步驟持續5至30秒,填充半導體晶片422表面的通孔與溝槽。在本發明的一個實施例中,與電極401a和401b相連的電源同時從電壓模式切換到電流模式;在本發明的另一個實施例中,與電極401a和401b相連的電源在不同的時間從電壓模式切換到電流模式;步驟6:向電極401a與401b提供電流,並保持電極401a上電壓為正,401b上電壓為正或負;電極401a的工作電流為15至40A,電極401b的工作電流為0.01至20A。電極401a與401b上的電流密度比為1:1至300:1。此步驟在電極401a和401b上施加相對較大的電流,從而提高電化學沈積的效率。當沈積得到要求的厚膜,終止此步驟。
步驟7:在所述半導體晶片上施加一個小的偏壓。在本發明的一個實施例中,電極401a和401b同時從電流模式切換到電壓模式;在本發明的另一個實施例中,電極401a和401b在不同的時間從電流模式切換到電壓模式;步驟8:將晶片自電解液取出,旋轉清除晶片表面殘留電解液;在上述的步驟5與步驟6中,電極401b電壓的正負符號由電化學沈積條件決定。例如,當電解液的電導率低,半導體晶片表面電導層厚,對電極401a和401b同時施加正電壓,如圖5a所示;當電解液的電導率高,半導體晶片表面電導層薄,對電極401a施加正電壓,對電極401b施加負電壓,如圖5b所示.
步驟5中,在籽晶層為200至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表3,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
當沈積的銅膜厚度達到1500後,開始步驟6。在籽晶層為200至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表4,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
圖6a與6b繪示了在350籽晶層上電鍍3000厚銅膜的沈積曲線,所採用的電解液分別為低電導率與高電導率電解液。其中,方法1的曲線為採用表3與表4中的工藝參數所得,方法2的曲線為採用表3與表4所述範圍外的工藝參數所得。WFNU值列於表5中。如圖6a-6b與表5所示,所揭示的方法使採用高電導率與低電導率電解液沈積3000膜層的WFNU均得到很大程度的改善。所述300mm半導體晶片上沈積曲線的WFNU計算排除邊緣2.3mm區域,這比通常工業中採用的排除邊緣3.0到6.5mm區域計算嚴格很多。
採用高電導率與低電導率電解液的情況下,揭示方法(方法1)較傳統方法(方法2)而言,均使WFNU得以顯著改善。尤其在採用低電導率電解液的情況下,得到的WFNU小於2.5%。
在本發明的一個實施例中,揭示了一種應用於圖7所示設備的半導體晶片上均勻沈積銅膜的方法。該設備為圖1發明的一個實施例,它包含第一電極701a、第二電極701b,和第三電極701c,其中第一電極面積為總電極面積的40%-60%,所有電極面積總和與半導體晶片面積之比大於0.85。該方法包括以下步驟:步驟1:打開流體控制裝置723a、723b和723c,以控制每個電極工作區域的流速,在第一電極701a的工作區域內,流速為5到20LPM,在第二電極701b的工作區域內,流速為5到20LPM,在第三電極701c的工作區域內,流速為1到15LPM。在本發明的一個實施例中,流體控制裝置723a、723b和723c同時打開,在本發明的另一個實施例中,流體控制裝置723a、723b和723c在不同的時間打開;步驟2:傳送具有籽晶層的半導體晶片到設備中的晶片固持裝置721上,該裝置與半導體晶片籽晶層相接觸可為其導電;步驟3:對所述半導體晶片施加一個小的偏壓,其範圍在0.01-10V;步驟4:用晶片固持裝置將晶片送到電解液中,並使晶片的前表面完全浸入電解液;步驟5:向電極701a、701b與701c提供電流,並保持電極701a和701b上電壓為正,電極701c上電壓為正或負;電極701a的工作電流為2至20A,電極701b的工作電流為0.01至20A,電極701c的工作電流為0.01至20A。電極701a與701b上的電流密度比為1:1至50:1,電極701a與701c上的電流密度比為1:1至300:1。此步驟持續5至30秒,填充半導體晶片722表面的通孔與溝槽。在本發明的一個實施例中,與電極701a、701b和701c相連的電源同時從電壓模式切換到電流模式;在本發明的另一個實施例中,與電極701a、701b和701c相連的電源在不同的時間從電壓模式切換到電流模式;步驟6:向電極701a、701b與701c提供電流,並保持電極701a和701b上電壓為正,電極701c上電壓為正或負;電極701a的工作電流為4至30A,電極701b的工作電流為4至30A,電極701c的工作電流為0.1至20A。電極701a與701b上的電流密度比為1:1至50:1,電極701a與701b上的電流密度比為1:1至300:1。此步驟在電極701a、701b和701c上施加相對較大的電流,從而提高電化學沈積的效率。當沈積得到要求的厚膜,終止此步驟。
步驟7:在所述半導體晶片上施加一個小的偏壓。在本發明的一個實施例中,電極701a、701b和701c同時從電流模式切換到電壓模式;在本發明的另一個實施例中,電極701a、701b和701c在不同的時間從電流模式切換到電壓模式;步驟8:將晶片自電解液取出,旋轉清除晶片表面殘留電解液;在上述的步驟5與步驟6中,電極701c電壓的正負符號由電化學沈積條件決定。例如,當電解液的電導率低,半導體晶片表面電導層厚,對電極701a、701b和701c同時施加正電壓,如圖8a所示;當電解液的電導率高,半導體晶片表面電導層薄,對電極701a和701b施加正電壓,對電極701c施加負電壓,如圖8b所示.
步驟5中,在籽晶層為150至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表6,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
當沈積的銅膜厚度達到1500後,開始步驟6。在籽晶層為50至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表7,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
圖9a與9b繪示了在350籽晶層上電鍍3000厚銅膜的沈積曲線,所採用的電解液分別為低電導率與高電導率電解液。其中,方法1的曲線為採用表6與表7中的工藝參數所得,方法2的曲線為採用表6與表7所述範圍外的工藝參數所得。WFNU值列於表8中。如圖9a-9b與表8所示,所揭示的方法使採用高電導率與低電導率電解液沈積3000膜層的WFNU均得到很大程度的改善。所述300mm半導體晶片上沈積曲線的WFNU計算排除邊緣2.3mm區域,這比通常工業中採用的排除邊緣3.0到6.5mm區域計算嚴格很多。
採用高電導率與低電導率電解液的情況下,揭示方法(方法1)較傳統方法(方法2)而言,均使WFNU得以顯著改善。尤其在採用低電導率電解液的情況下,得到的WFNU小於2.5%。
在本發明的一個實施例中,揭示了一種應用於圖10所示設備的半導體晶片上均勻沈積銅膜的方法。該設備為圖1發明的一個實施例,它包含第一電極1001a、第二電極1001b、第三電極1001c、和第四電極1001d,其中第一電極面積為總電極面積的30%-50%,所有電極面積總和與半導體晶片面積之比大於0.85。該方法包括以下步驟:步驟1:打開流體控制裝置1023a、1023b、1023c和1023d,以控制每個電極工作區域的流速,在電極1001a、1001b和1001c的工作區域內,流速為5到20LPM,在電極1001d的工作區域內,流速為1到15LPM。在本發明的一個實施例中,流體控制裝置1023a、1023b、1023c和1023d同時打開,在本發明的另一個實施例中,流體控制裝置1023a、1023b、1023c和1023d在不同的時間打開;步驟2:傳送具有籽晶層的半導體晶片到設備中的晶片固持裝置1021上,該裝置與半導體晶片籽晶層相接觸可為其導電;步驟3:對所述半導體晶片施加一個小的偏壓,其範圍在0.01-10V;步驟4:用晶片固持裝置將晶片送到電解液中,並使晶片的前表面完全浸入電解液;步驟5:向電極1001a、1001b、1001c與1001d提供電流,並保持電極1001a、1001b和1001c上電壓為正,1001d上電壓為正或負;電極1001a的工作電流為1至15A,電極1001b的工作電流為0.5至10A,電極1001c與1001d的工作電流為0.01至10A。電極1001a與1001b上的電流密度比為0.5:1至10:1,電極1001a與1001c上的電流密度比為0.5:1至50:1,電極1001a與1001d上的電流密度比為1:1至300:1。此步驟持續5至30秒,填充半導體晶片1022表面的通孔與溝槽。在本發明的一個實施例中,與電極1001a、1001b、1001c和1001d相連的電源同時從電壓模式切換到電流模式;在本發明的另一個實施例中,與電極1001a、1001b、1001c和1001d相連的電源在不同的時間從電壓模式切換到電流模式;步驟6:向電極1001a、1001b、1001c與1001d提供電流,並保持電極1001a、1001b和1001c上電壓為正,電極1001d上電壓為正或負;電極1001a的工作電流為2至30A,電極1001b的工作電流為1至30A,電極1001c的工作電流為1至30A,電極1001d的工作電流為0.01至20A。電極1001a與1001b上的電流密度比為0.5:1至10:1,電極1001a與1001c上的電流密度比為0.5:1至50:1,電極1001a與1001d上的電流密度比為1:1至300:1。此步驟在電極1001a、1001b、1001c和1001d上施加相對較大的電流,從而提高電化學沈積的效率。當沈積得到要求的厚膜,終止此步驟。
步驟7:在所述半導體晶片上施加一個小的偏壓。在本發明的一個實施例中,電極1001a、1001b、1001c和1001d同時從電流模式切換到電壓模式;在本發明的另一個實施例中,電極1001a、1001b、1001c和1001d在不同的時間從電流模式切換到電壓模式;步驟8:將晶片自電解液取出,旋轉清除晶片表面殘留電解液;在上述的步驟5與步驟6中,電極1001d電壓的正負符號由電化學沈積條件決定。例如,當電解液的電導率低,半導體晶片表面電導層厚,對電極1001a、1001b、1001c和1001d同時施加正電壓,如圖11a所示;當電解液的電導率高,半導體晶片表面電導層薄,對電極1001a、1001b和1001c施加正電壓,對電極1001d施加負電壓,如圖11b所示。
步驟5中,在籽晶層為50至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表9,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
當沈積的銅膜厚度達到1500後,開始步驟6。在籽晶層為50至2000的300mm半導體晶片上均勻電鍍銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表10,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
圖12a與12b繪示了在350籽晶層上電鍍3000厚銅膜的沈積曲線,所採用的電解液分別為低電導率與高電導率電解液。其中,方法1的曲線為採用表9與表10中的工藝參數所得,方法2的曲線為採用表9與表10所述範圍外的工藝參數所得。WFNU值列於表11中。如圖12a-12b與表11所示,所揭示的方法使採用高電導率與低電導率電解液沈積3000膜層的WFNU均得到很大程度的改善。所述300mm半導體晶片上沈積曲線的WFNU計算排除邊緣2.3mm區域,這比通常工業中採用的排除邊緣3.0到6.5mm區域計算嚴格很多。
採用高電導率與低電導率電解液的情況下,揭示方法(方法1)較傳統方法(方法2)而言,均使WFNU得以顯著改善。尤其在採用低電導率電解液的情況下,得到的WFNU小於2.5%。
本發明的上述方法用於美國專利6391166揭示的簡單電極結構設備中,本發明揭示方法也按類似地方案設計,應用於具有多於四個電極的電極結構的設備中,其中,該結構的第一電極面積為總電極面積的5%-30%,所有電極面積總和與半導體晶片面積之比大於0.85。
在籽晶層為50至2000的300mm半導體晶片上均勻電鍍100至1500厚銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表12,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm。在此情況下,電鍍設備具有N個電極,N可在5至15之間變化。
之後,在籽晶層為50至2000的300mm半導體晶片上均勻電鍍剩餘部分銅膜所採用的電流密度比與每個電極電壓正負符號,具體設置如表13,所採用的電解液電導率分別為0.02-0.2S/cm與0.2-0.8S/cm:
表13繪示了在分別採用低電導率電解液1與高電導率電解液2的情況下,用所述設備在350籽晶層上電鍍3000厚銅膜的沈積曲線。其中,所述實施例設備具有十個獨立可控電極。用本發明方法得到的WFNU值大大低於2.5%,分別為電解液1中為0.26%,電解液2中為0.59%。
在本發明揭示的方法的基礎上,得到的WFNU可隨電極數量N增加而改善。當採用電極數量大於1的設備時,用這些方法在具350籽晶層晶片上電鍍銅膜可得到小於2.5%的WFNU。當N增加到4,在同樣的晶片與籽晶層上電鍍得到的WFNU降至0.33%。
將本發明揭示的方法與美國專利6755954揭示的方法進行對比。保持所有條件相同:(1)多電極結構(2)電解液電導率=0.5S/cm,(3)籽晶層厚度=400,(4)總電鍍厚度=6000,以及(5)排除晶片邊緣2.7mm區域銅厚。為了直接比較,使用厚度均勻範圍取代WFNU。圖14繪示了用本發明揭示的方法計算出的沈積曲線。厚度均勻範圍的對比值列於表14
本發明揭示方法得到的沈積銅膜的WFNU為0.72%,厚度均勻範圍為138.4,與美國專利6755954揭示方法相比改善了2倍。
401a、701a、1001a...第一電極
401b、701b、1001b...第二電極
701c、1001c...電三電極
1001d...第四電極
421、721、1021...晶片固持裝置
422、722、1022...半導體晶片
423a、423b、723a、723b、723c、1023a、1023b、1023c、1023d...流體控制裝置
圖1繪示本方法採用的已有發明中所述設備的示意圖;
圖2繪示單一電極電鍍設備的局部示意圖;
圖3a-3d繪示採用單一電極電鍍設備獲得的沈積曲線;
圖4繪示具有兩個電極電鍍設備的局部示意圖;
圖5a和5b繪示兩電極設備所採用的波形圖;
圖6a和6b繪示採用兩電極設備獲得的沈積曲線;
圖7繪示具有三個電極電鍍設備的局部示意圖;
圖8a和8b繪示三電極設備所採用的波形圖;
圖9a和9b繪示採用三電極設備獲得的沈積曲線;
圖10繪示具有四個電極電鍍設備的局部示意圖;
圖11a和11b繪示四電極設備所採用的波形圖;
圖12a和12b繪示採用四電極設備獲得的沈積曲線;
圖13繪示採用十電極設備獲得的沈積曲線;
圖14繪示計算得到的沈積曲線;
Claims (30)
- 一種用於具有二個電極的電化學沈積均勻銅膜設備的方法,包括以下步驟,其中第一電極面積為總電極面積的50%-90%:將硫酸銅電解液注入所述設備,流量為1至20LPM;將半導體晶片傳送到晶片固持裝置上,使該裝置與晶片電導層有導電接觸;打開電源,為半導體晶片提供最大可至10V的偏壓;將半導體晶片送到電解液中與之相接觸;保持第一電極電壓相對晶片為正;進行第一步電鍍工藝,向各電極提供和為2A至10A的總電流,當第二電極電壓相對晶片為正時,第一電極與第二電極電流密度比為1:1-30:1,當第二電極電壓相對晶片為負時,第一電極與第二電極電流密度比為2:1-30:1;進行第二步電鍍工藝,向各電極提供和為10A至40A的總電流,當第二電極電壓相對晶片為正時,第一電極與第二電極電流密度比為1:1-30:1,當第二電極電壓相對晶片為負時,第一電極與第二電極電流密度比為10:1-30:1;切換電源向半導體晶片提供最大可至10V的偏壓;將半導體晶片自電解液取出。
- 如申請專利範圍第1項所述的方法,其中所有電極的總面積與晶片面積之比大於0.85。
- 如申請專利範圍第1項所述的方法,其中進行第一步電鍍工藝時,當第二電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為15:1-30:1。
- 如申請專利範圍第1項所述的方法,其中進行第一步電鍍工藝時,當第二電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為2:1-15:1。
- 如申請專利範圍第1項所述的方法,其中進行第二步電鍍工藝時,當第二電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為15:1-30:1。
- 如申請專利範圍第1項所述的方法,其中進行第二步電鍍工藝時,當第二電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為10:1-20:1。
- 如申請專利範圍第1項所述的方法,其中半導體晶片籽晶層厚度為50至900。
- 如申請專利範圍第1項所述的方法,其中半導體晶片上電鍍銅膜的WFNU調節到0.2%至2.5%範圍內。
- 如申請專利範圍第1項所述的方法,其中各電極置於同一縱向高度。
- 如申請專利範圍第1項所述的方法,其中各電極置於不同縱向高度。
- 一種用於具有三個電極的電化學沈積均勻銅膜設備的方法,包括以下步驟,其中第一電極面積為總電極面積的40%-60%:將硫酸銅電解液注入所述設備,流量為1至20LPM;將半導體晶片傳送到晶片固持裝置上,使該裝置與晶片電導層有導電接觸;打開電源,為半導體晶片提供最大可至10V的偏壓;將半導體晶片送到電解液中與之相接觸;保持第一電極電壓相對晶片為正;進行第一步電鍍工藝,向各電極提供和為2A至10A的總電流,當第三電極電壓相對晶片為正時,第一電極與第二電極電流密度比為1:1-2:1,第一電極與第三電極電流密度比為1:1-300:1,當第三電極電壓相對晶片為負時,第一電極與第二電極電流密度比為1:1-20:1,第一電極與第三電極電流密度比為2:1-40:1;進行第二步電鍍工藝,向各電極提供和為10A至40A的總電流,當第三電極電壓相對晶片為正時,第一電極與第二電極電流密度比為1:1-2:1,第一電極與第三電極電流密度比為1:1-300:1,當第三電極電壓相對晶片為負時,第一電極與第二電極電流密度比為1:1-2:1,第一電極與第三電極電流密度比為20:1-300:1;切換電源向半導體晶片提供最大可至10V的偏壓;將半導體晶片自電解液取出。
- 如申請專利範圍第11項所述的方法,其中所有電極的總面積與晶片面積之比大於0.85。
- 如申請專利範圍第11項所述的方法,其中進行第一步電鍍工藝時,當第三電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為1:1-2:1,第一電極與第三電極電流密度比為10:1-40:1。
- 如申請專利範圍第11項所述的方法,其中進行第一步電鍍工藝時,當第三電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為5:1-20:1,第一電極與第三電極電流密度比為2:1-10:1。
- 如申請專利範圍第11項所述的方法,其中進行第二步電鍍工藝時,當第三電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為1:1-2:1,,第一電極與第三電極電流密度比為50:1-300:1。
- 如申請專利範圍第11項所述的方法,其中進行第二步電鍍工藝時,當第三電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為1:1-2:1,第一電極與第三電極電流密度比為20:1-80:1。
- 如申請專利範圍第11項所述的方法,其中半導體晶片籽晶層厚度為50至900。
- 如申請專利範圍第1項所述的方法,其中半導體晶片上電鍍銅膜的WFNU調節到0.2%至2.5%範圍內。
- 如申請專利範圍第11項所述的方法,其中各電極置於同一縱向高度。
- 如申請專利範圍第11項所述的方法,其中各電極置於不同縱向高度。
- 一種用於具有四個或四個以上電極的電化學沈積均勻銅膜設備的方法,包括以下步驟,其中第一電極面積為總電極面積的5%至50%,將硫酸銅電解液注入所述設備,流量為1至20LPM;將半導體晶片傳送到晶片固持裝置上,使該裝置與晶片電導層有導電接觸;打開電源,為半導體晶片提供最大可至10V的偏壓;將半導體晶片送到電解液中與之相接觸;保持第一電極電壓相對晶片為正;進行第一步電鍍工藝,向各電極提供和為2A至10A的總電流,當第末個電極電壓相對晶片為正時,第一電極與第二電極電流密度比為0.5:1-10:1,第一電極與第末個電極電流密度比為1:1-300:1,第一電極與其他電極電流密度比為0.5:1-2:1,當第末個電極電壓相對晶片為負時,第一電極與第二電極電流密度比為0.5:1-2:1,第一電極與第末個電極電流密度比為1:1-300:1,第一電極與其他電極電流密度比為0.5:1-30:1;進行第二步電鍍工藝,向各電極提供和為10A至40A的總電流,當第末個電極電壓相對晶片為正時,第一電極與第二電極電流密度比為0.5:1-10:1,第一電極與第末個電極電流密度比為1:1-300:1,第一電極與其他電極電流密度比為0.8:1-2:1,當第末個電極電壓相對晶片為負時,第一電極與第二電極電流密度比為0.5:1-2:1,第一電極與第末個電極電流密度比為1:1-300:1,第一電極與其他電極電流密度比為0.5:1-10:1;切換電源向半導體晶片提供最大可至10V的偏壓;將半導體晶片取出電解液。
- 如申請專利範圍第21項所述的方法,其中所有電極的總面積與晶片面積之比大於0.85。
- 如申請專利範圍第21項所述的方法,其中進行第一步電鍍工藝時,當第末個電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為0.5:1-3:1,第一電極與第末個電極電流密度比為10:1-100:1,第一電極與其他電極電流密度比為0.5:1-2:1。
- 如申請專利範圍第21項所述的方法,其中進行第一步電鍍工藝時,當第末個電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為4:1-40:1,,第一電極與第末個電極電流密度比為2:1-100:1,第一電極與其他電極電流密度比為1:1-2:1。
- 如申請專利範圍第21項所述的方法,其中進行第二步電鍍工藝時,當第末個電極的電壓相對晶片為負,在電導率為0.02至0.2S/cm電解液中,第一電極與第二電極電流密度比為0.5:1-10:1,第一電極與第末個電極電流密度比為10:1-200:1,第一電極與其他電極電流密度比為0.5:1-2:1。
- 如申請專利範圍第21項所述的方法,其中進行第二步電鍍工藝時,當第末個電極的電壓相對晶片為負,在電導率為0.2至0.8S/cm電解液中,第一電極與第二電極電流密度比為1:1-2:1,,第一電極與第末個電極電流密度比為1:1-300:1,第一電極與其他電極電流密度比為1:1-2:1。
- 如申請專利範圍第21項所述的方法,其中半導體晶片籽晶層厚度為50至900。
- 如申請專利範圍第21項所述的方法,其中半導體晶片上電鍍銅膜的WFNU調節到0.2%至2.5%範圍內。
- 如申請專利範圍第21項所述的方法,其中各電極置於同一縱向高度。
- 如申請專利範圍第21項所述的方法,其中各電極置於不同縱向高度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97135668A TWI425122B (zh) | 2008-09-17 | 2008-09-17 | 在半導體晶片上超均勻沉積銅膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97135668A TWI425122B (zh) | 2008-09-17 | 2008-09-17 | 在半導體晶片上超均勻沉積銅膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201012976A TW201012976A (en) | 2010-04-01 |
TWI425122B true TWI425122B (zh) | 2014-02-01 |
Family
ID=44829156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97135668A TWI425122B (zh) | 2008-09-17 | 2008-09-17 | 在半導體晶片上超均勻沉積銅膜的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI425122B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114540921A (zh) * | 2020-11-26 | 2022-05-27 | 盛美半导体设备(上海)股份有限公司 | 电镀装置及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030034250A1 (en) * | 1999-04-08 | 2003-02-20 | Applied Materials, Inc. | Reverse voltage bias for electro-chemical plating system and method |
US20040069646A1 (en) * | 1999-12-24 | 2004-04-15 | Junji Kunisawa | Plating apparatus |
US6815336B1 (en) * | 1998-09-25 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing |
-
2008
- 2008-09-17 TW TW97135668A patent/TWI425122B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815336B1 (en) * | 1998-09-25 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing |
US20030034250A1 (en) * | 1999-04-08 | 2003-02-20 | Applied Materials, Inc. | Reverse voltage bias for electro-chemical plating system and method |
US20040069646A1 (en) * | 1999-12-24 | 2004-04-15 | Junji Kunisawa | Plating apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW201012976A (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7837841B2 (en) | Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof | |
JP4034655B2 (ja) | 均一な薄膜を最小限のエッジ除外で基板上へ電着する方法および装置 | |
US6740221B2 (en) | Method of forming copper interconnects | |
US20040231994A1 (en) | Method and apparatus for controlling thickness uniformity of electroplated layers | |
KR101546148B1 (ko) | 전기-도금 및 전기-도금 실시를 위한 장치 | |
US20060049056A1 (en) | Electropolishing and electroplating methods | |
KR20010014857A (ko) | 반도체 웨이퍼 위에 구리층을 형성하는 방법 | |
JP2001185553A (ja) | 電気めっき充填を改善する方法 | |
JP2001185510A (ja) | 電気めっき処理用バリヤー層 | |
KR20040032862A (ko) | 평탄한 금속 전기처리법 | |
TW201107540A (en) | Pulse sequence for plating on thin seed layers | |
JP2006505697A (ja) | 電解研磨のためのシステムと方法 | |
KR100687129B1 (ko) | 일체화된 도금과 평탄화 공정 및 이를 위한 장치 | |
JP2001303289A (ja) | 変調された波形を使用する金属の電気化学堆積方法 | |
US20070141818A1 (en) | Method of depositing materials on full face of a wafer | |
US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
CN101748459B (zh) | 在半导体晶片上超均匀沉积铜膜的方法 | |
TWI425122B (zh) | 在半導體晶片上超均勻沉積銅膜的方法 | |
TWI467067B (zh) | 改善間隙填充窗的銅表面電漿處理方法 | |
KR101521470B1 (ko) | 반도체 웨이퍼상에 실질적으로 균일한 구리 증착하는 방법 | |
US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
US20050224358A1 (en) | Method for improved local planarity control during electropolishing | |
US6797144B2 (en) | Method for reducing surface defects in an electrodeposition process | |
JP7458877B2 (ja) | 電解処理方法及び電解処理装置 | |
JP2004292907A (ja) | 電解処理装置および半導体装置の製造方法 |