JP4351595B2 - Method for forming a copper wiring layer - Google Patents

Method for forming a copper wiring layer Download PDF

Info

Publication number
JP4351595B2
JP4351595B2 JP2004216092A JP2004216092A JP4351595B2 JP 4351595 B2 JP4351595 B2 JP 4351595B2 JP 2004216092 A JP2004216092 A JP 2004216092A JP 2004216092 A JP2004216092 A JP 2004216092A JP 4351595 B2 JP4351595 B2 JP 4351595B2
Authority
JP
Japan
Prior art keywords
sulfuric acid
plating solution
conductive layer
concentration
agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004216092A
Other languages
Japanese (ja)
Other versions
JP2006041036A (en
Inventor
剛司 神吉
秀樹 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004216092A priority Critical patent/JP4351595B2/en
Publication of JP2006041036A publication Critical patent/JP2006041036A/en
Application granted granted Critical
Publication of JP4351595B2 publication Critical patent/JP4351595B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、一般に半導体装置の配線技術に関連し、特に銅の配線層を形成する方法に関する。   The present invention generally relates to semiconductor device wiring technology, and more particularly to a method of forming a copper wiring layer.

従来、半導体装置の配線には、アルミニウムの配線層が広く使用されてきたが、半導体装置の高性能化、高速化、微細化等の観点から、今後の半導体装置の配線に銅の配線層を使用することが有望視されている。しかしながら、銅の配線層は、アルミニウム配線のように、ドライエッチングでパターン形成を行なうことが困難である。このため、銅の配線層は、絶縁性の基板に窪み、トレンチ又は溝を所望の形状に形成し、その窪みの中に銅を充填することによって、作成される。銅の充填は、電解めっき法を用いて行なわれる。この種のめっき法については、特許文献1及び2に開示されている。
特開平11−315385号公報 特開平11−315395号公報
Conventionally, aluminum wiring layers have been widely used for semiconductor device wiring. However, from the viewpoints of high performance, high speed, and miniaturization of semiconductor devices, copper wiring layers will be used for future semiconductor device wiring. Promising to use. However, it is difficult to form a pattern in a copper wiring layer by dry etching like an aluminum wiring. For this reason, the copper wiring layer is formed by recessing an insulating substrate, forming a trench or groove in a desired shape, and filling the recess with copper. The filling of copper is performed using an electrolytic plating method. This type of plating method is disclosed in Patent Documents 1 and 2.
JP 11-315385 A JP 11-315395 A

ところで、半導体装置が微細化するにつれて、密集した微細な配線の近くに幅広の配線を設けることがしばしば必要とされる。即ち、異なるアスペクト比を有する溝が比較的近接して形成される。アスペクト比は、例えば、溝の深さと開口の寸法とで定められる。   By the way, as a semiconductor device is miniaturized, it is often necessary to provide a wide wiring near a dense fine wiring. That is, grooves having different aspect ratios are formed relatively close to each other. The aspect ratio is determined by, for example, the depth of the groove and the size of the opening.

図1は、密集した微細な配線の近くに幅広の配線を形成する様子を示す。図示されているように、半導体基板には、例えば3μm程度の底部及び0.3μm程度の深さを有する第1の窪みを有する第1領域10と、例えば0.1μm程度のピッチで並び、各々が0.3μm程度の深さを有する複数の第2の窪みを有する第2領域20とが、半導体基板又は層間絶縁膜に形成されている。図1左側には、このような半導体構造に、従来方式で銅の配線層を電解めっき法で成膜した様子が示されている。この場合に、広い開口を有する窪みを含む第1領域10では、窪みに応じた起伏12が導電層にも反映される一方、狭い開口を有する窪みの並ぶ第2領域20では、逆に、第2領域20上に隆起した形状22の導電層が形成されることが知られている。導電層にこのような段差が生じるのは、ボトムアップ法又はオーバーフィリング法と呼ばれるめっき法が採用されることに起因する。ボトムアップ法では、狭く深い溝でも銅を充分に充填することができるように、めっき液に所定の添加剤が導入されている。このような起伏を有する導電層のうち、窪みや溝の形成されていない基準面に積層された導電層(図中、破線で示される高さの面を有する)よりも高度の低い領域は、アンダープレートと呼ばれ、高度の高い領域は、オーバープレートと呼ばれる。ある添加剤をめっき液に添加することで、充填性の優れためっきを行なうことが可能になるが、その反面、オーバプレート及びアンダープレートによる段差が導電層に形成されてしまう。導電層が堆積された後に、例えば化学機械研磨(CMP)により、導電層が研磨され、平坦化され、配線層が形成される。   FIG. 1 shows a state in which a wide wiring is formed near a dense fine wiring. As shown in the drawing, the semiconductor substrate is arranged with a first region 10 having a bottom of about 3 μm and a first recess having a depth of about 0.3 μm, for example, with a pitch of about 0.1 μm, for example. The second region 20 having a plurality of second depressions having a depth of about 0.3 μm is formed in the semiconductor substrate or the interlayer insulating film. The left side of FIG. 1 shows a state in which a copper wiring layer is formed on such a semiconductor structure by an electroplating method in a conventional manner. In this case, in the first region 10 including the depression having the wide opening, the undulations 12 corresponding to the depression are reflected in the conductive layer, while in the second region 20 in which the depression having the narrow opening is arranged, on the contrary, It is known that a conductive layer 22 having a raised shape 22 is formed on the two regions 20. Such a step is generated in the conductive layer because a plating method called a bottom-up method or an overfilling method is employed. In the bottom-up method, a predetermined additive is introduced into the plating solution so that copper can be sufficiently filled even in a narrow and deep groove. Of the conductive layer having such undulations, a region lower in height than a conductive layer (having a surface having a height indicated by a broken line in the drawing) laminated on a reference surface where no depression or groove is formed, It is called the under plate, and the high altitude area is called the over plate. By adding a certain additive to the plating solution, it is possible to perform plating with excellent filling properties, but on the other hand, a step due to the over plate and the under plate is formed in the conductive layer. After the conductive layer is deposited, the conductive layer is polished and planarized by, for example, chemical mechanical polishing (CMP) to form a wiring layer.

しかしながら、上記のアンダープレートが過剰に形成されていると、図1右側示されるように、第1領域10における導電層が不適切に窪んで研磨されてしまう虞がある。このような現象は、ディッシング(dishing)として知られており、配線不良を生じさせたり、多層配線構造を有する半導体装置に歪を生じさせること等が懸念される。   However, if the above-described under plate is excessively formed, the conductive layer in the first region 10 may be improperly recessed and polished as shown in the right side of FIG. Such a phenomenon is known as dishing, and there is a concern that a wiring defect may occur or a semiconductor device having a multilayer wiring structure may be distorted.

このようなディッシングに起因する不都合を回避するため、従来は、銅の導電層が充分に厚く成膜されている。図2左側に示されるように、例えば、銅の配線層が溝の深さの3倍や4倍もの厚さで積層され、その後に平坦化されることで、図2右側に示されるような良好な配線層が形成される。   In order to avoid such inconvenience due to dishing, conventionally, a copper conductive layer is formed sufficiently thick. As shown on the left side of FIG. 2, for example, a copper wiring layer is laminated with a thickness of 3 or 4 times the depth of the groove, and then flattened, and as shown on the right side of FIG. 2. A good wiring layer is formed.

しかしながら、銅の配線層を厚膜化することは、その分だけ成膜材料を多く必要とすること、めっき工程や研磨工程に長時間を要すること、スループットが悪くなること等の観点から、好都合ではない。   However, increasing the thickness of the copper wiring layer is advantageous from the standpoints that a larger amount of film forming material is required, a longer time is required for the plating process and polishing process, and throughput is deteriorated. is not.

本発明は、上記の問題点に鑑みてなされたものであり、その課題は、少なくとも1つの窪みを有する第1領域と、前記少なくとも1つの窪みのアスペクト比とは異なるアスペクト比を有する窪みが複数個並んだ第2領域とを有する半導体構造に、低コストで銅の配線層を形成する方法を提供することである。   The present invention has been made in view of the above problems, and the problem is that a plurality of depressions having a first region having at least one depression and an aspect ratio different from the aspect ratio of the at least one depression. To provide a method of forming a copper wiring layer at a low cost in a semiconductor structure having a second region lined up individually.

本発明では、
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法が、使用される。
In the present invention,
A first step of forming a copper conductive layer with a plating solution having a first sulfuric acid concentration in a semiconductor structure having two or more grooves having different line widths;
A second step of laminating a conductive layer on the conductive layer with a plating solution having a second sulfuric acid concentration lower than the first sulfuric acid concentration;
And a polishing step of polishing the copper conductive layer formed on the semiconductor structure. A method of forming a copper wiring layer is used.

本発明によれば、線幅の異なる2以上の溝を有する半導体構造に、低コストで銅の配線層を形成することができる。   According to the present invention, a copper wiring layer can be formed at a low cost in a semiconductor structure having two or more grooves having different line widths.

本発明の一態様によれば、線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層が形成され、前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、更に導電層が積層される。めっき工程を2段階に分けて行ない、第1工程では線幅の狭い溝に銅が完全に充填され、第2工程ではアンダープレートを抑制しながら導電層が成膜される。これにより、これにより、密集した複数の微細な配線の近くに幅広の配線を有する銅の配線構造を低コストに形成できる。   According to one aspect of the present invention, a copper conductive layer is formed in a semiconductor structure having two or more grooves having different line widths with a plating solution having a first sulfuric acid concentration, and the first conductive layer is thinner than the first sulfuric acid concentration. A conductive layer is further laminated with a plating solution having a sulfuric acid concentration of 2. The plating process is performed in two stages. In the first process, the narrow-width groove is completely filled with copper, and in the second process, the conductive layer is formed while suppressing the under plate. Thereby, a copper wiring structure having a wide wiring near a plurality of dense fine wirings can be formed at a low cost.

本発明の一態様によれば、前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い。第2工程の成膜にてアンダープレートが充分に抑制されるので、導電層の膜厚を従来より薄くしても、以後の平坦化の際にディッシングが生じることを抑制することができる。   According to one aspect of the present invention, the total film thickness of the conductive layer at least at the start of the polishing step is less than twice the depth of any groove. Since the under plate is sufficiently suppressed in the film formation in the second step, it is possible to suppress the occurrence of dishing during the subsequent planarization even if the conductive layer is made thinner than the conventional one.

本発明の一態様によれば、前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より薄い。また、前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい。更に、前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない。このような添加剤を採用することで、第2工程にてオーバープレート及びアンダープレートを好都合に抑制しながらめっきを行ない、導電層の段差を小さくすることができる。   According to one aspect of the present invention, the concentration of the sulfur compound added to the plating solution having the first sulfuric acid concentration is higher than the concentration of the sulfur compound added to the plating solution having the second sulfuric acid concentration. thin. Further, the molecular weight of the amine compound added to the plating solution having the first sulfuric acid concentration is smaller than the molecular weight of the amine compound added to the plating solution having the second sulfuric acid concentration. Furthermore, the amount of the amine compound added to the plating solution having the first sulfuric acid concentration is less than the amount of the amine compound added to the plating solution having the second sulfuric acid concentration. By employing such an additive, plating can be performed while conveniently suppressing the overplate and underplate in the second step, and the step of the conductive layer can be reduced.

図3は、本発明の一実施例によるめっき法を行なうための概略的な装置を示す。この装置は、めっきセル302,302”と、第1のめっきタンク304と、コントローラ306と、第1の添加剤タンク308−1,310−1,312−1と、第2のめっきタンク314と、第2の添加剤タンク308−2,310−2,312−2と、アノード316,316”と、電源318,318”とを有する。   FIG. 3 shows a schematic apparatus for performing a plating method according to an embodiment of the present invention. The apparatus includes plating cells 302, 302 ″, a first plating tank 304, a controller 306, first additive tanks 308-1, 310-1, 312-1, and a second plating tank 314. , Second additive tanks 308-2, 310-2, 312-2, anodes 316, 316 "and power supplies 318, 318".

めっきセル302,302”には、第1、第2のめっきタンク304,314からのめっき液が蓄えられる。図中のバルブ305,307,315,327付近に描かれている矢印は、めっき液の流れる向きを示す。めっき液の中に基板320を浸し、基板320及びアノード316,316”間に電圧を与えることで、基板320に電解めっきが行なわれる。第1のめっきタンク304中のめっき液には、第1の添加剤タンク又は添加剤供給部308−1,310−1,312−1からの添加剤が導入される。コントローラ306は、めっきタンク304内のめっき液の状態又は成分を監視し、その状態が一定になるように添加剤タンクの各々から供給される添加剤の量を調整する。第1のめっきタンク内のめっき液は、バルブ305及び307を開くことで、めっきセル302に導入され、それらを閉じることで、めっきセル302と第1のめっきタンク304とが分離される。同様に、第2のめっきタンク314中のめっき液には、第2の添加剤タンク308−2,310−2,312−2からの添加剤が導入される。コントローラ306は、めっきタンク314内のめっき液の状態又は成分を監視し、その状態が一定になるように添加剤タンクの各々から供給される添加剤の量を調整する。第2のめっきタンク内のめっき液は、バルブ315及び317を開くことで、めっきセル302”に導入され、それらを閉じることで、めっきセル302”と第2のめっきタンク314とが分離される。   In the plating cells 302 and 302 ″, plating solutions from the first and second plating tanks 304 and 314 are stored. The substrate 320 is immersed in a plating solution, and a voltage is applied between the substrate 320 and the anodes 316, 316 ", whereby electrolytic plating is performed on the substrate 320. Additives from the first additive tank or additive supply units 308-1, 310-1, 312-1 are introduced into the plating solution in the first plating tank 304. The controller 306 monitors the state or composition of the plating solution in the plating tank 304 and adjusts the amount of additive supplied from each of the additive tanks so that the state is constant. The plating solution in the first plating tank is introduced into the plating cell 302 by opening the valves 305 and 307, and the plating cell 302 and the first plating tank 304 are separated by closing them. Similarly, the additive from the second additive tanks 308-2, 310-2, 312-2 is introduced into the plating solution in the second plating tank 314. The controller 306 monitors the state or composition of the plating solution in the plating tank 314 and adjusts the amount of additive supplied from each of the additive tanks so that the state is constant. The plating solution in the second plating tank is introduced into the plating cell 302 ″ by opening the valves 315 and 317, and the plating cell 302 ″ and the second plating tank 314 are separated by closing them. .

図4は、本実施例による銅の配線層を形成する方法の主な工程図を示す。図4(a)に示されるように、まず、層間絶縁膜40を有する半導体基板320が用意される。簡単のため、層間絶縁膜40の下地は図4に図示されていない。層間絶縁膜40には、例えば3μm程度の底部及び0.3μm程度の深さを有する第1の窪みを有する第1領域10と、例えば0.1μm程度のピッチで並び、各々が0.3μm程度の深さを有する複数の第2の窪みを有する第2領域20とが、半導体基板又は層間絶縁膜に形成されている。このような第1及び第2領域を有する構造の基板に、例えば、スパッタリングにより銅のシード層が成膜される(図示せず)。シード層の成膜された基板320は、図3の電源318に接続され、めっき液に浸され、図4(a)に示されるように、第1及び第2領域上に第1の導電層42が成膜される。説明の便宜上、図4(a)に示される工程は、第1のめっき工程と呼ばれる。この成膜工程は、第2領域の微細な複数の窪みが銅で完全に充填されるまで続けられる。これにより、第2領域20上には、導電層の隆起した形状が形成され、オーバプレートが形成される。また、第1領域10では、アンダープレートが形成される。   FIG. 4 shows a main process diagram of a method of forming a copper wiring layer according to this embodiment. As shown in FIG. 4A, first, a semiconductor substrate 320 having an interlayer insulating film 40 is prepared. For simplicity, the base of the interlayer insulating film 40 is not shown in FIG. The interlayer insulating film 40 is arranged with a first region 10 having a bottom of about 3 μm and a first recess having a depth of about 0.3 μm, for example, at a pitch of about 0.1 μm, and each is about 0.3 μm. A second region 20 having a plurality of second depressions having a depth of 2 mm is formed in the semiconductor substrate or the interlayer insulating film. A copper seed layer is formed on the substrate having such a structure having the first and second regions, for example, by sputtering (not shown). The substrate 320 on which the seed layer is formed is connected to the power source 318 in FIG. 3 and immersed in the plating solution, and as shown in FIG. 4A, the first conductive layer is formed on the first and second regions. 42 is deposited. For convenience of explanation, the process shown in FIG. 4A is called a first plating process. This film forming process is continued until a plurality of fine depressions in the second region are completely filled with copper. As a result, a raised shape of the conductive layer is formed on the second region 20, and an overplate is formed. In the first region 10, an under plate is formed.

図4(a)の工程では、第1のめっきタンク304から与えられるめっき液が、めっきタンク302に供給され、めっき液は、基本浴(VMS:virgin make−up solution)と添加剤より成り、基本浴は、硫酸銅(CuSO)、硫酸(HSO)及び塩酸(HCl)を主成分とする。添加剤は、銅の膜成長を促進する光沢剤(ブライトナー)、銅の膜成長を抑制する抑止剤(ポリマー)、膜を平滑化する平滑剤(レベラー)を主成分とし、これらは単にA剤、B剤及びC剤とも呼ばれる。A剤は、硫黄系化合物である。B剤は、ポリエチレングリコールやポリプロピレングリコールのような重合体である。C剤は、アミン系化合物である。これらの添加剤を基本浴に添加することで、充填性の優れためっきを行なうことが可能になるが、その反面、上述したようなオーバプレート及びアンダープレートによる段差が導電層に形成されてしまう。 In the process of FIG. 4A, the plating solution supplied from the first plating tank 304 is supplied to the plating tank 302, and the plating solution is composed of a basic bath (VMS: virgin make-up solution) and an additive, The basic bath contains copper sulfate (CuSO 4 ), sulfuric acid (H 2 SO 4 ), and hydrochloric acid (HCl) as main components. Additives are mainly composed of brightener that promotes copper film growth (brightener), inhibitor (polymer) that suppresses copper film growth, and smoothing agent (leveler) that smoothes the film. Also called agent, B agent and C agent. Agent A is a sulfur compound. The B agent is a polymer such as polyethylene glycol or polypropylene glycol. The agent C is an amine compound. By adding these additives to the basic bath, it is possible to perform plating with excellent filling properties, but on the other hand, a step due to the above-described over plate and under plate is formed in the conductive layer. .

図4(b)に示される工程では、第2のめっき工程が行なわれる。次に、バルブ315,317を開くことで、第2のめっきタンク314内のめっき液がめっきセル302”に供給される。後述するように、第2工程におけるめっき液は、第1工程のめっき液のものよりも、薄い硫酸濃度、薄いA剤の添加濃度を有し、より大きな分子量のC剤が採用されている。第1の導電層42上に銅の第2の導電層44が電解めっきにより成膜される。上記のような条件の下に、電解めっきを行なうことで、アンダープレートを小さくすることができる。図5は、図4(b)の工程のみが行なわれた場合に形成される導電層44’と、従来の手法で形成される導電層43とを示す。図5に示されるように、図4(b)の第2工程で成膜される導電層のアンダープレートは、従来の手法で成膜される導電層のものより小さい。   In the step shown in FIG. 4B, the second plating step is performed. Next, by opening the valves 315 and 317, the plating solution in the second plating tank 314 is supplied to the plating cell 302 ″. As will be described later, the plating solution in the second step is the plating in the first step. It has a thinner sulfuric acid concentration, a thinner additive concentration of agent A, and a higher molecular weight agent C. The copper second conductive layer 44 is electrolyzed on the first conductive layer 42. The underplate can be made smaller by performing electroplating under the above conditions, as shown in Fig. 5 when only the process of Fig. 4B is performed. The conductive layer 44 'to be formed and the conductive layer 43 formed by a conventional method are shown as shown in Fig. 5. As shown in Fig. 5, the underplate of the conductive layer formed in the second step of Fig. 4B. Is smaller than that of a conductive layer deposited by conventional methods .

図4(c)に示される工程では、銅の導電層を化学機械研磨(CMP)法によって平滑可することで、銅の配線層が形成される。図4(b)の工程で形成されるアンダープレートは、従来よりも小さいので、従来懸念されていたディッシングが抑制される。   In the step shown in FIG. 4C, the copper wiring layer is formed by smoothing the copper conductive layer by a chemical mechanical polishing (CMP) method. Since the under plate formed in the process of FIG. 4B is smaller than the conventional one, dishing that has been a concern in the past is suppressed.

本発明の発明者等は、本願に関する基礎研究において、以下に示されるような測定結果取得し、上記のようなアンダープレートを抑制するのに好都合な銅の成膜法を見出した。以下、好都合な成膜法に関する様々な実験結果が示される。   The inventors of the present invention have obtained a measurement result as shown below in basic research related to the present application, and have found a copper film forming method that is convenient for suppressing the above-described under plate. In the following, various experimental results relating to an advantageous film forming method are shown.

実験では、(1)基本浴(VMS)に添加されるA剤及びC剤の割合、(2)基本浴に含まれる硫酸の濃度及び(3)C剤の構造が様々に変えられている。   In the experiment, (1) the ratio of the A agent and C agent added to the basic bath (VMS), (2) the concentration of sulfuric acid contained in the basic bath, and (3) the structure of the C agent were variously changed.

(1)A剤及びC剤の割合
図6は、A剤及びC剤の割合を9種類に変化させた9つの条件を示す図表である。第1工程における添加剤の割合(ml/L)を100%(基準値)としている。第1及び第2工程を通じて、基本浴の銅イオンの濃度は、40g/Lであり、硫酸の濃度は40g/Lであり、塩素イオンの濃度は50ppmである。条件1乃至5は、B剤及びC剤の割合が一定である場合において、A剤の割合が0%乃至200%の範囲内で変えられている。A剤は、銅の成膜を促進する性質を有するので、その割合を減らすことで、オーバープレートを減らせることが期待できる。条件6乃至9では、A剤及びB剤の割合が一定である場合において、C剤の割合が変えられている。C剤は銅の成膜を抑制する性質を有するので、その割合を増やすことで、オーバープレートを減らせることが期待できる。A剤とC剤の割合を変化させ、B剤を一定にしているのは、A剤とC剤がB剤よりも銅の成長に大きく影響を及ぼすことが予想されるからである。
(1) Ratio of A agent and C agent FIG. 6: is a chart which shows nine conditions which changed the ratio of A agent and C agent into nine types. The additive ratio (ml / L) in the first step is set to 100% (reference value). Through the first and second steps, the concentration of copper ions in the basic bath is 40 g / L, the concentration of sulfuric acid is 40 g / L, and the concentration of chlorine ions is 50 ppm. Conditions 1 to 5 are such that the ratio of the A agent is changed within the range of 0% to 200% when the ratio of the B agent and the C agent is constant. Since the agent A has a property of promoting copper film formation, it can be expected that the overplate can be reduced by reducing the ratio. In conditions 6 to 9, when the ratio of agent A and agent B is constant, the ratio of agent C is changed. Since the agent C has a property of suppressing copper film formation, it can be expected that the overplate can be reduced by increasing the ratio. The reason why the B agent is made constant by changing the ratio of the A agent and the C agent is that the A agent and the C agent are expected to have a greater influence on the copper growth than the B agent.

図7は、図6に示される9つの条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。ここで、ボトムアップ率とは、
((溝の底部で成長した膜厚b)−(溝の外側で成長した膜厚a))/(溝の外側で成長した膜厚a)
により定義される量であり、膜厚a,bは、図8に示されるような場所での膜厚である。例えば、第2工程で、溝の内外で同程度に導電層が成膜された場合は、b=aとなり、ボトムアップ率は0(%)である。逆に、溝の中で導電層が、溝の外よりも2倍大きく成膜された場合は、b=2aとなり、ボトムアップ率は100%になる。なお、溝の外側での第1及び第2工程による膜厚合計は、膜厚cとして言及され、以下の数値例では、c=520nm、及びc−a=297nmである。図7では、第1工程で297nmのアンダープレートが形成され、従来の手法で第2工程を行なうと(第1工程と同じ条件で第2のめっきが行なわれた場合)、304nmのアンダープレートが形成される。この場合のボトムアップ率は、−3.9%となり、アンダープレートが却って増えている。図示されているように、条件3や6のアンダープレートが低く、ボトムアップ率も良好であることが分かる。図9は、図7に示されるアンダープレートを縦軸にとった棒グラフを示す。これらの実験結果から、銅の成膜を促進するA剤を少なくすること、及び/又は成膜を抑制するC剤を増やすことが、アンダープレートの抑制等に貢献することが分かる。
FIG. 7 shows the measurement results of the underplate and bottom-up rate of the conductive layer formed by performing the second step under the nine conditions shown in FIG. Here, the bottom-up rate is
((Film thickness b grown at the bottom of the groove) − (film thickness a grown outside the groove)) / (film thickness a grown outside the groove)
The film thicknesses a and b are film thicknesses at locations as shown in FIG. For example, in the second step, when the conductive layer is formed to the same extent inside and outside the groove, b = a and the bottom-up rate is 0 (%). Conversely, when the conductive layer is formed in the groove twice as large as the outside of the groove, b = 2a and the bottom-up rate is 100%. Note that the total film thickness by the first and second steps outside the groove is referred to as the film thickness c, and in the following numerical example, c = 520 nm and c−a = 297 nm. In FIG. 7, a 297 nm under plate is formed in the first step, and when the second step is performed by the conventional method (when the second plating is performed under the same conditions as the first step), a 304 nm under plate is formed. It is formed. In this case, the bottom-up rate is −3.9%, and the under plate is increased. As shown in the drawing, it can be seen that the under plate of the conditions 3 and 6 is low and the bottom-up rate is also good. FIG. 9 shows a bar graph with the under plate shown in FIG. 7 taken on the vertical axis. From these experimental results, it can be seen that reducing the A agent that promotes film formation of copper and / or increasing the C agent that suppresses film formation contributes to the suppression of the under plate and the like.

(2)硫酸の濃度
図10は、第2工程の硫酸濃度が、20,40及び60(g/L)の場合であって、A,B及びC剤の濃度が図7の条件3,4及び6である場合(比較的効果の大きかったもの)の諸条件を示す。第1工程では、40(g/L)の硫酸濃度のめっき液が使用される。
(2) Concentration of sulfuric acid FIG. 10 shows the case where the sulfuric acid concentration in the second step is 20, 40 and 60 (g / L), and the concentrations of the A, B and C agents are the conditions 3 and 4 in FIG. And 6 (relatively large effects). In the first step, a plating solution having a sulfuric acid concentration of 40 (g / L) is used.

図11は、図10に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図12は、図11のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、第2工程の硫酸濃度が、第1工程のものと同程度の場合及びそれより薄い場合に、アンダープレートが減少し、ボトムアップ率が向上している。特に、第2工程の硫酸濃度が、第1工程のものより薄い場合であって、条件4に相当するものは、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。   FIG. 11 shows the measurement results of the underplate and bottom-up rate of the conductive layer formed by performing the second step under the various conditions shown in FIG. FIG. 12 is a bar graph depicting the measurement results of the under plate of FIG. As shown in the drawing, when the sulfuric acid concentration in the second step is the same as or lower than that in the first step, the under plate is reduced and the bottom-up rate is improved. In particular, in the case where the sulfuric acid concentration in the second step is thinner than that in the first step, and corresponding to the condition 4, the under plate is particularly small, and the bottom-up rate is greatly improved.

硫酸の濃度が増えると、めっき液中の導電性が良くなり、銅の成膜も促進され、オーバープレートを大きくすることが予想される。逆に、硫酸の濃度が減ると、銅の成膜が抑制され、オーバープレートを抑制することが予想される。一方、銅配線の線幅に依存して、幅の狭い溝の部分ではオーバープレートが生じ、幅の広い溝の部分ではアンダープレートが生じる。従って、オーバープレートを抑制することは、アンダープレートを抑制することにもなる。このような考察から、アンダープレートを抑制する観点からは、硫酸の濃度を薄くするほど好都合であることが予測される。   As the concentration of sulfuric acid increases, the conductivity in the plating solution is improved, the copper film formation is promoted, and the overplate is expected to be enlarged. Conversely, when the concentration of sulfuric acid is reduced, copper film formation is suppressed, and overplate is expected to be suppressed. On the other hand, depending on the line width of the copper wiring, an over plate occurs in a narrow groove portion, and an under plate occurs in a wide groove portion. Therefore, suppressing the over plate also suppresses the under plate. From such consideration, it is predicted that the lower the concentration of sulfuric acid, the more advantageous from the viewpoint of suppressing the under plate.

(3)C剤の構造
以下に示される実験例では、第2工程で使用するめっき液の基本浴に添加されるC剤(アミン系化合物)の分子構造を、C,C,Cの3種類に変化させている。各C剤の分子量は、それぞれ、MC1,MC2,MC3である(MC3<MC1<MC2)。図13は、各種のC剤(C,C,C)の各々について、A,B及びC剤の濃度が、図7の条件3,4及び6である場合の諸条件を示す。C剤は、銅の成膜を抑制する働きを有する。この例で使用される添加剤C,Cの抑制力は、添加剤Cの抑制力より強い。第1工程では、添加剤Cが基本浴に添加される。
(3) Structure of C agent In the experimental example shown below, the molecular structure of the C agent (amine compound) added to the basic bath of the plating solution used in the second step is expressed as C 1 , C 2 , C 3. It is changed to three types. The molecular weights of the respective C agents are M C1 , M C2 , and M C3 , respectively (M C3 <M C1 <M C2 ). FIG. 13 shows various conditions when the concentrations of the A, B, and C agents are the conditions 3, 4 and 6 in FIG. 7 for each of the various C agents (C 1 , C 2 , C 3 ). The agent C has a function of suppressing copper film formation. The suppressive power of the additives C 2 and C 3 used in this example is stronger than the suppressive power of the additive C 1 . In the first step, additives C 1 is added to the basic bath.

図14は、図13に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図15は、図14のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、添加剤Cは、成膜の抑制力が添加剤Cより強いにもかかわらず、アンダープレートやボトムアップ率が悪化している。一方、第2工程におけるC剤の分子量が、第1工程のものより大きい場合(分子量がMC2の場合)に、アンダープレートが減少し、ボトムアップ率が向上している。中でも条件4に関連するものは、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。従って、C剤については、成膜の抑制力の強いものを選ぶよりも、分子量の大きなものを選択した方が、ボトムアップ率等を改善するには好都合であることが分かる。 FIG. 14 shows the measurement results of the underplate and bottom-up rate of the conductive layer formed by performing the second step under the various conditions shown in FIG. FIG. 15 is a bar graph depicting the measurement results of the under plate of FIG. As shown in the figure, the additive C 3 has a lower under plate and bottom-up rate, although the film formation suppression force is stronger than the additive C 1 . On the other hand, when the molecular weight of the C agent in the second step is larger than that in the first step (when the molecular weight is MC2 ), the under plate is reduced and the bottom-up rate is improved. Among them, the one related to the condition 4 is that the under plate is particularly small and the bottom-up rate is greatly improved. Therefore, it can be seen that it is more advantageous to improve the bottom-up ratio and the like for the C agent than to select a C agent having a large film weight suppressing force, rather than selecting a C agent having a strong film-forming suppression force.

上述したように、C剤は銅の成膜を抑制するように働く。成膜途中の導電層とめっき液との間には拡散層が形成され、C剤は、その拡散層の中を拡散し、導電層に到達し、成膜を抑制するように作用する。比較的小さな分子量のC剤は、速やかに拡散するので、アンダープレートを促す。分子量の大きなC剤は、その拡散速度が遅いので、アンダープレートを抑制する。   As described above, the agent C works to suppress copper film formation. A diffusion layer is formed between the conductive layer in the middle of the film formation and the plating solution, and the C agent diffuses in the diffusion layer, reaches the conductive layer, and acts to suppress film formation. The relatively low molecular weight C agent diffuses quickly, thus promoting underplate. The C agent having a large molecular weight has a low diffusion rate, and therefore suppresses the under plate.

(4)硫酸濃度及びC剤の構造
図16は、第2工程で使用するC剤が、C(分子量MC1)及びC(分子量MC2>MC1)であり、硫酸濃度が20g/Lであって、A,B及びC剤の濃度が図7の条件3,4及び6である場合の諸条件を示す。第1工程では、40g/Lの硫酸濃度を有する基本浴が使用され、その基本浴に分子量MC1のC剤が添加されている。
(4) Sulfuric acid concentration and structure of C agent FIG. 16 shows that the C agent used in the second step is C 1 (molecular weight M C1 ) and C 2 (molecular weight M C2 > M C1 ), and the sulfuric acid concentration is 20 g / The conditions when the concentrations of the A, B, and C agents are L, 3, 4, and 6 in FIG. In the first step, a basic bath having a sulfuric acid concentration of 40 g / L is used, and a C agent having a molecular weight M C1 is added to the basic bath.

図17は、図16に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図18は、図17のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、第1工程のものよりも、第2工程における硫酸濃度が薄く且つC剤の分子量が大きい場合に、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。   FIG. 17 shows the measurement results of the under plate and the bottom-up rate of the conductive layer formed by performing the second step under the various conditions shown in FIG. FIG. 18 is a bar graph showing the measurement results of the under plate of FIG. As shown in the drawing, when the sulfuric acid concentration in the second step is lower and the molecular weight of the C agent is larger than that in the first step, the under plate is particularly small, and the bottom-up rate is greatly improved.

本実施例によれば、銅のめっき工程を第1工程と第2工程に分け、第2工程で、より薄い硫酸濃度の基本浴を使用し、分子量の大きいC剤をその基本浴に添加することで、銅の導電層のオーバープレート及びアンダープレートを抑制することができる。これにより、めっき工程で成膜する導電層が従来より薄くても、ディッシングを生じさせずに導電層を平坦化することができる。例えば、従来ならば0.3μm程度の溝の3〜4倍の1μm程度の膜厚の導電層を成膜する必要があったが、本実施例によれば、0.5μm程度の膜厚(520nm)、溝の深さの2倍よりも薄い膜厚でも良好な平坦化を行なうことができる。従って、銅の配線層を形成するためのコストが大幅に改善される。   According to the present embodiment, the copper plating process is divided into a first process and a second process. In the second process, a basic bath having a lower sulfuric acid concentration is used, and a C agent having a large molecular weight is added to the basic bath. Thus, overplate and underplate of the copper conductive layer can be suppressed. Thereby, even if the conductive layer formed in the plating step is thinner than the conventional one, the conductive layer can be planarized without causing dishing. For example, conventionally, it has been necessary to form a conductive layer having a thickness of about 1 μm, which is 3 to 4 times as large as a groove of about 0.3 μm, but according to this embodiment, a thickness of about 0.5 μm ( 520 nm), even with a film thickness thinner than twice the depth of the groove, good planarization can be performed. Therefore, the cost for forming the copper wiring layer is greatly improved.

図19及び図20は、本発明の一実施例による銅の配線層を形成する方法を示す。本実施例では、実施例1で説明されたようなめっき法が、半導体装置の多層配線構造に使用される。   19 and 20 show a method of forming a copper wiring layer according to an embodiment of the present invention. In this embodiment, the plating method as described in Embodiment 1 is used for the multilayer wiring structure of the semiconductor device.

図19(a)に示される工程では、層間絶縁膜1902に導電層1904,1906が既に形成されている。層間絶縁膜1902は、半導体基板であってもよい。更に、層間絶縁膜1902上に更なる層間絶縁膜1908が成膜されている。層間絶縁膜1908には、後に銅の配線層を形成する箇所に、ビア(溝、トレンチ、窪み等とも呼ばれる)が形成される。図中右側の第1領域1912には、幅広の開口を有する1つのビアが形成されており、図中左側の第2領域1922には、狭い開口を有する細長い複数のビアが形成される。   In the step shown in FIG. 19A, conductive layers 1904 and 1906 are already formed in the interlayer insulating film 1902. The interlayer insulating film 1902 may be a semiconductor substrate. Further, a further interlayer insulating film 1908 is formed on the interlayer insulating film 1902. In the interlayer insulating film 1908, vias (also referred to as grooves, trenches, depressions, etc.) are formed at locations where copper wiring layers are to be formed later. In the first region 1912 on the right side in the drawing, one via having a wide opening is formed, and in the second region 1922 on the left side in the drawing, a plurality of elongated vias having narrow openings are formed.

図19(b)に示される工程では、構造の全面にバリアメタル1924が成膜される。バリアメタル1924は、例えばタンタルナイトライド(TaN)、チタニウムナイトライド(TiN)、タングステン(W)等のような導電性の材料を使用してもよい。バリアメタル1924は、以後に充填される銅が、層間絶縁膜1908内に拡散することを抑制するためのものである。更に、バリアメタル1924の上に、銅のシード1926が成膜される。シード1926は、めっきを行なう際の電極の一方として機能する。バリアメタル1924やシード1926は、スパッタリング法、CVD法のような当該技術分野で周知の薄膜形成技術を用いて成膜できる。   In the step shown in FIG. 19B, a barrier metal 1924 is formed on the entire surface of the structure. For the barrier metal 1924, a conductive material such as tantalum nitride (TaN), titanium nitride (TiN), tungsten (W), or the like may be used. The barrier metal 1924 is for suppressing the later filled copper from diffusing into the interlayer insulating film 1908. Further, a copper seed 1926 is formed on the barrier metal 1924. The seed 1926 functions as one of electrodes when performing plating. The barrier metal 1924 and the seed 1926 can be formed using a thin film forming technique known in the art such as a sputtering method or a CVD method.

図19(c)に示される工程では、2段階に分けて行なわれるめっき工程の第1工程が行なわれる。めっき液は、基本浴(VMS)に添加剤(A剤、B剤及びC剤)を添加したものである。この第1工程で、第2領域1922の複数のビアが、銅の導電層1928で完全に充填される。主に添加剤の作用により、第2領域1922にはオーバープレートが生じ、第1領域1912にはアンダープレートが生じる。   In the step shown in FIG. 19C, the first step of the plating step performed in two stages is performed. The plating solution is obtained by adding additives (agent A, agent B and agent C) to the basic bath (VMS). In this first step, the plurality of vias in the second region 1922 are completely filled with the copper conductive layer 1928. An over plate is generated in the second region 1922 and an under plate is generated in the first region 1912 mainly due to the action of the additive.

図20(d)に示される工程では、めっき工程の第2工程が行なわれる。この場合におけるめっき液は、第1工程のめっき液とは異なる。第2工程で使用されるめっき液の硫酸濃度は第1工程のものより薄い。また、第2工程のめっき液に添加されるC剤の分子量は、第1工程のものより大きい。このようなめっき液でめっきの第2工程が行なわれることで、オーバープレート及びアンダープレートの抑制された導電層1930が、導電層1928上に成膜される。   In the step shown in FIG. 20D, the second step of the plating step is performed. The plating solution in this case is different from the plating solution in the first step. The sulfuric acid concentration of the plating solution used in the second step is thinner than that in the first step. Moreover, the molecular weight of the C agent added to the plating solution in the second step is larger than that in the first step. By performing the second plating step with such a plating solution, a conductive layer 1930 in which overplate and underplate are suppressed is formed on the conductive layer 1928.

図20(e)に示される工程では、導電層1928,1930が平坦化される。平坦化は、例えば化学機械研磨(CMP)法を利用することができる。   In the step shown in FIG. 20E, the conductive layers 1928 and 1930 are planarized. For the planarization, for example, a chemical mechanical polishing (CMP) method can be used.

図20(f)に示される工程では、キャップ層1932が全面に成膜される。キャップ層1932には、シリコンカーバイト(SiC)、SiOC,SiO等の絶縁性材料が使用可能である。本実施例でも、導電層1930のアンダープレートは小さく抑制され、導電層1928,1930の合計膜厚は薄くて済むので、線幅の異なる銅の配線層を低コストで作成することができる。   In the step shown in FIG. 20F, the cap layer 1932 is formed over the entire surface. For the cap layer 1932, an insulating material such as silicon carbide (SiC), SiOC, or SiO can be used. Also in this embodiment, the under plate of the conductive layer 1930 is suppressed to be small, and the total thickness of the conductive layers 1928 and 1930 can be thin, so that copper wiring layers having different line widths can be formed at low cost.

以下、本発明により教示される手段を例示的に列挙する。   Hereinafter, the means taught by the present invention will be listed as an example.

(付記1)
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法。
(Appendix 1)
A first step of forming a copper conductive layer with a plating solution having a first sulfuric acid concentration in a semiconductor structure having two or more grooves having different line widths;
A second step of laminating a conductive layer on the conductive layer with a plating solution having a second sulfuric acid concentration lower than the first sulfuric acid concentration;
And a polishing step of polishing the copper conductive layer formed on the semiconductor structure.

(付記2)
前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
ことを特徴とする付記1記載の方法。
(Appendix 2)
The method according to claim 1, wherein the total film thickness of the conductive layer at least at the start of the polishing step is thinner than twice the depth of an arbitrary groove.

(付記3)
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度と、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度とが異なる
ことを特徴とする付記1記載の方法。
(Appendix 3)
Appendix 1 characterized in that the concentration of the sulfur compound added to the plating solution having the first sulfuric acid concentration is different from the concentration of the sulfur compound added to the plating solution having the second sulfuric acid concentration. The method described.

(付記4)
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より薄い
ことを特徴とする付記1記載の方法。
(Appendix 4)
The supplementary note 1, wherein the concentration of the sulfur-based compound added to the plating solution having the first sulfuric acid concentration is lower than the concentration of the sulfur-based compound added to the plating solution having the second sulfuric acid concentration. the method of.

(付記5)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量と、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が異なる
ことを特徴とする付記1記載の方法。
(Appendix 5)
The molecular weight of the amine compound added to the plating solution having the first sulfuric acid concentration is different from the molecular weight of the amine compound added to the plating solution having the second sulfuric acid concentration. the method of.

(付記6)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
ことを特徴とする付記1記載の方法。
(Appendix 6)
The molecular weight of the amine compound added to the plating solution having the first sulfuric acid concentration is smaller than the molecular weight of the amine compound added to the plating solution having the second sulfuric acid concentration. the method of.

(付記7)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量と異なる
ことを特徴とする付記1記載の方法。
(Appendix 7)
The amount of the amine compound added to the plating solution having the first sulfuric acid concentration is different from the amount of the amine compound added to the plating solution having the second sulfuric acid concentration. the method of.

(付記8)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
ことを特徴とする付記1記載の方法。
(Appendix 8)
The amount of the amine compound added to the plating solution having the first sulfuric acid concentration is less than the amount of the amine compound added to the plating solution having the second sulfuric acid concentration. the method of.

(付記9)
前記第1工程では、線幅の狭い溝を含む領域に隆起した導電層が形成され、且つ線幅の広い溝に応じて窪んだ形状の導電層が形成される
ことを特徴とする付記1記載の方法。
(Appendix 9)
In the first step, a conductive layer raised in a region including a groove having a narrow line width is formed, and a conductive layer having a shape recessed according to the groove having a wide line width is formed. the method of.

(付記10)
付記1に記載される銅の配線層を形成する方法を用いてなる半導体装置の製造方法。
(Appendix 10)
A method of manufacturing a semiconductor device using the method for forming a copper wiring layer described in Appendix 1.

広狭異なる幅の配線層の成膜及び平坦化の様子を示す図である。It is a figure which shows the mode of the film-forming and planarization of the wiring layer of a wide and narrow width. 広狭異なる幅の配線層の成膜及び平坦化の様子を示す図である。It is a figure which shows the mode of the film-forming and planarization of the wiring layer of a wide and narrow width. 本発明の一実施例によるめっきを行なうための装置を示す図である。It is a figure which shows the apparatus for performing the plating by one Example of this invention. 本発明の一実施例によるめっき法を示す工程図である。It is process drawing which shows the plating method by one Example of this invention. 図4(b)の工程で形成される導電層と従来法で形成される導電層との相違を示す図である。It is a figure which shows the difference between the conductive layer formed at the process of FIG.4 (b), and the conductive layer formed by the conventional method. 実験に使用された添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。It is a graph which shows the ratio of A agent, B agent, and C agent contained in the additive used for experiment. 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。It is a graph which shows the measured value of the underplate and bottom-up rate of the conductive layer formed into a film using various additives. ボトムアップ率に関連する膜厚a,b,cの相互関係を示す図である。It is a figure which shows the correlation of film thickness a, b, c relevant to a bottom-up rate. 図7に示されるアンダープレートの大きさを棒グラフで示す図である。It is a figure which shows the magnitude | size of the underplate shown by FIG. 7 with a bar graph. 実験に使用された硫酸濃度並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。It is a graph which shows the ratio of the sulfuric acid concentration used for experiment, and the A agent, B agent, and C agent contained in an additive. 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。It is a graph which shows the measured value of the underplate and bottom-up rate of the conductive layer formed into a film using various additives. 図11に示されるアンダープレートの大きさを棒グラフで示す図である。It is a figure which shows the magnitude | size of the underplate shown by FIG. 11 with a bar graph. 実験に使用されたC剤の種類並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。It is a graph which shows the kind of C agent used for experiment, and the ratio of A agent, B agent, and C agent contained in an additive. 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。It is a graph which shows the measured value of the underplate and bottom-up rate of the conductive layer formed into a film using various additives. 図14に示されるアンダープレートの大きさを棒グラフで示す図である。It is a figure which shows the magnitude | size of the underplate shown by FIG. 14 with a bar graph. 実験に使用された硫酸濃度、C剤の種類並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。It is a graph which shows the ratio of the sulfuric acid concentration used for experiment, the kind of C agent, and the A agent, B agent, and C agent contained in an additive. 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。It is a graph which shows the measured value of the underplate and bottom-up rate of the conductive layer formed into a film using various additives. 図17に示されるアンダープレートの大きさを棒グラフで示す図である。It is a figure which shows the magnitude | size of the underplate shown by FIG. 17 with a bar graph. 本発明の一実施例による多層配線を形成する方法を示す図(その1)である。It is FIG. (1) which shows the method of forming the multilayer wiring by one Example of this invention. 本発明の一実施例による多層配線を形成する方法を示す図(その2)である。FIG. 6 is a second diagram illustrating a method of forming a multilayer wiring according to an embodiment of the present invention.

符号の説明Explanation of symbols

10 第1領域; 20 第2領域;
302 めっきセル; 304,314 めっきタンク; 306 コントローラ; 308,310,312 添加剤供給部; 305,307,315,317 バルブ; 318 電源; 320 めっきされる材料;
40 層間絶縁膜; 42,43,44,44’ 導電層;
1902 層間絶縁膜; 1904,1906 配線層; 1908 層間絶縁膜; 1912 第1領域; 1922 第2領域; 1924 バリアメタル; 1926 シード層; 1928,1930 銅の導電層; 1932 キャップ層
10 first region; 20 second region;
302 plating cell; 304, 314 plating tank; 306 controller; 308, 310, 312 additive supply; 305, 307, 315, 317 valve; 318 power supply; 320 material to be plated;
40 interlayer insulating film; 42, 43, 44, 44 'conductive layer;
1902 Interlayer insulating film; 1904, 1906 Wiring layer; 1908 Interlayer insulating film; 1912 1st region; 1922 2nd region; 1924 Barrier metal; 1926 Seed layer; 1928, 1930 Copper conductive layer; 1932 Cap layer

Claims (4)

線幅の異なる2以上の溝を有する半導体構造に銅の配線層を電解めっき法により形成する方法であって、前記電解めっき法で使用されるめっき液は、硫酸銅、硫酸及び塩酸を主成分とする基本浴に、硫黄形化合物を含む光沢剤、重合体を含む抑止剤及びアミン系化合物を含む平滑剤が添加されたものであり、当該方法は、
前記半導体構造に第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有し、前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より濃い
ことを特徴とする銅の配線層を形成する方法。
A method of forming a copper wiring layer on a semiconductor structure having two or more grooves having different line widths by an electrolytic plating method, wherein the plating solution used in the electrolytic plating method is mainly composed of copper sulfate, sulfuric acid and hydrochloric acid. In the basic bath, a brightener containing a sulfur compound, a deterrent containing a polymer and a smoothing agent containing an amine compound are added,
A first step of forming a conductive layer of copper plating solution having a first sulfuric acid concentration in the semiconductor structure,
A second step of laminating a conductive layer on the conductive layer with a plating solution having a second sulfuric acid concentration lower than the first sulfuric acid concentration;
The have a polishing step of polishing the conductive layer of the deposited copper on a semiconductor structure, concentration, said second concentration sulfuric sulfur-based compound added to the plating solution having a first concentration of sulfuric acid A method for forming a copper wiring layer, wherein the concentration is higher than the concentration of a sulfur-based compound added to a plating solution having a composition .
前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
ことを特徴とする請求項1記載の方法。
The method according to claim 1, wherein the total thickness of the conductive layer at least at the start of the polishing step is thinner than twice the depth of an arbitrary groove.
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
ことを特徴とする請求項1記載の方法。
The molecular weight of the amine compound added to the plating solution having the first sulfuric acid concentration is smaller than the molecular weight of the amine compound added to the plating solution having the second sulfuric acid concentration. The method described.
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
ことを特徴とする請求項1記載の方法。
The amount of the amine compound added to the plating solution having the first sulfuric acid concentration is less than the amount of the amine compound added to the plating solution having the second sulfuric acid concentration. The method described.
JP2004216092A 2004-07-23 2004-07-23 Method for forming a copper wiring layer Expired - Fee Related JP4351595B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004216092A JP4351595B2 (en) 2004-07-23 2004-07-23 Method for forming a copper wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004216092A JP4351595B2 (en) 2004-07-23 2004-07-23 Method for forming a copper wiring layer

Publications (2)

Publication Number Publication Date
JP2006041036A JP2006041036A (en) 2006-02-09
JP4351595B2 true JP4351595B2 (en) 2009-10-28

Family

ID=35905738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216092A Expired - Fee Related JP4351595B2 (en) 2004-07-23 2004-07-23 Method for forming a copper wiring layer

Country Status (1)

Country Link
JP (1) JP4351595B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264547A1 (en) * 2007-07-09 2010-10-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing
JP5691253B2 (en) * 2010-06-10 2015-04-01 富士通株式会社 Wiring structure forming method and wiring structure
JP5857615B2 (en) 2011-10-17 2016-02-10 富士通株式会社 Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006041036A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
US10546743B2 (en) Advanced interconnect with air gap
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US6943112B2 (en) Defect-free thin and planar film processing
US20060252254A1 (en) Filling deep and wide openings with defect-free conductor
US8080147B2 (en) Electrolytic plating method and semiconductor device manufacturing method
JP2005520044A (en) Flat metal electrical treatment
KR20130127013A (en) A metallization system of a semiconductor device comprising extra-tapered transition vias
CN102364673A (en) Method for forming copper interconnection structure
JP6474410B2 (en) Copper electrodeposition bath containing electrochemically inert cations
TWI696725B (en) Method for electrochemically depositing metal on a reactive metal film (1)
US7268075B2 (en) Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (&lt;100nm)
JP4351595B2 (en) Method for forming a copper wiring layer
TWI681085B (en) Method for electrochemically depositing metal on a reactive metal film (2)
US7329952B2 (en) Method of fabricating a semiconductor device
JP4536809B2 (en) Copper plated high aspect ratio vias and methods of manufacturing the same
JP5484691B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100710192B1 (en) Method for forming line in semiconductor device
JP4300179B2 (en) Manufacturing method of semiconductor device
JP2003003290A (en) Copper electroplating liquid composition for forming wiring of integrated circuit
JP2006165115A (en) Semiconductor device
KR100788352B1 (en) Method for Forming Copper Line of Semiconductor
US20050236181A1 (en) Novel ECP method for preventing the formation of voids and contamination in vias
CN114496924B (en) Method for forming semiconductor device
JP5239156B2 (en) Wiring forming method and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees