JP5844101B2 - 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 - Google Patents
発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 Download PDFInfo
- Publication number
- JP5844101B2 JP5844101B2 JP2011202126A JP2011202126A JP5844101B2 JP 5844101 B2 JP5844101 B2 JP 5844101B2 JP 2011202126 A JP2011202126 A JP 2011202126A JP 2011202126 A JP2011202126 A JP 2011202126A JP 5844101 B2 JP5844101 B2 JP 5844101B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- layer
- wiring pattern
- plating
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
以下、第1実施形態を図1〜図10に従って説明する。
(配線基板の構造)
図1(b)に示すように、発光装置に適用される配線基板1は、基板10と、基板10上に形成された配線パターン20と、配線パターン20上に形成されためっき層30と、めっき層30の一部を覆う絶縁層40とを有している。
図1(b)に示すように、めっき層30は、配線パターン20の表面20A(粗化面)を覆うように形成されている。めっき層30は、配線パターン20の表面20Aに沿って形成されており、その表面30Aが粗面化されている。この粗面化されためっき層30の表面30Aの粗度は、例えば表面粗さRa値で50〜500nmとなるように設定されている。
次に、発光装置2の構造について説明する。
図3(b)に示すように、発光装置2は、上記配線基板1と、その配線基板1に実装された複数(図3(a)では16個)の発光素子70と、発光素子70等を封止する封止樹脂75とを有している。
配線パターン20の表面20A全面を覆うようにめっき層30を形成し、そのめっき層30の最外層(最表層)に、安定性の高いAu又はAu合金からなる第3めっき層33を形成するようにした。これにより、めっき層30の表面30A、第2めっき層32、第1めっき層31及び配線パターン20の酸化及び変色を好適に抑制することができる。
次に、上記配線基板1の製造方法について図4〜図8に従って説明する。なお、図4(a)、(b)は、図1のA−A線位置における配線基板の製造過程の状態を示した概略断面図であり、図4(c)は、図5に示す配線基板のC−C概略断面図である。また、図6及び図7は、図1のA−A線位置における配線基板の製造過程の状態を示した概略断面図である。
図9(a)に示す工程では、上記配線基板1の各実装領域CA内に形成された配線パターン20(めっき層30)上に接着剤71を介して発光素子70を搭載する。その後、発光素子70の電極とめっき層30とをボンディングワイヤ72により接続し、発光素子70と配線パターン20とを電気的に接続する。具体的には、発光素子70の一方の電極を実装領域CA内の一方のめっき層30とボンディングワイヤ72により電気的に接続するとともに、発光素子70の他方の電極を実装領域CA内の他方のめっき層30とボンディングワイヤ72により電気的に接続する。
(めっき層の密着性評価)
次に、めっき層30の表面30Aの表面粗さと、そのめっき層30に対する絶縁層40の密着性との関係について評価した結果を図10に従って説明する。
全てのサンプルについて、カッターを用いて絶縁層に1mm間隔で格子状の切り込みを入れ100個のマスの目を作成した。その後、粘着テープを絶縁層のマス目上に貼り付け、粘着テープを勢いよく剥がした。このときに剥離せずに残ったマスの数をカウントした。そして、この剥離せずに残ったマスの数からめっき層に対する絶縁層の密着性を評価した。その結果を図10に示す。ここで、100個のマスのうち10個以上のマスが残っていれば、配線基板の絶縁層として実用上支障のない密着性を有すると言える。その一方で、100個のうち75個程度のマスが残っていれば、配線基板の絶縁層として十分な密着性を有すると言える。換言すると、これ以上密着性を向上させても粗化処理の手間や処理時間を考えると実用的ではない。
(1)配線パターン20の表面20A全面を覆うようにめっき層30を形成し、そのめっき層30の最外層(最表層)に、安定性の高いAu又はAu合金からなる第3めっき層33を形成するようにした。これにより、めっき層30の表面30A、第2めっき層32、第1めっき層31及び配線パターン20の酸化及び変色を好適に抑制することができる。したがって、発光装置2の使用時に発生する熱によるめっき層30及び配線パターン20の酸化及び変色を抑制することができ、配線抵抗の上昇を抑制することができる。この結果、発光素子70の発光効率が低下することを好適に抑制することができる。
・図11に示されるように、第2給電ライン22を除去するために形成した溝部60を、絶縁層40、めっき層30、第2給電ライン22(配線パターン20)及び基板10を厚さ方向に貫通するように形成してもよい。すなわち、少なくとも第2給電ライン22が除去されるように、絶縁層40、めっき層30及び第2給電ライン22を厚さ方向に貫通するように溝部が形成されていればよい。
以下、第2実施形態を図13〜図15に従って説明する。この実施形態の配線基板3は、配線パターン及びめっき層の構造、及び基板10の第2主面R2に金属層80が形成された点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図12に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
次に、上記配線基板3の製造方法について説明する。
まず、配線基板3を製造するためには、図14(a)に示すように、基板10Aの片面に銅箔25Bが被着された片面銅張り基板を金属層80Aに接着した構造体を用意する。ここで、基板10Aは、最終的に切断位置B1で切断されることにより図13に示した基板10となるものである。また、金属層80Aは、最終的に切断位置B1で切断されることにより図13に示した金属層80となるものである。
塩化ニッケル 75g/L
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
ホウ酸 30g/L
pH: 約4.5〜5.5
浴温: 常温(約25℃)
処理時間: 約1〜30分間
陰極電流密度: 約1〜3A/dm2
このように、予め使用するめっき液の組成や電流密度等を適切に調整することにより、第1めっき層36の表面36Aが粗面化され、その粗化面36Aの粗度を所望の表面粗度に設定させることができる。なお、上述しためっき液の組成やめっき条件は一例であり、第1めっき層36の粗化面36Aが所望の粗度になるように調整されるのであれば、その組成や条件は特に限定されない。
ジニトロテトラアンミンパラジウム 10g/L
クエン酸アンモニウム 150g/L
応力緩和剤
結晶調整剤
pH: 約7.5〜8.5
浴温: 約50℃
処理時間: 約2〜10秒間
陰極電流密度 約1〜3A/dm2
続いて、第2めっき層37上にAuめっきを施して厚さ0.001〜0.5μm(好適には0.001〜0.01μm)のAu層(第3めっき層38)を形成する。このとき、第3めっき層38は、第2めっき層37の表面37Aに沿った形状に形成されるため、第2めっき層37と同様に、第3めっき層38の表面38Aも粗面化される。したがって、第3めっき層38の表面38Aの粗度は、第1めっき層36の粗化面36Aと同様に、表面粗さRa値で50〜500nmとなる。以下に、Auから構成される第3めっき層38を形成する際のめっき浴の組成及びめっき条件の一例を説明する。
シアン化金カリウム 10g/L
クエン酸カリウム 100g/L
置換抑制剤
光沢剤
pH: 約5.5〜6.5
浴温: 約50℃
処理時間: 約2〜20秒間
陰極電流密度: 約0.5〜1A/dm2
次いで、図15(a)に示す工程では、基板10A上及びめっき層35上に、実装領域CA及び電極端子50に対応する開口部40X,40Yを有する絶縁層40を形成する。このとき、めっき層35の最表層の第3めっき層38の表面38Aが粗面化されているため、その第3めっき層38と絶縁層40との間で良好な密着性を得ることができる。
(7)基板10の第2主面R2に金属層80を形成するようにした。この金属層80によって発光素子70から発生する熱を効率良く放熱することにより、発光素子70の発光効率の低下を好適に抑制することができる。
・図16に示されるように、第2給電ライン22を除去するために形成した溝部61の代わりに、絶縁層40、めっき層35、第2給電ライン22(配線パターン25)、基板10及び金属層80を厚さ方向に貫通する溝部61Aを形成するようにしてもよい。
・上記第2実施形態における金属層80を省略してもよい。
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、基板10上に形成された配線パターン20,25を覆うように形成されためっき層30,35上に発光素子70をワイヤボンディング実装するようにした。これに限らず、例えば図18(a)、(b)に示すように、上記めっき層30,35上に発光素子90をフリップチップ実装するようにしてもよい。この場合、発光素子90は、実装領域CAに形成された開口部20X,25Xを跨るように、その開口部20X,25Xの両側に形成されためっき層30,35上に実装される。具体的には、発光素子90の回路形成面(図18では下面)に形成された一方のバンプ91が実装領域CA内の一方のめっき層30,35にフリップチップ接続され、他方のバンプ91が実装領域CA内の他方のめっき層30,35にフリップチップ接続される。
・上記各実施形態では、基板10A上に1つの配線基板1,3を作製する例を示したが、基板10A上に複数の配線基板1,3となる部材を作製し、それを個片化して複数の配線基板1,3を得るような工程に変更してもよい。
2 発光装置
10 基板
20,24,25 配線パターン
21,22 給電ライン
23,26 配線層
30,35 めっき層
31,36 第1めっき層
32,37 第2めっき層
33,38 第3めっき層(最外めっき層)
40 絶縁層
60,61,61A 溝部
70,90 発光素子
75 封止樹脂
80 金属層
Claims (9)
- 基板と、
前記基板の第1主面上に形成された配線パターンと、
前記配線パターンの表面を覆うように形成され、最外層に貴金属又は貴金属合金からなる最外めっき層を有するめっき層と、
前記めっき層の表面を被覆し、前記第1主面上に形成された絶縁層と、を有し、
前記絶縁層には、前記めっき層の一部を発光素子の実装領域として露出する開口部が形成され、
前記配線パターンの表面が粗面化され、該粗面化された配線パターンの表面に沿って前記めっき層が設けられることにより前記めっき層の表面が粗面化され、
前記めっき層の粗面化された表面は、前記配線パターンの粗面化された表面に倣った構造を有し、
前記めっき層の粗面化された表面の一部が前記絶縁層によって被覆されていることを特徴とする発光装置用の配線基板。 - 前記絶縁層及び前記めっき層及び前記配線パターンを貫通し、各前記配線パターンを電気的に分離する溝部を有し、
前記溝部に露出された前記めっき層及び前記配線パターンの側面は、前記溝部に露出された前記絶縁層の側面から前記基板の内部に後退していることを特徴とする請求項1に記載の発光装置用の配線基板。 - 前記めっき層の表面の粗度が、表面粗さRa値で50〜500nmであることを特徴とする請求項1又は2に記載の発光装置用の配線基板。
- 前記めっき層は、前記配線パターンの表面に形成されたNi又はNi合金からなる第1めっき層と、Pd又はPd合金からなる第2めっき層と、前記最外めっき層とが順に積層されて形成されることを特徴とする請求項1〜3のいずれか1つに記載の発光装置用の配線基板。
- 前記基板の前記第1主面とは反対側の第2主面には金属層が形成されていることを特徴とする請求項1〜4のいずれか1つに記載の発光装置用の配線基板。
- 基板と、
前記基板の第1主面上に形成された配線パターンと、
前記配線パターンの表面を覆うように形成され、最外層に貴金属又は貴金属合金からなる最外めっき層を有するめっき層と、
前記めっき層の表面を被覆し、前記第1主面上に形成されるとともに、前記めっき層の一部を露出する開口部が形成された絶縁層と、
前記開口部から露出されためっき層上に実装された発光素子と、
前記発光素子を封止するように形成された封止樹脂と、を有し、
前記配線パターンの表面が粗面化され、該粗面化された配線パターンの表面に沿って前記めっき層が設けられることにより前記めっき層の表面が粗面化され、
前記めっき層の粗面化された表面は、前記配線パターンの粗面化された表面に倣った構造を有し、
前記めっき層の粗面化された表面の一部が前記絶縁層によって被覆されていることを特徴とする発光装置。 - 基板の第1主面上に、配線パターン及び前記配線パターンと接続する電解めっき用の給電ラインを含む配線層を形成する工程と、
前記配線パターンの表面を粗面化する工程と、
前記配線層を給電層とする電解めっき法により、前記配線パターンの粗面化された表面に沿って形成され、表面が粗面化されためっき層を形成する工程と、
前記めっき層の粗面化された表面を被覆する絶縁層を前記第1主面上に形成する工程と、
前記絶縁層に、前記めっき層の一部を発光素子の実装領域として露出する開口部を形成する工程と、
を有し、
前記めっき層は、最外層に貴金属又は貴金属合金からなる最外めっき層を有し、
前記めっき層の粗面化された表面は、前記配線パターンの粗面化された表面に倣った構造に形成されることを特徴とする発光装置用配線基板の製造方法。 - 前記絶縁層、前記めっき層及び前記給電ラインを貫通する溝部を形成する工程を有することを特徴とする請求項7に記載の発光装置用配線基板の製造方法。
- 前記溝部の側面となる前記めっき層及び前記配線パターンの一部を除去する工程を有することを特徴とする請求項8に記載の発光装置用配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202126A JP5844101B2 (ja) | 2011-09-15 | 2011-09-15 | 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202126A JP5844101B2 (ja) | 2011-09-15 | 2011-09-15 | 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013065621A JP2013065621A (ja) | 2013-04-11 |
JP2013065621A5 JP2013065621A5 (ja) | 2014-09-11 |
JP5844101B2 true JP5844101B2 (ja) | 2016-01-13 |
Family
ID=48188892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011202126A Active JP5844101B2 (ja) | 2011-09-15 | 2011-09-15 | 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5844101B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6266907B2 (ja) * | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
KR102148845B1 (ko) * | 2013-12-12 | 2020-08-27 | 엘지이노텍 주식회사 | 인쇄회로기판 |
KR20150074421A (ko) * | 2013-12-24 | 2015-07-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 발광 장치 |
JP6316731B2 (ja) | 2014-01-14 | 2018-04-25 | 新光電気工業株式会社 | 配線基板及びその製造方法、並びに半導体パッケージ |
CN106463595B (zh) * | 2014-05-09 | 2019-07-26 | 京瓷株式会社 | 发光元件搭载用基板以及发光装置 |
JP2016051797A (ja) * | 2014-08-29 | 2016-04-11 | 大日本印刷株式会社 | 積層体、積層体を用いた配線基板の製造方法、配線基板、および配線基板を備える実装基板の製造方法 |
JP6555907B2 (ja) * | 2015-03-16 | 2019-08-07 | アルパッド株式会社 | 半導体発光装置 |
EP3400762A4 (en) * | 2016-01-08 | 2019-08-14 | Lilotree, L.L.C. | PCB SURFACE COATING, METHOD OF USE AND ARRANGEMENTS OBTAINED THEREFROM |
JP6924642B2 (ja) * | 2017-07-19 | 2021-08-25 | スタンレー電気株式会社 | 半導体発光素子アレイ、及び、半導体発光装置 |
JP2021092629A (ja) * | 2019-12-09 | 2021-06-17 | フコクインダストリー株式会社 | 表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559795A (en) * | 1978-10-30 | 1980-05-06 | Nippon Electric Co | Printed circuit board and method of manufacturing same |
SG102588A1 (en) * | 2000-08-03 | 2004-03-26 | Inst Materials Research & Eng | A process for modifying chip assembly substrates |
JP2004055624A (ja) * | 2002-07-16 | 2004-02-19 | Murata Mfg Co Ltd | 基板の製造方法 |
JP4674120B2 (ja) * | 2005-06-06 | 2011-04-20 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP2010182865A (ja) * | 2009-02-05 | 2010-08-19 | Nitto Denko Corp | 配線回路基板の製造方法 |
TWI501432B (zh) * | 2009-07-17 | 2015-09-21 | Denki Kagaku Kogyo Kk | Led晶片接合體、led封裝、及led封裝之製造方法 |
-
2011
- 2011-09-15 JP JP2011202126A patent/JP5844101B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013065621A (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5844101B2 (ja) | 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法 | |
KR101124102B1 (ko) | 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지 | |
JP5985846B2 (ja) | 発光素子搭載用基板及びledパッケージ | |
CN103227275B (zh) | 布线基板、发光器件以及制造布线基板的方法 | |
KR100735310B1 (ko) | 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법 | |
TWI407585B (zh) | 發光模組及其製造方法 | |
JP5801685B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP2010114387A (ja) | 発光装置及びその製造方法、並びに、発光モジュール | |
JP2013153069A (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP5998621B2 (ja) | Led用リードフレーム及び当該led用リードフレームを用いた半導体装置 | |
JP2009044087A (ja) | 発光装置 | |
JP5693194B2 (ja) | 発光ダイオード | |
KR20110048338A (ko) | 광학소자용 패키지 기판 및 그 제조방법 | |
JP2013149947A (ja) | 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法 | |
TWI397358B (zh) | 打線基板及其製作方法 | |
JP6280710B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP5812845B2 (ja) | 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法 | |
JP4841627B2 (ja) | 電子部品及びその製造方法 | |
CN102790140B (zh) | 封装结构及其制作方法 | |
JP2012124248A (ja) | Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ | |
JP2008053290A (ja) | 光半導体装置およびその製造方法 | |
JP2012109352A (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
JP2014082408A (ja) | Led発光素子用リードフレームおよび、その製造方法ならびに、それを用いたledパッケージ | |
JP2009081194A (ja) | 発光モジュールおよびその製造方法 | |
JP2014192211A (ja) | Led発光素子用リードフレーム及びその製造方法とledパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5844101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |