TW201309117A - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TW201309117A
TW201309117A TW101115328A TW101115328A TW201309117A TW 201309117 A TW201309117 A TW 201309117A TW 101115328 A TW101115328 A TW 101115328A TW 101115328 A TW101115328 A TW 101115328A TW 201309117 A TW201309117 A TW 201309117A
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
printed circuit
layers
insulating
Prior art date
Application number
TW101115328A
Other languages
English (en)
Other versions
TWI479959B (zh
Inventor
Chung-Sik Park
Duk-Nam Kim
Jae-Hyun Ahn
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201309117A publication Critical patent/TW201309117A/zh
Application granted granted Critical
Publication of TWI479959B publication Critical patent/TWI479959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明揭露印刷電路板及其及製造方法。印刷電路板包括第一絕緣層、第二絕緣層在第一絕緣層上、以及形成至少導孔穿過第一和第二絕緣層且具有層狀結構。導孔包括形成第一介層穿過第一絕緣層、形成第二介層在第一介層上並貫穿第二絕緣層、以及黏合層在第一和第二介層之間。第一介層具有一區段不同於第二介層的區段。銅層和絕緣層之間的黏著性得到改善。藉由蝕刻製程，而非雷射製程或拋光製程，以形成用於彼此連接介層電路的導孔介於複數個絕緣層之間，因此改善製程能力且降低製造成本。

Description

印刷電路板及其製造方法
本發明係主張關於2011年05月03日申請之韓國專利案號10--2011-0042157之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種印刷電路板及其製造方法。
電路板係指有電路圖案的電性絕緣基板，且被用來裝置電子元件在其上。
在這些電路板中，近來提出一種薄型多層的電路板。為製造該薄型多層的電路板，已提出各種嘗試形成一種薄型支撐基板以在中介中心層(intermediate central layer)製程時支撐該中介中心層的彎曲強度。
圖1為根據習知技術之印刷電路板10之剖視圖。
根據習知技術的印刷電路板10包括多層式電路圖案4和5形成於複數個多層式絕緣層1之間，且形成在其中具有導孔2和3以用於將電路圖案4和5彼此連接。
在此例中，該些導孔2、3在進行機械鑽孔製程後以導電漿料填充，或在雷射鑽孔法進行打孔製程後以電鍍製程形成。
在此例中，由於該導孔2的大尺寸而無法使用電鍍法，因而使用該導電漿料形成該導孔2的方法。然而，由導電漿料形成的導孔2呈現極大電阻，因此干擾傳輸訊號。因此降低可靠性。
同時，在藉由雷射鑽孔法形成導孔3的例子中，考慮到每一絕緣層1而需要鑽孔製程，因此造成經濟問題。
本發明實施例提供一種印刷電路板具有新式結構，及其製造方法。
本發明實施例提供一種印刷電路板及其製造方法，以一簡單製程形成導孔於印刷電路板中。
根據本發明實施例，提供一種印刷電路板包括一第一絕緣層、一第二絕緣層在該第一絕緣層上、以及形成至少一導孔穿過該第一和該第二絕緣層且具有一層狀結構。該導孔包括形成一第一介層(via layer)穿過該第一絕緣層、形成一第二介層在該第一介層上並貫穿該第二絕緣層、以及一黏合層在該第一和該第二介層之間。該第一介層具有一區段不同於該第二介層的區段。
根據本發明實施例，提供一種印刷電路板製造方法。該方法包括形成一導孔凹槽在複數個主體金屬層(bulk metallic layer)的每一層之導孔區，以形成一介層、填充一第一絕緣層在一主體金屬層的該導孔凹槽、形成一黏合層在一主體金屬層的複數個導孔凹槽、排列另一主體金屬層的該介層在該黏合層上且將該些主體金屬層彼此接合，同時填充一第二絕緣層至該導孔凹槽，且蝕刻該些主體金屬層以露出該第一和第二絕緣層。
如上所述，根據本發明，該銅層和該絕緣層之間的黏著性得到改善，且使用整塊銅，因此改善熱輻射性。
此外，藉由蝕刻製程，而非雷射製程或拋光製程，而形成用於彼此連接中間層電路的該些導孔於複數個絕緣層之間，因此改善製程能力且降低製造成本。
以下將參閱附圖詳述實施例，使熟習此項技術者易於進行該些實施例。然而，該些實施例可有各式修改。
然而，本發明可以各式修改實現，且不受限於該些實施例。
在以下的敘述中，當一預定部份「包括」一預定元件時，該預定部份並未排除其他元件，若有特定相對描述時可更包括其他元件。
圖中所示每一層的厚度與尺寸可能誇大，以求方便或清晰。此外，元件的尺寸並未完全反映實際大小。所有圖型中相同的元件將指定相同的元件符號。
在本發明實施例的描述中，應被理解，當提及一層(或膜)、一區域、一板片是在另一層(或膜)、另一區域、或另一板片「上」或「下」時，其可直接或非直接在另一層(或膜)、區域、板片上，或可出現一或以上的中間層。說明中每層的位置將依附圖進行說明。
本發明提供一種印刷電路板，其形成一導孔時並未使用雷射鑽孔法。
以下將參閱附圖2至16敘述根據本發明實施例的熱輻射電路基板。
圖2為根據本發明實施例的印刷電路板以及一元件晶片封裝件100使用該印刷電路板之剖視圖。
參閱圖2，根據本發明元件晶片封裝件100包括該印刷電路板及一元件晶片200裝置在該印刷電路板上。
該印刷電路板包括複數個絕緣層120、150、176、和186、形成複數個導孔穿過該些絕緣層120、150、176、186、以及一覆蓋膜195以覆蓋該些導孔。
該些絕緣層120、150、176、和186包括該第一絕緣層120、該第二絕緣層150形成在該第一絕緣層120上、以及第三和第四絕緣層176和186分別形成在第二絕緣層150上和第一絕緣層120下方。
第一至第四絕緣層120、150、176、和186可包括環氧絕緣樹脂呈現低傳熱性(約0.2W/mK至0.4W/mk)。或者，該第一至第四絕緣層120、150、176、和186可包括聚亞胺樹脂(poly imide resin)呈現高傳熱性。此外，該第一至第四絕緣層120、150、176、和186可包括相同材料。或者，第一至第四絕緣層120、150、176、和186可包括不同於彼此的材料。
此外，第一至第四絕緣層120、150、176、和186可藉由以一預定材料填充相鄰導孔而形成，且根據該些導孔的形狀可有不同的剖面形狀。
該些導孔彼此間隔，且可包括從該印刷電路板頂部表面穿越至該印刷電路板底表面而形成的貫穿孔(through via)。
每一個導孔具有包括複數層的一層狀結構。
每一個導孔包括一第一介層110由穿越該第一絕緣層120而形成、形成一第二介層140穿過第二絕緣層150並與第一介層110對齊、以及藉由分別穿越第三和第四絕緣層176、186而分別形成第三和第四介層170、180在第一介層110上及第二介層140下方。
在此例中，雖然本發明敘述該印刷電路板受限於具有四絕緣層120、150、176、和186的一多層結構，該些導孔形成為一四層結構，該些導孔可設計為與該些絕緣層120、150、176、和186相同的數量。此外，該些導孔具有多層的層狀結構，其數量少於該些絕緣層120、150、176、和186的數量，因此可呈現該填充的導孔之形狀而非該貫穿孔的形狀。
以下將敘述該導孔具有一四層結構。
第一介層110形成在該印刷電路板的中央區域，且具有一區段形狀朝其下方部份逐漸擴大。
第二介層140從第一介層110的頂部表面延伸，且具有一區段形狀朝其上方部份逐漸擴大。
第三介層170可形成在第二介層140上，且可具有與第二介層140相同的形狀。第四介層180可形成在第一介層110下方，且可具有與第一介層110相同的形狀。
換言之，該複數層的結構大約在中央區域可具有一對稱結構。
該第一至第四介層110、140、170、180可包括相同材料。較佳地，該第一至第四介層110、140、170、180可包括銅，其為具有優良熱輻射性的傳導材料。
同時，可形成複數個黏合層131、161、191於該些介層之間。
該些黏合層131、161、191包括第一黏合層131形成在第一介層110和第二介層140之間、第二黏合層161分別形成在第二和第三介層140、170之間及在第一和第四介層110、180之間、以及第三黏合層191形成在第三介層170的表面，此為通過該印刷電路板的頂部表面露出，以及形成在第四介層180的表面，此為通過該印刷電路板的底部表面露出。
該些黏合層131、161、191可包括相同材料，且用於將不同製程形成的複數個介層彼此接合。該些黏合層131、161、191可包括與該些介層相同的材料。
換言之，該些黏合層131、161、191可包括含銅的合金。
在印刷電路板頂部表面及底部表面提供覆蓋膜195，部份導孔從覆蓋膜195露出以形成墊片198、199。
該些墊片198、199可包括含有如銀、金、鎳、或鈀等金屬的合金，且可包括內引線198形成在一具有晶片形成在其上的表面，以及外引線199形成在與具有晶片形成在其上的表面相對的一後方表面。
焊錫膏220塗層在該導孔露出的頂部表面，且該元件晶片200裝置在該焊錫膏220上。
該元件晶片200可包括一半導體晶片、一發光二極體晶片、以及其他驅動晶片。此外，該元件晶片200藉由導線210而電性連接至內引線198。
元件晶片200由樹脂230模製成形，因此可保護元件晶片200免於外力破壞。
以下參閱圖3至圖16將敘述圖2印刷電路板的製造方法。
首先，如圖3所示，提供第一主體金屬板111。
第一主體金屬板111可包括一銅片具有厚度大於每一介層的厚度。
接著，在除了形成該些導孔的區域外，藉由蝕刻一空間介於該些導孔之間而形成第一絕緣凹槽115，如圖4所示。
在該銅片111形成一抗蝕圖案後，可藉由進行濕蝕刻法而形成該絕緣凹槽115，且可具有一彎曲部份。
因此，構成該第一介層110的一突起物形成於第一絕緣凹槽115之間。
接著，如圖6所示，在第一絕緣層120對應第一介層110形成一導孔後，將第一絕緣層120與第一金屬板111壓緊，第一絕緣層120因此填入第一金屬板111的第一絕緣凹槽115。
接著，如圖7所示，第一金屬層130形成在第一介層110及第一絕緣層120上。
第一金屬層130可藉由氣溶膠沉積法(aerosol deposition scheme)將銅沉積而形成。換言之，混合銅和氣體為氣霧化並以 噴嘴噴佈在第一介層110及第一絕緣層120上，因此形成第一金屬層130。
當進行該氣溶膠沉積以形成金屬層130時，在室溫而非高溫下完成沉積。
接著，如圖8所示，蝕刻第一金屬層130，第一介層110的上部部份除外，藉此形成圖2之第一黏合層131。
在此例中，在形成抗蝕圖案後可藉由濕蝕刻製程蝕刻該第一金屬層130。在此例中，該第一黏合層131具有一表面延伸至該第一絕緣層120的上部部份，因此該第一黏合層131具有一表面寬於該第一介層110的頂部表面。
接著，如圖9所示，在藉由重複圖2至圖4的製程而形成一第二絕緣凹槽145於第二金屬板141之後，以第二絕緣凹槽145面向第一絕緣層115的方式排列該第二金屬板141。接著，提供第二絕緣層150對應第二絕緣凹槽145，並加熱和加壓至該第一和第二金屬板111、141，藉此完成圖10的形狀。
之後，如圖11所示，蝕刻第一和第二金屬板111、141兩者的表面，直至第一和第二絕緣層120、150露出，藉此形成圖2的第一和第二介層110、140。
接著，如圖12所示，第二金屬層160形成在第一和第二介層110、140，以及露出的第一和第二絕緣層120、150。
每一第二金屬層160可使用一銅層透過如圖7所示的氣溶膠沉積法而形成，且蝕刻部份第二金屬層160以形成第二黏合層161在第一和第二介層110、140上，如圖13所示。
由於第一和第二介層110、140的形狀，第二黏合層161具有一區域寬於第一黏合層131的區域。
之後，藉由重複圖3至圖13的製程而形成圖14的多層結構。
在圖14的多層結構中，第三介層170形成在第二介層140上、第四介層180形成在第一介層110下方、以及第三黏合層191形成在第一和第四介層110、180之露出的表面上。
第三黏合層191可具有與第二黏合層161相同的形狀，且具有一些區域延伸至第三及第四絕緣層176、186的上部部份。
之後，露出形成內引線198、外引線199、及元件晶片200的區域，以及形成覆蓋膜195。
覆蓋膜195可包括抗焊劑或一乾膜。
接著，藉由電鍍覆蓋膜195露出的表面而形成內引線198及外引線199。內引線198及外引線199可包括含有如銀、金、鎳、或鈀等金屬的合金，且可受電鍍，因此內引線198及外引線199可具有多層結構。
如圖16所示，如果形成內引線198和外引線199的該些墊片，該印刷電路板則完成。
如圖17所示，焊錫膏220塗佈在圖16之印刷電路板之元件晶片200的裝置區後，裝置元件晶片200，且該元件晶片200透過導線210而與內引線198電性連接，藉此完成元件晶片200的元件晶片封裝件100。
如上所述，當形成一多層結構導孔在一具有多層絕緣層的印刷電路板，該導孔透過蝕刻製程而形成，因此可降低成本。此外，黏合層形成於介層之間，因此可確保黏合強度及訊號特性。
雖然已描述示範本發明的實施例以供說明，在不背離本發明所申請專利的精神與範圍下，熟悉此技術者了解可有各種修改、補充及替代。
1‧‧‧絕緣層
2、3‧‧‧導孔
4、5‧‧‧電路圖案
10‧‧‧印刷電路板
100‧‧‧元件晶片封裝件
110‧‧‧第一介層
111‧‧‧第一主體金屬板
115‧‧‧第一絕緣凹槽
120‧‧‧第一絕緣層
130‧‧‧第一金屬層
131‧‧‧第一黏合層
140‧‧‧第二介層
141‧‧‧第二金屬板
145‧‧‧第二絕緣凹槽
150‧‧‧第二絕緣層
160‧‧‧第二金屬層
161‧‧‧第二黏合層
170‧‧‧第三介層
176‧‧‧第三絕緣層
175、185‧‧‧絕緣凹槽
180‧‧‧第四介層
186‧‧‧第四絕緣層
191‧‧‧第三黏合層
195‧‧‧覆蓋膜
198‧‧‧內引線
199‧‧‧外引線
200‧‧‧元件晶片
210‧‧‧導線
220‧‧‧焊錫膏
230‧‧‧樹脂
圖1為根據習知技術的印刷電路板之剖視圖；圖2為一元件晶片封裝件使用根據本發明實施例的印刷電路板之剖視圖；圖3至圖16為圖2印刷電路板的製造方法之剖視圖；以及圖17為一元件晶片封裝件使用圖2印刷電路板的剖視圖。
100‧‧‧元件晶片封裝件
110‧‧‧第一介層
115‧‧‧第一絕緣凹槽
120‧‧‧第一絕緣層
131‧‧‧第一黏合層
140‧‧‧第二介層
145‧‧‧第二絕緣凹槽
150‧‧‧第二絕緣層
161‧‧‧第二黏合層
170‧‧‧第三介層
180‧‧‧第四介層
175、185‧‧‧絕緣凹槽
176‧‧‧第三絕緣層
186‧‧‧第四絕緣層
191‧‧‧第三黏合層
195‧‧‧覆蓋膜
198‧‧‧內引線
199‧‧‧外引線
200‧‧‧元件晶片
210‧‧‧導線
220‧‧‧焊錫膏
230‧‧‧樹脂

Claims (15)

  1. 一種印刷電路板包括：一第一絕緣層；一第二絕緣層在該第一絕緣層上；以及至少形成一導孔穿過該第一和該第二絕緣層且具有一層狀結構，其中該導孔包括：一第一介層形成穿過該第一絕緣層；一第二介層形成在該第一介層並穿過該第二絕緣層；以及一黏合層介於該第一和該第二介層之間，以及在其中該第一介層具有一區段不同於該第二介層的區段。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該第一介層的該區段與該第二介層的該區段相對稱於該黏合層。
  3. 如申請專利範圍第2項所述之印刷電路板，其中該第一和該第二介層的該些區段被擴大，若該第一和該第二介層遠離該黏合層。
  4. 如申請專利範圍第3項所述之印刷電路板，其中該第一和該第二介層的側邊凹成凹狀。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該第一介層包括一材料與該第二介層的材料相同。
  6. 如申請專利範圍第1項所述之印刷電路板，其中該黏合層包括一材料與該第一介層的材料相同。
  7. 如申請專利範圍第1項所述之印刷電路板，其中該黏合層與該第一和該第二介層包括一含銅的合金。
  8. 如申請專利範圍第1項所述之印刷電路板，其中該黏合層透過氣溶膠沉積法而形成。
  9. 如申請專利範圍第1項所述之印刷電路板，更包括第三和第四介層分別延伸至該第一介層的上部部份及該第二介層的下方部份。
  10. 如申請專利範圍第9項所述之印刷電路板，更包括一額外黏合層於該第一至該第四介層之中。
  11. 如申請專利範圍第1項所述之印刷電路板，其中該黏合層包括一區域延伸至該第一和該第二絕緣層。
  12. 一種印刷電路板的製造方法，該方法包括：形成一導孔凹槽在複數個主體金屬層的每一層之導孔區，以形成一介層；填充一第一絕緣層在一主體金屬層的該導孔凹槽；形成一黏合層在一主體金屬層的複數個導孔凹槽；排列另一主體金屬層的該介層在該黏合層上且將該些主體金屬層彼此接合，同時填充一第二絕緣層至該導孔凹槽；以及蝕刻該些主體金屬層以露出該第一和第二絕緣層。
  13. 如申請專利範圍第12項所述之製造方法，其中，在該導孔凹槽的形成中，濕蝕刻除了該導孔區域外的一區域。
  14. 如申請專利範圍第12項所述之製造方法，其中該黏合層的形成包括：藉由氣溶膠沉積法沉積金屬在該主體金屬層的整個表面；以及藉由濕蝕刻該沉積的金屬而形成該黏合層。
  15. 如申請專利範圍第14項所述之製造方法，其中該黏合層的一部份延伸至該第一和該第二絕緣層。
TW101115328A 2011-05-03 2012-04-30 印刷電路板及其製造方法 TWI479959B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042157A KR20120124319A (ko) 2011-05-03 2011-05-03 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201309117A true TW201309117A (zh) 2013-02-16
TWI479959B TWI479959B (zh) 2015-04-01

Family

ID=47108111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115328A TWI479959B (zh) 2011-05-03 2012-04-30 印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US20140060908A1 (zh)
EP (1) EP2705736B1 (zh)
KR (1) KR20120124319A (zh)
CN (1) CN103650652A (zh)
TW (1) TWI479959B (zh)
WO (1) WO2012150777A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377187B (zh) * 2013-08-16 2017-06-23 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
KR102320158B1 (ko) * 2020-04-29 2021-11-01 엘지이노텍 주식회사 회로기판
KR20220098997A (ko) * 2021-01-05 2022-07-12 삼성전기주식회사 인쇄회로기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
JP3946114B2 (ja) * 2002-09-13 2007-07-18 日本メクトロン株式会社 多層回路配線基板の製造方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US8826531B1 (en) * 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US20080060838A1 (en) * 2006-09-13 2008-03-13 Phoenix Precision Technology Corporation Flip chip substrate structure and the method for manufacturing the same
JP2008135645A (ja) * 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
JP4973226B2 (ja) * 2007-02-16 2012-07-11 富士通株式会社 配線基板の製造方法
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8826530B2 (en) * 2009-03-31 2014-09-09 Ibiden Co., Ltd. Method for manufacturing substrate with metal film
KR101068466B1 (ko) * 2009-07-27 2011-09-28 한국과학기술원 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
EP2705736B1 (en) 2019-03-27
TWI479959B (zh) 2015-04-01
WO2012150777A3 (en) 2013-03-21
WO2012150777A2 (en) 2012-11-08
US20140060908A1 (en) 2014-03-06
EP2705736A4 (en) 2014-11-26
KR20120124319A (ko) 2012-11-13
CN103650652A (zh) 2014-03-19
EP2705736A2 (en) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
US9536801B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
JP5700241B2 (ja) 多層配線基板及びその製造方法
JP5265183B2 (ja) 半導体装置
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20140041907A1 (en) Core substrate and printed circuit board using the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP4900624B2 (ja) 回路装置
TWI479959B (zh) 印刷電路板及其製造方法
TW201503777A (zh) 配線基板
CN101364586A (zh) 封装基板结构及其制作方法
US20080290507A1 (en) Chip embedded printed circuit board and fabricating method thereof
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
US8829361B2 (en) Wiring board and mounting structure using the same
JP6311407B2 (ja) モジュール部品及びその製造方法
JP2014011288A (ja) 配線基板およびそれを用いた電子装置
JP4467540B2 (ja) 回路装置
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006339293A (ja) 回路モジュール
TW201446086A (zh) 封裝結構及其製作方法
TWI420996B (zh) 印刷電路板及其製造方法
JP2006147932A (ja) 多層配線基板及びその製造方法
JP4295523B2 (ja) 多層配線基板