CN105702649B - 具有整合双布线结构的线路板及其制作方法 - Google Patents

具有整合双布线结构的线路板及其制作方法 Download PDF

Info

Publication number
CN105702649B
CN105702649B CN201510562230.1A CN201510562230A CN105702649B CN 105702649 B CN105702649 B CN 105702649B CN 201510562230 A CN201510562230 A CN 201510562230A CN 105702649 B CN105702649 B CN 105702649B
Authority
CN
China
Prior art keywords
wire structures
enhancement layer
layer
wire
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510562230.1A
Other languages
English (en)
Other versions
CN105702649A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN105702649A publication Critical patent/CN105702649A/zh
Application granted granted Critical
Publication of CN105702649B publication Critical patent/CN105702649B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种具有整合双布线结构的线路板。该线路板分别于加强层的贯穿开口内及贯穿开口外设有第一及第二布线结构。加强层所具备的机械强度可用以避免线路板弯曲。位于加强层贯穿开口内的第一布线结构可提供初级扇出路由，而位于加强层贯穿开口外的第二布线结构不仅可对第一布线结构提供进一步的扇出路由，其还可以使第一布线结构与加强层机械接合。

Description

具有整合双布线结构的线路板及其制作方法
技术领域
本发明是关于一种线路板，尤指一种将双布线结构整合于加强层贯穿开口内及贯穿开口外的线路板及其制作方法。
背景技术
电子装置(如多媒体装置)的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是通过无核心层基板，以互连半导体芯片，使组合装置可更加薄型化，并可改善信号完整性。美国专利案号No.7,851,269，7,902,660，7,981,728及8,227,703即是基于此目的而揭露各种无核心层基板。然而，虽然该些线路板可降低电感(inductance)，但由于其不具有足够的扇出路由(fan-out routing)能力来满足超密脚距覆晶组体的高要求，故无法解决其他特性问题(如设计灵活度)。
为了上述理由及以下所述的其他理由，目前亟需发展一种新式线路板，以解决路由要求，同时确保于组装及操作过程中不易发生弯翘情况。
发明内容
本发明的主要目的是提供一种线路板，其将第一及第二布线结构整合一体，而展现高度的路由灵活度，同时达到优异的信号完整性。例如，可将第一布线结构建构为具有极高路由密度的初级扇出电路，而第二布线结构则建构成具有粗宽度/间距的进一步扇出路由，以用于下一层级的板组装。整合为一体的两布线结构可使线路板具有最短的可能互连长度，而降低电感并改善组件的电性效能。
本发明的另一目的是提供一种线路板，其可使用加强层以提供机械支撑力予第一布线结构，且加强层也可以作为供第二布线结构形成于上的平台，以避免线路板发生弯翘状况，因而改善线路板的机械可靠度。
本发明的再一目的是提供一种线路板，其具有位于加强层贯穿开口内的第一布线结构，以及位于加强层贯穿开口外的第二布线结构，因而改善线路板的生产合格率。
依据上述及其他目的，本发明提出一种线路板，其包括一加强层、一第一布线结构及一第二布线结构。在一优选具体实施例中，加强层具有一贯穿开口，且可对整合成一体的双布线结构提供高模数抗弯平台；第一布线结构位于加强层的贯穿开口内，且对后续组装其上的半导体元件提供初级的扇出路由，借此，可在进行后续形成第二布线结构前，将该半导体元件的垫尺寸及间距放大；第二布线结构则侧向延伸于加强层上，并电性连接至第一布线结构，且第二布线结构可将第一布线结构与加强层机械接合，同时对半导体元件提供第二级的扇出路由，并具有与下一级组件相符的垫间距及尺寸。此外，该线路板还可选择性地包括一抗弯控制件于第二布线结构上。
在另一方面中，本发明提供一种具有整合双布线结构的线路板制作方法，其包括以下步骤：于一可移除的牺牲载板上形成一第一布线结构；提供一加强层，其具有延伸贯穿该加强层的一贯穿开口；将第一布线结构及牺牲载板插入加强层的贯穿开口中；形成一第二布线结构，其电性耦接至第一布线结构，并包含侧向延伸于加强层一表面上方的至少一导线；选择性地将一抗弯控制件设置于第二布线结构上；以及移除牺牲载板，以显露第一布线结构。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
在再一实施方面中，本发明提供一种线路板，其包括：一加强层、一第一布线结构、一第二布线结构、及一选择性抗弯控制件，其中(i)该加强层具有一贯穿开口，其延伸贯穿该加强层；(ii)该第一布线结构具有多层路由电路，且位于加强层的贯穿开口内；(iii)该第二布线结构电性耦接至第一布线结构，并包含侧向延伸于加强层一表面上方的至少一导线；且(iv)该选择性抗弯控制件设置于第二布线结构上，且优选是中心地对准(centrallyaligned)加强层的贯穿开口。
本发明的线路板制作方法具有许多优点。举例来说，在形成第二布线结构前将牺牲载板及第一布线结构插入加强层贯穿开口的作法是特别具有优势的，其原因在于，该牺牲层与该加强层可共同提供一稳定的平台，以供第二布线结构的形成，且可避免后续形成第二布线结构时发生微盲孔未连接接触垫的问题。此外，当需形成多层布线电路时，通过两阶段步骤以形成互连基板的作法可避免发生严重的弯曲问题。
本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明第一实施方面中，于牺牲载板上形成路由线路的剖视图及顶部立体示意图；
图3为本发明第一实施方面中，图1结构上形成绝缘层及盲孔的剖视图；
图4为本发明第一实施方面中，图3结构上形成导线的剖视图；
图5为本发明第一实施方面中，图4结构上形成绝缘层及盲孔的剖视图；
图6及7分别为本发明第一实施方面中，图5结构上形成导线的剖视图及顶部立体示意图；
图8及9分别为本发明第一实施方面中，图6及7的面板尺寸结构切割后的剖视图及顶部立体示意图；
图10为本发明第一实施方面中，对应于图8及9切离单元的次组件剖视图；
图11为本发明第一实施方面中，加强层置于载膜上的剖视图；
图12及13分别为本发明第一实施方面中，图10的次组体贴附至图11载膜的剖视图及顶部立体示意图；
图14为本发明第一实施方面中，图12结构上设置层压层的剖视图；
图15为本发明第一实施方面中，图14结构上形成盲孔的剖视图；
图16为本发明第一实施方面中，图15结构上形成导线的剖视图；
图17为本发明第一实施方面中，自图16结构移除载膜及牺牲载板，以制作完成线路板的剖视图；
图18为本发明第一实施方面中，半导体元件接置于图17线路板上的半导体组件的剖视图；
图19为本发明第一实施方面中，另一半导体元件电性耦接至图18半导体组件的堆叠式封装组件的剖视图；
图20为本发明第二实施方面中，次组件及加强层置于绝缘层/金属层上的剖视图；
图21为本发明第二实施方面中，图20结构进行层压工艺后的剖视图；
图22为本发明第二实施方面中，图21结构形成盲孔的剖视图；
图23及24分别为本发明第二实施方面中，图22结构形成导线及定位件的剖视图及顶部立体示意图；
图25及26分别为本发明第二实施方面中，图23及24结构上设置抗弯控制件的剖视图及顶部立体示意图；
图27为本发明第二实施方面中，自图25结构移除牺牲载板中支撑板后的剖视图；
图28为本发明第二实施方面中，自图27结构移除牺牲载板的阻障层后，以制作完成另一线路板的剖视图；
图29为本发明第二实施方面中，半导体元件接置于图28线路板上的另一半导体组件的剖视图；
图30为本发明第三实施方面中，另一线路板的剖视图；以及
图31为本发明第三实施方面中，半导体元件接置于图30线路板上的另一半导体组件的剖视图。
【符号说明】
线路板100、200、300 次组件10
第一表面101、201 第二表面103、203
牺牲载板110 支撑板111
阻障层113 第一布线结构120
路由线路135 接合垫138
迭接垫139 第一绝缘层141
第一盲孔143 第一导线145
第一导电盲孔147 第二绝缘层151
第二盲孔153 第二导线155
第二导电盲孔157 接触垫158
加强层20 贯穿开口205
凹穴206 间隙207
载膜30 第二布线结构420
第三绝缘层441 金属层44
被覆层44’ 第三盲孔443
定位件444 第三导线445
第三导电盲孔447、448 第一半导体元件51
第二半导体元件53 半导体元件55、57
防焊层61 防焊层开孔611
焊料凸块71 焊球73、75
底胶81 黏着剂83
抗弯控制件91 切割线L
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方面。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且仅作为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-17为本发明一实施方面中，一种线路板的制作方法图，其包括一加强层、一第一布线结构及一第二布线结构。
图1及2分别为牺牲载板110上形成路由线路135的剖视图及顶部立体示意图，其中路由线路135通过金属沉积及金属图案化工艺形成。在此图中，该牺牲载板110为单层结构，且路由线路135包括接合垫138及迭接垫139。该牺牲载板110通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但也可以使用任何其他导电或非导电材料制成。牺牲载板110的厚度优选于0.1至2.0毫米的范围。在本实施方面中，该牺牲载板110由含铁材料所制成，且厚度为1.0毫米。路由线路135通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅射或其组合，或者通过薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板110而言，一般是通过金属电镀方式沉积，以形成路由线路135。金属图案化技术包括湿法刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出路由线路135。
图3为具有第一绝缘层141及第一盲孔143的剖视图，其中第一绝缘层141位于牺牲载板110及路由线路135上，而第一盲孔143于第一绝缘层141中。第一绝缘层141一般可通过层压或涂布方式沉积而成，并接触牺牲载板110及路由线路135，且第一绝缘层141由上方覆盖并侧向延伸于牺牲载板110及路由线路135上。第一绝缘层141通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。在沉积第一绝缘层141后，可通过各种技术形成第一盲孔143，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩模。第一盲孔143延伸穿过第一绝缘层141，并对准路由线路135的选定部分。
参考图4，通过金属沉积及金属图案化工艺形成第一导线145于第一绝缘层141上。第一导线145自路由线路135朝上延伸，并填满第一盲孔143，以形成直接接触路由线路135的第一导电盲孔147，同时侧向延伸于第一绝缘层141上。因此，第一导线145可提供X及Y方向的水平信号路由以及穿过第一盲孔143的垂直路由，以作为路由线路135的电性连接。
第一导线145可通过各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅射或其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一绝缘层141与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线145，其包括湿法刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出第一导线145。
图5为具有第二绝缘层151及第二盲孔153的剖视图，其中第二绝缘层151位于第一绝缘层141与第一导线145上，而第二盲孔153于第二绝缘层151中。第二绝缘层151一般可通过层压或涂布方法沉积而成，并接触第一绝缘层141与第一导线145，且由上方覆盖并侧向延伸于第一绝缘层141与第一导线145上。第二绝缘层151通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。在沉积第二绝缘层151后，形成延伸穿过第二绝缘层151的第二盲孔153，以显露第一导线145的选定部分。如第一盲孔143所述，第二盲孔153也可以通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。
图6及7分别为形成第二导线155的剖视图及顶部立体示意图，其中第二导线155可通过金属沉积及金属图案化工艺形成于第二绝缘层151上。第二导线155自第一导线145向上延伸，并填满第二盲孔153，以形成直接接触第一导线145的第二导电盲孔157，同时侧向延伸于第二绝缘层151上。如图7所示，第二导线155包括接触垫158的图案化阵列，且接触垫158的间距大于接合垫138的间距。
此阶段已完成于牺牲载板110上形成第一布线结构120的工艺。在此图中，第一布线结构120包括路由线路135、第一绝缘层141、第一导线145、第二绝缘层151及第二导线155。
图8及9分别为将图6及7的面板尺寸结构(panel-scale structure)切割成分别单件的剖视图及顶部立体示意图。此面板尺寸结构(牺牲载板110上具有第一布线结构120)沿着切割线“L”被单离成分别的次组件10。
图10为分别次组件10的剖视图，其中次组件10包括一牺牲载板110及一第一布线结构120。在此图中，该第一布线结构120为增层路由电路，且具有邻近于牺牲载板110的第一表面101、相对于第一表面101的第二表面103、位于第一表面101处的接合垫138及迭接垫139、及位于第二表面103的接触垫158。接合垫138与芯片I/O垫相符，而背对牺牲载板110的最外层导线则具有间距大于接合垫138间距的接触垫158。据此，第一布线结构120具有扇出的导线图案，其由接合垫138的较细微间距扇出至接触垫158的较粗间距，可提供第一级扇出路由/互连予接置其上的半导体元件。第一布线结构120选择性包含的迭接垫139则可提供电性接点予另一半导体元件，如塑料封装件或另一半导体组件。
图11为加强层20置于载膜30上的剖视图。该加强层20具有第一表面201、相对的第二表面203、以及于第一表面201及第二表面203间延伸贯穿加强层20的贯穿开口205。该加强层20可由具有足够机械强度的陶瓷、金属、树脂、金属复合材、或单层或多层电路结构所制成，且其厚度优选是与次组件10的厚度实质上相同。贯穿开口205可通过激光切割、冲孔、或机械钻孔形成，且其尺寸优选是与后续设置的次组件10实质上相同或是稍微大于次组件10。载膜30通常为一胶布，且加强层20的第一表面201通过载膜30的黏性而贴附于载膜30。
图12及13分别为将次组件10插入加强层20的贯穿开口205的剖视图及顶部立体示意图，其中牺牲载板110贴附于载膜30上。载膜30可提供暂时的固定力，使次组件10稳固地位于贯穿开口205中。在此图中，该次组件10通过载膜30的黏性而贴附于载膜30。或者，可涂布额外的黏着剂，以使次组件10贴附于载膜30。将次组件10插入贯穿开口205后，第一布线结构120的最外表面于向上方向与加强层20的第二表面203呈实质上共平面。于贯穿开口205区域稍大于次组件10的方面中，可选择性地将黏着剂(图未示)涂布于次组件10与加强层20间位于贯穿开口205中的间隙，以于第一布线结构120与加强层20间提供坚固机械性接合。
图14为将第三绝缘层441及金属层44由上方层压/涂布于次组件10与加强层20上的剖视图。第三绝缘层441接触第二绝缘层151/第二导线155、金属层44及加强层20，并夹置于第二绝缘层151/第二导线155与金属层44之间及加强层20与金属层44之间。第三绝缘层441可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。金属层44则通常为具有25微米厚度的铜层。
图15为形成第三盲孔443的剖视图，其显露第二导线155的接触垫158。在此，第三盲孔443延伸穿过金属层44及第三绝缘层441，并对准第二导线155的接触垫158。如第一及第二盲孔143，153所述，第三盲孔443也可以通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。
参考图16，于第三绝缘层441上形成第三导线445，其中先于金属层44上及第三盲孔443中沉积一被覆层44’，接着再对金属层44及其上的被覆层44’进行图案化，以形成第三导线445。第三导线445自接触垫158朝上延伸，并填满第三盲孔443，以形成直接接触接触垫158的第三导电盲孔447，同时侧向延伸于第三绝缘层441上。
为了便于图示，金属层44及被覆层44’以单一层表示。由于铜为同质被覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。
此阶段已完成于次组件10的第二表面103/第二导线155及加强层20的第二表面203上形成第二布线结构420的工艺。在此图中，该第二布线结构420包含一第三绝缘层441及第三导线445。此外，第二布线结构420侧向延伸超过第一布线结构120的外围边缘，且实质上具有第一布线结构120与加强层20的结合表面积。
图17为移除载膜30及牺牲载板110后的剖视图。自牺牲载板110及加强层20移除载膜30后，接着再移除牺牲载板110，以由上方显露第一布线结构120的第一表面101。牺牲载板110可通过各种方式移除，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿法刻蚀、电化学刻蚀、或在机械方式(如钻孔或端铣)后再进行化学刻蚀。在此实施方面中，由含铁材料所制成的牺牲载板110可通过化学刻蚀溶液移除，其中化学刻蚀溶液于铜与铁间具有选择性，以避免移除牺牲载板110时导致铜路由线路135遭刻蚀。
据此，如图17所示，已完成的线路板100包括一加强层20、一第一布线结构120及一第二布线结构420，其中第一及第二布线结构120，420皆为不具有核心层的增层路由电路。
第一布线结构120位于加强层20的贯穿开口205内，而第二布线结构420则位于加强层20的贯穿开口205外，并侧向延伸至线路板100的外围边缘。因此，第一布线结构120的显露表面的面积(即，第一表面101的面积)小于第二布线结构420的显露表面的面积(即，第三绝缘层441下表面的面积)。第一布线结构120为多层路由电路，且包含扇出的导线图案，其由第一表面101处的较细微间距扇出至第二表面103处的较粗间距。
第二布线结构420侧向延伸于第一布线结构120的第二表面103/第二导线155上以及加强层20的第二表面203上，并通过第二布线结构420的第三导电盲孔447而电性耦接至第一布线结构120的接触垫158，其中第二布线结构420包含有第三导线445，且第三导线445延伸进入加强层20贯穿开口205外的区域，并侧向延伸于加强层20的第二表面203上方。借此，第二布线结构420不仅可对第一布线结构120提供进一步的扇出线路结构，其还可以使第一布线结构120与加强层20机械接合。
加强层20环绕于第一布线结构120的外围边缘，并侧向延伸至线路板100的外围边缘，用以提供机械支撑并避免线路板100发生弯翘状况。加强层20也向上延伸超过第一布线结构120的第一表面101，以于加强层20的贯穿开口205内形成凹穴206，同时，加强层20的第二表面203于向下方向上与第一布线结构120的第二导线155表面呈实质上共平面。
图18为第一半导体元件51接置于图17所示线路板100上的半导体组件剖视图，其中该第一半导体元件51绘示成一芯片进行说明。在此图中，该线路板100的底部表面处还具有防焊层61，其中防焊层61包含有防焊层开孔611，以显露第三导线445的选定部分。此外，第一半导体元件51位于凹穴206内，并以覆晶方式通过焊料凸块71而接置于第一布线结构120中显露的接合垫138上。再者，第一半导体元件51与第一布线结构120间的间隙可选择性地填入底胶81。
图19为堆叠式封装组件(package-on-package assembly)的剖视图，其通过焊球73以进一步将第二半导体元件53电性耦接至第一布线结构120的迭接垫139。据此，第二半导体元件53可通过焊料凸块71、焊球73及线路板100的第一布线结构120而与第一半导体元件51电性连接。
[实施例2]
图20-28为本发明另一实施方面中，一种具有抗弯控制件的线路板制作方法图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图20为次组件10与加强层20置于第三绝缘层441/金属层44上的剖视图。次组件10与图10所示结构相似，差异处仅在于，本实施例的牺牲载板110为双层结构。在此图中，第三绝缘层441夹置于次组件10与金属层44之间以及加强层20与金属层44之间，且第三绝缘层441接触次组件10的第二导线155及加强层20的第二表面203。第二导线155的表面于向下方向上与加强层20的第二表面203呈实质上共平面，且次组件10与加强层20间具有位于贯穿开口205内的间隙207。加强层20侧向围绕该间隙207，且间隙207侧向围绕牺牲载板110及第一布线结构120。该牺牲载板110包括一支撑板111及沉积于支撑板111上的一阻障层113，且第一布线结构120形成于阻障层113上。阻障层113可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板111时抵抗化学刻蚀，并可在不影响路由线路135下移除该金属层。举例说明，当支撑板111及路由线路135由铜制成时，该阻障层113可由锡或镍制成。此外，除了金属材料外，阻障层113也可以为一介电层，如可剥式积层膜(peelable laminate film)。在此实施例中，支撑板111为铜板，且阻障层113为厚度3微米的镍层。
图21为第三绝缘层441进入间隙207的剖视图。第三绝缘层441于施加热及压力下而流入间隙207中。受热的第三绝缘层441可在压力下任意成形。因此，夹置于次组件10与金属层44间以及加强层20与金属层44间的第三绝缘层441受到挤压后，将改变其原始形状并向上流入间隙207，进而同形被覆贯穿开口205的侧壁及牺牲载板110与第一布线结构120的外围边缘。固化后的第三绝缘层441可提供次组件10与加强层20间、次组件10与金属层44间、以及加强层20与金属层44间的坚固机械性接合，以使次组件10固定于加强层20的贯穿开口205内。
图22为具有第三盲孔443的剖视图，其显露第二导线155的接触垫158。在此，第三盲孔443延伸穿过金属层44及第三绝缘层441，并对准第二导线155的接触垫158。
图23及24分别为于第三绝缘层441上形成定位件444及第三导线445的剖视图及顶部立体示意图。在此，定位件444及第三导线445通过将被覆层44’沉积于金属层44上以及第三盲孔443中，接着再对金属层44及其上的被覆层44’进行图案化而形成。定位件444自第三绝缘层441向上延伸，并环绕第三绝缘层441的中央区域。第三导线445自接触垫158向上延伸，并填满第三盲孔443，以形成直接接触接触垫158的第三导电盲孔447，同时第三导线445于定位件444所围绕的中央区域外侧向延伸于第三绝缘层441上。如图24所示，定位件444由排列成矩形边框构型的连续金属凸条所组成，并与随后设置的抗弯控制件四侧边相符。
此阶段已完成于第一布线结构120及加强层20上形成第二布线结构420的工艺。在此图中，第二布线结构420包括第三绝缘层441及第三导线445。
图25及26分别为使用黏着剂83将抗弯控制件91贴附于第二布线结构420的剖视图及顶部立体示意图。抗弯控制件91贴附于第三绝缘层441，并由上方覆盖中央区域。定位件444朝向上方向延伸超过抗弯控制件91的贴附面，并且位于抗弯控制件91的四侧表面外，同时在侧面方向上侧向对准抗弯控制件91的四侧表面。据此，通过定位件444侧向对准并靠近抗弯控制件91的外围边缘，得以将抗弯控制件91限制于中央区域。此外，也可以于未使用定位件444的情况下，进行抗弯控制件91的贴附步骤。抗弯控制件91优选是具有0.1毫米至1.0毫米的厚度，且通常由高弹性模量材料(5GPa至500GPa)所制成，如陶瓷、石墨、玻璃、金属或合金。抗弯控制件91也可以使用树脂/陶瓷复合材，如模塑料(molding compound)。优选为，抗弯控制件91具有低热膨胀系数(可与硅约3ppm/K相比拟)。
图27为移除支撑板111后的剖视图。在此，由铜制成的支撑板111可通过碱性刻蚀溶液来移除。
图28为移除阻障层113后的剖视图。在此，由镍制成的阻障层113可通过酸性刻蚀溶液来移除，以由上方显露第一布线结构120的第一表面101。在阻障层113为可剥式积层膜(peelable laminate film)的另一方面中，该阻障层113可通过机械剥离或等离子体灰化(plasma ashing)方式来移除。
据此，如图28所示，已完成的线路板200包括一加强层20、一第一布线结构120、一第二布线结构420、一定位件444及一抗弯控制件91，其中第一及第二布线结构120，420皆为不具有核心层的增层路由电路。
第一布线结构120位于加强层20的贯穿开口205内，而第二布线结构420则位于加强层20的贯穿开口205外，并延伸至线路板100的外围边缘。在此图中，第一布线结构120于第一表面101处具有接合垫138及迭接垫139，且于第二表面103处具有接触垫158。由于接触垫158的尺寸及垫间距设计为比接合垫138的尺寸及垫间距大(其中接合垫138的尺寸及垫间距与随后接置于上的芯片I/O垫相符)，故第一布线结构120可提供初级的扇出路由，以确保下一级的增层电路互连工艺得以展现较高的生产合格率。第二布线结构420接触第一布线结构120及加强层20，并侧向延伸于第一布线结构120与加强层20上，同时电性耦接至第一布线结构120的接触垫158。此外，加强层20向上延伸超过第一布线结构120的第一表面101，以于加强层20的贯穿开口205内形成凹穴206。
通过定位件444限定位置的抗弯控制件91是中心地对准于凹穴206，并由下方覆盖第二布线结构420。据此，位于第一布线结构120外围边缘的加强层20可对线路板200的边缘区域提供机械性支撑，而抗弯控制件91则可对线路板200的中央区域提供机械性支撑。通过加强层20及抗弯控制件91于线路板200两相对侧上提供的双重支撑作用，得以有效地避免线路板200发生弯翘问题。
图29为具有半导体元件55的半导体组件剖视图，其中绘示为芯片方面的半导体元件55接置于图28的线路板200上。在此，半导体元件55位于线路板200的凹穴206内，并以覆晶方式通过焊料凸块71而接置于第一布线结构120中显露的接合垫138上。此外，半导体元件55与第一布线结构120间的间隙可选择性地填入底胶81。在此图中，该抗弯控制件91与芯片接置区域重叠，且抗弯控制件91的厚度薄于接置于第二布线结构420上的焊球75。如此一来，抗弯控制件91即不会对下一级组件造成干涉。
[实施例3]
图30为本发明再一实施方面的线路板300剖视图，其是将第二布线结构420进一步电性耦接至加强层20，用以接地连接。
在本实施例中，该线路板300以类似于实施例2所述的工艺制备，差异处仅在于，本实施例第一布线结构120的第一表面101处不具有迭接垫，且第二布线结构420上未形成定位件，同时第二布线结构420的第三导线445通过额外的第三导电盲孔448与加强层20直接接触，以进一步电性耦接至含金属的加强层20。
图31为半导体组件的剖视图，其中绘示成3D堆叠芯片的半导体元件57接置于图30的线路板300上。在此，半导体元件57位于线路板300的凹穴206内，并以覆晶方式通过焊料凸块71而接置于第一布线结构120中显露的接合垫138上。此外，半导体元件57与第一布线结构120间的间隙可选择性地填入底胶81。
上述的线路板仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，加强层可包括多个排列成阵列形状的贯穿开口，且每一贯穿开口中可设置一第一布线结构。此外，第二布线结构也可以包括额外的导线，以接收并连接额外第一布线结构的额外接触垫。同时，可再提供额外的抗弯控制件，以对准加强层的额外贯穿开口。
如上述实施方面所示，本发明建构出一种可展现优选可靠度的独特线路板，其包括加强层、第一布线结构、第二布线结构、选择性的抗弯控制件、及选择性的定位件。
加强层具有一贯穿开口，以贯穿其相对的第一及第二表面之间。该加强层可为单层或多层结构，并可选择性地嵌埋有单层级导线或多层级导线。在一优选实施例中，该加强层环绕第一布线结构的外围边缘，并侧向延伸至线路板的外围边缘。该加强层可由任何具有足够机械强度的材料制成，如金属、金属复合材、陶瓷、树脂或其他非金属材料。据此，位于第一布线结构周围的该加强层可对线路板的边缘区域提供机械支撑，以防止线路板发生弯翘现象。
第一及第二布线结构可为不具核心层的增层路由电路，其分别位于加强层的贯穿开口内及贯穿开口外。此外，第二布线结构侧向延伸超过第一布线结构的外围边缘，且其外露的表面积大于第一布线结构外露的表面积。优选为，第二布线结构延伸至线路板的外围边缘，且实质上具有第一布线结构与加强层的结合表面积。第一及第二布线结构各自包括至少一绝缘层及导线，其中导线填满绝缘层中的盲孔，并侧向延伸于绝缘层上。绝缘层与导线连续轮流形成，且需要的话可重复形成。
第一布线结构可形成于可移除的牺牲载板上，藉以形成次组件，随后再将次组件插入加强层的贯穿开口，且优选是使第一布线结构及牺牲载板的外围边缘靠近加强层的贯穿开口侧壁。更具体地说，第一布线结构可包括路由线路、一绝缘层及导线，其中路由线路位于牺牲载板上，绝缘层位于路由线路及牺牲载板上，而导线则由路由线路的选定部分延伸，并填满绝缘层中的盲孔，以形成导电盲孔，同时侧向延伸于绝缘层上。若需要更多的信号路由，第一布线结构可进一步包括额外的绝缘层、额外的盲孔、及额外的导线。此外，第一布线结构可选择性地包括一或多个无源元件嵌埋其中。在本发明中，可直接于牺牲载板上形成第一布线结构，或者分开形成第一布线结构后，再将第一布线结构可拆分地贴附于牺牲载板上，以完成于牺牲载板上形成第一布线结构的步骤。在第一布线结构中，路由线路可包括与芯片I/O垫相配的接合垫，而背对牺牲载板的最外层导线可包括间距大于接合垫间距的接触垫。路由线路可选择性地还包括迭接垫，以对另一半导体元件(如塑料封装件或另一半导体组件)提供电性接点。因此，第一布线结构可为多层路由电路，且其第一表面可具有接合垫及选择性迭接垫，而第二表面可具有接触垫，其中接触垫可通过导电盲孔而电性耦接至接合垫，以及选择性电性耦接至迭接垫。据此，在一优选实施例中，该第一布线结构具有扇出的导线图案，其是由接合垫的较细微间距扇出至接触垫的较粗间距，可提供第一级扇出路由/互连予随后接置其上的半导体元件。第一布线结构的第一表面与加强层的第一表面朝向相同方向，而第一布线结构的第二表面则与加强层的第二表面朝向相同方向。为方便下文描述，在此将第一布线结构与加强层第一表面所面向的方向定义为第一垂直方向，而第一布线结构与加强层第二表面所面向的方向定义为第二垂直方向。接合垫、选择性迭接垫、及邻近牺牲载板的最内侧绝缘层可具有实质上呈相互共平面的表面(朝向第一垂直方向)，而背对牺牲载板的最外侧导线表面(朝向第二垂直方向)优选是与加强层的第二表面呈实质上共平面。此外，加强层可朝第一垂直方向延伸超过第一布线结构的第一表面，以于移除牺牲载板后，于加强层的贯穿开口中形成一凹穴，以显露第一布线结构的第一表面。据此，可将半导体元件置于凹穴内，并将半导体元件电性耦接至凹穴所显露的接合垫。将次组件插入加强层的贯穿开口后，可选择性地将黏着剂涂布于次组件与加强层间的贯穿开口中间隙，以于第一布线结构与加强层间提供坚固机械性接合。或者，第二布线结构的绝缘层可填入次组件与加强层间的间隙。据此，该黏着剂或绝缘层可被覆贯穿开口的侧壁及第一布线结构与牺牲载板的外围边缘。
在第一布线结构插入加强层的贯穿开口后，第二布线结构可形成于第一布线结构及加强层的第二表面上，以提供进一步地扇出路由/互连予第一布线结构。由于第二布线结构可通过第二布线结构的导电盲孔而电性耦接至第一布线结构，故第一布线结构与第二布线结构间的电性连接无须使用焊接材料。此外，加强层与第二布线结构间的界面也无需使用焊材或黏着剂。更具体地说，第二布线结构可包括一绝缘层及导线，其中绝缘层位于第一布线结构与加强层的第二表面上，而导线自第一布线结构的接触垫延伸(且选择性地自加强层的第二表面延伸)，并填满第二布线结构绝缘层中的盲孔，同时侧向延伸于第二布线结构的绝缘层上。因此，第二布线结构可接触并电性耦接至第一布线结构的接触垫，以构成信号路由，且第二布线结构可选择性地进一步电性耦接至加强层的第二表面，以作为接地连接。若需要更多的信号路由，第二布线结构可进一步包括额外的绝缘层、额外的盲孔、以及额外的导线，其中第二布线结构最外层导线可容置导电接点，例如焊球，以与下一级组件或另一电子元件电性传输及机械性连接。
在形成第二布线结构前，可使用载膜(通常为黏胶带)，以提供暂时的固定力。举例说明，该载膜可暂时贴附于牺牲载板及加强层的第一表面，以将次组件固定于加强层的贯穿开口内，接着，如上所述，可选择性地将黏着剂涂布于加强层与第一布线结构间及加强层与牺牲载板间的间隙。在形成第二布线结构于第一布线结构及加强层上后，可将载膜移除。或者，可直接将次组件及加强层设置于一绝缘层上，并使第一布线结构的最外侧导线及加强层的第二表面与该绝缘层接触，随后再将该绝缘层接合至第一布线结构与加强层，且优选是使该绝缘层流入第一布线结构与加强层间及牺牲载板与加强层的间隙。借此，该绝缘层可于次组件与加强层间提供坚固机械性接合，并将次组件固定于加强层的贯穿开口内。接着，该第二布线结构(包含有接合至第一布线结构及加强层的绝缘层)可与第一布线结构电性耦接。
在形成第二布线结构后，可通过化学刻蚀或机械剥离方式，将提供坚固支撑力予第一布线结构的牺牲载板从第一布线结构移除。牺牲载板可具有0.1毫米至2.0毫米的厚度，且可由任何导电或非导电材料所制成，如铜、镍、铬、锡、铁、不锈钢、硅、玻璃、石墨、塑料膜、或其他金属或非金属材料。在通过化学刻蚀方式移除牺牲载板的方面中，该牺牲载板通常是由化学可移除的材料制成。为避免于移除牺牲载板时刻蚀到与牺牲载板接触的接合垫，该牺牲载板可由镍、铬、锡、铁、不锈钢、或其他可通过选择性刻蚀溶液(不对铜制成的接合垫及选择性迭接垫起反应)移除的材料。或者，接合垫及选择性迭接垫可由任何稳定材料所制成，以避免于移除牺牲载板时遭到刻蚀。举例来说，当牺牲载板由铜所制成时，接合垫及选择性迭接垫可为金垫。此外，牺牲载板也可以为具有阻障层及支撑板的多层结构，而第一布线结构形成于牺牲载板的阻障层上。由于第一布线结构与支撑板间通过两者之间的阻障层相互隔离，因此，即使第一布线结构的路由线路与支撑板由相同材料所制成，于移除支撑板时也不会伤害到第一布线结构的路由线路。在此，该阻障层可为一金属层，且该金属层于化学移除支撑板时不对化学刻蚀起作用，并且可使用对路由线路不发生反应的刻蚀溶液来移除。举例来说，可于铜或铝所制成的支撑板表面上形成镍层、铬层或钛层，以作为阻障层，而铜或铝所制成的路由线路可沉积于镍层、铬层或钛层上。据此，在移除支撑板时，该镍层、铬层或钛层可保护路由线路免遭刻蚀。或者，该阻障层可为介电层，其可通过如机械剥离或等离子体灰化的方式来移除。举例说明，可使用离型层作为支撑板与第一布线结构间的阻障层，且该支撑板可通过机械剥离方式而与离型层一同被移除。
该选择性抗弯控制件可对准于加强层的贯穿开口，并通过黏着剂而贴附于第二布线结构上，以对线路板的中央区域提供机械支撑。在一优选实施例中，半导体元件接置于接合垫上，且该抗弯控制件所覆盖的区域与半导体元件接置区域部分重叠或完全重叠，并且该抗弯控制件的厚度薄于随后接置于第二布线结构上的焊球厚度，以避免抗弯控制件对下一级组件造成干涉。抗弯控制件可具有0.1毫米至1.0毫米的厚度，且可由高弹性模量材料(5GPa至500GPa)所制成，如陶瓷、石墨、玻璃、金属或合金。抗弯控制件也可以使用树脂/陶瓷复合材，如模塑料(molding compound)制成。优选为，抗弯控制件具有低热膨胀系数(可与硅约3ppm/K相比拟)，并且是于移除牺牲载板前贴附于第二布线结构上。
该选择性定位件可用以限制抗弯控制件于预定位置。在一优选实施例中，该定位件接触第二布线结构的最外侧绝缘层，并且自第二布线结构的最外侧绝缘层朝第二垂直方向延伸超过抗弯控制件的贴附表面。如此一来，定位件可控制抗弯控制件置放的准确度，其中定位件侧向对准并靠近且环绕抗弯控制件的外围边缘。定位件可在形成第二布线结构最外侧导线时同时形成，并且可具有防止抗弯控制件发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列，并且侧向对准抗弯控制件的四侧表面，以定义出与抗弯控制件形状相同或相似的区域。更具体地说，定位件可对准并顺应抗弯控制件的四侧边、两对角、或四角。借此，位于抗弯控制件外的定位件可避免抗弯控制件发生不必要的侧向位移。此外，也可以于不具定位件下进行抗弯控制件的贴附步骤。
本发明亦提供一种半导体组件，其将一半导体元件电性耦接至上述线路板的接合垫。更具体地说，可将半导体元件置于线路板的凹穴中，并于线路板接合垫上设置各种连接媒介(如凸块)，以将半导体元件电性连接至线路板。
半导体元件可为已封装或未封装的芯片。举例来说，半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，半导体元件可为堆叠芯片。此外，可进一步提供第二半导体元件，并通过导电接点，如焊球，以将第二半导体元件电性耦接至线路板的迭接垫。据此，本发明可提供一种堆叠式封装组件(package-on-package assembly)，其包括一第一半导体元件及一第二半导体元件，其中第一半导体元件位于线路板的凹穴中，并电性耦接至线路板的接合垫，而第二半导体元件则位于第一半导体元件上方，并且电性耦接至线路板的迭接垫。在一优选实施例中，第一半导体元件以覆晶方式接置于接合垫上，而第二半导体元件位于加强层第二表面上方及第一半导体元件上方，并且接置于迭接垫上。在此，可选择性地于第一半导体元件与线路板第一布线结构间之间隙填入一填充材料。
「覆盖」一词意思是于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴向上的状态下，选择性抗弯控制件于下方覆盖第二布线结构，不论另一元件例如黏着剂是否位于抗弯控制件与第二布线结构之间。
「接置于...上」及「贴附于...上」一词包括与单一或多个元件间的接触与非接触。例如，选择性抗弯控制件可贴附于第二布线结构上，不论此抗弯控制件接触该第二布线结构，或与该第二布线结构以一黏着剂相隔。
「对准」一词意思是元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及抗弯控制件相交时，定位件即侧向对准于抗弯控制件，不论定位件与抗弯控制件之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与抗弯控制件相交但不与定位件相交、或与定位件相交但不与抗弯控制件相交的假想水平线。同样地，抗弯控制件对准于加强层的贯穿开口。
「靠近」一词意思是元件间的间隙的宽度不超过最大可接受范围。如本领域现有共识，当抗弯控制件以及定位件间的间隙不够窄时，则无法准确地将抗弯控制件限制于预定位置。可依抗弯控制件设置于预定位置时所希望达到的准确程度，来决定抗弯控制件与定位件间的间隙最大可接受限值。同样地，在某些状况下，一旦次组件的位置误差超过最大限值时，则不可能使用激光束对准于第一布线结构的预定位置，此可能导致第一布线结构与第二布线结构间的电性连接失败。根据第一布线结构的接触垫尺寸，本领域的技术人员可经由试误法，以确认第一布线结构与加强层间的间隙的最大可接受限值，以确保第二布线结构的导电盲孔与第一布线结构的接触垫对准。由此，「定位件靠近抗弯控制件的外围边缘」的叙述是指抗弯控制件的外围边缘与定位件间的间隙窄到足以防止抗弯控制件的位置误差超过可接受的最大误差限值。同样地，「第一布线结构与牺牲载板的外围边缘靠近加强层的贯穿开口侧壁」的叙述是指牺牲载板的外围边缘与贯穿开口侧壁间的间隙，以及第一布线结构的外围边缘与贯穿开口侧壁间的间隙是窄到足以防止次组件的位置误差超过可接受的最大误差限值。举例来说，抗弯控制件与定位件间的间隙可约于25微米至100微米的范围内，而次组件外围边缘与贯穿开口侧壁间的间隙优选是约于10微米至50微米的范围内。
「电性连接」、以及「电性耦接」的词意思是直接或间接电性连接。例如，第一导线直接接触并且电性连接至路由线路，而第二导线与路由线路保持距离，并且通过第一导线而电性连接至路由线路。
「第一垂直方向」及「第二垂直方向」并非取决于线路板的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，第一布线结构与加强层的第一表面是面朝第一垂直方向，而第一布线结构与加强层的第二表面是面朝第二垂直方向，此与线路板是否倒置无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向。再者，在凹穴向上之状态，第一垂直方向为向上方向，第二垂直方向为向下方向；在凹穴向下的状态，第一垂直方向为向下方向，第二垂直方向为向上方向。
本发明的线路板具有许多优点。举例来说，加强层可提供一抗弯平台供第二布线结构形成于上，以避免线路板发生弯翘状况。此外，加强层贯穿开口内的第一布线结构可提供第一级扇出/互连予接置其上的半导体元件，而第一布线结构与加强层上的第二布线结构则可提供第二级扇出/互连。借此，具有精细接垫的半导体元件可电性耦接至第一布线结构的一侧，其中该侧的垫间距与半导体元件相符，而第二布线结构则电性耦接至第一布线结构具有较大垫间距的另一侧，以将半导体元件的垫尺寸及间距进一步放大。该选择性抗弯控制件可对第一及第二布线结构提供另一抗弯平台，以进一步解决对应于加强层贯穿开口区域的局部弯翘问题。通过线路板相对两侧的加强层与抗弯控制件的机械强度，可同时解决整体强度及局部弯翘问题。通过此方法制备成的线路板为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相比于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例是为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。

Claims (6)

1.一种具有整合双布线结构的线路板，其特征在于，包括：
一加强层，其具有延伸贯穿该加强层的一贯穿开口；
一第一布线结构，其具有多层路由电路，且位于该加强层的该贯穿开口内，其中该第一布线结构为不具核心层的增层路由电路，其具有一显露的第一表面及一相对的第二表面，且该加强层延伸超过该第一布线结构的该显露的第一表面，以于该加强层的该贯穿开口中形成一凹穴；以及
一第二布线结构，其位于该加强层的该贯穿开口外，且通过导电盲孔而电性耦接至该第一布线结构的该第二表面，并包含侧向延伸于该加强层的第二表面上方的至少一导线，该加强层的第二表面与该加强层的第一表面相对；其中该第二布线结构为不具核心层的增层路由电路。
2.根据权利要求1所述的线路板，其中该第一布线结构的该显露的第一表面的面积小于该第二布线结构的一显露表面的面积。
3.根据权利要求1所述的线路板，其特征在于，还包括：一抗弯控制件，其贴附于该第二布线结构上。
4.一种具有整合双布线结构的线路板制作方法，其特征在于，包括：
于一可移除的牺牲载板上形成一第一布线结构，其中该第一布线结构为不具核心层的增层路由电路；
提供一加强层，其具有延伸贯穿该加强层的一贯穿开口；
将该第一布线结构及该牺牲载板插入该加强层的该贯穿开口中；
形成一第二布线结构，其通过导电盲孔而电性耦接至该第一布线结构，并包含侧向延伸于该加强层一表面上方的至少一导线，其中该第二布线结构为不具核心层的增层路由电路；以及
移除该牺牲载板，以于该加强层的该贯穿开口内形成一凹穴，并由该凹穴显露该第一布线结构。
5.根据权利要求4所述的制作方法，其中移除该牺牲载板的步骤包括化学刻蚀工艺或机械剥离工艺。
6.根据权利要求4所述的制作方法，其特征在于，还包括：在移除该牺牲载板之前，将一抗弯控制件贴附于该第二布线结构上。
CN201510562230.1A 2014-12-15 2015-09-07 具有整合双布线结构的线路板及其制作方法 Expired - Fee Related CN105702649B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462092196P 2014-12-15 2014-12-15
US62/092,196 2014-12-15
US201562121450P 2015-02-26 2015-02-26
US62/121,450 2015-02-26

Publications (2)

Publication Number Publication Date
CN105702649A CN105702649A (zh) 2016-06-22
CN105702649B true CN105702649B (zh) 2019-07-05

Family

ID=56112551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510562230.1A Expired - Fee Related CN105702649B (zh) 2014-12-15 2015-09-07 具有整合双布线结构的线路板及其制作方法

Country Status (3)

Country Link
US (1) US20160174365A1 (zh)
CN (1) CN105702649B (zh)
TW (1) TWI544841B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626865B (zh) * 2016-09-06 2018-06-11 鈺橋半導體股份有限公司 具雙加強層及整合雙路由電路之線路板及其製法
CN107809837B (zh) * 2016-09-08 2019-11-26 钰桥半导体股份有限公司 具有双加强层及整合双路由电路的线路板及其制作方法
JP6806520B2 (ja) * 2016-10-17 2021-01-06 ラピスセミコンダクタ株式会社 半導体装置および配線基板の設計方法
CN108012402B (zh) * 2016-11-02 2020-06-23 欣兴电子股份有限公司 线路板及其制作方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板
EP3608997A1 (en) * 2018-08-08 2020-02-12 Prologium Technology Co., Ltd. Horizontal composite electricity supply structure
KR102530754B1 (ko) 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
CN112820711A (zh) * 2019-11-15 2021-05-18 胡迪群 集成基板结构、重布线结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN103594444A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 在中介层及无芯基板之间具有双重连接通道的半导体组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
WO2013070207A1 (en) * 2011-11-09 2013-05-16 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074556A (zh) * 2009-10-15 2011-05-25 瑞萨电子株式会社 半导体器件及其制造方法
CN103594444A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 在中介层及无芯基板之间具有双重连接通道的半导体组件

Also Published As

Publication number Publication date
TW201622493A (zh) 2016-06-16
US20160174365A1 (en) 2016-06-16
TWI544841B (zh) 2016-08-01
CN105702649A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
JP6079993B2 (ja) 多層穴を製作するためのプロセス
KR101730344B1 (ko) 칩 패키지
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN106057745B (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
US8945994B2 (en) Single layer coreless substrate
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
TW201711149A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
KR102449368B1 (ko) 다층 인쇄회로기판
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
US6913814B2 (en) Lamination process and structure of high layout density substrate
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN107958876A (zh) 具有嵌入式元件及加强层的线路板及其制法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190705

Termination date: 20200907