CN106057745B - 设有加强层及整合双路由电路的半导体组件及制作方法 - Google Patents

设有加强层及整合双路由电路的半导体组件及制作方法 Download PDF

Info

Publication number
CN106057745B
CN106057745B CN201610191252.6A CN201610191252A CN106057745B CN 106057745 B CN106057745 B CN 106057745B CN 201610191252 A CN201610191252 A CN 201610191252A CN 106057745 B CN106057745 B CN 106057745B
Authority
CN
China
Prior art keywords
enhancement layer
semiconductor element
circuit
layer
routing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610191252.6A
Other languages
English (en)
Other versions
CN106057745A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN106057745A publication Critical patent/CN106057745A/zh
Application granted granted Critical
Publication of CN106057745B publication Critical patent/CN106057745B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种设有加强层且整合有双路由电路的半导体组件，半导体元件及第一路由电路位于加强层的贯穿开口中，而第二路由电路延伸进入加强层贯穿开口外的区域。该加强层所具有的机械强度可避免阻体发生弯翘情况。该第一路由电路可将半导体元件的垫尺寸及垫间距放大，而该第二路由电路不仅可提供进一步的扇出线路结构，其亦可将第一路由电路与加强层机械接合。

Description

设有加强层及整合双路由电路的半导体组件及制作方法
技术领域
本发明涉及一种半导体组件及其制作方法，特别是一种将半导体元件互连至双路由电路的半导体组件，其整合为一体的双路由电路分别位于加强层的贯穿开口内及贯穿开口外。
背景技术
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是将电子元件嵌埋于线路板中，以获得更薄、更小且电性效能较佳的组件。美国专利案号8,453,323、8,525,337、8,618,652及8,836,114即是基于此目的而公开的各种具有嵌埋式元件的线路板。然而，此作法不仅有难以控制的弯翘问题，其亦极可能于电子元件埋入线路板时造成良率大幅下降。如美国专利案号8,536,715及8,501,544中所述，此问题的主要原因是，嵌埋元件因对位准确度问题或黏着剂固化时移位所导致的些微位移都可能发生无法连接到I/O的现象，进而造成元件失效且生产良率低。
为了上述理由及以下所述的其他理由，目前亟需发展一种具有嵌埋式电子元件的新式组件，以达到超高封装密度、高信号完整度、薄型化且低弯翘的要求。
发明内容
本发明的主要目的是提供一种半导体组件，其将半导体元件及第一扇出路由电路设置于加强层的贯穿开口中，以避免错位及组件中央区域发生弯翘，以便可改善生产良率及元件级(device-level)可靠度。
本发明的另一目的是提供一种半导体组件，其中第二扇出路由电路延伸进入加强层贯穿开口外的区域，使组件最外区域的弯翘现象获得良好控制，以便可改善板级组件(board-level assembly)的可靠度。
依据上述及其他目的，本发明提供一种半导体组件，其包括一半导体元件、一平衡层、一第一路由电路、一加强层及一第二路由电路。于一较佳实施例中，该加强层具有一贯穿开口，且可对半导体元件及整合成一体的双路由电路提供高模数抗弯平台；第一路由电路位于加强层的贯穿开口内，并对半导体元件提供初级的扇出路由，以于进行后续形成第二路由电路前，将半导体元件的垫尺寸及间距进一步放大；第二路由电路则侧向延伸于加强层上，并电性连接至第一路由电路，且第二路由电路可将第一路由电路与加强层机械接合，同时提供进一步的扇出路由，并具有与下一级组件相符的垫间距及尺寸。此外，本发明的半导体组件还可包括一散热座，其位于加强层的贯穿开口内，并且贴附至半导体元件的非主动面，以提供半导体元件散热途径。
在另一实施方式中，本发明提供一种设有加强层及整合双路由电路的半导体组件，其包括：一次组件，其包含有一半导体元件、一平衡层及一第一路由电路，其中(i)该半导体元件由第一路由电路的第一表面电性耦接至第一路由电路，(ii)该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线，且(iii)该平衡层侧向环绕半导体元件，并覆盖第一路由电路的第一表面；一加强层，其具有延伸穿过该加强层的一贯穿开口，其中该次组件位于该加强层的该贯穿开口内；以及一第二路由电路，其由第一路由电路的相反第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
在又一实施方式中，本发明提供一种设有加强层及整合双路由电路的半导体组件制作方法，其包括下述步骤：提供一次组件，其包括：(i)提供一第一路由电路，其可拆分式地接置于一牺牲载板上，(ii)将一半导体元件由该第一路由电路的第一表面电性耦接至该第一路由电路，(iii)提供一平衡层，其侧向环绕该半导体元件且覆盖该第一路由电路的第一表面，及(iv)移除该牺牲载板，以显露该第一路由电路的相反第二表面；提供一加强层，其具有延伸穿过该加强层的一贯穿开口；将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的第二表面自加强层的贯穿开口显露；以及形成一第二路由电路，其由该第一路由电路的第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
在再一实施方式中，本发明提供另一种设有加强层及整合双路由电路的半导体组件制作方法，其包括下述步骤：提供一次组件，其包括：(i)借助一导热材料，将一半导体元件贴附至一散热座，(ii)提供一平衡层，其侧向环绕该半导体元件，及(iii)形成一第一路由电路于该半导体元件及该平衡层上，并使该半导体元件由该第一路由电路的第一表面电性耦接至该第一路由电路，其中该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线；提供一加强层，其具有延伸穿过该加强层的一贯穿开口；将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的相反第二表面自加强层的贯穿开口显露；以及形成一第二路由电路，其由该第一路由电路的第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明的半导体组件制作方法具有许多优点。举例来说，于形成第二路由电路前将该次组件插入加强层贯穿开口的作法是特别具有优势的，其原因在于，该次组件中的平衡层及选择性散热座可与该加强层共同提供一稳定的平台，以供第二路由电路的形成，且可避免后续形成第二路由电路时发生微盲孔未连接上的问题。此外，借助两阶段步骤以形成半导体元件的互连基板是有利的，其原因在于，第一路由电路可提供初级的扇出路由，而第二路由电路可提供进一步的扇出路由及水平互连，且当需形成多层路由电路时，此作法可避免发生严重的弯曲问题。
本发明的上述及其他特征与优点可借助下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附图式，本发明可借助下述较佳实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明第一实施方式中，在牺牲载板上沉积初级导线的剖视图及顶部立体示意图；
图3为本发明第一实施方式中，图1结构上形成第一介电层及第一盲孔的剖视图；
图4及5分别为本发明第一实施方式中，图3结构上形成第一导线的剖视图及顶部立体示意图；
图6及7分别为本发明第一实施方式中，将半导体元件电性耦接至图4 及5结构上的剖视图及顶部立体示意图；
图8为本发明第一实施方式中，图6结构上形成平衡层的剖视图；
图9为本发明第一实施方式中，自图8结构移除平衡层顶部区域的剖视图；
图10为本发明第一实施方式中，图9结构上设置散热座的剖视图；
图11为本发明第一实施方式中，自图10结构移除牺牲载板的剖视图；
图12及13分别为本发明第一实施方式中，图11的面板尺寸结构切割后的剖视图及底部立体示意图；
图14及15分别为本发明第一实施方式中，对应于图12及13切离单元的次组件剖视图及底部立体示意图；
图16为本发明第一实施方式中，加强层贴附于载膜上的剖视图；
图17及18分别为本发明第一实施方式中，将图14次组件贴附至图16 载膜上的剖视图及底部立体示意图；
图19为本发明第一实施方式中，图17结构上设置第二介电层及金属层的剖视图；
图20为本发明第一实施方式中，图19结构上形成第二盲孔的剖视图；
图21为本发明第一实施方式中，图20结构上形成第二导线的剖视图；
图22为本发明第一实施方式中，图21结构上设置第三介电层及金属层的剖视图；
图23为本发明第一实施方式中，图22结构上形成第三盲孔的剖视图；
图24为本发明第一实施方式中，图23结构上形成第三导线的剖视图；
图25及26分别为本发明第一实施方式中，自图24结构移除载膜，以制作完成半导体组件的剖视图及底部立体示意图；
图27为本发明第二实施方式中，第一路由电路于牺牲载板上的剖视图；
图28为本发明第二实施方式中，图27结构上设置半导体元件及散热座的剖视图；
图29为本发明第二实施方式中，图28结构上形成平衡层的剖视图；
图30为本发明第二实施方式中，自图29结构移除平衡层顶部区域及牺牲载板的剖视图；
图31分别为本发明第二实施方式中，图30的面板尺寸结构切割后的剖视图；
图32分别为本发明第二实施方式中，对应于图31切离单元的次组件剖视图；
图33为本发明第二实施方式中，将图32次组件及一加强层贴附至一载膜上的剖视图；
图34为本发明第二实施方式中，图33结构上设置第二介电层及金属层并形成第二盲孔的剖视图；
图35为本发明第二实施方式中，图34结构上形成第二导线并移除载膜，以制作完成半导体组件的剖视图；
图36为本发明第三实施方式中，图14的次组件及加强层置于第二介电层/金属层上的剖视图；
图37为本发明第三实施方式中，图36结构进行层压工艺后的剖视图；
图38为本发明第三实施方式中，自图37结构移除第二介电层多余部分的剖视图；
图39为本发明第三实施方式中，图38结构上形成导热连接层的剖视图；
图40为本发明第三实施方式中，图39结构上形成第二盲孔的剖视图；
图41为本发明第三实施方式中，图40结构上形成第二导线的剖视图；
图42为本发明第三实施方式中，图41结构上设置第三介电层及金属层的剖视图；
图43为本发明第三实施方式中，图42结构上形成第三盲孔的剖视图；
图44为本发明第三实施方式中，图43结构上形成第三导线，以制作完成半导体组件的剖视图；
图45为本发明第四实施方式中，次组件及加强层置于第二介电层/金属层上的剖视图；
图46为本发明第四实施方式中，图45结构进行层压工艺后的剖视图；
图47为本发明第四实施方式中，图46结构上形成第二盲孔的剖视图；
图48为本发明第四实施方式中，图47结构上形成第二导线，以制作完成半导体组件的剖视图；
图49及50分别为本发明第五实施方式中，于散热座上形成定位件的剖视图及底部立体示意图；
图51及52分别为本发明第五实施方式中，将半导体元件贴附至图49 及50散热座上的剖视图及底部立体示意图；
图53为本发明第五实施方式中，图51结构上形成平衡层的剖视图；
图54为本发明第五实施方式中，自图53结构移除平衡层底部区域的剖视图；
图55为本发明第五实施方式中，图54结构上形成初级导线的剖视图；
图56为本发明第五实施方式中，图55结构上形成第一介电层及第一盲孔的剖视图；
图57为本发明第五实施方式中，图56结构上形成第一导线的剖视图；
图58为本发明第五实施方式中，图57的面板尺寸结构切割后的剖视图；
图59为本发明第五实施方式中，对应于图58切离单元的次组件剖视图；
图60为本发明第五实施方式中，图54结构上形成第一介电层及第一盲孔的剖视图；
图61为本发明第五实施方式中，图60结构上形成第一导线的剖视图；
图62为本发明第五实施方式中，图61的面板尺寸结构切割后的剖视图；
图63为本发明第五实施方式中，图59次组件及加强层置于第二介电层/金属层上的剖视图；
图64为本发明第五实施方式中，图63结构进行层压工艺后的剖视图；
图65为本发明第五实施方式中，图64结构上形成第二盲孔的剖视图；以及
图66为本发明第五实施方式中，图65结构上形成第二导线，以制作完成半导体组件的剖视图。
【附图标记说明】
次组件 10
半导体组件 100、200、300、400、500
第一表面 101、201
第二表面 103、203
牺牲载板 11
支撑板 111
阻挡层 112
第一路由电路 12
初级导线 121
第一介电层 123
第一盲孔 124
第一导线 125
第一导电盲孔 127
半导体元件 13
定位件 14
主动面 131
非主动面 133
凸块 135、15
平衡层 17
散热座 18
加强层 20
贯穿开口 205
间隙 207
载膜 30
第二路由电路 40
第二介电层 412
金属层 41、42
第二盲孔 413
第二导线 415
第二导电盲孔 417
第三介电层 422
第三盲孔 423
第三导线 425
第三导电盲孔 427
导热连接层 51
切割线 L
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
在下文中，将提供一实施例以详细说明本发明的实施方式。本发明的优点以及功效将借助本发明下述内容而更为显著。在此说明所附的图式简化过且做为例示用。图式中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-26为本发明第一实施方式中，一种半导体组件的制作方法图，其包括一第一路由电路12、半导体元件13、一平衡层17、一散热座18、一加强层20及一第二路由电路40。
图1及2分别为牺牲载板11上形成初级导线121的剖视图及顶部立体示意图，其中初级导线121借助金属沉积及金属图案化工艺形成。于此图中，该牺牲载板11为单层结构。该牺牲载板11通常由铜、铝、铁、镍、锡、不锈钢、硅或其他金属或合金制成，但亦可使用任何其他导电或非导电材料制成。于本实施方式中，该牺牲载板11由含铁材料所制成。初级导线121通常由铜所制成，且可经由各种技术进行图案化沉积，如电镀、无电电镀、蒸镀、溅镀或其组合，或者借助薄膜沉积而后进行金属图案化步骤而形成。就具导电性的牺牲载板11而言，一般是借助金属电镀方式沉积，以形成初级导线121。金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出初级导线121。
图3为具有第一介电层123及第一盲孔124的剖视图，其中第一介电层123位于牺牲载板11及初级导线121上，而第一盲孔124于第一介电层123中。第一介电层123一般可借助层压或涂布方式沉积而成，其接触牺牲载板11及初级导线121，并由上方覆盖且侧向延伸于牺牲载板11及初级导线121上。第一介电层123通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。于沉积第一介电层 123后，可借助各种技术形成第一盲孔124，其包括激光钻孔、等离子体蚀刻、及微影技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属光罩。第一盲孔124 延伸穿过第一介电层123，并对准初级导线121的选定部分。
图4及5分别为第一介电层123上形成第一导线125的剖视图及顶部立体示意图，其中第一导线125借助金属沉积及金属图案化工艺形成。第一导线125自初级导线121朝上延伸，并填满第一盲孔124，以形成直接接触初级导线121的第一导电盲孔127，同时侧向延伸于第一介电层123 上。因此，第一导线125可提供X及Y方向的水平信号路由以及穿过第一盲孔124的垂直路由，以作为初级导线121的电性连接。
第一导线125可借助各种技术沉积为单层或多层，如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说，首先借助将该结构浸入活化剂溶液中，使第一介电层123与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可借助溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层，以形成第一导线125，其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出第一导线125。
此阶段已完成于牺牲载板11上形成第一路由电路12的工艺。于此图中，第一路由电路12包括初级导线121、第一介电层123及第一导线123。初级导线121的垫尺寸及垫间距大于第一导线125的垫尺寸及垫间距。据此，第一路由电路12可于第一表面101处提供芯片连接用的电性接点，并于第二表面103处提供连接下一级路由电路的电性接点。
图6及7分别为半导体元件13由第一路由电路12的第一表面101电性耦接至第一路由电路12的剖视图及顶部立体示意图。该些半导体元件 13(绘示为裸芯片)的主动面131面向第一路由电路12，并可借助热压、回焊、或热超音波接合技术，将半导体元件13经由凸块15电性耦接至第一路由电路12。
图8为半导体元件13及第一路由电路12上形成平衡层17的剖视图，其中该平衡层17可借助如树脂-玻璃层压、树脂-玻璃涂布或模制(molding) 方式形成。该平衡层17由上方覆盖半导体元件13及第一路由电路12，且环绕、同形披覆并覆盖半导体元件13的侧壁。
图9为半导体元件13的非主动面133自上方显露的剖视图。可借助研磨方式，将平衡层17的上部区域移除。于研磨后，平衡层17的顶部表面与半导体元件13的非主动面133呈实质上共平面。
图10为散热座18贴附至半导体元件13上的剖视图。散热座18可由任何具有高导热率的材料制成，如金属、合金、硅、陶瓷或石墨。散热座 18可借助导热材料19(通常为导热黏着剂)贴附于半导体元件13的非主动面133及平衡层17的顶部表面上。
图11为移除牺牲载板11后的剖视图，其显露第一路由电路12的第二表面103。牺牲载板11可借助各种方式移除，包括使用酸性溶液(如氯化铁、硫酸铜溶液)或碱性溶液(如氨溶液)的湿蚀刻、电化学蚀刻、或于机械方式(如钻孔或端铣)后再进行化学蚀刻。于此实施方式中，由含铁材料所制成的牺牲载板11可借助化学蚀刻溶液移除，其中化学蚀刻溶液于铜与铁间具有选择性，以避免移除牺牲载板11时导致铜形成的初级导线121 遭蚀刻。
图12及13分别为将图11的面板尺寸结构切割成个别单件的剖视图及底部立体示意图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别的次组件10。
图14及15分别为个别次组件10的剖视图及底部立体示意图，其中该次组件10包括一第一路由电路12、半导体元件13、一平衡层17及一散热座18。在此图中，该第一路由电路12为一多层增层电路，其包含有侧向延伸超过半导体元件13外围边缘的初级导线121及第一导线125。
图16为加强层20贴附至载膜30上的剖视图。该加强层20具有第一表面201、相反的第二表面203、以及于第一表面201及第二表面203间延伸贯穿加强层20的贯穿开口205。该加强层20可由具有足够机械强度的金属、金属复合材、陶瓷、树脂或其他非金属材料所制成，且可为单层或多层电路结构。该具有贯穿开口205的加强层20可借助铸造(casting)、锻造(forging)、电镀、冲压(stamping)、切削加工(machining)、模制(molding)、其组合或其他技术制成。加强层20的厚度较佳是与次组件10的厚度实质上相同，而贯穿开口205的尺寸较佳与次组件10实质上相同或是稍微大于次组件10。载膜30通常为一胶布，且加强层20的第一表面201借助载膜30的黏性而贴附于载膜30。
图17及18分别为将次组件10插入加强层20的贯穿开口205的剖视图及底部立体示意图，其中散热座18贴附至载膜30上。载膜30可提供暂时的固定力，使次组件10稳固地位于贯穿开口205中。在此，第一路由电路12、平衡层17及散热座18的外围边缘靠近加强层20的贯穿开口 205侧壁。于此图中，该次组件10借助载膜30的黏性而贴附至载膜30。或者，可涂布额外的黏着剂，以使次组件10贴附于载膜30。将次组件10 插入贯穿开口205后，第一路由电路12的第二表面103于向下方向与加强层20的第二表面203呈实质上共平面。于贯穿开口205区域稍大于次组件10的实施方式中，可选择性地将黏着剂(图未示)涂布于次组件10与加强层20间位于贯穿开口205中的间隙，以于次组件102与加强层20间提供坚固机械性接合。
图19为将第二介电层412及金属层41由下方层压/涂布于次组件10 与加强层20上的剖视图。第二介电层412接触第一介电层123/初级导线 121、金属层41及加强层20，并夹置于第一介电层123/初级导线121与金属层41之间及加强层20与金属层41之间。第二介电层412可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。金属层41则通常为具有25微米厚度的铜层。
图20为形成第二盲孔413的剖视图，其显露初级导线121的选定部位。在此，第二盲孔413延伸穿过金属层41及第二介电层412，并对准初级导线121的选定部位。如第一盲孔124所述，第二盲孔413亦可借助各种技术形成，如激光钻孔、等离子体蚀刻、及微影技术，且通常具有50 微米的直径。
参考图21，借助金属沉积及金属图案化工艺，于第二介电层412上形成第二导线415。第二导线415自初级导线121朝下延伸，并填满第二盲孔413，以形成直接接触初级导线121的第二导电盲孔417，同时侧向延伸于第二介电层412上。
图22为将第三介电层422及金属层42由下方层压/涂布于第二介电层 412及第二导线415上的剖视图。第三介电层422接触第二介电层412/第二导线415及金属层42，并夹置于第二介电层412/第二导线415与金属层 42之间。第三介电层422可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成，且通常具有50微米的厚度。金属层42则通常为具有25微米厚度的铜层。
图23为形成第三盲孔423的剖视图，其显露第二导线415的选定部分。在此，第三盲孔423延伸穿过金属层42及第三介电层422，并对准第二导线415的选定部分。如第一及第二盲孔124，413所述，第三盲孔423 亦可借助各种技术形成，其包括激光钻孔、等离子体蚀刻、及微影技术，且通常具有50微米的直径。
图24为借助金属沉积及金属图案化工艺于第三介电层422上形成第三导线425的剖视图。第三导线425自第二导线415朝下延伸，并填满第三盲孔423，以形成直接接触第二导线415的第三导电盲孔427，同时侧向延伸于第三介电层422上。
此阶段已完成于第一路由电路12的第二表面103及加强层20的第二表面203上形成第二路由电路40的工艺。于此图中，该第二路由电路40 包含一第二介电层412、第二导线415、一第三介电层422及第三导线425。此外，第二路由电路40接触第一路由电路12的第一介电层123/初级导线 121及加强层20，并侧向延伸于第一路由电路12的第一介电层123/初级导线121及加强层20上，同时侧向延伸超过第一路由电路12的外围边缘。据此，第二路由电路40的表面积大于第一路由电路12的表面积。更具体地说，第二路由电路40实质上具有第一路由电路12与加强层20的结合表面积。
图25及26分为移除载膜30后的剖视图及底部立体示意图。将载膜 30自散热座18及加强层20移除，以由上方显露散热座18。
据此，如图25及26所示，已完成的半导体组件100包括一第一路由电路12、半导体元件13、一平衡层17、一散热座18、一加强层20及一第二路由电路40，其中第一及第二路由电路12、40为接续形成的多层增层电路。
第一路由电路12、半导体元件13、平衡层17及散热座18位于加强层20的贯穿开口205中。半导体元件13由第一路由电路12的第一表面 101电性耦接至第一路由电路12，而半导体元件13被平衡层17侧向环绕，并与散热座18热性导通。第一路由电路12包含有侧向延伸超过半导体元件13外围边缘的初级导线121及第一导线125，并可对半导体元件13提供第一级的扇出路由。
加强层20环绕于第一路由电路12、平衡层17及散热座18的外围边缘，并侧向延伸至半导体组件100的外围边缘，用以提供机械支撑并避免半导体组件100发生弯翘状况。
第二路由电路40设置于加强层20的贯穿开口205外，并借助第二路由电路40的第二导电盲孔417，由第一路由电路12的第二表面103电性耦接至第一路由电路12。由于第一路由电路12第二表面103处的垫尺寸及垫间距大于半导体元件13的垫尺寸及垫间距，故将第二路由电路40互连至第一路由电路12时可获得高生产良率。第二路由电路40包括有第二导线415及第三导线425，其延伸进入加强层20贯穿开口20外的区域，并侧向延伸超过第一路由电路12的外围边缘，同时侧向延伸至加强层20 的第二表面203上。据此，第二路由电路40不仅对半导体元件13提供进一步的扇出线路结构，其亦可使第一路由电路12与加强层20机械接合。
[实施例2]
图27-35为本发明第二实施方式的半导体组件制作方法图，其形成另一形态的次组件。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图27为第一路由电路12可拆分地接置于牺牲载板11上的剖视图。于此图中，该牺牲载板11为双层结构，其包括一支撑板111及沉积于支撑板111上的一阻挡层112。该第一路由电路12与图4所示结构相同，并形成于阻挡层112上。阻挡层112可具有0.001至0.1毫米的厚度，且可为一金属层，其中该金属层可于化学移除支撑板111时抵抗化学蚀刻，并可于不影响初级导线121下移除该金属层。举例说明，当支撑板111及初级导线121由铜制成时，该阻挡层112可由锡或镍制成。此外，除了金属材料外，阻挡层112亦可为一介电层，如可剥式积层膜(peelable laminate film)。于此实施例中，支撑板111为铜板，且阻挡层112为厚度5微米的镍层。
图28为半导体元件13电性耦接至第一路由电路12且散热座18贴附至半导体元件13上的剖视图。半导体元件13借助凸块15电性耦接至第一路由电路12。散热座18借助导热材料19贴附于半导体元件13上。
图29为散热座18及第一路由电路12上形成平衡层17的剖视图。该平衡层17由上方覆盖散热座18及第一路由电路12，且环绕、同形披覆并覆盖半导体元件13及散热座18的侧壁。
图30为移除平衡层17上部区域及牺牲载板11后的剖视图。散热座 18由上方显露，并与平衡层17于顶部表面处呈实质上共平面。在此，可借助碱性蚀刻溶液来移除由铜制成的支撑板111，接着，可借助酸性蚀刻溶液来移除由镍制成的阻挡层112，以由下方显露第一路由电路12。于阻挡层112为可剥式积层膜(peelable laminate film)的另一形态中，该阻挡层 112可借助机械剥离或等离子体灰化(plasma ashing)方式来移除。
图31为将图30的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别的次组件10。
图32为个别次组件10的剖视图，其包括一第一路由电路12、半导体元件13、一平衡层17及一散热座18。第一路由电路12对半导体元件13 提供第一级的扇出路由，而散热座18则提供半导体元件13散热的途径。
图33为图32次组件10贴附至图16载膜30上的剖视图。将次组件 10插入加强层20的贯穿开口205内，并将平衡层17及散热座18贴附至载膜30上，以使次组件10可稳固地容置于贯穿开口205中。
图34为提供第二介电层412及金属层41并形成第二盲孔413的剖视图，其中第二介电层412及金属层41由下方层压/涂布于次组件10与加强层20上，而第二盲孔413形成于第二介电层412及金属层41中。第二介电层412接触第一介电层123/初级导线121、金属层41及加强层20，并夹置于第一介电层123/初级导线121与金属层41之间及加强层20与金属层41之间。第二盲孔413延伸穿过金属层41及第二介电层412，以由下方显露初级导线121的选定部位。
参考图35，借助金属沉积及金属图案化工艺，于第二介电层412上形成第二导线415，并将载膜30移除，以由上方显露散热座18。第二导线 415自初级导线121朝下延伸，并填满第二盲孔413，以形成直接接触初级导线121的第二导电盲孔417，同时侧向延伸于第二介电层412上。
据此，如图35所示，已完成的半导体组件200包括一次组件10、一加强层20及一第二路由电路40。于此图中，该第二路由电路40包括一第二介电层412及第二导线415。
该次组件10位于加强层20的贯穿开口205中，且包括一第一路由电路12、一半导体元件13、一平衡层17及一散热座18。第一路由电路12 的外围边缘被限制于加强层20的贯穿开口205内，且第一路由电路12第二表面103处的垫尺寸及垫间距大于第一表面101处的垫尺寸及垫间距。因此，该半导体元件13可接置于第一路由电路12的第一表面101上，而第二路由电路40由第二表面103互连至第一路由电路12时可具有高生产良率。第二路由电路40设置于加强层20的贯穿开口205外，并电性耦接至第一路由电路12，以提供进一步的扇出路由。
[实施例3]
图36-44为本发明第三实施方式的半导体组件制作方法图，其未使用载膜，且第二路由电路还进一步电性耦接至加强层，以作为接地连接。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图36为将图14的次组件10及一金属加强层20置于第二介电层412/ 金属层41上的剖视图。于此图中，第二介电层412夹置于次组件10与金属层41之间以及加强层20与金属层41之间，且第二介电层412接触次组件10的第二表面103及加强层20之第二表面203。次组件10的第二表面103于向下方向上与加强层20的第二表面203呈实质上共平面，且次组件10与加强层20间具有位于贯穿开口205内的间隙207。加强层20 侧向围绕该间隙207，且间隙207侧向围绕第一路由电路12、平衡层17 及散热座18。
图37为第二介电层412进入间隙207的剖视图。第二介电层412于施加热及压力下而流入间隙207中。受热的第二介电层412可在压力下任意成形。因此，夹置于次组件10与金属层41间以及加强层20与金属层 41间的第二介电层412受到挤压后，将改变其原始形状并向上流入间隙 207，进而同形被覆贯穿开口205的侧壁及第一路由电路17、平衡层17 与散热座18的外围边缘。固化后的第二介电层412可提供次组件10与加强层20间、次组件10与金属层41间、以及加强层20与金属层41间的坚固机械性接合，以使次组件10固定于加强层20的贯穿开口205内。于此图中，第二介电层412亦上升至稍微高过该间隙207，且溢流至散热座 18与加强层20上。
图38为移除溢流至散热座18与加强层20上的第二介电层412多余部分的剖视图。第二介电层412多余的部分可借助抛光/研磨方式移除。
图39为形成导热连接层51的剖视图。该结构的顶部表面可经金属化以形成单层或多层结构的导热连接层51。该导热连接层51为未经图案化的金属层(通常为铜层)，其由上方覆盖并接触散热座18、加强层20及间隙207中的第二介电层412。于散热座18及加强层20皆由金属制成的方式中，该导热连接层51通常是借助无电电镀后，接着进行电解电镀而形成。为了便于图示，散热座18、加强层20及导热连接层51绘示成单一层。由于铜为同质披覆，该些金属层间的界线(如虚线所示)可能不易或无法被察觉。然而，间隙中207的第二介电层412与导热连接层51间的界线则清楚可见。
图40为形成第二盲孔413的剖视图，其显露初级导线121及加强层 20的选定部位。在此，第二盲孔413延伸穿过金属层41及第二介电层412，并对准初级导线121及加强层20的选定部位。
图41为借助金属沉积及金属图案化工艺于第二介电层412上形成第二导线415的剖视图。第二导线415自初级导线121及加强层20朝下延伸，并填满第二盲孔413，以形成直接接触初级导线121及加强层20的第二导电盲孔417，同时侧向延伸于第二介电层412上。
图42为将第三介电层422及金属层42由下方层压/涂布于第二介电层 412及第二导线415上的剖视图。第三介电层422接触第二介电层412/第二导线415及金属层42，并夹置于第二介电层412/第二导线415与金属层 42之间。
图43为形成第三盲孔423的剖视图，其显露第二导线415的选定部分。在此，第三盲孔423延伸穿过金属层42及第三介电层422，并对准第二导线415的选定部分。
图44为借助金属沉积及金属图案化工艺于第三介电层422上形成第三导线425的剖视图。第三导线425自第二导线415朝下延伸，并填满第三盲孔423，以形成直接接触第二导线415的第三导电盲孔427，同时侧向延伸于第三介电层422上。
据此，如图44所示，已完成的半导体组件300包括一第一路由电路 12、半导体元件13、一平衡层17、一散热座18、一加强层20、一第二路由电路40及一导热连接层51，其中第一及第二路由电路12、40为接续形成的多层增层电路。于此图中，该第一路由电路12包括初级导线121、一第一介电层123及第一导线125，而第二路由电路40包括一第二介电层 412、第二导线415、一第三介电层422及第三导线425。
第一路由电路12位于加强层20的贯穿开口205中，并对半导体元件 13提供电性接点，而半导体元件13被平衡层17侧向环绕，并与散热座 18热性导通。第二路由电路40延伸进入加强层20贯穿开口20外的区域，并包括第二导线415，其电性耦接至第一路由电路12的初级导线121及加强层20，并侧向延伸超过第一路由电路12的外围边缘，同时侧向延伸至加强层20的第二表面203上。导热连接层51具有由散热座18侧向延伸至加强层20的选定部分，以提供大面积的散热表面。散热座18、加强层 20及导热连接层51的整体可提供半导体元件13的散热、电磁屏蔽及湿气阻挡。
[实施例4]
图45-48为本发明第四实施方式的半导体组件制作方法图，其包括有另一形式的次组件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图45为次组件10及加强层20置于第二介电层412/金属层41上的剖视图。该次组件10可借助将图8面板尺寸结构切割成个别单件而获得，随后将次组件10插入加强层20的贯穿开口205中，且次组件10与加强层20间存有一间隙207。第二介电层412夹置于次组件10与金属层41 之间，以及加强层20与金属层41之间。
图46为第二介电层412进入间隙207的剖视图。第二介电层412流入间隙207中，并提供次组件10与加强层20间、次组件10与金属层41 间、以及加强层20与金属层41间的坚固机械性接合。
图47为形成第二盲孔413的剖视图，其显露初级导线121的选定部位。在此，第二盲孔413延伸穿过金属层41及第二介电层412，并对准初级导线121的选定部位。
图48为借助金属沉积及金属图案化工艺于第二介电层412上形成第二导线415的剖视图。第二导线415自初级导线121朝下延伸，并填满第二盲孔413，以形成直接接触初级导线121的第二导电盲孔417，同时侧向延伸于第二介电层412上。
据此，如图48所示，已完成的半导体组件400包括一第一路由电路 12、半导体元件13、一平衡层17、一加强层20及一第二路由电路40，其中第一及第二路由电路12、40为接续形成的多层增层电路。于此图中，该第一路由电路12包括初级导线121、一第一介电层123及第一导线125，而第二路由电路40包括一第二介电层412及第二导线415。第一路由电路 12位于加强层20的贯穿开口205中，并对半导体元件13提供初级的扇出路由。平衡层17包围半导体元件13，并对半导体元件13及第一路由电路 12提供高模数的抗弯平台，而加强层20则对半导体元件13、第一路由电路12及第二路由电路40提供另一高模数的抗弯平台。第二路由电路40 延伸进入加强层20贯穿开口20外的区域，并侧向延伸超过第一路由电路 12的外围边缘，以提供进一步的扇出路由。
[实施例5]
图49-66为本发明第五实施方式的半导体组件制作方法图，其借助另一工艺方法以制得次组件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图49及50分别为散热座18上具有多组定位件14的剖视图及底部立体示意图。散热座18的厚度较佳为0.1毫米至1.0毫米。定位件14由散热座18的底部表面凸起，其厚度可为5至200微米。于本实施方式中，该散热座18具有0.5毫米厚度，而定位件14具有50微米厚度。若使用导电的散热座18，则定位件14通常通过金属(如铜)的图案化沉积法形成于散热座18上，如电镀、无电电镀、蒸镀、溅镀或其组合，并同时使用微影技术。或者，若是使用非导电的散热座18，则可使用阻焊(solder mask) 或光阻材料以形成定位件14。如图50所示，每组定位件14由复数个凸柱所组成，并与随后设置的半导体元件的四角相符。然而，定位件的图案不限于此，其可具有防止随后设置的半导体元件发生不必要位移的其他各种图案。举例来说，定位件14可由一连续或不连续的凸条所组成，并与随后设置的半导体元件的四侧边、两对角、或四角相符。或者，定位件14 可侧向延伸至散热座18的外围边缘，并具有与随后设置的半导体元件外围边缘相符的内周围边缘。
图51及52分别为半导体元件13借助导热材料19贴附至散热座18 的剖视图及底部立体示意图。每一半导体元件13包含有复数个凸块135，该些凸块135位于半导体元件13的主动面131，且半导体元件13以非主动面133朝向散热座18的方式贴附至散热座18。每组定位件14侧向对准并靠近每一半导体元件13的外围边缘。定位件14可控制元件置放的准确度。定位件14朝向下方向延伸超过半导体元件13的非主动面133，并且位于半导体元件13的四角外，同时于侧面方向上侧向对准半导体元件13 的四角。由于定位件14侧向靠近且符合半导体元件13的四角，故其可避免半导体元件13于黏着剂固化时发生任何不必要的位移。定位件14与半导体元件13间的间隙较佳于约5至50微米的范围内。此外，半导体元件 13的贴附步骤亦可不使用定位件14。
图53为形成平衡层17的剖视图。该平衡层17由下方覆盖半导体元件13、定位件14及散热座18，并环绕、同形披覆且覆盖半导体元件13 的侧壁，同时自半导体元件13侧向延伸至结构的外围边缘。
图54为半导体元件13的凸块135由下方显露的剖视图。于移除平衡层17的下部区域后，平衡层17的底部表面与凸块135的外表面呈实质上共平面。
图55为借助金属沉积及金属图案化工艺形成初级导线121的剖视图。初级导线121侧向延伸于平衡层17上，并且电性耦接至半导体元件13的凸块135。
图56为提供第一介电层123并形成第一盲孔124的剖视图，其中第一介电层123层压/涂布于初级导线121及平衡层17上，而第一盲孔124 形成于第一介电层123中。第一介电层123接触初级导线121及平衡层17，并由下方覆盖且侧向延伸于初级导线121及平衡层17上。第一盲孔124 延伸穿过第一介电层123，并对准初级导线121的选定部位。
参考图57，借助金属沉积及金属图案化工艺，于第一介电层123上形成第一导线125。第一导线125自初级导线121朝下延伸，并填满第一盲孔124，以形成直接接触初级导线121的第一导电盲孔127，同时侧向延伸于第一介电层123上。
此阶段已完成于半导体元件13及平衡层17上形成第一路由电路12 的工艺。于此图中，该第一路由电路12包括初级导线121、一第一介电层 123及第一导线125。第一导线125的垫尺寸及垫间距大于初级导线121 的垫尺寸及垫间距，以确保后续将下一级路由电路互连至第一导线125时可获得较高生产良率。据此，第一路由电路12可于第一表面101处提供连接芯片的电性接点，同时于第二表面103处提供连接下一级路由电路的电性接点。
图58为将图57的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将具有第一路由电路12电性耦接至半导体元件13的面板尺寸结构单离成个别的次组件10。
图59为个别次组件10的剖视图，其包括一第一路由电路12、一半导体元件13、一定位件14、一平衡层17及一散热座18。于此图中，第一路由电路12为多层增层电路，且包括侧向延伸超过半导体元件13外围边缘的初级导线121及第一导线125。
图60-62为次组件10的另一制作方法剖视图。
图60为提供第一介电层123并形成第一盲孔124的剖视图，其中第一介电层123层压/涂布于半导体元件13及平衡层17上，而第一盲孔124 形成于第一介电层123中。第一介电层123接触半导体元件13的凸块135 及平衡层17，并由下方覆盖且侧向延伸于半导体元件13的凸块135及平衡层177上。第一盲孔124延伸穿过第一介电层123，并对准半导体元件13的凸块135。
图61为借助金属沉积及金属图案化工艺于第一介电层123上形成第一导线125的剖视图。第一导线125自半导体元件13的凸块135朝下延伸，并填满第一盲孔124，以形成直接接触凸块135的第一导电盲孔127，同时侧向延伸于第一介电层123上。在此，第一导线125所提供的垫尺寸及垫间距大于半导体元件13的垫尺寸及垫间距。
图62为将图61的面板尺寸结构切割成个别单件的剖视图。如图所示，沿着切割线“L”，将面板尺寸结构单离成个别的次组件10。
图63为图59次组件10及一加强层20置于第二介电层412/金属层41 上的剖视图。该次组件10插置加强层20的贯穿开口205中，且次组件10 与加强层20间存有一间隙207。第二介电层412则夹置于次组件10与金属层41之间，以及加强层20与金属层41之间。
图64为第二介电层412进入间隙207的剖视图。第二介电层412流入间隙207中，并提供次组件10与加强层20间、次组件10与金属层41 间、以及加强层20与金属层41间的坚固机械性接合。
图65为形成第二盲孔413的剖视图，其显露第一导线125的选定部位。在此，第二盲孔413延伸穿过金属层41及第二介电层412，并对准第一导线125的选定部位。
图66为借助金属沉积及金属图案化工艺于第二介电层412上形成第二导线415的剖视图。第二导线415自第一导线125朝下延伸，并填满第二盲孔413，以形成直接接触第一导线125的第二导电盲孔417，同时侧向延伸于第二介电层412上。
据此，如图66所示，已完成的半导体组件500包括一第一路由电路 12、一半导体元件13、一定位件14、一平衡层17、一散热座18、一加强层20及一第二路由电路40。于此图中，该第一路由电路12包括初级导线 121、一第一介电层123及第一导线125，而第二路由电路40包括一第二介电层412及第二导线415。
半导体元件13贴附至散热座18，且定位件14位于半导体元件13的非主动面133周围，并与半导体元件13的四角相符。散热座18提供半导体元件13的散热，并对半导体元件13及第一路由电路12提供高模数抗弯平台。第一路由电路12位于加强层20的贯穿开口205中，并电性耦接至半导体元件13，以对半导体元件13提供初级的扇出路由，且平衡层17 侧向环绕半导体元件13。加强层20对半导体元件13、第一路由电路12 及第二路由电路40提供另一高模数抗弯平台。第二路由电路40延伸进入加强层20的贯穿开口205外的区域，并且提供进一步的扇出路由。
上述半导体组件仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。举例来说，加强层可包括多个排列成阵列形状的贯穿开口，且每一贯穿开口中可设置一次组件。此外，第二路由电路亦可包括额外的导线，以接收并连接额外的第一路由电路。
如上述实施方式所示，本发明建构出一种可展现较佳可靠度的独特半导体组件，其包括一半导体元件、一第一路由电路、一平衡层、一加强层及一第二路由电路。为方便下文描述，在此将第一路由电路第一表面所面向的方向定义为第一方向，而第一路由电路第二表面所面向的方向定义为第二方向。
半导体元件可为已封装或未封装的芯片。举例来说，半导体元件可为裸芯片，或是晶圆级封装晶粒等。或者，半导体元件可为堆叠芯片。于一较佳实施方式中，该半导体元件与牺牲载板上的第一路由电路(第一路由电路可拆分式地接置于一牺牲载板上)电性耦接，随后于第一路由电路上提供平衡层并接着移除该牺牲载板，即可形成次组件。此于实施方式中，该半导体元件可借助凸块电性耦接至第一路由电路，且其主动面朝向第一路由电路，而该牺牲载板可于形成平衡层后，借助化学蚀刻或或机械剥离方式移除。较佳为，该次组件以面板尺寸制备，接着再切割成个别单件。此外，可于提供平衡层前或提供平衡层后，将一散热座贴附至半导体元件。据此，半导体元件所产生的热可借助该散热座向外散逸。另外，该次组件亦可借助另一工艺方式制备，其包括下述步骤：将半导体元件贴附至散热座，再提供平衡层于散热座上，接着于半导体元件及平衡层上形成第一路由电路。于此实施方式中，可提供定位件以确保半导体元件置放于散热座上的准确度。更具体地说，定位件由散热座的一表面凸起，而半导体元件利用定位件侧向对准半导体元件外围边缘的方式贴附至散热座上。由于定位件朝第二方向延伸超过半导体元件的非主动面，并且靠近半导体元件的外围边缘，因而可避免半导体元件发生不必要位移。由此，可确保第一路由电路互连至半导体元件时有较高的生产良率。
定位件可具有防止半导体元件发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列。或者，定位件可侧向延伸至散热座的外围边缘，且其内周围边缘与半导体元件的外围边缘相符。具体来说，定位件可侧向对准半导体元件的四侧边，以定义出与半导体元件形状相同或相似的区域，并且避免半导体元件的侧向位移。举例来说，定位件可对准并符合半导体元件的四侧边、两对角、或四角，以限制半导体元件发生侧向位移。此外，定位件(位于半导体元件的非主动面周围) 较佳具有5至200微米的高度。
借助将该次组件插入加强层的贯穿开口中，便可使半导体元件、第一路由电路、平衡层及选择性散热座位于加强层的贯穿开口内。于一较佳实施例中，该次组件插入加强层的贯穿开口中时，第一路由电路及平衡层的外围边缘靠近加强层的贯穿开口侧壁。此外，于次组件插入加强层的贯穿开口后，可选择性地将一黏着剂涂布于贯穿开口中位于次组件与加强层间的间隙，以于次组件与加强层间提供坚固机械性接合。或者，第二路由电路的介电层可填入次组件与加强层间的间隙。据此，该黏着剂或第二路由电路的介电层可被覆贯穿开口的侧壁及次组件的外围边缘。
加强层可为单层或多层结构，并可选择性地嵌埋有单层级导线或多层级导线。于一较佳实施例中，该加强层环绕第一路由电路及平衡层的外围边缘，并侧向延伸至半导体组件的外围边缘。该加强层可由任何具有足够机械强度的材料制成，如金属、金属复合材、陶瓷、树脂或其他非金属材料。据此，位于第一路由电路及平衡层周围的该加强层可对半导体组件提供机械支撑，以防止半导体组件发生弯翘现象。
第一及第二路由电路可为接续形成的增层电路，其不具核心层。此外，第一路由电路侧向延伸超过半导体元件的外围边缘，且其外围边缘被限制于加强层的贯穿开口内。第二路由电路则侧向延伸超过第一路由电路的外围边缘，同时还侧向延伸至半导体组件的外围边缘，且实质上具有第一路由电路与加强层的结合表面积。据此，第二路由电路的表面积可大于第一路由电路的表面积。较佳为，第一及第二路由电路为多层结构的增层电路，且各自包括至少一介电层及导线，其中导线填满介电层中的盲孔，并侧向延伸于介电层上。介电层与导线连续轮流形成，且需要的话可重复形成。
第一路由电路可对半导体元件提供扇出路由/互连，其第二表面处的垫尺寸及垫间距较佳是大于半导体元件主动面处的垫尺寸及垫间距。具体地说，第一路由电路的第二表面处导线所具有的垫尺寸及垫间距，较佳大于半导体元件的垫尺寸及垫间距。举例来说，第一路由电路的第一表面处可包含有连接半导体元件的顶部导线，而第二表面处可包含有连接第二路由电路的底部导线。在此，顶部导线可借助导电盲孔或内层导线而与底部导线电性连接。于一较佳实施例中，第二表面处的底部导线的垫尺寸及垫间距大于第一表面处的顶部导线的垫尺寸及垫间距。据此，半导体元件可电性耦接至顶部导线，而第二路由电路则互连至底部导线。或者，第一路由电路可包含接触半导体元件的导线，其自半导体元件延伸，并填满介电层中的盲孔，以形成与半导体元件电性接触的导电盲孔，同时侧向延伸于介电层上，且其垫尺寸及垫间距大于半导体元件的垫尺寸及垫间距。由于第一路由电路第二表面处的垫尺寸及垫间距大于第一表面处的垫尺寸及垫间距，故可避免后续形成第二路由电路时发生微盲孔未连接上的问题。此外，第一路由电路的底部导线外表面较佳与加强层的第二表面呈实质上共平面，并与第二路由电路接触。
于次组件插入加强层的贯穿开口后，第二路由电路可形成于第一路由电路及加强层的第二表面上，以提供进一步地扇出路由/互连。于一较佳实施例中，第二路由电路电性耦接至第一路由电路的底部导线(底部导线的垫尺寸及垫间距大于半导体元件的垫尺寸及垫间距)，以进一步放大半导体元件的垫尺寸及垫间距。由于第二路由电路可通过第二路由电路的导电盲孔而电性耦接至第一路由电路，故第一路由电路与第二路由电路间的电性连接无须使用焊接材料。此外，加强层与第二路由电路间的接口亦无需使用焊材或黏着剂。更具体地说，第二路由电路可包括一介电层及导线，其中介电层位于第一路由电路与加强层的第二表面上，而导线自第一路由电路的底部导线延伸(且选择性地自加强层的第二表面延伸)，并填满第二路由电路介电层中的盲孔，同时侧向延伸于第二路由电路的介电层上。因此，第二路由电路可接触并电性耦接至第一路由电路的底部导线，以构成信号路由，且第二路由电路可选择性地进一步电性耦接至加强层的第二表面，以作为接地连接。第二路由电路最外层导线可容置导电接点，例如焊球，以与下一级组件或另一电子元件电性传输及机械性连接。
于形成第二路由电路前，可使用载膜(通常为黏胶带)，以提供暂时的固定力。举例说明，该载膜可暂时贴附于次组件及加强层的第一表面，以将次组件固定于加强层的贯穿开口内，接着，如上所述，可选择性地将黏着剂涂布于加强层与次组件间的间隙。于形成第二路由电路于第一路由电路及加强层上后，可将载膜移除。或者，可直接将次组件及加强层设置于一介电层上，并使第一路由电路的底部导线及加强层的第二表面与该介电层接触，随后再将该介电层接合至第一路由电路与加强层，且较佳是使该介电层流入次组件与加强层间的间隙。由此，该介电层可于次组件与加强层间提供坚固机械性接合，并将次组件固定于加强层的贯穿开口内。接着，该第二路由电路(包含有接合至次组件及加强层的介电层)可与第一路由电路电性耦接。
本发明的半导体组件还可包括一导热连接层。该导热连接层可为未图案化的金属层(通常为铜层)，并于第一方向上覆盖并接触次组件的散热座及加强层的第一表面。于一较佳实施例中，该导热连接层延伸至半导体组件的外围边缘，以提供较大的散热表面积。据此，该导热连接层可提供面积大于散热座的水平散热平台。于散热座及加强层皆由金属材料制成的形式中，该导热连接层较佳是借助无电电镀后，接着进行电解电镀至所需厚度而形成。
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在半导体元件主动面朝下的状态下，第二路由电路于下方覆盖半导体元件，不论另一元件例如第一路由电路是否位于半导体元件与第二路由电路之间。
“贴附于...上”一词包括与单一或多个元件间的接触与非接触。例如，散热座贴附于半导体元件的非主动面上，不论此散热座是否与半导体元件以一导热材料相隔。
“对准”一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及半导体元件相交时，定位件即侧向对准于半导体元件，不论定位件与半导体元件之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与半导体元件相交但不与定位件相交、或与定位件相交但不与半导体元件相交的假想水平线。同样地，次组件对准于加强层的贯穿开口。
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域习知通识，当半导体元件以及定位件间的间隙不够窄时，由于半导体元件于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦半导体元件的位置误差超过最大极限时，则不可能使用激光束对准半导体元件的预定位置，而导致半导体元件以及路由电路间的电性连接失败。根据半导体元件的接触垫的尺寸，于本领域的技术人员可经由试误法以确认半导体元件以及定位件间的间隙的最大可接受范围，以确保路由电路的导电盲孔与半导体元件的I/O垫对准。由此，“定位件靠近半导体元件的外围边缘的用语指半导体元件的外围边缘与定位件间的间隙窄到足以防止半导体元件的位置误差超过可接受的最大误差限制。同样地，“第一路由电路、平衡层与散热座的外围边缘靠近加强层的贯穿开口侧壁”的叙述指第一路由电路的外围边缘与贯穿开口侧壁间的间隙、平衡层的外围边缘与贯穿开口侧壁间的间隙、及散热座的外围边缘与贯穿开口侧壁间的间隙窄到足以防止次组件的位置误差超过可接受的最大误差限值。举例来说，半导体元件与定位件间之间隙可约于5微米至50微米的范围内，而次组件外围边缘与贯穿开口侧壁间的间隙较佳约于10微米至50微米的范围内。
“电性连接”、以及“电性耦接”的词意指直接或间接电性连接。例如，第二路由电路的最内层导线直接接触并且电性连接至第一路由电路，而第二路由电路的最外层导线与第一路由电路保持距离，并且借助内层导线而电性连接至第一路由电路。
“第一方向”及“第二方向”并非取决于半导体组件的定向，凡熟悉此项技艺的人士即可轻易了解其实际所指的方向。例如，第一路由电路及加强层的第一表面面朝第一方向，而第一路由电路及加强层的第二表面面朝第二方向，此与半导体组件是否倒置无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。再者，在半导体元件主动面向下的状态，第一方向为向上方向，第二方向为向下方向；在半导体元件主动面向上的状态，第一方向为向下方向，第二方向为向上方向。
本发明的半导体组件具有许多优点。举例来说，加强层可提供一抗弯平台供第二路由电路形成于上，以避免组件发生弯翘状况。结合成一体的双路由电路可对半导体元件提供阶段式的扇出路由/互连。由此，具有精细接垫的半导体元件可电性耦接至第一路由电路的一侧，其中该侧的垫尺寸及垫间距与半导体元件相符，而第二路由电路则电性耦接至第一路由电路具有较大垫尺寸及垫间距的另一侧，其中该另一侧的垫尺寸及垫间距大于半导体元件，由此，该第二路由电路可将半导体元件的垫尺寸及间距进一步放大。定位件可控制半导体元件置放的准确度。借助加强层的机械强度，可解决弯翘问题。借助此方法制备成的半导体组件为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使图式清晰，图式亦可能省略重复或非必要的元件及元件符号。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种设有加强层及整合双路由电路的半导体组件，其包括：
一次组件，其包含一半导体元件、一平衡层及一第一路由电路，其中(i)该半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路，(ii)该第一路由电路为不具核心层的增层电路，其包括侧向延伸超过该半导体元件外围边缘的至少一导线，且(iii)该平衡层侧向环绕该半导体元件，并覆盖该第一路由电路的该第一表面；
一加强层，其具有延伸穿过该加强层的一贯穿开口，其中该次组件位于该加强层的该贯穿开口内；以及
一第二路由电路，其由该第一路由电路的一相反第二表面电性耦接至该第一路由电路，该第二路由电路为不具核心层的增层电路，其包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
2.如权利要求1所述的半导体组件，其特征在于，该次组件还包含一散热座，其借助一导热材料贴附至该半导体元件的一非主动面。
3.如权利要求2所述的半导体组件，其特征在于，还包括一导热连接层，其自该散热座侧向延伸至该加强层。
4.如权利要求1所述的半导体组件，其特征在于，该平衡层还覆盖该半导体元件的一非主动面。
5.一种设有加强层及整合双路由电路的半导体组件制作方法，其包括：
提供一次组件，包含：
提供一第一路由电路，其可拆分式地接置于一牺牲载板上；
将一半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路；
提供一平衡层，其侧向环绕该半导体元件且覆盖该第一路由电路的该第一表面；及
移除该牺牲载板，以显露该第一路由电路的一相反第二表面；
提供一加强层，其具有延伸穿过该加强层的一贯穿开口；
将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的该第二表面自该加强层的该贯穿开口显露；以及
形成一第二路由电路，其由该第一路由电路的该第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
6.如权利要求5所述的设有加强层及整合双路由电路的半导体组件制作方法，其特征在于，提供该次组件的该步骤还包含：借助一导热材料，将一散热座贴附至该半导体元件的一非主动面。
7.如权利要求6所述的设有加强层及整合双路由电路的半导体组件制作方法，其特征在于，还包括：形成一导热连接层，其自该散热座侧向延伸至该加强层。
8.如权利要求5所述的设有加强层及整合双路由电路的半导体组件制作方法，其特征在于，该加强层还覆盖该半导体元件的一非主动面。
9.一种设有加强层及整合双路由电路的半导体组件制作方法，其包括：
提供一次组件，包含：
借助一导热材料，将一半导体元件贴附至一散热座；
提供一平衡层，其侧向环绕该半导体元件；及
形成一第一路由电路于该半导体元件及该平衡层上，并使该半导体元件由该第一路由电路的一第一表面电性耦接至该第一路由电路，其中该第一路由电路包括侧向延伸超过该半导体元件外围边缘的至少一导线；
提供一加强层，其具有延伸穿过该加强层的一贯穿开口；
将该次组件插入该加强层的该贯穿开口中，并使该第一路由电路的一相反第二表面自该加强层的该贯穿开口显露；以及
形成一第二路由电路，其由该第一路由电路的该第二表面电性耦接至该第一路由电路，且包括至少一导线，其中该至少一导线侧向延伸超过该第一路由电路外围边缘，同时侧向延伸至该加强层的一表面上。
10.如权利要求9所述的设有加强层及整合双路由电路的半导体组件制作方法，其特征在于，还包括：形成一导热连接层，其自该散热座侧向延伸至该加强层。
11.如权利要求9所述的设有加强层及整合双路由电路的半导体组件制作方法，其特征在于，该次组件还包含一定位件，其由该散热座的一表面凸出，且该半导体元件贴附至该散热座时，该定位件侧向对准且靠近该半导体元件外围边缘，并延伸超过该半导体元件的一非主动面。
CN201610191252.6A 2015-04-01 2016-03-30 设有加强层及整合双路由电路的半导体组件及制作方法 Expired - Fee Related CN106057745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562141428P 2015-04-01 2015-04-01
US62/141,428 2015-04-01

Publications (2)

Publication Number Publication Date
CN106057745A CN106057745A (zh) 2016-10-26
CN106057745B true CN106057745B (zh) 2018-12-28

Family

ID=57016317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610191252.6A Expired - Fee Related CN106057745B (zh) 2015-04-01 2016-03-30 设有加强层及整合双路由电路的半导体组件及制作方法

Country Status (3)

Country Link
US (1) US10062663B2 (zh)
CN (1) CN106057745B (zh)
TW (1) TWI585926B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) * 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10804119B2 (en) * 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
CN113053852B (zh) * 2019-12-26 2024-03-29 钰桥半导体股份有限公司 半导体组体
US11404343B2 (en) * 2020-02-12 2022-08-02 Qualcomm Incorporated Package comprising a substrate configured as a heat spreader
CN111863775B (zh) * 2020-06-16 2022-07-26 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
KR102566363B1 (ko) * 2020-06-16 2023-08-10 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 방열 겸 전자기 차폐 임베디드 패키징 구조의 제조방법
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
US20230059142A1 (en) * 2021-08-17 2023-02-23 Texas Instruments Incorporated Flip chip packaged devices with thermal interposer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
US20100025081A1 (en) * 2008-07-30 2010-02-04 Tadashi Arai Wiring substrate and electronic component device
CN202695424U (zh) * 2012-06-12 2013-01-23 欣兴电子股份有限公司 具中介层的封装基板
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法
CN103596386A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 制造具有内建定位件的复合线路板的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
JP5325736B2 (ja) 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
JP5715334B2 (ja) 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8174108B2 (en) 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US8962393B2 (en) * 2011-09-23 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with heat shield and method of manufacture thereof
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
US20100025081A1 (en) * 2008-07-30 2010-02-04 Tadashi Arai Wiring substrate and electronic component device
CN202695424U (zh) * 2012-06-12 2013-01-23 欣兴电子股份有限公司 具中介层的封装基板
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法
CN103596386A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 制造具有内建定位件的复合线路板的方法

Also Published As

Publication number Publication date
CN106057745A (zh) 2016-10-26
TWI585926B (zh) 2017-06-01
US10062663B2 (en) 2018-08-28
TW201637160A (zh) 2016-10-16
US20160293514A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
CN106057745B (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN106206488B (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9299651B2 (en) Semiconductor assembly and method of manufacturing the same
CN105702649B (zh) 具有整合双布线结构的线路板及其制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201711149A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
US20140061877A1 (en) Wiring board with embedded device, built-in stopper and electromagnetic shielding
CN105789173A (zh) 整合中介层及双布线结构的线路板及其制作方法
TW201328447A (zh) 印刷電路板及其製造方法
CN109686715A (zh) 适用于可堆叠式半导体组件的具有凹穴的互连基板及其制法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
US20040105955A1 (en) Lamination process and structure of high layout density substrate
CN108109974B (zh) 具有电磁屏蔽及散热特性的半导体组件及制作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
JP4439336B2 (ja) 回路装置の製造方法
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
CN108400117A (zh) 三维整合的散热增益型半导体组件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181228

Termination date: 20190330

CF01 Termination of patent right due to non-payment of annual fee