JPH02288252A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02288252A JPH02288252A JP11022289A JP11022289A JPH02288252A JP H02288252 A JPH02288252 A JP H02288252A JP 11022289 A JP11022289 A JP 11022289A JP 11022289 A JP11022289 A JP 11022289A JP H02288252 A JPH02288252 A JP H02288252A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mmic
- metallized layers
- circuit board
- membrane circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000012528 membrane Substances 0.000 claims description 33
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、マイクロ波用の半導
体装置に関する。
体装置に関する。
マイクロ波通信は、多くのデータ量を伝送できるところ
から、都市内通信、衛星通信等とその需要は飛躍的に増
加している。なかでも、例えば砒化ガリウムの半絶縁性
基板上に能動素子と能動素子の機能を発揮させるような
受動素子から成るマイクロ波モノリシック集積回路（以
下ＭＭ Ｉ Ｃという）は、従来のハイブリッド型集積
回路に比べて高周波特性に優れ、小型低価格化が可能で
あり、且つ信頼度も高い事から、特に数１０ＧＨｚ領域
に於いて強く実用化を迫られている。
から、都市内通信、衛星通信等とその需要は飛躍的に増
加している。なかでも、例えば砒化ガリウムの半絶縁性
基板上に能動素子と能動素子の機能を発揮させるような
受動素子から成るマイクロ波モノリシック集積回路（以
下ＭＭ Ｉ Ｃという）は、従来のハイブリッド型集積
回路に比べて高周波特性に優れ、小型低価格化が可能で
あり、且つ信頼度も高い事から、特に数１０ＧＨｚ領域
に於いて強く実用化を迫られている。
また、こうしなＭＭＩＣは、動作周波数が高い事から不
必要なインダクタンス、キャパシタンス等の特性に対す
る影響が著しく、特性劣化要因となりうるちの及び特性
ばらつき要因となりうるちのは全て排除する必要がある
。
必要なインダクタンス、キャパシタンス等の特性に対す
る影響が著しく、特性劣化要因となりうるちの及び特性
ばらつき要因となりうるちのは全て排除する必要がある
。
第４図（ａ）、（ｂ）は従来のマイクロ波用°半導体装
置の平面図及び側面図である。
置の平面図及び側面図である。
アルミナ基板の主表面に金めつきで膜回路２を形成して
膜回路基板１を形成する。この上に銀入リエボキシ材を
接着剤としてＭＭＩＣチップ３を接着する。ＭＭＩＣチ
ップ３には、能動素子とその機能を発揮する様な受動素
子とから成る能動領域４から信号線や電源線が引き出さ
れ、金線などのボンディング線６によりポンディングパ
ッド５と膜＠路２と接続してマイクロ波用半導体装置を
構成する。
膜回路基板１を形成する。この上に銀入リエボキシ材を
接着剤としてＭＭＩＣチップ３を接着する。ＭＭＩＣチ
ップ３には、能動素子とその機能を発揮する様な受動素
子とから成る能動領域４から信号線や電源線が引き出さ
れ、金線などのボンディング線６によりポンディングパ
ッド５と膜＠路２と接続してマイクロ波用半導体装置を
構成する。
上述した従来のマイクロ波用半導体装置は、外部と電気
的に接続する為にポンディングパッド５、ボンディング
線６、膜回路２といった本来のＭＭＩＣとしての機能外
の回路が必要である為に次のような欠点がある。これら
は、電気的特性から見ると不必要なキャパシタンス、イ
ンダクタンスを成しており、特性劣化要因である。例え
ば、ポンディングパッド５はその大きさが信号波長の位
相をずらす要因であり、ボンディング線６は、例えば０
１３ｎＨといったインダクタンス分により高周波信号に
とって抵抗となる。
的に接続する為にポンディングパッド５、ボンディング
線６、膜回路２といった本来のＭＭＩＣとしての機能外
の回路が必要である為に次のような欠点がある。これら
は、電気的特性から見ると不必要なキャパシタンス、イ
ンダクタンスを成しており、特性劣化要因である。例え
ば、ポンディングパッド５はその大きさが信号波長の位
相をずらす要因であり、ボンディング線６は、例えば０
１３ｎＨといったインダクタンス分により高周波信号に
とって抵抗となる。
膜回路２もボンディング線６を受けるに十分な広さ（例
えば０．３ｍｍｒ’ｌ）が必要であるところから、対接
地容量の増大といつな悪影響を発生する事が知られてい
る。また、ボンディング線６の長さ、形状が組立工程で
ばらつきを生じるところから、マイクロ波用半導体装置
として特性ばらつきによる歩留低下、信顆度低下を招く
。また、ポンディングパッド５、膜回路２を配置を必要
とする為に、小型化の妨げとなっている。
えば０．３ｍｍｒ’ｌ）が必要であるところから、対接
地容量の増大といつな悪影響を発生する事が知られてい
る。また、ボンディング線６の長さ、形状が組立工程で
ばらつきを生じるところから、マイクロ波用半導体装置
として特性ばらつきによる歩留低下、信顆度低下を招く
。また、ポンディングパッド５、膜回路２を配置を必要
とする為に、小型化の妨げとなっている。
ＣＭＭを解決するための手段〕
本発明の半導体装置は、絶縁体基板上に導電体膜で作ら
れた膜回路が形成されて成る膜回路基板と、前記膜回路
の一部に固着され内部に素子が形成されている半導体チ
ップと、前記素子に接続し前記半導体チップ表面に引出
された配線と、前記配線に接続し前記半導体チップの側
面に設けられた帯状金属層と、前記金属層の下端部と前
記膜回路の所定導電体膜とを接続する導電性接着剤とを
含んで構成される。
れた膜回路が形成されて成る膜回路基板と、前記膜回路
の一部に固着され内部に素子が形成されている半導体チ
ップと、前記素子に接続し前記半導体チップ表面に引出
された配線と、前記配線に接続し前記半導体チップの側
面に設けられた帯状金属層と、前記金属層の下端部と前
記膜回路の所定導電体膜とを接続する導電性接着剤とを
含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
側面図、第２図は第１図（ａ）に示す膜回路基板の平面
図、第３図＜ａ）〜（ｃ）は第１図（ａ＞に示すＭＭＩ
Ｃチップの上面図、側面図及び底面図である。
側面図、第２図は第１図（ａ）に示す膜回路基板の平面
図、第３図＜ａ）〜（ｃ）は第１図（ａ＞に示すＭＭＩ
Ｃチップの上面図、側面図及び底面図である。
厚さ０．２５４ｍｍのアルミナ基板の主表面に電解金め
っきを選択的に施して厚さ２ ｍｍの膜回路２を形成し
て膜回路基板１を形成する。この上に例えば銀入りエポ
キシ材を接着剤１０としてＭＭＩＣチップ３を接着する
。
っきを選択的に施して厚さ２ ｍｍの膜回路２を形成し
て膜回路基板１を形成する。この上に例えば銀入りエポ
キシ材を接着剤１０としてＭＭＩＣチップ３を接着する
。
第３図（ａ）〜（Ｃ）に示すように、ＭＭＩＣチップ３
には、能動素子とその機能を発揮する様な受動素子とか
ら成るマイクロ波モノリシック回路が能動領域４の部分
に形成されてい７る。能動領域４からは信号線１１、電
源線１２が引き出されている。ＭＭＩＣチップ３の側面
には半円形の凹みが形成され、その凹みに側面メタライ
ズ層１４が形成されている。これは、ＭＭＩＣチップ３
が多数形成されているウェーハを切断してチップ化する
前に、このウェーハを、例えば硫酸系薬品へ浸す事によ
って直径２００μｍの貫通孔１３を設け、この貫通孔１
３内に例えば金の蒸着により電気的に導通する機側面メ
タライズ層１４を形成しておく。そして、ウェーハを切
断すると図示するような形状となるのである。信号線１
１と電源線１２は側面メタライズ１４と接続され、さら
に裏面メタライズ層１５へ接続され、裏面へ電気的に導
通が取られている。ＭＭＩＣチップ３の裏面メタライズ
層１５は、信号線１１、電源線１２各々が短絡されない
様な形状を有している。第２図に示すように、膜回路基
板１上の金めつきの膜回路２は、裏面メタライズ層１５
．１６と相対するパターンに形成されている。
には、能動素子とその機能を発揮する様な受動素子とか
ら成るマイクロ波モノリシック回路が能動領域４の部分
に形成されてい７る。能動領域４からは信号線１１、電
源線１２が引き出されている。ＭＭＩＣチップ３の側面
には半円形の凹みが形成され、その凹みに側面メタライ
ズ層１４が形成されている。これは、ＭＭＩＣチップ３
が多数形成されているウェーハを切断してチップ化する
前に、このウェーハを、例えば硫酸系薬品へ浸す事によ
って直径２００μｍの貫通孔１３を設け、この貫通孔１
３内に例えば金の蒸着により電気的に導通する機側面メ
タライズ層１４を形成しておく。そして、ウェーハを切
断すると図示するような形状となるのである。信号線１
１と電源線１２は側面メタライズ１４と接続され、さら
に裏面メタライズ層１５へ接続され、裏面へ電気的に導
通が取られている。ＭＭＩＣチップ３の裏面メタライズ
層１５は、信号線１１、電源線１２各々が短絡されない
様な形状を有している。第２図に示すように、膜回路基
板１上の金めつきの膜回路２は、裏面メタライズ層１５
．１６と相対するパターンに形成されている。
以上の様に能動領域４からの信号線１１、電源線１２は
ＭＭＩＣチップ３の側面メタライズ層１４を介し、膜回
路基板１上の膜回路２と電気吋に接続されている。
ＭＭＩＣチップ３の側面メタライズ層１４を介し、膜回
路基板１上の膜回路２と電気吋に接続されている。
この実施例が第４図に示した従来の半導体装置と相違す
る点は、ＭＭＩＣチップ３の信号線１１、電源線１２が
、ボンディング線６を介さず、ＭＭＩＣチップ３の側面
メタライズ層１４を有し、導電性接着剤１０を介して膜
回路２と接続するようにした点である。
る点は、ＭＭＩＣチップ３の信号線１１、電源線１２が
、ボンディング線６を介さず、ＭＭＩＣチップ３の側面
メタライズ層１４を有し、導電性接着剤１０を介して膜
回路２と接続するようにした点である。
以上説明したように、信号線１１、電源線１２をＭＭＩ
Ｃチップ１３の側面メタライズ層１４を介して膜回路２
と電気的に接続する事でボンディング線６が不要となる
ことから、従来ボンディング線６が有していたインダク
タンス、例えば０．３ｎＨを０．１ｎＨと低減でき、例
えば２０ＧＨｚ帯の増幅器に於いて利得０．２ｄＢ上昇
ができる。側面メタライズ層１４がウェーハの加工工程
中に形成できるところから、寸法形状のばらつきが小さ
くでき、電気的特性が安定化される。
Ｃチップ１３の側面メタライズ層１４を介して膜回路２
と電気的に接続する事でボンディング線６が不要となる
ことから、従来ボンディング線６が有していたインダク
タンス、例えば０．３ｎＨを０．１ｎＨと低減でき、例
えば２０ＧＨｚ帯の増幅器に於いて利得０．２ｄＢ上昇
ができる。側面メタライズ層１４がウェーハの加工工程
中に形成できるところから、寸法形状のばらつきが小さ
くでき、電気的特性が安定化される。
ＭＭＩＣチップ３を膜回路基板１に導電性の接着剤１０
で接着する事により信号線１１、電源線１２と膜回路２
との電気的導通が得られるところから、ボンディング作
業が不要となり、作業工数を例えば１個当り２０秒低減
でき、ボンディング作業時の熱１機械的応力の低減、作
業不良率の低減ができる。また、ボンディング線６を受
ける為に必要なポンディングパッド５の寸法が小さくで
きる事からＭＭＩＣチップ３の面積が縮小でき、小型化
、低価格が実現できる。膜回路２上に於いてもボンディ
ング線６を受けるメタライズ層が不要となる為、ＭＭＩ
Ｃチップ３を複数個膜回路基板１上に実装する際ＭＭＩ
Ｃチップ３間の距離が短縮でき集積度を高くでき、装置
の小型化を実現できる。
で接着する事により信号線１１、電源線１２と膜回路２
との電気的導通が得られるところから、ボンディング作
業が不要となり、作業工数を例えば１個当り２０秒低減
でき、ボンディング作業時の熱１機械的応力の低減、作
業不良率の低減ができる。また、ボンディング線６を受
ける為に必要なポンディングパッド５の寸法が小さくで
きる事からＭＭＩＣチップ３の面積が縮小でき、小型化
、低価格が実現できる。膜回路２上に於いてもボンディ
ング線６を受けるメタライズ層が不要となる為、ＭＭＩ
Ｃチップ３を複数個膜回路基板１上に実装する際ＭＭＩ
Ｃチップ３間の距離が短縮でき集積度を高くでき、装置
の小型化を実現できる。
上記実施例は、膜回路基板１にＭＭＩＣチップ３を１個
だけ搭載した例であるが、膜回路基板１を大きくし、同
様の膜回路２を複数組形成することにより複数のＭＭＩ
Ｃチップを搭載することができる。
だけ搭載した例であるが、膜回路基板１を大きくし、同
様の膜回路２を複数組形成することにより複数のＭＭＩ
Ｃチップを搭載することができる。
以上説明したように、本発明は、半導体チッ・ブの側面
にメタライズ層を設けて膜回路基板と半導体チップの電
極及び配線との接続を行い、ボンディング線を無くした
ので、インダクタンス、組立作業工数、不良率、チップ
面積、膜回路基板面積等の低減ができ、かつ利得等の電
気的特性の改善された半導体装置が得られるという効果
を有する。
にメタライズ層を設けて膜回路基板と半導体チップの電
極及び配線との接続を行い、ボンディング線を無くした
ので、インダクタンス、組立作業工数、不良率、チップ
面積、膜回路基板面積等の低減ができ、かつ利得等の電
気的特性の改善された半導体装置が得られるという効果
を有する。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
側面図、第２図は第１図（ａ）に示す膜回路基板の平面
図、第３図（ａ）〜（ｃ）は第１図（ａ＞に示すＭＭＩ
Ｃチップの上面図、側面図及び底面図、第４図（ａ）、
（ｂ）は従来のマイクロ波用半導体装置の一例の平面図
及び側面図である。 １・・・膜回路基板、２・・・膜回路、３・・・ＭＭＩ
Ｃチップ、４・・・能動領域５．５・・・ポンディング
パッド、６・・・ボンディング線、１１・・・信号線、
１２・・・電源線、１４・・・側面メタライズ層、１５
．１６・・・裏面メタライズ層。 ハク ／θ Ａり
側面図、第２図は第１図（ａ）に示す膜回路基板の平面
図、第３図（ａ）〜（ｃ）は第１図（ａ＞に示すＭＭＩ
Ｃチップの上面図、側面図及び底面図、第４図（ａ）、
（ｂ）は従来のマイクロ波用半導体装置の一例の平面図
及び側面図である。 １・・・膜回路基板、２・・・膜回路、３・・・ＭＭＩ
Ｃチップ、４・・・能動領域５．５・・・ポンディング
パッド、６・・・ボンディング線、１１・・・信号線、
１２・・・電源線、１４・・・側面メタライズ層、１５
．１６・・・裏面メタライズ層。 ハク ／θ Ａり
Claims (1)
- 絶縁体基板上に導電体膜で作られた膜回路が形成されて
成る膜回路基板と、前記膜回路の一部に固着され内部に
素子が形成されている半導体チップと、前記素子に接続
し前記半導体チップ表面に引出された配線と、前記配線
に接続し前記半導体チップの側面に設けられた帯状金属
層と、前記金属層の下端部と前記膜回路の所定導電体膜
とを接続する導電性接着剤とを含むことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022289A JPH02288252A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022289A JPH02288252A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288252A true JPH02288252A (ja) | 1990-11-28 |
Family
ID=14530180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022289A Pending JPH02288252A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878571A (ja) * | 1994-08-31 | 1996-03-22 | Akita Nippon Denki Kk | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58128754A (ja) * | 1982-01-27 | 1983-08-01 | Nec Corp | 混成集積回路 |
| JPS62265744A (ja) * | 1986-05-13 | 1987-11-18 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-04-27 JP JP11022289A patent/JPH02288252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58128754A (ja) * | 1982-01-27 | 1983-08-01 | Nec Corp | 混成集積回路 |
| JPS62265744A (ja) * | 1986-05-13 | 1987-11-18 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878571A (ja) * | 1994-08-31 | 1996-03-22 | Akita Nippon Denki Kk | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124636A (en) | MMIC package | |
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| KR100197187B1 (ko) | 고주파전력 증폭회로장치 | |
| US5376588A (en) | Method for making high pin count package for semiconductor device | |
| US6608376B1 (en) | Integrated circuit package substrate with high density routing mechanism | |
| US3683241A (en) | Radio frequency transistor package | |
| US5196725A (en) | High pin count and multi-layer wiring lead frame | |
| US6380623B1 (en) | Microcircuit assembly having dual-path grounding and negative self-bias | |
| JPH07283372A (ja) | Ｂｇａパッケージ構成 | |
| JPH08321567A (ja) | 高周波集積回路装置およびその製造方法 | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| WO2019179785A1 (en) | Semiconductor packages | |
| US6930334B2 (en) | High frequency semiconductor device | |
| US6204555B1 (en) | Microwave-frequency hybrid integrated circuit | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| US5894166A (en) | Chip mounting scheme | |
| JPH0563454A (ja) | 半導体装置 | |
| JPH02288252A (ja) | 半導体装置 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JPH09148373A (ja) | 無線通信モジュール | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP2513835B2 (ja) | 半導体装置 | |
| JP3831173B2 (ja) | 半導体モジュール |