JP2001118877A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001118877A JP2001118877A JP29741099A JP29741099A JP2001118877A JP 2001118877 A JP2001118877 A JP 2001118877A JP 29741099 A JP29741099 A JP 29741099A JP 29741099 A JP29741099 A JP 29741099A JP 2001118877 A JP2001118877 A JP 2001118877A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor element
- semiconductor
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 323
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 35
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000007789 sealing Methods 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 11
- 229910001111 Fine metal Inorganic materials 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 241000587161 Gomphocarpus Species 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 description 1
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/49429—Wedge and ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/85951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
有する半導体装置及びその製造方法に関し、信頼性の向
上と小型化を共に実現することを課題とする。 【解決手段】基板33上に積層された第1乃至第3の半導
体素子22〜24と、各半導体素子22〜24間、及び半導体素
子24と基板33とを接続するワイヤ30〜32とを有する半導
体装置に関する。第1のワイヤ30は、最上部に位置する
第1の半導体素子22の電極27と第2の半導体素子23の電
極28とを接続する。第2のワイヤ31は、第2の半導体素
子23の電極28と第3の半導体素子24の電極29とを接続す
る。第3のワイヤ32は、第3の半導体素子24の電極29と
基板33のボンディングパッド34とを接続する。また、第
1のワイヤ30と電極28との間、第2のワイヤ31と電極29
との間にスタッドバンプ36,37 を設け、各ワイヤ31,32
と各半導体素子24,25 との間に間隙を形成し、両者が短
絡することを防止する。
Description
製造方法に係り、特に複数の半導体素子が積層された構
造を有する半導体装置及びその製造方法に関する。近
年、携帯機器、特に携帯電話市場における小型化の要求
に伴い、搭載される半導体装置に対しても小型化の要求
が求められている。この要求を満たすために、複数の半
導体素子を封止樹脂(パッケージ)内に積層したスタッ
クタイプの半導体装置が開発されている。
導体装置の一例を示している。図1及び図2は外部接続
端子としてリード5を用いた半導体装置1Aであり、図
1は半導体装置1Aの断面図であり、図2は封止樹脂6
Aの一部を取り除いた状態の半導体装置1Aを示す平面
図である。
ード5に形成されたステージ部5a上に3個の半導体素
子2〜4を積層した構造とされている。各半導体素子2
〜4には第1乃至第3の電極7〜9が設けられており、
この各電極7〜9は第1乃至第3のワイヤ10〜12を
用いてリード5のボンディングパッド部5cに接続され
ている。また、リード5のアウターリード部5bは封止
樹脂6Aから外部に延出しており、例えばガルウイング
状に成形され表面実装に対応できるよう構成されてい
る。
は、半導体素子2〜4の配設位置の外周部にワイヤ10
〜12が接続されるボンディングパッド部5cが形成さ
れ、更にアウターリード部5bは封止樹脂6Aから外部
に延出する構成とされていたため、半導体素子1Aが大
型化してしまうという問題点がある。また、半導体装置
1Aは半導体素子2〜4の高密度化及び積層化により多
ピン化する傾向にあるが、リード5では隣接するピッチ
を短くすることは技術的に限界にきており、この点から
も半導体素子1Aの小型化ができないという問題があ
る。
はんだボール15を用いたBGA(ボールグリッドアレ
イ)タイプの半導体装置1Bを示している。図3は半導
体装置1Bの断面図であり、図4は封止樹脂6の一部を
取り除いた状態の半導体装置1Bを示す平面図である。
尚、図3及び図4において、図1及び図2に示した構成
と対応する構成には同一符合を付している。
ト配線基板等の基板13の上部に第1乃至第3の半導体
素子2〜4を積層した構成とされている。各半導体素子
2〜4に設けられた各電極7〜9は、第1乃至第3のワ
イヤ10〜12を用いて基板13の上面(半導体素子が
積層されている面)に形成されたボンディングパッド1
4に接続されている。
成されたスルーホール及び配線(共に図示せず)により
はんだボール15と接続されている。よって、各半導体
素子2〜4は、ワイヤ10〜12,ボンディングパッド
14,スルーホール及び配線を介してはんだボール15
に接続され構成とされている。BGAタイプの半導体装
置1Bは、上記のように外部接続端子となるはんだボー
ルが半導体素子2〜4の下部に位置するため、図1及び
図2に示した半導体装置1Aに比べて小型化を図ること
ができる。また、リード5に比べてボンディングパッド
14は狭ピッチ化することができるため、多ピン化に対
応することができる。
4に示した半導体装置1A,1Bのように、リード5或
いはボンディングパッド14と半導体素子2〜4とを接
続するのにワイヤ10〜12を用いる構成では、必然的
に封止樹脂6A,6B内にワイヤ10〜12を配設する
領域を設ける必要がある。
構造を有する半導体装置1A,1Bでは、特に最上部に
位置する半導体素子2に接続される第1のワイヤ10が
問題となり、この第1のワイヤ10を最上部に位置する
半導体素子2からリード5或いはボンディングパッド1
4に長く配設する必要がある。このため、第1のワイヤ
10のループ高さ(リード5或いはボンディングパッド
14から第1のワイヤ10までの高さ)が高くなり、こ
れに伴い半導体装置1A,1Bが大型化(特に、高さ方
向が大型化)してしまうという問題点が生じる。
化を図るには、各ワイヤ10〜12を低く配設する必要
がある。しかるに、各ワイヤ10〜12を低く配設した
場合、ワイヤ10〜12が半導体素子2〜4のコーナー
部分に接触してしまったり、また隣接するワイヤ同志が
接触して短絡してしまい、半導体装置の信頼性が低下し
てしまうという問題点が発生する。
あり、信頼性の向上と小型化を共に実現しうる半導体装
置及びその製造方法を提供することを目的とする。
めに本発明では、次に述べる種々の手段を講じた事を特
徴とするものである。請求項1記載の発明に係る半導体
装置は、基材上に積層された複数の半導体素子と、前記
複数の半導体素子の内、一の半導体素子に形成された電
極と当該一の半導体素子上に直接積層された他の半導体
素子に形成された電極との間、及び前記基材と当該基材
上に直接積層された半導体素子に形成された電極との間
を電気的に接続するワイヤとを具備し、かつ、少なくと
も前記一の半導体素子に形成された電極または前記他の
半導体素子に形成された電極のいずれか一方と前記ワイ
ヤの接合部との間、及び前記基材上に直接積層された半
導体素子に形成された電極と前記ワイヤの接合部との間
に導電性材料よりなるスペーサ部材を配設し、該スペー
サ部材により、前記ワイヤと前記半導体素子との間に間
隙が形成されるよう構成したことを特徴とするものであ
る。
載の半導体装置において、前記スペーサ部材は、スタッ
ドバンプであることを特徴とするものである。また、請
求項3記載の発明は、請求項1または2記載の半導体装
置において、前記半導体素子上に所定の再配線パターン
が形成された再配線層を配設し、該再配線層を中継する
ことにより、前記ワイヤが前記一の半導体素子と前記他
の半導体素子との間、及び前記基材と該基材上に直接積
層された半導体素子との間を電気的に接続する構成とし
たことを特徴とするものである。
たは3記載の半導体装置において、前記ワイヤは、前記
スタッドバンプを形成する際に用いるスタッドバンプ用
ワイヤの直径寸法に対し、太い直径のものを用いたこと
を特徴とするものである。また、請求項5記載の発明
は、請求項1乃至4のいずれかに記載の半導体装置にお
いて、前記半導体素子は、素子内回路と電気的に非接続
とされたダミーパッドが設けられていることを特徴とす
るものである。
数の半導体素子を積層する積層工程と、前記複数の半導
体素子の内、一の半導体素子に形成された電極と当該一
の半導体素子上に直接積層された他の半導体素子に形成
された電極との間、及び前記基材と当該基材上に直接積
層された半導体素子に形成された電極との間をワイヤに
て電気的に接続するワイヤボンディング工程とを有する
半導体装置の製造方法において、前記ワイヤボンディン
グ工程は、前記ワイヤを配設する前に、前記一の半導体
素子に形成された電極または前記他の半導体素子に形成
された電極の少なくとも一方、及び前記基材上に直接積
層された半導体素子に形成された電極にスペーサ部材を
形成するスペーサ部材配設工程と、該スペーサ部材配設
工程で形成されたスペーサ部材の上部に前記ワイヤを接
合する接合工程とを有することを特徴とするものであ
る。
載の半導体装置の製造方法において、前記スペーサ部材
配設工程では、第1のワイヤを用いてスタッドバンプを
形成することにより当該スタッドバンプを前記スペーサ
部材とし、かつ、前記接合工程では、前記第1のワイヤ
の直径寸法より太い第2のワイヤを用いることを特徴と
するものである。
請求項1及び請求項6記載の発明によれば、複数の半導
体素子の内、一の半導体素子に形成された電極と当該一
の半導体素子上に直接積層された他の半導体素子に形成
された電極との間をワイヤで電気的に接続し、かつ基材
と当該基材上に直接積層された半導体素子に形成された
電極との間をワイヤで電気的に接続したことにより、ワ
イヤは積層された各半導体素子で中継されて基材に接続
されることとなる。
これに伴いワイヤのループ高さを低くすることができ
る。従って、半導体装置内に設けるワイヤループの配設
領域を小さく且つ低くすることができ、半導体装置の小
型化(低背化)を図ることができる。一方、ワイヤのル
ープ高さが低くなることによりワイヤと半導体素子が近
接し、ワイヤと半導体素子のコーナーとが接触し短絡す
ることが懸念される。しかるに本発明では、少なくとも
一の半導体素子に形成された電極または他の半導体素子
に形成された電極のいずれか一方と、ワイヤの接合部と
の間に、ワイヤの接合部の高さを基板から離間させるス
ペーサ部材を介装している。また、基材上に直接積層さ
れた半導体素子に形成された電極と、ワイヤの接合部と
の間に、ワイヤの接合部の高さを基板から離間させるス
ペーサ部材を介装している。
間隙が形成されるよう構成することにより、ワイヤと半
導体素子が接触し、ワイヤが半導体素子に形成された回
路と短絡することを防止できる。これにより、半導体装
置の信頼性を向上させることができる。また、スペーサ
部材は導電性材料よりなるため、ワイヤの接合部と各電
極間にスペーサ部材を介装しても、ワイヤと各電極との
間は電気的に接続された状態となる。また、ワイヤの接
合部の高さを基板から離間させる構成としても、その離
間距離はワイヤと半導体素子との間に短絡が生じない程
度の間隙を形成する量で足り、その離間距離は微小であ
る。このため、ワイヤの接合部と各電極間にスペーサ部
材を介装しても、半導体装置が大型化するようなことは
ない。
ペーサ部材をスタッドバンプとすることにより、各半導
体素子間等を接続するワイヤを配設する際に用いるワイ
ヤボンディング装置を用いてスペーサ部材を形成するこ
とができる。よって、新たに製造設備を増設することな
く、スペーサ部材を形成することが可能となる。
半導体素子が異なる電極のレイアウトを有する場合であ
っても、ワイヤがクロスして短絡することを防止するこ
とができる。即ち、積層される各半導体素子間では、電
気的特性,信号特性が等しい電極間(以下、この電極を
等特性電極という)でワイヤを配設する必要がある。こ
の際、直接積層される一の半導体素子と他の半導体素子
の電極レイアウトが等しい場合には、上下で対向する各
電極は互いに等特性電極であるため、そのまま上下で対
向する電極間をワイヤ接続すればよい。
と他の半導体素子の電極レイアウトが異なる場合には、
上下で対向する各電極は等特性電極ではなくなる。よっ
て、離間した位置にある等特性電極である一対の電極間
をワイヤ接続する必要が生じる。この場合、単に離間す
る電極間をワイヤ接続した場合、他のワイヤとの間で接
触が発生するおそれがある。
素子上に所定の再配線パターンが形成された再配線層を
配設することにより、ワイヤは再配線層を中継して一の
半導体素子と他の半導体素子との間、及び基材と半導体
素子との間を電気的に接続することが可能となる。よっ
て、各半導体素子が異なる電極レイアウトを有し、る上
記のように直接等特性電極間をワイヤ接続した場合には
ワイヤがクロスする場合であっても、いずれか一方のワ
イヤを再配線層の再配線パターンに接続することによ
り、ワイヤがクロスして短絡することを防止することが
できる。
イヤとしてスタッドバンプを形成する際に用いるスタッ
ドバンプ用ワイヤの直径寸法に対して太い直径のものを
用いたことにより、ワイヤのインダクタンスを低減で
き、よって高周波特性を向上させることができる。ま
た、請求項5に記載の発明によれば、ダミーパッドは半
導体素子の素子内回路と電気的に非接続であるため、そ
の特性を考慮する必要なくワイヤを接続することができ
る。よって、ワイヤのレイアウトに自由度を持たせるこ
とができ、これによってもワイヤ間で接触が発生するこ
とを防止することができる。
ーサ部材配設工程では、第1のワイヤを用いてスタッド
バンプを形成することにより当該スタッドバンプをスペ
ーサ部材とし、かつ、接合工程では第1のワイヤの直径
寸法より太い第2のワイヤを用いることにより、スペー
サ部材配設工程及び接合工程を1台のワイヤボンディン
グ装置により連続的に行なうことができ、半導体装置の
製造効率の向上を図ることができる。また、既存設備を
利用できるため、製造設備の簡略化を図ることができ
る。
て図面と共に説明する。図5乃至図7は、本発明の第1
実施例である半導体装置20Aを説明するための図であ
る。図5は半導体装置20Aの断面図であり、図6は封
止樹脂6Aの一部を取り除いた状態の半導体装置20A
を示す平面図であり、図7は半導体装置20Aのワイヤ
接続構造を説明するための斜視図である。
(ボールグリッドアレイ)タイプの半導体装置であり、
大略すると複数(本実施例では3個)の半導体素子22
〜24,封止樹脂26,第1乃至第3のワイヤ30〜3
2,基板33,及びはんだボール35等により構成され
ている。第1乃至第3の半導体素子22〜24は、基板
33上に積層(スタック)された構成とされている。具
体的には、第1の半導体素子22と第2の半導体素子2
3との間、第2の半導体素子23と第3の半導体素子2
4との間、及び第3の半導体素子24と基板33との間
には、それぞれフィルム状の絶縁性接着剤38が介装さ
れている。そして、各半導体素子22〜24及び基板3
3は、この絶縁性接着剤38により接着された構成とな
っている。この際、上記のように本実施例では絶縁性接
着剤38としてフィルム状の接着剤を用いているため、
絶縁性接着剤38の厚さを均一でかつ薄くすることがで
きる。
積層された状態において、各半導体素子22〜24の少
なくとも外周一辺に段差が形成され、階段状となるよう
構成されている。また、各半導体素子22〜24の外周
所定位置には、電極27〜29が形成されている。従っ
て、第2の半導体素子23に設けられた第2の電極28
は第1の半導体素子22と第2の半導体素子23とが形
成する段差部分に位置し、第3の半導体素子24に設け
られた第3の電極29は第2の半導体素子23と第3の
半導体素子24とが形成する段差部分に位置した構成と
なっている。
シブル配線基板、或いはガラス−エポキシ製のプリント
配線基板等である。この基板33の各半導体素子22〜
24が搭載される側の面(以下、上面という)には、ボ
ンディングパッド34,ボール接続パッド39,及び配
線40等が形成されている。ボンディングパッド34は
各半導体素子22〜24の搭載位置の外周位置に形成さ
れており、後述するように第3のワイヤ32がボンディ
ングされる。また、ボール接続パッド39は、はんだボ
ール35の配設位置に形成されている。本実施例では、
はんだボール35はエリアアレイ状に配設されている。
よって、はんだボール35は、各半導体素子22〜24
の搭載位置の下部にも配設された構成となっている。
は、孔41が形成されている。外部接続端子として機能
するはんだボール35は、この孔41を介してボール接
続パッド39に接合された構成とされている。また、配
線40は、ボンディングパッド34とボール接続パッド
39とを接続するよう所定の配線パターンで形成されて
いる。
半導体素子22〜24の搭載位置の下部に位置している
ため、配線40はボンディングパッド34から内側に向
け延出した構造(ファンイン構造)とされている。これ
により、ボンディングパッド34は、配線40及びボー
ル接続パッド39を介してはんだボール35と電気的に
接続した構成となっている。
り、モールド法を用いて各半導体素子22〜24及び各
ワイヤ30〜32を封止するよう形成されている。本実
施例では半導体装置20Aを製造する際、1個の半導体
装置20Aの基板33の面積よりも広い基板(以下、基
礎基板という)を用意し、この基礎基板上に複数組の半
導体素子22〜24を積層し、後述するワイヤボンディ
ング工程を実施した後、複数組の半導体素子22〜24
及びワイヤ30〜32を一括してモールドし、その後に
ダイシング処理を行なうことにより個々の半導体装置2
0Aに個片化する方法を用いている。これにより、半導
体装置20Aの生産効率を向上させることができる。
について説明する。各ワイヤ30〜32は金,アルミニ
ウム,銅等の導電性金属細線よりなり、ワイヤボンディ
ング装置を用いて配設される。第1のワイヤ30は、第
2の半導体素子23に形成された第2の電極28と、第
2の半導体素子23に直接積層された第1の半導体素子
22に形成された第1の電極27との間に配設されてい
る。この際、各ワイヤ30〜32は、電気的特性,信号
特性が等しい電極(等特性電極)間を接続するよう構成
されている。
素子24に形成された第3の電極29と、第3の半導体
素子24に直接積層された第2の半導体素子23に形成
された第2の電極28との間に配設されている。更に、
第3のワイヤ32は、基板33に形成されたボンディン
グパッド34と、基板33に直接積層された第3の半導
体素子24に形成された第3の電極29との間に配設さ
れている。
は、「すぐその上部に積層配設された」の意味である。
また、上記の意味は、絶縁性接着剤38を介在させない
という意味ではない。従って、第3の半導体素子24を
例に挙げれば、「第3の半導体素子24に直接積層され
た半導体素子」は第2の半導体素子23であり、第1の
半導体素子22を含むものではない。
ように配設することにより、各ワイヤ30〜32は積層
された各半導体素子24,23で中継されて基板33に
接続されることとなる。これにより各ワイヤ30〜32
は、図5及び図7に示すように、最上部に位置する第1
の半導体素子22から基板33に向け順次段々をなすよ
う配設された構成となる。
32が各半導体素子24,23で中継されて基板33に
接続される構成とされているため、個々のワイヤ30〜
32の長さは短くなり、これに伴いワイヤ30〜32の
ループ高さ(各ワイヤのセカンドボンディング位置から
ワイヤーループの最上部までの距離)を低くすることが
できる。従って、半導体装置20A内に設けるワイヤル
ープの配設領域を小さく且つ低くすることができ、半導
体装置20Aの小型化(低背化)を図ることができる。
たボンディングパッド34に1本のワイヤ32のみが接
続される構成となる。このため、従来のように複数のワ
イヤ10〜12を接続する必要があったボンディングパ
ッド14(図3及び図4参照)に比べ、ボンディングパ
ッド34の面積を小さくすることができ、これによって
も半導体装置20Aの小型化を図ることができる。
Aの製造方法について説明する。尚、本実施例における
製造方法の特徴は、第1乃至第3のワイヤ30〜32を
配設するワイヤボンディング工程にあり、他の製造工程
は従来と同様であるため、以下の説明ではワイヤボンデ
ィング工程についてのみ説明するものとする。図8乃至
図12は、第1乃至第3のワイヤ30〜32を配設する
ワイヤボンディング工程を手順に沿って示す図である。
図8は、ワイヤ30〜32をワイヤボンディングする前
の状態を示している。
半導体素子22〜24が積層されている。本実施例で
は、各ワイヤ30〜32をワイヤボンディングする前に
スタッドバンプ形成工程(請求項6におけるスペーサ部
材配設工程に相当する)を実施する。このスタッドバン
プ形成工程では、第2の半導体素子23に形成された第
2の電極28上に第1のスタッドバンプ36を形成する
と共に、第3の半導体素子24に形成された第3の電極
29上に第2のスタッドバンプ37を形成する。尚、本
実施例では、第1の電極27にスタッドバンプは設けら
れていない。
37は、後述するようにスペーサ部材として機能するも
のであり、第1乃至第3のワイヤ30〜32をワイヤボ
ンディングする際に用いるワイヤボンディング装置をそ
のまま用いて形成される。また、各スタッドバンプ3
6,37の材質は、各ワイヤ30〜32の材質と同材質
とされている。
第1及び第2のスタッドバンプ36,37と各ワイヤ3
0〜32を配設することができる。これにより、スタッ
ドバンプ36,37を形成するために新たに製造設備を
増設する必要はなく、設備コストが上昇するようなこと
はない。図9は、第1の半導体素子22上の第1の電極
27に金属細線25Aを接合(ファーストボンディン
グ)した状態を示している。各ワイヤ30〜32を配設
する処理は、ワイヤボンディング装置に設けられたキャ
ピラリ42を用いて行なわれる。
を挿通する挿通孔が形成されている。このキャピラリ4
2を用いて金属細線25Aを電極27に接合するには、
キャピラリ42の先端部から延出した金属細線25Aに
スパーク放電等によりボール部を形成しておき、このボ
ール部を電極27に押し付けると共にキャピラリ42を
超音波振動させる。これにより、金属細線25Aは電極
27に超音波溶接される。
トボンディング側では、金属細線25Aの先端に形成さ
れたボール部を電極27に接合する構成であるため、そ
の接合はネールヘッドボンディングとなる。以下の説明
では、金属細線25Aと第1の電極27との接合部を第
1のネールヘッドボンディング部63A(以下、ネール
ヘッドボンディングをNHBと略称する)というものと
する。
れると、続いてキャピラリ42は金属細線25Aを引出
しつつ、第2の半導体素子23上の第2の電極28の形
成位置まで移動する。次に、キャピラリ42は、金属細
線25Aを第2の電極28上に形成されている第1のス
タッドバンプ36に押し付けると共に、超音波振動する
ことにより超音波溶接を行なう(セカンドボンディン
グ)。
ワイヤ30が第1の電極27と第2の電極28との間に
配設される。この際、第1のスタッドバンプ36はキャ
ピラリ42に押圧されることにより若干変形するが、所
定の高さ(図13に矢印D1で示す高さは)は維持して
いる。上記のように本実施例では、第1のワイヤ30の
セカンドボンディング側は、第1のスタッドバンプ36
上に接合された構成となる。しかるに、第1のスタッド
バンプ36は、各ワイヤ30〜32と同一材質(導電性
材料)とされている。
ンディング側をスタッドバンプ36上に接合した状態に
おいて、第1のワイヤ30は第2の電極28と電気的に
接続された状態となる。尚、図10では、第2のワイヤ
31の形成に備え、金属細線25Aの先端部にボール部
43Aを形成した状態を示している。上記のように第1
のワイヤ30が配設されると、続いて第2のワイヤ31
の配設処理が行なわれる。第2のワイヤ31を配設する
には、キャピラリ42を第1のスタッドバンプ36の形
成位置に移動させ、ボール部43Aを第1のスタッドバ
ンプ36に押し付けると共にキャピラリ42を超音波振
動させる。
線25Aは第1のスタッドバンプ36上に超音波溶接さ
れる。この金属細線25Aの接合はファーストボンディ
ングとなるため、第1のスタッドバンプ36の上部には
第2のNHB部64Aが形成される。金属細線25Aが
第1のスタッドバンプ36上に接合されると、続いてキ
ャピラリ42は金属細線25Aを引出しつつ、第3の半
導体素子24上の第3の電極29の形成位置まで移動す
る。次に、キャピラリ42は、金属細線25Aを第3の
電極29上に形成されている第2のスタッドバンプ37
に押し付け、超音波溶接を行なう(セカンドボンディン
グ)。
ワイヤ31が第2の電極28と第3の電極29との間に
配設される。この際、第2のスタッドバンプ37もキャ
ピラリ42に押圧されることにより若干変形するが、所
定の高さは維持している。また、第2のスタッドバンプ
37も導電性材料であるため、第2のワイヤ31のセカ
ンドボンディング側をスタッドバンプ37上に接合した
状態において、第2のワイヤ31は第3の電極29に電
気的に接続された状態となる。
より、第3の電極29と基板33のボンディングパッド
34との間に第3のワイヤ32を配設する。但し、ボン
ディングパッド34上には、スタッドバンプは形成され
ていない。上記したワイヤボンディング工程を実施する
ことにより、各ワイヤ30〜32は半導体素子24,2
3で中継されて基板33に接続されることとなり、よっ
て各ワイヤ30〜32は第1の半導体素子22から基板
33に向け順次段々をなすよう配設される。この構成に
より、前述したように各ワイヤ30〜32を短くするこ
とができと共にループ高さを低くすることができる。
ヤ30〜32のインダクタンスは低減し、よって半導体
装置20Aの電気的特性(特に高周波特性)を向上させ
ることができる。また、従来のように各半導体2〜3の
電極7〜9を直接基板13のボンディングパッド14に
接続する構成では、基板13に近い位置ほどワイヤ数が
増大して隣接するワイヤ間が接触したり、ボンディング
パッド14が大型化する問題点があった(図4参照)。
及び第2の半導体素子22,23が直接ボンディングパ
ッド34に接続されることはなく、よって基板33に近
い位置においてもワイヤ数が増大することはない。よっ
て、ワイヤ間接触の発生を防止できると共に、ボンディ
ングパッド34の小型化(これは、半導体装置20Aの
小型化に寄与する)を図ることができる。
低くできることにより、半導体装置20Aの小型化(低
背化)を図ることができる。しかしながら、各ワイヤ3
0〜32のループ高さを低くした場合、ワイヤ30〜3
2と半導体素子22〜24のコーナー部とが近接し、図
14に矢印A1で示すように、ワイヤ30〜32と半導
体素子22〜24のコーナーとが接触して短絡すること
が懸念される。
4Aと第2の電極28との間に第1のスタッドバンプ3
6を設け、また第3のNHB部65Aと第3の電極29
との間に第2のスタッドバンプ37を設けることによ
り、ワイヤ30〜32と半導体素子22〜24との接触
を防止している。以下、これについて図13を用いて説
明する。尚、第1のスタッドバンプ36と第2のスタッ
ドバンプ37の作用・効果は同一であるため、第1のス
タッドバンプ36についてのみ説明し、第2のスタッド
バンプ37の説明は省略するものとする。
B部64Aの下面(第1のワイヤ30のセカンドボンデ
ィング位置でもある)と第2の電極28との間に介装さ
れた構成となっている。前記のように、第1のスタッド
バンプ36は所定の高さD1を有しているため、第2の
NHB部64Aは第2の電極28に対して所定寸法D1
だけ離間した状態となる。即ち、第1のスタッドバンプ
36は、第2のNHB部64Aを第2の電極28から離
間させるスペーサ部材として機能する。
22〜24と接触しないよう構成するには、各ワイヤ3
0〜32と各半導体素子22〜24との間に間隙を形成
すればよい。本実施例のように、第1のスタッドバンプ
36を設けることにより、第1のワイヤ30のセカンド
ボンディング位置を第2の電極28から離間させると、
第1のワイヤ30は第1の半導体素子22のコーナーか
ら離間する。
第2のNHB部64Aを第2の電極28から離間させる
と、第2のワイヤ31は第2の半導体素子23のコーナ
ーから離間する。更に、第2のワイヤ31は、そのセカ
ンドボンディング位置においても第2のスタッドバンプ
37が設けられているため、これによっても第2のワイ
ヤ31は第2の半導体素子23のコーナーから離間す
る。
6,37を設けることにより、各ワイヤ30〜33と各
半導体素子22〜24が接触することを防止できる。よ
って、ワイヤ30〜33が各半導体素子22〜24に形
成された回路と短絡することはなく、半導体装置20A
の信頼性を向上させることができる。また、各ワイヤ3
0〜32と各半導体素子22〜24との間の離間量は、
第1及び第2のスタッドバンプ36,37の高さを調整
することにより調整することができる。この各スタッド
バンプ36,37の高さの選定に際しては、ワイヤ30
〜32と半導体素子22〜24との間に間隙が形成され
うる最小の高さとすることが望ましい。
〜24の接触防止を図る面からは、各スタッドバンプ3
6,37を高くする方が望ましい。しかるに、スタッド
バンプ36,37を高くすることにより、各ワイヤ30
〜32のループ高さが高くなり、半導体装置20Aが大
型化するおそれがある。よって、上記のように各スタッ
ドバンプ36,37の高さをワイヤ30〜32と半導体
素子22〜24との間に間隙が形成されうる最小の高さ
とすることにより、半導体装置20Aの小型化化と高信
頼性化を共に実現することができる。
する。図15は、本発明の第2実施例である半導体装置
のワイヤ接続構造を説明するための図である。尚、本実
施例の説明に用いる図15、及び第3実施例以降の説明
で用いる図16以降の各図面において、第1実施例の説
明に用いた図5乃至図13に示した構成と同一構成につ
いては同一符合を付してその説明を省略するものとす
る。
子に形成されているダミーパッド46Aをワイヤ30〜
32の中継部として用いたことを特徴とするものであ
る。ダミーパッド46Aは、半導体素子の素子内回路と
電気的に非接続であるパッドである。このダミーパッド
46Aは、電極27〜29と同一形状或いはそれよりも
広い面積を有しており、また電極27〜29の配設位置
に配設されている。よって、ダミーパッド46Aにワイ
ヤ30〜32をボンディングすることができる。
1個のダミーパッド46Aが設けられている例を示して
いるが、通常ダミーパッド46Aは半導体素子に複数個
形成されているものである。上記のように、ダミーパッ
ド46Aは半導体素子23の素子内回路と電気的に非接
続であるため、その特性を考慮する必要なくワイヤ3
0,31を接続することができる。即ち、一対の半導体
素子(例えば、第1の半導体素子22と第2の半導体素
子23)を第1のワイヤ30で接続しようとした場合、
電気的特性が等しい等特性電極間を接続するよう構成す
る必要がある。しかしながら、ダミーパッド46Aは素
子内回路と非接続であるため、その電気的特性を配慮す
る必要はない。
ーパッド46Aを設けておくことにより、このダミーパ
ッド46Aをワイヤの中継部として用いることが可能と
なる。これにより、ワイヤ30〜32のレイアウトに自
由度を持たせることができ、各ワイヤ30〜32の長さ
を短くしたり、また封止樹脂26のモールド時にワイヤ
ーフローのないワイヤーレイアウトとすることができ
る。
する。図16及び図17は、本発明の第3実施例である
半導体装置20Bを示している。図16は半導体装置2
0Bの断面図であり、図17は封止樹脂26の一部を取
り除いた状態の半導体装置20Bを示す平面図である。
本実施例に係る半導体装置20Bは、第2及び第3の半
導体素子23,24の上部に再配線層47,48を配設
したことを特徴とするものである。再配線層47は、第
1の半導体素子22と第2の半導体素子23が形成する
段差部に、第2の電極28の列と略平行となるよう設け
られている。また、再配線層48は、第2の半導体素子
23と第3の半導体素子24が形成する段差部に、第3
の電極29の列と略平行となるよう設けられている。
てプリント回路基板を用いており、その表面には所定パ
ターンを有した再配線パターン47A,48Aが形成さ
れている。この再配線層47,48は、各半導体素子2
3,24上に接着剤を用いて固定されている。尚、各再
配線層47,48は必ずしもプリント回路基板を用いる
必要はなく、フレキシブルプリント基板等の他の回路基
板を用いても良く、また各半導体素子23,24の形成
時に素子上に一体的に形成する構成としてもよい。
4上に再配線層47,48を配設したことにより、各半
導体素子22〜24に形成された電極27〜29が異な
る電極レイアウトとされているような場合であっても、
第1乃至第5のワイヤ50〜54がクロスして短絡する
ことを防止することができる。以下、これについて説明
する。
する場合、電気的特性,信号特性が等しい電極間(等特
性電極)でワイヤ50〜54を配設する必要がある。こ
の際、直接積層される第1の半導体素子22と第2の半
導体素子23の電極レイアウトが等しく、また第2の半
導体素子23と第3の半導体素子24の電極レイアウト
が等しい場合には、上下で対向する各電極27〜29は
等特性電極であるため、そのまま上下で対向する各電極
27〜29をワイヤ接続すればよい(図6及び図7に示
すような構成)。
半導体素子と上部に半導体素子の電極レイアウトが異な
る場合、即ち等特性電極が素子上の対応する位置にない
場合には、上下で対向する電極は等特性電極ではなくな
る。よって、等特性電極同士を接続するには、離間した
電極間にワイヤを配設する必要が生じる。この場合、ワ
イヤレイアウトが困難となり、高密度にワイヤを配設し
ようとした場合にはワイヤ間で接触が生じ、またこれを
回避しようとした場合には半導体装置が大型化してしま
う。
子23,24上に所定の再配線パターン47A,48A
が形成された再配線層47,48を配設することによ
り、ワイヤ50〜54は再配線層47,48を介して第
1乃至第3の半導体素子22〜24の間及び第3の半導
体素子24と基板33の間を電気的に接続する。具体的
には、本実施例では図17に示すように、第1の半導体
素子22の図中最上部に位置する第1の電極27Aと、
第2の半導体素子23の図中最下部に位置する第2の電
極28Aが等特性電極となっている。よって、この第1
の電極27Aと第2の電極28Aをワイヤ接続する必要
があるが、各電極27A,28Aを直接ワイヤ接続した
場合にはワイヤを斜めに配設する必要があり、他のワイ
ヤと接触するおそれがある。また、ワイヤ長が長くなる
ため、電気的特性的にも不利である。
直接第2の電極28Aに接続することはせず、まず第1
の電極27Aと再配線層47を第1のワイヤ50で接続
する構成としている。再配線層47は、電極27,28
の列と略平行に図中上下に延在する再配線パターン47
Aを有している。第1のワイヤ50は再配線パターン4
7Aの図中上端部と第1の電極27Aとの間に配設さ
れ、また第2のワイヤ51は再配線パターン47Aの図
中下端部と第2の電極28Aとの間に配設されている。
51を他のワイヤと干渉することなく、かつ短いワイヤ
長で配設することができる。尚、他のワイヤは再配線層
47の上部にワイヤループを形成する。このように、再
配線層47,48を設けることにより、等特性電極間を
直接ワイヤ接続した場合にはワイヤが接触する電極レイ
アウトであっても、再配線層47,48を設けることに
よりワイヤ50〜54がクロスして短絡することを防止
できる。また、電極レイアウトに制限されない半導体素
子22〜24の組み合わせが可能になると共にワイヤ長
を短くできるため半導体装置20Bの電気的特性の向上
を図ることもできる。
する。図18は、本発明の第4実施例である半導体装置
20Cを示す断面図である。本実施例に係る半導体装置
20Cは、第1乃至第3のワイヤ55〜57の太さを、
前記した各実施例で用いたワイヤ30〜32の太さに比
べて太くしたことを特徴とするものである。
5μm程度のワイヤ30〜32を用いていたが、本実施
例では直径50〜150μmのワイヤ55〜57を用い
ている。この構成とすることにより、ワイヤ55〜57
のインダクタンスを低減でき、よって高周波特性を向上
させることができる。図19乃至図20は、上記した半
導体装置20Cの製造方法の内、第1乃至第3のワイヤ
55〜57を配設するワイヤボンディング工程を示して
いる。以下、本実施例におけるワイヤボンディング工程
について説明する。尚、図8乃至図14に示した構成と
同一構成については同一符号を付してその説明を省略す
る。
7をワイヤボンディングする前の状態を示している。本
実施例においても、各ワイヤ55〜57をワイヤボンデ
ィングする前にスタッドバンプ形成工程を実施する。本
実施例におけるスタッドバンプ形成工程では、第1乃至
第3の半導体素子22〜24に設けられた全ての電極2
7〜29に対して第1乃至第3のスタッドバンプ66〜
68を形成することを特徴としている。即ち、本実施例
では第1の半導体素子22の電極27に対しても、スタ
ッドバンプ66を形成する構成としている。
68は、前記した第1及び第2のスタッドバンプ36,
37と同様にスペーサ部材として機能するものであり、
第1乃至第3のワイヤ55〜57をワイヤボンディング
する際に用いるワイヤボンディング装置をそのまま用い
て形成される。この際、スタッドバンプ66〜68の形
成に用いる金属細線は、ワイヤ55〜57よりも細い直
径25μmの金属細線(前記した各実施例で用いた金属
細線25A)を用いている。
使用できる金属細線の太さに比較的自由度を有してお
り、スタッドバンプ66〜68の形成に用いる直径25
μmの金属細線25Aも、ワイヤ55〜57の形成に用
いる直径50〜150μmの金属細線25Bも、いずれ
もボンディング処理することができる。従って、1台の
ワイヤボンディング装置で、第1乃至第3のスタッドバ
ンプ66〜68の配設と、第1乃至第3のワイヤ55〜
57の配設を共に行なうことができる。よって、本実施
例においても、スタッドバンプ66〜68を形成するの
に新たな製造設備は不要であり、設備コストが上昇する
ようなことはない。
の電極27に金属細線25Bを接合(ファーストボンデ
ィング)した状態を示している。本実施例で用いている
金属細線25Bは直径が50〜150μmと太いため、
これに伴い金属細線25Bの先端部に形成されたボール
部43Bも大きくなっている。キャピラリ42は、この
ボール部43Bを電極27に形成された第1のスタッド
バンプ66に押し付けると共にキャピラリ42を超音波
振動させ、ボール部43Bを第1のスタッドバンプ66
上に超音波溶接する。この金属細線25Bの接合はファ
ーストボンディングとなるため、第1のスタッドバンプ
66の上部には第1のNHB部63Bが形成される。こ
の際、第1のスタッドバンプ66はキャピラリ42に押
圧されることにより若干変形するが、所定の高さ(図2
4に矢印D3で示す高さは)は維持している。
6を介して第1の電極27に接合されると、続いてキャ
ピラリ42は金属細線25Bを引出しつつ、第2の半導
体素子23上の第2の電極28の形成位置まで移動す
る。次に、キャピラリ42は、金属細線25Bを第2の
電極28上に形成されている第2のスタッドバンプ67
に押し付けると共に、超音波振動することにより超音波
溶接を行なう(セカンドボンディング)。
ピラリ42に押圧されることにより若干変形するが、所
定の高さ(図24に矢印D2で示す高さは)は維持して
いる。これにより、図21に示すように、第1のワイヤ
55が第1の電極27と第2の電極28との間に配設さ
れる。上記のように第1のワイヤ55が配設されると、
続いて第2のワイヤ56の配設処理が行なわれる。第2
のワイヤ56を配設するには、キャピラリ42を第2の
スタッドバンプ67の形成位置に移動させ、ボール部4
3Bを第2のスタッドバンプ67に押し付けると共にキ
ャピラリ42を超音波振動させる。
線25Bは第2のスタッドバンプ67上に超音波溶接さ
れる。この金属細線25Bの接合はファーストボンディ
ングとなるため、第2のスタッドバンプ67の上部には
第2のNHB部64Bが形成される。金属細線25Bが
第2のスタッドバンプ67上に接合されると、続いてキ
ャピラリ42は金属細線25Bを引出しつつ、第3の半
導体素子24上の第3の電極29の形成位置まで移動す
る。次に、キャピラリ42は、金属細線25Bを第3の
電極29上に形成されている第3のスタッドバンプ68
に押し付け、超音波溶接を行なう(セカンドボンディン
グ)。
ピラリ42に押圧されることにより若干変形するが、所
定の高さは維持している。これにより、図23に示すよ
うに、第2のワイヤ56が第2の電極28と第3の電極
29との間に配設される。以後、上記と同様の処理を実
施することにより、第3の電極29と基板33のボンデ
ィングパッド34との間に第3のワイヤ57を配設す
る。
乃至第3のスタッドバンプ66〜68を設けることによ
り、第1乃至第3のワイヤ55〜57を各半導体素子2
2〜24から離間させることができ、よって、ワイヤ5
5〜57が各半導体素子22〜24に形成された回路と
短絡するようなことはなく、半導体装置20Cの信頼性
を向上させることができる。
線25Bが太いため、金属細線25Bのファーストボン
ディング側に形成される各NHB部63B,64B,6
5Bは大きくなる。従って、スタッドバンプ66〜68
を配設しない構成では、図25に矢印A2で示すよう
に、NHB部63B,64B,65Bが電極27〜29
からはみ出し、隣接する電極または半導体素子22〜2
4上に形成された回路に接触するおそれがある(図25
では、第2のNHB部64Bがはみ出した例を示してい
る)。
B,64B,65Bと各電極27〜29との間に所定の
高さを有するスタッドバンプ66〜68が介装されてい
るため、NHB部63B,64B,65Bが電極27〜
29からはみ出すことを防止している。このため、本実
施例ではスタッドバンプ66〜68を形成する金属細線
として、電極27〜29からはみ出す可能性がない細い
金属細線を用いてる。
を配設する時においても、第1のNHB部63Bは第1
の電極27からはみ出すおそれがある。このため、本実
施例では、第1の電極27上にも第1のスタッドバンプ
バンプ66を形成している。尚、上記した各実施例で
は、3個の半導体素子22〜24を積層した例を示した
が、積層数はこれに限定されるものではない。
A〜20CとしてBGAタイプの半導体装置を例に挙げ
て説明したが、本発明はスタックタイプでかつワイヤを
用いて各半導体素子を接続する構成のものであれば、他
の構成の半導体装置に対しても適用可能なものである。
種々の効果を実現することができる。請求項1及び請求
項6記載の発明によれば、個々のワイヤの長さは短くな
り、これに伴いワイヤのループ高さを低くすることがで
きる。このため、半導体装置内に設けるワイヤループの
配設領域を小さく且つ低くすることができ、半導体装置
の小型化(低背化)を図ることができる。
素子との間に間隙が形成されるよう構成したことによ
り、ワイヤと半導体素子が接触することによりワイヤが
半導体素子に形成された回路と短絡することを防止する
ことができ、半導体装置の信頼性を向上させることがで
きる。また、請求項2に記載の発明によれば、スペーサ
部材をスタッドバンプとすることにより、各半導体素子
間等を接続するワイヤを配設する際に用いるワイヤボン
ディング装置を用いてスペーサ部材を形成することがで
き、よって新たに製造設備を増設することなくスペーサ
部材を形成することが可能となる。
配線層を設けることにより、各半導体素子が異なるパッ
ドレイアウトを有する場合であってもワイヤがクロスし
て短絡することを防止することができる。また、請求項
4に記載の発明によれば、ワイヤとしてスタッドバンプ
を形成する際に用いるスタッドバンプ用ワイヤの直径寸
法に対して太い直径のものを用いたことにより、ワイヤ
のインダクタンスを低減でき、よって高周波特性を向上
させることができる。
イヤのレイアウトに自由度を持たせることができ、これ
によってもワイヤ間で接触が発生することを防止するこ
とができる。また、請求項7記載の発明によれば、スペ
ーサ部材配設工程及び接合工程を1台のワイヤボンディ
ング装置により連続的に行なうことができ、半導体装置
の製造効率の向上及び製造設備の簡略化を図ることがで
きる。
(その1)。
いた状態を示す平面図である。
(その2)。
いた状態を示す平面図である。
である。
いた状態を示す平面図である。
接続構造を説明するための図である。
ヤボンディング工程を説明する図である(その1)。
ヤボンディング工程を説明する図である(その2)。
イヤボンディング工程を説明する図である(その3)。
イヤボンディング工程を説明する図である(その4)。
イヤボンディング工程を説明する図である(その5)。
の図である。
グした際に発生する問題点を説明するための図である。
ヤ接続構造を説明するための図である。
図である。
り除いた状態を示す平面図である。
図である。
ワイヤボンディング工程を説明する図である(その
1)。
ワイヤボンディング工程を説明する図である(その
2)。
ワイヤボンディング工程を説明する図である(その
3)。
ワイヤボンディング工程を説明する図である(その
4)。
ワイヤボンディング工程を説明する図である(その
5)。
めの図である。
グした際に発生する問題点を説明するための図である。
ング)部 64A,64B 第2のNHB部 65A,65B 第3のNHB部 68 第3のスタッドバンプ
Claims (7)
- 【請求項1】 基材上に積層された複数の半導体素子
と、前記複数の半導体素子の内、一の半導体素子に形成
された電極と当該一の半導体素子上に直接積層された他
の半導体素子に形成された電極との間、及び前記基材と
当該基材上に直接積層された半導体素子に形成された電
極との間を電気的に接続するワイヤとを具備し、 かつ、少なくとも前記一の半導体素子に形成された電極
または前記他の半導体素子に形成された電極のいずれか
一方と前記ワイヤの接合部との間、及び前記基材上に直
接積層された半導体素子に形成された電極と前記ワイヤ
の接合部との間に導電性材料よりなるスペーサ部材を配
設し、 該スペーサ部材により、前記ワイヤと前記半導体素子と
の間に間隙が形成されるよう構成したことを特徴とする
半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記スペーサ部材は、スタッドバンプであることを特徴
とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記半導体素子上に所定の再配線パターンが形成された
再配線層を配設し、該再配線層を中継することにより、
前記ワイヤが前記一の半導体素子と前記他の半導体素子
との間、及び前記基材と該基材上に直接積層された半導
体素子との間を電気的に接続する構成としたことを特徴
とする半導体装置。 - 【請求項4】 請求項2または3記載の半導体装置にお
いて、 前記ワイヤは、前記スタッドバンプを形成する際に用い
るスタッドバンプ用ワイヤの直径寸法に対し、太い直径
のものを用いたことを特徴とする半導体装置。 - 【請求項5】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記半導体素子は、素子内回路と電気的に非接続とされ
たダミーパッドが設けられていることを特徴とする半導
体装置。 - 【請求項6】 基材上に複数の半導体素子を積層する積
層工程と、 前記複数の半導体素子の内、一の半導体素子に形成され
た電極と当該一の半導体素子上に直接積層された他の半
導体素子に形成された電極との間、及び前記基材と当該
基材上に直接積層された半導体素子に形成された電極と
の間をワイヤにて電気的に接続するワイヤボンディング
工程とを有する半導体装置の製造方法において、 前記ワイヤボンディング工程は、 前記ワイヤを配設する前に、前記一の半導体素子に形成
された電極または前記他の半導体素子に形成された電極
の少なくとも一方、及び前記基材上に直接積層された半
導体素子に形成された電極にスペーサ部材を形成するス
ペーサ部材配設工程と、 該スペーサ部材配設工程で形成されたスペーサ部材の上
部に前記ワイヤを接合する接合工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、 前記スペーサ部材配設工程では、第1のワイヤを用いて
スタッドバンプを形成することにより当該スタッドバン
プを前記スペーサ部材とし、 かつ、前記接合工程では、前記第1のワイヤの直径寸法
より太い第2のワイヤを用いることを特徴とする半導体
装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29741099A JP3765952B2 (ja) | 1999-10-19 | 1999-10-19 | 半導体装置 |
EP00105690A EP1094517B1 (en) | 1999-10-19 | 2000-03-17 | Semiconductor device and method for producing the same |
EP06117008A EP1713122A3 (en) | 1999-10-19 | 2000-03-17 | Semiconductor device and method for producing the same |
DE60030931T DE60030931T2 (de) | 1999-10-19 | 2000-03-17 | Halbleiteranordnung und Herstellungsverfahren dafür |
US09/531,232 US6215182B1 (en) | 1999-10-19 | 2000-03-20 | Semiconductor device and method for producing the same |
KR1020000014584A KR100610170B1 (ko) | 1999-10-19 | 2000-03-22 | 반도체 장치 및 그 제조 방법 |
TW089105582A TW445557B (en) | 1999-10-19 | 2000-03-27 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29741099A JP3765952B2 (ja) | 1999-10-19 | 1999-10-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001118877A true JP2001118877A (ja) | 2001-04-27 |
JP3765952B2 JP3765952B2 (ja) | 2006-04-12 |
Family
ID=17846154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29741099A Expired - Lifetime JP3765952B2 (ja) | 1999-10-19 | 1999-10-19 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6215182B1 (ja) |
EP (2) | EP1094517B1 (ja) |
JP (1) | JP3765952B2 (ja) |
KR (1) | KR100610170B1 (ja) |
DE (1) | DE60030931T2 (ja) |
TW (1) | TW445557B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
US7064425B2 (en) | 2002-02-19 | 2006-06-20 | Seiko Epson Corporation | Semiconductor device circuit board, and electronic equipment |
JP2006278407A (ja) * | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | 半導体装置の製造方法 |
KR100723591B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP2007201519A (ja) * | 2007-05-14 | 2007-08-09 | Oki Electric Ind Co Ltd | マルチチップパッケージ |
JP2009193984A (ja) * | 2008-02-12 | 2009-08-27 | Disco Abrasive Syst Ltd | 半導体装置及び半導体装置の製造方法 |
US8134240B2 (en) | 2006-07-27 | 2012-03-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method for the same |
CN104485291A (zh) * | 2014-12-23 | 2015-04-01 | 南通富士通微电子股份有限公司 | 一种半导体叠层封装方法 |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
US6621155B1 (en) | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
JP2001223324A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
NO20001360D0 (no) * | 2000-03-15 | 2000-03-15 | Thin Film Electronics Asa | Vertikale elektriske forbindelser i stabel |
JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
US7122889B2 (en) * | 2000-05-03 | 2006-10-17 | Rambus, Inc. | Semiconductor module |
US6833984B1 (en) * | 2000-05-03 | 2004-12-21 | Rambus, Inc. | Semiconductor module with serial bus connection to multiple dies |
US6472758B1 (en) * | 2000-07-20 | 2002-10-29 | Amkor Technology, Inc. | Semiconductor package including stacked semiconductor dies and bond wires |
JP2002043503A (ja) * | 2000-07-25 | 2002-02-08 | Nec Kyushu Ltd | 半導体装置 |
JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法 |
JP3631120B2 (ja) * | 2000-09-28 | 2005-03-23 | 沖電気工業株式会社 | 半導体装置 |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
US6503776B2 (en) * | 2001-01-05 | 2003-01-07 | Advanced Semiconductor Engineering, Inc. | Method for fabricating stacked chip package |
US6720643B1 (en) | 2001-02-22 | 2004-04-13 | Rambus, Inc. | Stacked semiconductor module |
US20020145190A1 (en) * | 2001-04-10 | 2002-10-10 | Fernandez Joseph D. | Arrangement and method of arrangement of stacked dice in an integrated electronic device |
JP2002373969A (ja) * | 2001-06-15 | 2002-12-26 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US20030006493A1 (en) * | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
DE10231385B4 (de) | 2001-07-10 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
US6476506B1 (en) * | 2001-09-28 | 2002-11-05 | Motorola, Inc. | Packaged semiconductor with multiple rows of bond pads and method therefor |
JP4917225B2 (ja) * | 2001-09-28 | 2012-04-18 | ローム株式会社 | 半導体装置 |
JP3727272B2 (ja) * | 2002-01-15 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US6982485B1 (en) * | 2002-02-13 | 2006-01-03 | Amkor Technology, Inc. | Stacking structure for semiconductor chips and a semiconductor package using it |
JP3573133B2 (ja) * | 2002-02-19 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
CN1440077A (zh) * | 2002-02-21 | 2003-09-03 | 松下电器产业株式会社 | 半导体装置、设计方法及记录其装置设计程序的记录媒体 |
US6721189B1 (en) * | 2002-03-13 | 2004-04-13 | Rambus, Inc. | Memory module |
US6590282B1 (en) * | 2002-04-12 | 2003-07-08 | Industrial Technology Research Institute | Stacked semiconductor package formed on a substrate and method for fabrication |
JP2004071947A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
KR100524948B1 (ko) * | 2003-02-22 | 2005-11-01 | 삼성전자주식회사 | 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법 |
US7071421B2 (en) * | 2003-08-29 | 2006-07-04 | Micron Technology, Inc. | Stacked microfeature devices and associated methods |
US7179688B2 (en) * | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
US6955949B2 (en) * | 2003-10-16 | 2005-10-18 | Kulicke & Soffa Investments, Inc. | System and method for reducing or eliminating semiconductor device wire sweep |
US6847122B1 (en) | 2003-10-16 | 2005-01-25 | Kulicke & Soffa Investments, Inc. | System and method for preventing and alleviating short circuiting in a semiconductor device |
JP2005268497A (ja) * | 2004-03-18 | 2005-09-29 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
US7067910B2 (en) * | 2004-04-13 | 2006-06-27 | Sun Microsystems, Inc. | Method and apparatus for using capacitively coupled communication within stacks of laminated chips |
JP2006086149A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体装置 |
KR100593703B1 (ko) * | 2004-12-10 | 2006-06-30 | 삼성전자주식회사 | 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지 |
US7582963B2 (en) * | 2005-03-29 | 2009-09-01 | Texas Instruments Incorporated | Vertically integrated system-in-a-package |
JP2007019415A (ja) | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置およびその製造方法 |
DE102006007306B3 (de) * | 2006-02-16 | 2007-09-13 | Siemens Ag | Elektrische Anordnung mit einer Drahtverbindungsanordnung und Verfahren zum Herstellen einer derartigen elektrischen Anordnung |
US7420269B2 (en) * | 2006-04-18 | 2008-09-02 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
TWI306658B (en) * | 2006-08-07 | 2009-02-21 | Chipmos Technologies Inc | Leadframe on offset stacked chips package |
TW200814249A (en) * | 2006-09-12 | 2008-03-16 | Chipmos Technologies Inc | Stacked chip package structure with lead-frame having bus bar |
US7952209B2 (en) * | 2006-09-28 | 2011-05-31 | Stats Chippac Ltd. | Integrated circuit package system with pad to pad bonding |
JP5481769B2 (ja) * | 2006-11-22 | 2014-04-23 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
TWI324817B (en) * | 2006-12-20 | 2010-05-11 | Advanced Semiconductor Eng | Multiple chip package |
TWI357136B (en) * | 2007-02-02 | 2012-01-21 | Integrated Circuit Solution Inc | Package structure and method for chip with two arr |
US7554204B2 (en) * | 2007-06-18 | 2009-06-30 | Spansion Llc | Die offset die to die bonding |
US8399973B2 (en) | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
KR101458954B1 (ko) * | 2008-01-17 | 2014-11-07 | 삼성전자주식회사 | 재배선층을 갖는 반도체 패키지 장치 |
JP5207868B2 (ja) | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20100108467A1 (en) * | 2008-10-31 | 2010-05-06 | Petro-Canada | Apparatus, system and method for moving a vehicle from dual belt conveyor to dual belt conveyor |
JP5062283B2 (ja) * | 2009-04-30 | 2012-10-31 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US8476749B2 (en) * | 2009-07-22 | 2013-07-02 | Oracle America, Inc. | High-bandwidth ramp-stack chip package |
KR101604605B1 (ko) * | 2009-09-24 | 2016-03-21 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US20110084374A1 (en) * | 2009-10-08 | 2011-04-14 | Jen-Chung Chen | Semiconductor package with sectioned bonding wire scheme |
JP5692081B2 (ja) * | 2009-10-09 | 2015-04-01 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
TWI409933B (zh) * | 2010-06-15 | 2013-09-21 | Powertech Technology Inc | 晶片堆疊封裝結構及其製法 |
KR20120024099A (ko) * | 2010-09-06 | 2012-03-14 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
KR20130042210A (ko) * | 2011-10-18 | 2013-04-26 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
US9082632B2 (en) | 2012-05-10 | 2015-07-14 | Oracle International Corporation | Ramp-stack chip package with variable chip spacing |
US9806066B2 (en) | 2015-01-23 | 2017-10-31 | Samsung Electronics Co., Ltd. | Semiconductor package including exposed connecting stubs |
CN107611099B (zh) * | 2016-07-12 | 2020-03-24 | 晟碟信息科技(上海)有限公司 | 包括多个半导体裸芯的扇出半导体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5655067A (en) * | 1979-10-11 | 1981-05-15 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JPS6094756A (ja) | 1983-10-29 | 1985-05-27 | Toshiba Corp | 半導体装置 |
JPH0372641A (ja) * | 1989-05-09 | 1991-03-27 | Citizen Watch Co Ltd | Ic実装構造及びその実装方法 |
JPH04142073A (ja) * | 1990-10-02 | 1992-05-15 | Nec Yamagata Ltd | 半導体装置 |
JPH04294552A (ja) * | 1991-03-25 | 1992-10-19 | Matsushita Electron Corp | ワイヤーボンディング方法 |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
US6005778A (en) * | 1995-06-15 | 1999-12-21 | Honeywell Inc. | Chip stacking and capacitor mounting arrangement including spacers |
US5777345A (en) | 1996-01-03 | 1998-07-07 | Intel Corporation | Multi-chip integrated circuit package |
US5696031A (en) * | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
JP3943165B2 (ja) * | 1996-07-26 | 2007-07-11 | ハネウェル・インターナショナル・インコーポレーテッド | チップ・スタックおよびコンデンサ取付の配置 |
JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3378809B2 (ja) * | 1998-09-30 | 2003-02-17 | 三洋電機株式会社 | 半導体装置 |
-
1999
- 1999-10-19 JP JP29741099A patent/JP3765952B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-17 EP EP00105690A patent/EP1094517B1/en not_active Expired - Lifetime
- 2000-03-17 EP EP06117008A patent/EP1713122A3/en not_active Withdrawn
- 2000-03-17 DE DE60030931T patent/DE60030931T2/de not_active Expired - Lifetime
- 2000-03-20 US US09/531,232 patent/US6215182B1/en not_active Expired - Lifetime
- 2000-03-22 KR KR1020000014584A patent/KR100610170B1/ko active IP Right Grant
- 2000-03-27 TW TW089105582A patent/TW445557B/zh not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7314818B2 (en) | 2002-02-19 | 2008-01-01 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment |
US7064425B2 (en) | 2002-02-19 | 2006-06-20 | Seiko Epson Corporation | Semiconductor device circuit board, and electronic equipment |
JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
JP4585216B2 (ja) * | 2004-03-26 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006278407A (ja) * | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | 半導体装置の製造方法 |
KR100723591B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
KR100724001B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치에 배열 설치된 중계 부재 |
US8404980B2 (en) | 2005-09-30 | 2013-03-26 | Fujitsu Semiconductor Limited | Relay board and semiconductor device having the relay board |
US8134240B2 (en) | 2006-07-27 | 2012-03-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method for the same |
JP2007201519A (ja) * | 2007-05-14 | 2007-08-09 | Oki Electric Ind Co Ltd | マルチチップパッケージ |
JP2009193984A (ja) * | 2008-02-12 | 2009-08-27 | Disco Abrasive Syst Ltd | 半導体装置及び半導体装置の製造方法 |
CN104485291A (zh) * | 2014-12-23 | 2015-04-01 | 南通富士通微电子股份有限公司 | 一种半导体叠层封装方法 |
CN104485291B (zh) * | 2014-12-23 | 2018-06-05 | 通富微电子股份有限公司 | 一种半导体叠层封装方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1094517A3 (en) | 2002-04-10 |
DE60030931D1 (de) | 2006-11-09 |
DE60030931T2 (de) | 2007-02-15 |
KR20010039547A (ko) | 2001-05-15 |
TW445557B (en) | 2001-07-11 |
EP1094517B1 (en) | 2006-09-27 |
EP1713122A2 (en) | 2006-10-18 |
US6215182B1 (en) | 2001-04-10 |
JP3765952B2 (ja) | 2006-04-12 |
EP1094517A2 (en) | 2001-04-25 |
EP1713122A3 (en) | 2006-11-02 |
KR100610170B1 (ko) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3765952B2 (ja) | 半導体装置 | |
US6316838B1 (en) | Semiconductor device | |
US8710647B2 (en) | Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board | |
JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
US8952551B2 (en) | Semiconductor package and method for fabricating the same | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US7518250B2 (en) | Semiconductor device and a method for manufacturing of the same | |
JP2002110898A (ja) | 半導体装置 | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
KR100521279B1 (ko) | 적층 칩 패키지 | |
CN107039387B (zh) | 引线框架、半导体装置及引线框架的制造方法 | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP2012033613A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10335366A (ja) | 半導体装置 | |
JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 | |
JP2004079923A (ja) | 半導体装置及びその製造方法 | |
JP2001291821A (ja) | 半導体装置およびその製造方法 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
US20030057569A1 (en) | Semiconductor device | |
JP4544407B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH05218295A (ja) | 半導体装置 | |
JP2004063567A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
JP2000021922A (ja) | 半導体装置及びその製造方法 | |
JP2021019081A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3765952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |