JPH0372641A - Ic実装構造及びその実装方法 - Google Patents
Ic実装構造及びその実装方法Info
- Publication number
- JPH0372641A JPH0372641A JP2090276A JP9027690A JPH0372641A JP H0372641 A JPH0372641 A JP H0372641A JP 2090276 A JP2090276 A JP 2090276A JP 9027690 A JP9027690 A JP 9027690A JP H0372641 A JPH0372641 A JP H0372641A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- ball
- pattern
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004806 packaging method and process Methods 0.000 title abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 29
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
- H01L2224/78302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ICチップのパッド電極と回路基板上のパタ
ーン間をワイヤーボンディングする場合の実装構造及び
その実装方法に関するものである。
ーン間をワイヤーボンディングする場合の実装構造及び
その実装方法に関するものである。
第2図は従来のIC実装構造を示す断面図である。同図
において、1は回路基板、2はメモリーあるいは論理回
路等を形成したICチップ、3は前記回路基板1に該I
Cチップ2を固定するための接着剤、4は前記回路基板
l上に形成したパターン、5は前記ICチップ2に形成
したパッド電極、6は該バット電極5と前記パターン4
との電気的接続を威す金線等の接続リードである。
において、1は回路基板、2はメモリーあるいは論理回
路等を形成したICチップ、3は前記回路基板1に該I
Cチップ2を固定するための接着剤、4は前記回路基板
l上に形成したパターン、5は前記ICチップ2に形成
したパッド電極、6は該バット電極5と前記パターン4
との電気的接続を威す金線等の接続リードである。
このように、従来のIC実装構造では前記パッド電極5
に第1ボンディングとしてボールボンディングし、次に
前記パターン4上に第2ボンディングとしてステッチボ
ンディングをして両者の電気的接続を威していた。
に第1ボンディングとしてボールボンディングし、次に
前記パターン4上に第2ボンディングとしてステッチボ
ンディングをして両者の電気的接続を威していた。
第3図は第2図に示すICチップ2をパターン4にワイ
ヤーボンディングした実装構造を示す部分平面図であり
、1辺に各々20個のパッド電極5を備えたICチップ
2を事例としたサイズを示すものである。
ヤーボンディングした実装構造を示す部分平面図であり
、1辺に各々20個のパッド電極5を備えたICチップ
2を事例としたサイズを示すものである。
すなわちパターン4はステッチボンディングを行うため
ボンブイイブ部4aの形状を大きくする必要がある。こ
のため1辺のパターン領域のサイズは、例えば4900
μmとなり、さらにモールドするための実装領域は60
40μm程度となる。
ボンブイイブ部4aの形状を大きくする必要がある。こ
のため1辺のパターン領域のサイズは、例えば4900
μmとなり、さらにモールドするための実装領域は60
40μm程度となる。
第4図は第3図の実装構造に樹脂モールドを行ったIC
実装装置を示すものであり、第4図(a)はモールドさ
れたIC実装装置の平面図、第4図(b)は側面図であ
る。
実装装置を示すものであり、第4図(a)はモールドさ
れたIC実装装置の平面図、第4図(b)は側面図であ
る。
図示のごとく回路基板1上に形成される樹脂封止部10
のサイズは平面形状が6040μm角で、その厚さは6
00μmとなる。
のサイズは平面形状が6040μm角で、その厚さは6
00μmとなる。
〔発明が解決しようとする課題)
従来のIC実装構造は以上のうに権威されているので、
第1ボンディングであるボールボンディングでは接続リ
ード6がICチップ2の表面に対してほぼ垂直に立ち上
がるため、該ICチップ2の上面からの前記接続リード
6のループ高さが120ないし130μmと高くなり、
これを樹脂封止した後の、IC実装装置の厚みを小さく
できないという欠点があった。
第1ボンディングであるボールボンディングでは接続リ
ード6がICチップ2の表面に対してほぼ垂直に立ち上
がるため、該ICチップ2の上面からの前記接続リード
6のループ高さが120ないし130μmと高くなり、
これを樹脂封止した後の、IC実装装置の厚みを小さく
できないという欠点があった。
更に図示のごとく前記接続リード6をICチップ2にボ
ールボンディングした後、接続リード6を引張ってパタ
ーン4上にステッチボンディングを行うが、このステッ
チボンディングの位置がICチップ2の位置に近すぎる
とループを形成したり接続リード6がICチップ2のコ
ーナーに接触する、所謂ショルダータッチが発生する。
ールボンディングした後、接続リード6を引張ってパタ
ーン4上にステッチボンディングを行うが、このステッ
チボンディングの位置がICチップ2の位置に近すぎる
とループを形成したり接続リード6がICチップ2のコ
ーナーに接触する、所謂ショルダータッチが発生する。
このた接続めリード6をある程度ゆるやかに引張ってボ
ンディングを行う必要があるため第2図に示すごとく第
1ボンディングを行うパッド電極5を第2ボンディング
を行うパターン4との距離を800μm以上にする必要
があり、これを樹脂封止した後のIC実装装置の外径が
大きくなってしまうという欠点もあった。
ンディングを行う必要があるため第2図に示すごとく第
1ボンディングを行うパッド電極5を第2ボンディング
を行うパターン4との距離を800μm以上にする必要
があり、これを樹脂封止した後のIC実装装置の外径が
大きくなってしまうという欠点もあった。
また、前記ループ高さを低くする方法として、ボールボ
ンディングからステッチボンディングに向かう時に前記
接続リード6を強く引張ることによって第2図の破線で
示すような軌跡で前記接続リード6を接続することが考
えられるが、この方法では前記接続リード6のループ高
さを90μm程度まで低くすることは可能であるが、パ
ッド電極5上に接続されたボンドボール上部で前記接続
リード6が急激に倒されるために該接続リード6の破断
強度が低下してしまう。この結果実装封止後の経時変化
により不良が発生し信頼性上問題になるため、実装構造
の薄型化に限界があるという欠点があった。
ンディングからステッチボンディングに向かう時に前記
接続リード6を強く引張ることによって第2図の破線で
示すような軌跡で前記接続リード6を接続することが考
えられるが、この方法では前記接続リード6のループ高
さを90μm程度まで低くすることは可能であるが、パ
ッド電極5上に接続されたボンドボール上部で前記接続
リード6が急激に倒されるために該接続リード6の破断
強度が低下してしまう。この結果実装封止後の経時変化
により不良が発生し信頼性上問題になるため、実装構造
の薄型化に限界があるという欠点があった。
本発明の目的は、コストアップすることなく、高信頼性
を有し、かつ実装構造の小型化及び薄型化が可能なIC
実装構造及びその実装方法を提供するものである。
を有し、かつ実装構造の小型化及び薄型化が可能なIC
実装構造及びその実装方法を提供するものである。
上記目的を達成するための本発明の要旨は下記の通りで
ある。
ある。
ICチップを回路基板上に接着し、前記ICチップのパ
ッド電極と前記回路基板上のパターンとをワイヤーボン
ディングするIC実装構造において、前記回路基板上の
パターンに第1ボンディングとしてボールボンディング
すると共にICチップ上のパッド電極に第2ボンディン
グとして非ボールボンディングを行うことを特徴とする
。
ッド電極と前記回路基板上のパターンとをワイヤーボン
ディングするIC実装構造において、前記回路基板上の
パターンに第1ボンディングとしてボールボンディング
すると共にICチップ上のパッド電極に第2ボンディン
グとして非ボールボンディングを行うことを特徴とする
。
又前記第2ボンディングとしての非ボールボンディング
はステッチボンディングであることを特徴とする。
はステッチボンディングであることを特徴とする。
又第2ボンディングとしてステッチボンディングを行う
請求項2記載のIC実装構造に於いて、ボンダーを用い
てステッチボンディングを行うとともに前記ボンダーに
備えられたボンディングキャピラリーの先端部にはフェ
ース角度θが形成され、該フェース角度θを有するキャ
ピラリーにてステッチボンディングを行うことを特徴と
する請求 於けるフェース角度θが2゜〜15″であることを特徴
とする。
請求項2記載のIC実装構造に於いて、ボンダーを用い
てステッチボンディングを行うとともに前記ボンダーに
備えられたボンディングキャピラリーの先端部にはフェ
ース角度θが形成され、該フェース角度θを有するキャ
ピラリーにてステッチボンディングを行うことを特徴と
する請求 於けるフェース角度θが2゜〜15″であることを特徴
とする。
又前記第2ボンディングとしての非ボールボンディング
はICチップのパッド電極上に予め形成されたボール電
極上に金線を熱圧着してなることを特徴とする。
はICチップのパッド電極上に予め形成されたボール電
極上に金線を熱圧着してなることを特徴とする。
又ICチップを回路基板上に接着し、前記ICチップの
パッド電極と前記回路基板上のパターンとをワイヤーボ
ンディングするIC実装に於いて、前記ICCランプッ
ド電極上に金ボール電極を形成する第1工程と、前記回
路基板のパターンに金線の一端をボールボンディングす
る第2工程と、前記バンド電極上の金ボール電極に金線
の他端を熱圧着する第3工程よりなることを特徴とする
。
パッド電極と前記回路基板上のパターンとをワイヤーボ
ンディングするIC実装に於いて、前記ICCランプッ
ド電極上に金ボール電極を形成する第1工程と、前記回
路基板のパターンに金線の一端をボールボンディングす
る第2工程と、前記バンド電極上の金ボール電極に金線
の他端を熱圧着する第3工程よりなることを特徴とする
。
第5図は本発明に於けるIC実装構造の概念を示す断面
図であり、第2図と同一部材には同一番号を付し説明を
省略する。前記第2図に示す従来例と異なるところは、
接続リード6はパターン4上にボールボンディングを行
ない、次にパッド電極5上に第2ボンディングとして非
ボールボンディングを行なう点である。
図であり、第2図と同一部材には同一番号を付し説明を
省略する。前記第2図に示す従来例と異なるところは、
接続リード6はパターン4上にボールボンディングを行
ない、次にパッド電極5上に第2ボンディングとして非
ボールボンディングを行なう点である。
尚、上記実施例ではIcチップ2は回路基板1上に接着
されているが、該回路基板1の代わりにリードフレーム
あるいは半導体基板を使用しても良い。
されているが、該回路基板1の代わりにリードフレーム
あるいは半導体基板を使用しても良い。
上記のごとく、本発明によれば回路基板上のパターンに
ループ高さを伴なうボールボンディングをすると共にI
Cチップ上のパッド電極にループ高さをほとんど必要と
しない非ボールボンディングするので、前記ICチップ
の上面からの接続リドのループ高さを70μm以下に設
定することが可能になった。
ループ高さを伴なうボールボンディングをすると共にI
Cチップ上のパッド電極にループ高さをほとんど必要と
しない非ボールボンディングするので、前記ICチップ
の上面からの接続リドのループ高さを70μm以下に設
定することが可能になった。
第1実施例
第1図は本発明の第1実施例を示すIC実装構造の要部
断面図であり、本実施例は接続リード6をパターン4上
に第1ボンディングとしてボールボンディングを行い、
次にパッド電極5上に第2ボンディングとしてステッチ
ボンデを行ったものである。図示のごとく実装状態での
各部のサイズは、パターン4からの接続リード6のルー
プ高さはバラツキを考慮しても最大400μmとなり、
又第1ボンディング位置と第2ボンディング位置との距
離は500μm以下となった。
断面図であり、本実施例は接続リード6をパターン4上
に第1ボンディングとしてボールボンディングを行い、
次にパッド電極5上に第2ボンディングとしてステッチ
ボンデを行ったものである。図示のごとく実装状態での
各部のサイズは、パターン4からの接続リード6のルー
プ高さはバラツキを考慮しても最大400μmとなり、
又第1ボンディング位置と第2ボンディング位置との距
離は500μm以下となった。
第6図は第1図に示すICチップ2をパターン4にワイ
ヤーボンディングした実装構造を示す部分平面図であり
、前記第3図と同様に1辺のパッド電極5の数を各々2
0個とした事例のサイズを示すものである。
ヤーボンディングした実装構造を示す部分平面図であり
、前記第3図と同様に1辺のパッド電極5の数を各々2
0個とした事例のサイズを示すものである。
すなわちパターン4のボンディング部4bの形状は、ボ
ールボンディングを行うための小さな面積でよいため1
辺のパターン領域のサイズは3900lImとなり、更
にモールドするための実装領域は4500μmとなる。
ールボンディングを行うための小さな面積でよいため1
辺のパターン領域のサイズは3900lImとなり、更
にモールドするための実装領域は4500μmとなる。
すなわち第6図に示す本発明のパターンサイズは第3図
に示した従来のパターンサイズに比べて約20%に小型
化されている。
に示した従来のパターンサイズに比べて約20%に小型
化されている。
更に第7図は第6図の実装構造に樹脂モールドを行った
IC実装装置を示すものであり、第7図(a)はモール
ドされたIC実装装置の平面図、第7図(b)は側面図
である。
IC実装装置を示すものであり、第7図(a)はモール
ドされたIC実装装置の平面図、第7図(b)は側面図
である。
図示のごとく回路基板1上に形成された樹脂封止部1l
のサイズは平面形状が4500μm角で、その厚さは4
50μmとなる。
のサイズは平面形状が4500μm角で、その厚さは4
50μmとなる。
すなわち第7図に示す本発明の樹脂封止部11のサイズ
は前記第4図に示した従来の樹脂封止部10に比べて面
積で約55%、厚さで約70%に小型化されている。
は前記第4図に示した従来の樹脂封止部10に比べて面
積で約55%、厚さで約70%に小型化されている。
また、前記パッド電極5上にステッチボンディングを良
好に行うためには、該パッド電極5の面状態に最適なボ
ンディングキャピラリーを使用する必要がある。
好に行うためには、該パッド電極5の面状態に最適なボ
ンディングキャピラリーを使用する必要がある。
第8図は、従来のボンディングキャピラリーの要部断面
図であり、先端部7の形状がフラットになっている。こ
のような先端部の形状が、フラットなボンディングキャ
ピラリーを用いて前記パッド電極5の面上にステッチボ
ンディングを行ったところ、パッド電極5の面と接続リ
ード6との応力集中が不充分となり良好なボンディング
性が得られないばかりでなく、前記パッド電極の周辺部
のパッシベーション膜を破壊するという問題があった。
図であり、先端部7の形状がフラットになっている。こ
のような先端部の形状が、フラットなボンディングキャ
ピラリーを用いて前記パッド電極5の面上にステッチボ
ンディングを行ったところ、パッド電極5の面と接続リ
ード6との応力集中が不充分となり良好なボンディング
性が得られないばかりでなく、前記パッド電極の周辺部
のパッシベーション膜を破壊するという問題があった。
第9図は本発明を実施する際に使用したボンディングキ
ャピラリー先端部の形状を示す要部断面図である。第8
図に示す従来構造と異なる部分はボンディングキャピラ
リーの先端部7にフェース角度θを設けたことである。
ャピラリー先端部の形状を示す要部断面図である。第8
図に示す従来構造と異なる部分はボンディングキャピラ
リーの先端部7にフェース角度θを設けたことである。
このフェース角度θを設けることにより、パッド電極5
の面と接続リトロとの応力集中が得られ充分なボンディ
ング特性をうることかできた。
の面と接続リトロとの応力集中が得られ充分なボンディ
ング特性をうることかできた。
尚、前記フェース角度θの条件としては、パッド電極5
が硬い状態の場合には前記フェース角度θを外側に向っ
て20程度に設定すると良好なボンディング性が得られ
、また前記パッド電極5が柔らかい状態の場合には前記
フェース角度θを外側に向って最大15゛程度まで大き
くすると同様に良好なボンディング性が得られた。
が硬い状態の場合には前記フェース角度θを外側に向っ
て20程度に設定すると良好なボンディング性が得られ
、また前記パッド電極5が柔らかい状態の場合には前記
フェース角度θを外側に向って最大15゛程度まで大き
くすると同様に良好なボンディング性が得られた。
第2実施例
第10図は本発明の第2実施例を示すIC実装構造の要
部断面図であり、本実施例はICチップ2のパッド電極
5上に予め金ボール電極5aを形成しておき、前記パタ
ーン4に第1ボンディングとしてボールボンディングさ
れた接続リード6の1 他端を前記パッド電極5上に形成された金ボール電極5
aに第2ボンディングとして熱圧着したものである。
部断面図であり、本実施例はICチップ2のパッド電極
5上に予め金ボール電極5aを形成しておき、前記パタ
ーン4に第1ボンディングとしてボールボンディングさ
れた接続リード6の1 他端を前記パッド電極5上に形成された金ボール電極5
aに第2ボンディングとして熱圧着したものである。
次に第10図に示す接続方法を第11図により更に詳し
く説明する。
く説明する。
第11図(イ)〜(ニ)は本実施例に於けるICチップ
2とパターン4との接続工程を示す要部断面図である。
2とパターン4との接続工程を示す要部断面図である。
第11図(イ)は予備工程であり、接続リード6を構成
する金線(以後金線6と記す)の先端に金ボール6aを
形成したキャピラリ20を矢印のごと<ICチップ2の
パッド電極5上に降下させる。
する金線(以後金線6と記す)の先端に金ボール6aを
形成したキャピラリ20を矢印のごと<ICチップ2の
パッド電極5上に降下させる。
第11図(ロ)は金ボール電極を形成する第1工程であ
り、第2ボンディングされるパッド電極5上に矢印で示
すごとくキャピラリー20を上下させてボールボンディ
ングを行った後に金線6を切断して金ボール電極5aを
形成する。
り、第2ボンディングされるパッド電極5上に矢印で示
すごとくキャピラリー20を上下させてボールボンディ
ングを行った後に金線6を切断して金ボール電極5aを
形成する。
第11図(ハ)は第1ボンディングを行う第2工程であ
り、パターン4に金ボール6aを再形、威した金線6の
一端をボールボンディングした後、2 矢印で示すごとくキャピラリー20をパッド電極5上に
移動させる。
り、パターン4に金ボール6aを再形、威した金線6の
一端をボールボンディングした後、2 矢印で示すごとくキャピラリー20をパッド電極5上に
移動させる。
第11図(ニ)は第2ボンディングを行う第3工程であ
り、前記パッド電極5上に形成された金ボール電極5a
に金線6の他端を前述した熱圧着によりボンディングす
る。
り、前記パッド電極5上に形成された金ボール電極5a
に金線6の他端を前述した熱圧着によりボンディングす
る。
以上の4工程によってICチップ2のパッド電極5とパ
ターン4間のワイヤーボンディングが終了する。そして
、第11図(ニ)に矢印で示すごとく金線6の先端に金
ボール6aが再形成されたキャピラリー20が上昇して
第11図(イ〉に示すごとく次のパッド電極5上に移動
することにより2組目のパッド電極とパターン間のワイ
ヤーボンディングを開始する。そして、上記4工程を繰
返しながら必要な数のパッド電極とパターン間接続を行
うことが出来る。
ターン4間のワイヤーボンディングが終了する。そして
、第11図(ニ)に矢印で示すごとく金線6の先端に金
ボール6aが再形成されたキャピラリー20が上昇して
第11図(イ〉に示すごとく次のパッド電極5上に移動
することにより2組目のパッド電極とパターン間のワイ
ヤーボンディングを開始する。そして、上記4工程を繰
返しながら必要な数のパッド電極とパターン間接続を行
うことが出来る。
上記第11図(ニ)の第3工程では、金線6の他端をパ
ッド電極5上に形成された金ボール電極5aに対して温
度150(’C)、加重50〔g)、usパワー〇の熱
圧着により接続した。
ッド電極5上に形成された金ボール電極5aに対して温
度150(’C)、加重50〔g)、usパワー〇の熱
圧着により接続した。
又第11図では、4工程のボンディング条件をシーケン
シャルに切り換えながら順次パ・ンド電極間をワイヤー
ボンディングしていく方法を示めしたが、これに限定さ
れるものではなくすべてのパッド電極5上に予め金ボー
ル電極5aを形成し、しかる後に第11図(ハ)、(ニ
)に示す第2工程、第3工程を繰り返すことによってバ
・ンド電極5とパターン4間のワイヤーボンディングを
行うことも可能であり、更にパッド電極5上の金ボール
電極5aの形成はボールボンディング以外の手法を用い
て形成してもよい。
シャルに切り換えながら順次パ・ンド電極間をワイヤー
ボンディングしていく方法を示めしたが、これに限定さ
れるものではなくすべてのパッド電極5上に予め金ボー
ル電極5aを形成し、しかる後に第11図(ハ)、(ニ
)に示す第2工程、第3工程を繰り返すことによってバ
・ンド電極5とパターン4間のワイヤーボンディングを
行うことも可能であり、更にパッド電極5上の金ボール
電極5aの形成はボールボンディング以外の手法を用い
て形成してもよい。
〔発明の効果]
以上の説明で明らかなように、本発明によれば回路基板
上のパターンにループ高さを伴うボールボンディングを
すると共にICチップ上のバンド電極にループ高さをほ
とんど必要としないステ・ンチボンディング等の非ボー
ルボンディングするので、前記ICチップの上面からの
接続リードのループ高さを従来に比して低く設定するこ
とが可能になった。
上のパターンにループ高さを伴うボールボンディングを
すると共にICチップ上のバンド電極にループ高さをほ
とんど必要としないステ・ンチボンディング等の非ボー
ルボンディングするので、前記ICチップの上面からの
接続リードのループ高さを従来に比して低く設定するこ
とが可能になった。
又回路基板上のパターン形状はボールボンディングに必
要な面積でよいため従来のステッチボンディング用とし
て巾広に形成されたパターンに比べて著しく小型化出来
るとともに、第1ボンディング位置と第2ボンディング
位置間の距離を近ずけることが可能となる。
要な面積でよいため従来のステッチボンディング用とし
て巾広に形成されたパターンに比べて著しく小型化出来
るとともに、第1ボンディング位置と第2ボンディング
位置間の距離を近ずけることが可能となる。
この結果、樹脂封止されたIC実装装置の外径形状を著
しく小型、薄型化することが出来た。
しく小型、薄型化することが出来た。
更に従来問題となっていた低ループボンディング時に於
ける接続リードの破断強度の低下が見られないため、実
装封止後の経時変化による不良の発生がない高信頼性を
有する実装構造が得られる。
ける接続リードの破断強度の低下が見られないため、実
装封止後の経時変化による不良の発生がない高信頼性を
有する実装構造が得られる。
又本発明は従来使用していたボンディングキャピラリー
の先端部の形状の変更や、ワイヤーボンディング工程の
一部変更のみで実施できるので実装コストのアップは無
い。以上のことから、実装構造の薄型化及び信頼性の面
に於いて大きな効果がある。
の先端部の形状の変更や、ワイヤーボンディング工程の
一部変更のみで実施できるので実装コストのアップは無
い。以上のことから、実装構造の薄型化及び信頼性の面
に於いて大きな効果がある。
第1図、第5図、第10図は本発明のIC実装置5
6
構造を示す要部断面図、第2図は従来のIC実装、構造
を示す要部断面図、第3は本発明のIC実装構造を示す
部分平面図、第6図は従来のIC実装構造を示す部分平
面図、第7図は本発明のIC実装の平面図及び側面図、
第4図は従来のIC実装装置の平面図及び側面図、第8
図は従来のボンディングキャピラリーの部分断面図、第
9図は本発明のボンディングキャピラリーの部分断面図
、第11図(イ)〜(ニ)は本発明のIC実装方法を示
す各工程図である。 1 ・ ・ ・ 2 ・ ・ ・ 4 ・ ・ ・ 5 ・ ・ ・ 5 a ・ ・ 6 ・ ・ ・ 回路基板、 ICチップ、 パターン、 パッド電極、 ・金ボール電極、 接続リード、 第 6 図 第 図 第 4 図 第 図 第 図 第 G 図 い) (ハ) 第 1 図 第 1 図 (ロ) (、−)
を示す要部断面図、第3は本発明のIC実装構造を示す
部分平面図、第6図は従来のIC実装構造を示す部分平
面図、第7図は本発明のIC実装の平面図及び側面図、
第4図は従来のIC実装装置の平面図及び側面図、第8
図は従来のボンディングキャピラリーの部分断面図、第
9図は本発明のボンディングキャピラリーの部分断面図
、第11図(イ)〜(ニ)は本発明のIC実装方法を示
す各工程図である。 1 ・ ・ ・ 2 ・ ・ ・ 4 ・ ・ ・ 5 ・ ・ ・ 5 a ・ ・ 6 ・ ・ ・ 回路基板、 ICチップ、 パターン、 パッド電極、 ・金ボール電極、 接続リード、 第 6 図 第 図 第 4 図 第 図 第 図 第 G 図 い) (ハ) 第 1 図 第 1 図 (ロ) (、−)
Claims (6)
- (1)ICチップを回路基板上に接着し、前記ICチッ
プのパッド電極と前記回路基板上のパターンとをワイヤ
ーボンディングするIC実装構造において、前記回路基
板上のパターンに第1ボンディングとしてボールボンデ
すると共に前記ICチップ上のパッド電極に第2ボンデ
ィングとして非ボールボンディングを行うことを特徴と
するIC実装構造。 - (2)前記第2ボンディングとしての非ボールボンディ
ングはステッチボンディングであることを特徴とする請
求項1記載のIC実装構造。 - (3)第2ボンディングとしてステッチボンディングを
行う請求項2記載のIC実装構造に於いて、ボンダーを
用いてステッチボンディングを行うとともに前記ボンダ
ーに備えられたボンディングキャピラリーの先端部には
フェース角度θが形成され、該フェース角度θを有する
キャピラリーによってステッチボンディングを行うこと
を特徴とするIC実装方法。 - (4)請求項3記載のボンディングキャピラリーに於け
るフェース角度θが20〜15゜であることを特徴とす
るIC実装方法。 - (5)前記第2ボンディングとしての非ボールボンディ
ングはICチップのパッド電極上に予め形成されたボー
ル電極上に金線を熱圧着してなることを特徴とする請求
項1記載のIC実装構造。 - (6)ICチップを回路基板上に接着し、前記ICチッ
プのパッド電極と前記回路基板上のパターンとをワイヤ
ーボンディングするIC実装構造に於いて、前記ICチ
ップのパッド電極上に金ボール電極を形成する第1工程
と、前記回路基板のパターンに金線の一端をボールボン
ディングする第2工程と、前記パッド電極上の金ボール
電極に金線の他端を熱圧着する第3工程よりなることを
特徴とするIC実装方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-115880 | 1989-05-09 | ||
JP11588089 | 1989-05-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0372641A true JPH0372641A (ja) | 1991-03-27 |
Family
ID=14673461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2090276A Pending JPH0372641A (ja) | 1989-05-09 | 1990-04-06 | Ic実装構造及びその実装方法 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0397426A2 (ja) |
JP (1) | JPH0372641A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005000653A (ja) * | 2003-05-21 | 2005-01-06 | Arkray Inc | 穿刺装置 |
JP2006114879A (ja) * | 2004-09-16 | 2006-04-27 | Sharp Corp | 光半導体装置および電子機器 |
JP2007036019A (ja) * | 2005-07-28 | 2007-02-08 | Sharp Corp | 光半導体装置および電子機器 |
US7425727B2 (en) | 2004-09-16 | 2008-09-16 | Sharp Kabushiki Kaisha | Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment |
JP2013175699A (ja) * | 2011-08-26 | 2013-09-05 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2015026857A (ja) * | 2009-09-11 | 2015-02-05 | ローム株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5328079A (en) * | 1993-03-19 | 1994-07-12 | National Semiconductor Corporation | Method of and arrangement for bond wire connecting together certain integrated circuit components |
KR980005922A (ko) * | 1995-06-28 | 1998-03-30 | 윌리엄 이. 힐러 | 낮은 루프 와이어 본딩 |
US5874354A (en) * | 1995-09-26 | 1999-02-23 | Siemens Aktiengesellschaft | Method for electrically connecting a semiconductor chip to at least one contact surface and smart card module and smart card produced by the method |
DE19535775C2 (de) * | 1995-09-26 | 2000-06-21 | Siemens Ag | Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte |
WO1998021780A2 (de) * | 1996-11-11 | 1998-05-22 | Siemens Aktiengesellschaft | Verbindung zwischen zwei kontaktflächen und verfahren zum herstellen einer solchen verbindung |
JP3765952B2 (ja) * | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
CN100401488C (zh) * | 2001-03-23 | 2008-07-09 | Nxp股份有限公司 | 具有小回路高度的接线连接的片状模块 |
WO2002082527A1 (en) * | 2001-04-05 | 2002-10-17 | Stmicroelectronics Pte Ltd | Method of forming electrical connections |
US7404513B2 (en) | 2004-12-30 | 2008-07-29 | Texas Instruments Incorporated | Wire bonds having pressure-absorbing balls |
-
1990
- 1990-04-06 JP JP2090276A patent/JPH0372641A/ja active Pending
- 1990-05-04 EP EP90304901A patent/EP0397426A2/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005000653A (ja) * | 2003-05-21 | 2005-01-06 | Arkray Inc | 穿刺装置 |
JP2006114879A (ja) * | 2004-09-16 | 2006-04-27 | Sharp Corp | 光半導体装置および電子機器 |
US7425727B2 (en) | 2004-09-16 | 2008-09-16 | Sharp Kabushiki Kaisha | Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment |
JP2007036019A (ja) * | 2005-07-28 | 2007-02-08 | Sharp Corp | 光半導体装置および電子機器 |
JP2015026857A (ja) * | 2009-09-11 | 2015-02-05 | ローム株式会社 | 半導体装置およびその製造方法 |
US9543239B2 (en) | 2009-09-11 | 2017-01-10 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
US9837373B2 (en) | 2009-09-11 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
JP2013175699A (ja) * | 2011-08-26 | 2013-09-05 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0397426A2 (en) | 1990-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172851A (en) | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device | |
US6774494B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0372641A (ja) | Ic実装構造及びその実装方法 | |
US20070007633A1 (en) | Lead frame, resin-encapsulated semiconductor device, and method of producing the same | |
JPH0394438A (ja) | 半導体チップモジュール | |
JP3869562B2 (ja) | 半導体装置の製造方法 | |
JP3378809B2 (ja) | 半導体装置 | |
JPH0357236A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH05211192A (ja) | 半導体装置のワイヤボンディング方法 | |
JPS63244633A (ja) | ワイヤボンデイング方法 | |
US20030222338A1 (en) | Reverse wire bonding techniques | |
JP3172472B2 (ja) | 半導体装置 | |
JP3036339B2 (ja) | 半導体装置 | |
JP2003100988A (ja) | 半導体装置およびその製造方法 | |
JP2733418B2 (ja) | 半導体装置の製造方法 | |
JP3172473B2 (ja) | 半導体装置 | |
JPH08181165A (ja) | 半導体集積回路 | |
JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
JPH07335682A (ja) | 半導体装置及びその製造方法 | |
JP2005150294A (ja) | 半導体装置およびその製造方法 | |
JP2574531B2 (ja) | バンプ電極の形成方法 | |
JP2000068316A (ja) | 集積回路装置 | |
JPH11307581A (ja) | 半導体装置 | |
JP2000124392A (ja) | 半導体装置 | |
KR20040086064A (ko) | 반도체 팩키지의 와이어 본딩 방법 및, 그에 의해 제조된반도체 팩키지 |