JP2009193984A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009193984A
JP2009193984A JP2008029918A JP2008029918A JP2009193984A JP 2009193984 A JP2009193984 A JP 2009193984A JP 2008029918 A JP2008029918 A JP 2008029918A JP 2008029918 A JP2008029918 A JP 2008029918A JP 2009193984 A JP2009193984 A JP 2009193984A
Authority
JP
Japan
Prior art keywords
insulating adhesive
semiconductor device
type semiconductor
notch
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008029918A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2008029918A priority Critical patent/JP2009193984A/ja
Publication of JP2009193984A publication Critical patent/JP2009193984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リード線が断線することなく小型化が可能なスタックタイプの半導体装置を提供することである。
【解決手段】 複数のアウターリード端子を有するフレーム基板上に複数のデバイスが積層されたスタックタイプの半導体装置であって、複数の電極が周辺部に配置された同一又は類似形状のデバイスが絶縁性接着剤を介して積層されており、該絶縁性接着剤は各電極に対応する部分に外側に開放する切欠部を有しており、前記各切欠部には導電性部材が埋設されており、該導電性部材と前記アウターリード端子とがリード線で接続されていることを特徴とする。
【選択図】図６

Description

本発明は、スタックタイプの半導体装置及びその製造方法に関する。
近年、携帯機器、特に携帯電話市場における小型化の要求に伴い、搭載される半導体装置に対しても小型化が要求されている。この要求を満たすために、複数のデバイスを積層し更に樹脂封止したスタックタイプの半導体装置が開発されている（例えば、特開２００１−１１８８７７号及び特開２００２−２２２９１３号参照）。
代表的なスタックタイプの半導体装置は、デバイスを支持するデバイス支持領域とデバイスの外周に形成された複数の電極と電気的に接続されるアウターリード端子とを有するフレーム基板上に複数のデバイスが積層され、各デバイスの電極とアウターリード端子とが金線によって連結され、エポキシ樹脂等でパッケージングされて構成されている。
特開２００１−１１８８７７号公報 特開２００２−２２２９１３号公報
従来のスタックタイプの半導体装置では、金線が下層デバイスのコーナーに接触して断線する恐れがあることから金線はアーチ状に湾曲して接続されており、比較的多くの金線が必要となりコスト高になるという問題がある。
また、アーチ状に湾曲した金線が樹脂でモールドされてパッケージングされるため、外形が比較的大きくなるという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、リード線が下層のデバイスのコーナーに接触して断線することがなく、小型化可能なスタックタイプの半導体装置及びその製造方法を提供することである。
請求項１記載の発明によると、複数のアウターリード端子を有するフレーム基板上に複数のデバイスが積層されたスタックタイプの半導体装置であって、複数の電極が周辺部に配置された同一又は類似形状のデバイスが絶縁性接着剤を介して積層されており、該絶縁性接着剤は各電極に対応する部分に外側に開放する切欠部を有しており、前記各切欠部には導電性部材が埋設されており、該導電性部材と前記アウターリード端子とがリード線で接続されていることを特徴とするスタックタイプの半導体装置が提供される。
請求項２記載の発明によると、複数のアウターリード端子を有するフレーム基板上に複数のデバイスを積層するスタックタイプの半導体装置の製造方法であって、デバイスの表面に絶縁性接着剤を配設し各電極に対応する部分を除去して外側に開放する切欠部を形成し、該デバイスと該絶縁性接着剤の組を複数組積層し、前記絶縁性接着剤に形成された切欠部に導電性部材を埋設し、該導電性部材とフレーム基板に形成されたアウターリード端子とをリード線で接続する、各工程を具備したことを特徴とする半導体装置の製造方法が提供される。
本発明によると、複数の同一又は類似形状のデバイスを絶縁性接着剤を介して積層し、絶縁性接着剤に形成された電極に対応し且つ外側に開放した切欠部に導電性部材を埋設し、導電性部材とフレーム基板のアウターリード端子とをリード線で接続するようにしたので、リード線を少なくできコストの低減を図ることができる。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、半導体デバイス２上にＤＡＦ（ダイアタッチフィルム）等の絶縁性接着剤６を搭載する様子の斜視図が示されている。
デバイス２は図示しない電子回路がその表面に形成されており、電子回路に接続された複数の電極４が周辺部に形成されている。絶縁性接着剤６は矢印Ａで示すようにデバイス２上に搭載される。
次いで、図２に示すように、レーザー加工等で電極４に対応する絶縁性接着剤６の部分に外側に開放する切欠８を形成し、デバイス２とデバイス２上に搭載された絶縁性接着剤６からなる一組１０を作成する。
代替案として、図３に示すように、デバイス２の電極４に対応する絶縁性接着剤６の部分に予め外側に開放する切欠部８を形成しておき、このように加工された絶縁性接着剤６を矢印Ｂで示すようにデバイス２上に搭載しても良い。
次いで、デバイス２と絶縁性接着剤６からなる一組１０を複数組積層し、この積層体を真空チャンバー内で溶融半田に浸漬して、切欠部８内に溶融半田を浸入させる。デバイス２を真空チャンバ内から取り外すと、切欠部８が半田１２により埋設された図４に示すような積層デバイス１８が得られる。
図４において、最下層のデバイス２´は片側に５個の電極４を有しており、絶縁性接着剤６´は５個の電極に対応する部分に切欠を有しており、これらの切欠内には半田１２が埋設されている。１４はダミーデバイスであり、１６はＤＡＦ等の絶縁性接着剤である。
次いで、積層デバイス１８を図５の矢印Ｃに示すようにフレーム基板２０のデバイス支持領域２２上に搭載する。フレーム基板２０はその周辺部に複数のアウターリード端子２４を有している。
次いで、図６に示すように、切欠８中に埋設された半田１２とフレーム基板２０のアウターリード端子２４をリード線２６，２８で接続することにより、図６に示すようなスタックタイプの半導体装置３０が完成する。特に図示しないが、半導体装置３０は次いで樹脂封止される。
スタックタイプの半導体装置３０は以上詳述したように構成されているので、リード線２６，２８が下層のデバイスのコーナーに接触して断線する恐れがないと共に、使用するリード線を少なくできるので、半導体装置のコストの低減を図ることができる。
絶縁性接着剤をデバイス上に搭載する様子を示す斜視図である。 デバイスとデバイス上に搭載された絶縁性接着剤の一組を示す斜視図である。 予め電極に対応する部分に切欠部を有する絶縁性接着剤をデバイスに搭載する様子を示す斜視図である。 積層デバイスの斜視図である。 積層デバイスをフレーム基板に搭載する様子を示す斜視図である。 本発明実施形態に係るスタックタイプの半導体装置の斜視図である。
符号の説明
２ 半導体デバイス
４ 電極
６ 絶縁性接着剤
８ 切欠部
１２ 半田
１４ ダミーデバイス
１６ 絶縁性接着剤
１８ 積層デバイス
２０ フレーム基板
２２ デバイス支持領域
２４ アウターリード端子
２６，２８ リード線
３０ スタックタイプの半導体装置

Claims (2)

  1. 複数のアウターリード端子を有するフレーム基板上に複数のデバイスが積層されたスタックタイプの半導体装置であって、
    複数の電極が周辺部に配置された同一又は類似形状のデバイスが絶縁性接着剤を介して積層されており、
    該絶縁性接着剤は各電極に対応する部分に外側に開放する切欠部を有しており、
    前記各切欠部には導電性部材が埋設されており、
    該導電性部材と前記アウターリード端子とがリード線で接続されていることを特徴とするスタックタイプの半導体装置。
  2. 複数のアウターリード端子を有するフレーム基板上に複数のデバイスを積層するスタックタイプの半導体装置の製造方法であって、
    デバイスの表面に絶縁性接着剤を配設し各電極に対応する部分を除去して外側に開放する切欠部を形成し、
    該デバイスと該絶縁性接着剤の組を複数組積層し、
    前記絶縁性接着剤に形成された切欠部に導電性部材を埋設し、
    該導電性部材とフレーム基板に形成されたアウターリード端子とをリード線で接続する、
    各工程を具備したことを特徴とする半導体装置の製造方法。
JP2008029918A 2008-02-12 2008-02-12 半導体装置及び半導体装置の製造方法 Pending JP2009193984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008029918A JP2009193984A (ja) 2008-02-12 2008-02-12 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008029918A JP2009193984A (ja) 2008-02-12 2008-02-12 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009193984A true JP2009193984A (ja) 2009-08-27

Family

ID=41075788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008029918A Pending JP2009193984A (ja) 2008-02-12 2008-02-12 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009193984A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196579A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 積層型半導体装置
JP2001118877A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001156250A (ja) * 1999-11-24 2001-06-08 Seiko Epson Corp 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器
JP2002083902A (ja) * 2000-09-05 2002-03-22 Sharp Corp 半導体装置
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196579A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 積層型半導体装置
JP2001118877A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001156250A (ja) * 1999-11-24 2001-06-08 Seiko Epson Corp 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器
JP2002083902A (ja) * 2000-09-05 2002-03-22 Sharp Corp 半導体装置
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
US7876573B2 (en) Stacked mounting structure
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
EP2526565B1 (en) Semiconductor packaging method
JP2005203775A (ja) マルチチップパッケージ
CA2716920C (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
WO2007052476A1 (ja) 電子回路装置およびその製造方法
JPWO2007148782A1 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2002110121A (ja) 電池パック
KR20130034310A (ko) 인쇄회로기판 어셈블리
JP2006203048A (ja) 半導体装置
JP2008294219A (ja) 半導体装置及びその製造方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP2009193982A (ja) 半導体装置及び半導体装置の製造方法
JP2007157763A (ja) 回路モジュール
JP2009193984A (ja) 半導体装置及び半導体装置の製造方法
JP2007005746A (ja) 半導体装置
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP4849802B2 (ja) 半導体装置
JP2007158028A (ja) 巻線型電子部品及びその製造方法
JP2005302815A (ja) 積層型半導体パッケージおよびその製造方法
JP2009193983A (ja) 半導体装置及び半導体装置の製造方法
JP2016039337A (ja) センサーモジュール及びセンサーモジュールの製造方法
JP4965393B2 (ja) 樹脂封止型半導体装置
US20070013081A1 (en) Electronic module with stacked ic chip structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416