JPS6094756A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6094756A
JPS6094756A JP58203117A JP20311783A JPS6094756A JP S6094756 A JPS6094756 A JP S6094756A JP 58203117 A JP58203117 A JP 58203117A JP 20311783 A JP20311783 A JP 20311783A JP S6094756 A JPS6094756 A JP S6094756A
Authority
JP
Japan
Prior art keywords
chip
leads
envelope
enclosure
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58203117A
Other languages
English (en)
Inventor
Shiyuuzou Akeshima
周三 明島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58203117A priority Critical patent/JPS6094756A/ja
Publication of JPS6094756A publication Critical patent/JPS6094756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特に高密度実装を可能とす
るパッケージング技術に係る。
〔発明の技術的背景〕
ＩＣやＬＳＩ等の半導体装置は、集積回路が形成された
半導体チップを外囲器内にパッケジングした実装形態で
使用される。外囲器にはリードが具備されており、半導
体チップの表面に形成された集積回路の内部端子（ポン
ディングパッド）はボンディングワイヤを介して外囲器
内部で外囲器リードに接続され、外囲器リードによって
外囲器外に取出される。
第１図（Ａ＞は従来の半導体装置に於りる上記パッケー
ジングの状態を示す説明図で、図中、１は外囲器基板、
２は外囲器リード、３は半導体チップ、４はポンディン
グパッド、５はボンディングワイヤである。
なお、ハイブリッドＩＣの場合は、第１図（Ｂ）に示す
様に、機能素子及び配線が全く形成されていない半導体
チップ６でボンディングワイヤ７５を中継したパッケー
ジングも行なわれている。
〔背景技術の問題点〕
上記の様に、従来の半導体装置では外囲器の限られた面
積内に半導体チップを平面的に配謂収容していた為、一
つの外囲器内に収容し＋８るチップ数には自ずと限度が
あった。従って、一つの外囲器内にパッケージングされ
る機能素子の密度を上げようとすれば、半導体チップ３
を大型化したり、チップ３内に於ける素子の微細化や高
密度化によって半導体チップ３自体の高集積化を図らざ
るを得なかった。
〔発明の目的〕
本発明は上記事情に鑑みて為されたもので、半導体チッ
プの大型化やチップ内素子の微細化および高密度化に比
べれば、一つの外囲器内にパッケージングされる機能素
子の密度を容易に高めることが出来る半導体装置を提供
するものである。
〔発明の概要〕
本発明による半導体装置は、リードを備えた外囲器内に
、機能素子が形成された複数の半導体チップを積層して
収容し、これら半導体チップの表面に形成されたポンデ
ィングパッド間をポンディングパッドを介して相互に接
続することにより所定の回路システムを構成すると共に
、該回路システムの入出力端子となるポンディングパッ
ドと前記外囲器リードとの間をボンディングワイヤを介
して接続したことを特徴とするものである。
本発明では、従来と同じ外囲器面積上にＩ　Ｃ１’）Ｌ
ＳＩチップを複数個積層してパッケージングＪるから、
チップに於（）る集積度が従来と同じであっても、一つ
の外囲器内にパッケージングされる機能素子の密度を従
来の数倍に高めることが出来る。
〔発明の実施例〕
以下、第２図〜第４図を参照して本発明の詳細な説明す
る。
第２図（Ａ）は本発明の一実施例に成る半導体装置に於
いて、外囲器内に収容された半導体チップとそのワイヤ
ボンディングの状態を示す平面図であり、第２図（Ｂ）
は同図（Δ）の１３−Ｂ線に沿う断面図である。これら
の図に於いて、１１・・・は外囲器リードである。これ
らのリード１１・・・を備えた外囲器内にはＬＳＩチッ
プ２０がマウン１−されている。該ＬＳＩチップ２０の
土には別のＬＳＩチップ３０がエポキシ系ペースト剤に
にり積層固定され、更にその上にはもう一つ別のＬＳＩ
チップ４０がエポキシ系ペースト剤により積層固定され
ている。ＬＳＩチップ２０．３０．４０の表面には、夫
々ポンディングパッド２１・・・、３１・・・、４１・
・・が形成されている。そして、これらポンディングパ
ッド間をボンディングワイヤ１２・・・で接続すること
により、各ＬＳＩチップ２０，３０．４０内に形成され
ている集積回路が有機的に結合され、より高次の回路シ
ステムが構成されている。そして、最下層のり、Ｓ　Ｉ
チップ２０に形成されたポンディングパッドは、上記回
路システムの入出力端子となっており、ボンディングワ
イヤ１３を介して前記外囲器リード１１に接続されてい
る。
上記実施例の半導体装置によれば、従来と同じ一つの外
囲器に３個のＬＳＩチップが積層して収容されているか
ら、従来半導体装置に比べればＬＳＩチップの集積度が
数倍増大したのと同じ効果が得られる。また、ボンディ
ング用の配線パッドを多数取れることから、セミカスタ
ム品として低コスト化を図る上でも有利である。
５− 第３図は本発明の他の実施例を示で”断面図である。こ
の実施例では、４個のＬＳＩデツプ２０゜３０．４０．
５０が積層して外囲器内に収容されており、外囲器リー
ド１１は２層目のＬＳＩチップ３０及び３層目のＬＳＩ
チップ４０に接続されている。この実施例に示す様に、
積層されるＬ　ＳＩチップは何個でも良く、また２層目
や３層目のＬＳＩチップ表面に形成されたポンディング
パッドを回路システムの入出力端子として外囲器リード
に接続しても良い。
〔発明の効果〕
以上詳述した様に、本発明の半導体装置によれば半導体
チップの大型化やチップ内素子の微細化といった困難な
手段に拠らなくても、一つの外囲器内にパッケージング
される機能素子の密度を容易に高めることが出来る等、
顕著な効果が得られるものである。
【図面の簡単な説明】
第１図（Ａ）（Ｂ）は夫々従来の半導体装置のパッケー
ジング状態を示す説明図、第２図（Ａ＞６− は本発明の一実施例に成る半導体装置に於いて、外囲器
内に収容された半導体チップとそのワイヤボンディング
の状態を示す平面図、第２図（Ｂ）は同図（Ａ）のＢ−
Ｂ線に沿う断面図、第３図は本発明の伯の実施例を示す
断面図である。 １１・・・外囲器リード、１２．１３・・・ボンディン
グワイヤ、２０．３０．４０．５０・・・ＬＳＩチップ
、２１，３１．４１・・・ポンディングパッド。 出願人代理人　弁理士　鈴江武彦 ７−

Claims (1)

    【特許請求の範囲】
  1. リードを備えた外囲器内に、機能素子が形成された複数
    の半導体チップを積層して収容し、これら半導体チップ
    の表面に形成されたポンディングパッド間をボンディン
    グワイＸ７を介して相互に接続することにより所定の回
    路システムを構成すると共に、該回路システムの入出力
    端子となるポンディングパッドと前記外囲器リードとの
    間をボンディングワイＡ７を介して接続したことを特徴
    とする半導体装置。
JP58203117A 1983-10-29 1983-10-29 半導体装置 Pending JPS6094756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58203117A JPS6094756A (ja) 1983-10-29 1983-10-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58203117A JPS6094756A (ja) 1983-10-29 1983-10-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS6094756A true JPS6094756A (ja) 1985-05-27

Family

ID=16468678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58203117A Pending JPS6094756A (ja) 1983-10-29 1983-10-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6094756A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697095A (en) * 1984-10-05 1987-09-29 Fujitsu Limited Chip-on-chip semiconductor device having selectable terminal connections
EP0268249A2 (de) * 1986-11-17 1988-05-25 Siemens Aktiengesellschaft Leistungs-MOSFET mit Stromerfassung
JPH03116860A (ja) * 1989-09-29 1991-05-17 Hitachi Ltd 半導体装置
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
KR20020075486A (ko) * 2001-03-24 2002-10-05 동부전자 주식회사 반도체용 멀티 칩 패키지
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
KR100610170B1 (ko) 1999-10-19 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697095A (en) * 1984-10-05 1987-09-29 Fujitsu Limited Chip-on-chip semiconductor device having selectable terminal connections
EP0268249A2 (de) * 1986-11-17 1988-05-25 Siemens Aktiengesellschaft Leistungs-MOSFET mit Stromerfassung
JPH03116860A (ja) * 1989-09-29 1991-05-17 Hitachi Ltd 半導体装置
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6452260B1 (en) 1997-09-02 2002-09-17 Silicon Light Machines Electrical interface to integrated circuit device having high density I/O count
KR100610170B1 (ko) 1999-10-19 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20020075486A (ko) * 2001-03-24 2002-10-05 동부전자 주식회사 반도체용 멀티 칩 패키지
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same

Similar Documents

Publication Publication Date Title
TW459361B (en) Three-dimensional multiple stacked-die packaging structure
US6414384B1 (en) Package structure stacking chips on front surface and back surface of substrate
US7119427B2 (en) Stacked BGA packages
US6376914B2 (en) Dual-die integrated circuit package
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
JP2603636B2 (ja) 半導体装置
JPH02174255A (ja) 半導体集積回路装置
EP1223617B1 (en) Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
JP2002033441A (ja) 半導体装置
TW571420B (en) Stack semiconductor chip package and lead frame suitable for such a stack package
US6611434B1 (en) Stacked multi-chip package structure with on-chip integration of passive component
JP2002305283A (ja) ３次元マルチチップパッケージ及びその製造方法
US20030020171A1 (en) Semiconductor package
JPS5892230A (ja) 半導体装置
US8212367B2 (en) Integrated circuit die with logically equivalent bonding pads
US4947233A (en) Semi-custom LSI having input/output cells
TW569403B (en) Multi-chip module and its manufacturing method
JPS6094756A (ja) 半導体装置
US7071555B2 (en) Ball grid array package stack
JP3850712B2 (ja) 積層型半導体装置
JP2830793B2 (ja) マルチチップモジュール
JPH0719165Y2 (ja) マルチチップ構造
JPH02280359A (ja) 半導体装置
US20040217452A1 (en) Semiconductor chip arrangement and a method for its production
JPS6348128Y2 (ja)