JP3681571B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3681571B2
JP3681571B2 JP10842799A JP10842799A JP3681571B2 JP 3681571 B2 JP3681571 B2 JP 3681571B2 JP 10842799 A JP10842799 A JP 10842799A JP 10842799 A JP10842799 A JP 10842799A JP 3681571 B2 JP3681571 B2 JP 3681571B2
Authority
JP
Japan
Prior art keywords
solder
insulating film
diffusion
opening
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10842799A
Other languages
English (en)
Other versions
JP2000299343A (ja
Inventor
英生 三浦
朝雄 西村
俊夫 宮本
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP10842799A priority Critical patent/JP3681571B2/ja
Publication of JP2000299343A publication Critical patent/JP2000299343A/ja
Application granted granted Critical
Publication of JP3681571B2 publication Critical patent/JP3681571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、はんだバンプを素子表面に直接搭載してプリント基板と接続する半導体装置に関する。
【0002】
【従来の技術】
半導体チップをプリント基板に高密度実装する方法として、はんだバンプを使用する方法が広く採用されている。このような例としてCSP構造がある。このCSP構造では、はんだ実装が200度程度の高温で行われることから、主として高分子からなるプリント基板と、主としてシリコンからなる半導体チップとの熱膨張係数差に起因して、はんだ中に発生する熱ひずみが増大し、はんだの接続寿命が低下するという問題があった。
【0003】
このため、例えば、特開平9−260533号公報に記載されているように、半導体素子面側に応力緩和層を形成し、はんだのひずみを低減してきた。
【0004】
【発明が解決しようとする課題】
ところで、近年、環境問題に対応するため、はんだ材料から鉛を除去する傾向にあり、はんだ材料は従来の鉛系はんだから、Sn−Ag−Cu−Bi系材料に変更されようとしている。
【0005】
しかし、Sn−Ag−Cu−Bi系材料は、従来の鉛ベースはんだと比較すると、硬くて脆いという性質を有している。半導体素子表面の金属配線材料として使用されるアルミニウムあるいは銅系合金材料は、はんだ中の錫等と反応するため、はんだと金属配線と間の反応を防止するため、はんだボールと金属配線との間には拡散防止層と呼ばれる導電層が形成される場合が多い。
【0006】
この拡散防止層材料としてはニッケル、タングステン、銅、金等の金属材料あるいはこれらの合金あるいは複数材料からなる多層構造が使用されることが多い。しかし、ニッケル、タングステン等の材料は金属材料の中では硬くて脆いという性質があることから、高い応力が発生すると割れやすい。一旦、拡散防止層に割れが入ると、はんだと金属配線との間の反応が生じて接触抵抗が高抵抗化したり、大気中の水分を吸湿して金属配線が腐食してしまうという不良の発生原因となる。
【0007】
はんだ材料が、従来の低応力で塑性変形してしまう鉛系はんだから剛性の高い鉛フリー系はんだに変更されると、はんだと直接接する拡散防止層や金属配線層の歪み(応力)は増加する傾向にあり、膜の割れや剥離という不良が発生する場合が生じるという問題点があった。
【0008】
本発明の目的は、鉛フリーはんだを搭載して半導体チップとプリント基板間を電気的に接続する半導体装置において、はんだ直下の拡散防止層、金属配線又は絶縁膜の割れや剥離の発生を抑制することができる半導体装置を実現することである。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成される。
(1)半導体素子を形成した半導体チップが鉛フリーはんだでプリント基板に電気的に接続される半導体装置において、最大開口寸法が100ミクロン以下であり、内部端面の傾斜角度が70°以下である開口を有し、上記半導体チップの半導体素子形成面に形成される絶縁膜と、上記絶縁膜上及び上記絶縁膜の開口内部に形成され、上記鉛フリーはんだに接し、はんだ材料の拡散を防止する拡散防止層と、を備え、上記鉛フリーはんだは、上記拡散防止層を介して、半導体素子形成面に形成された金属配線と接する。
【0011】
)半導体素子を形成した半導体チップが鉛フリーはんだでプリント基板に電気的に接続される半導体装置において、上記半導体素子形成面に形成された金属配線上に形成され、はんだ材料の拡散を防止する拡散防止層と、最大開口寸法が100ミクロン以下であり、内部端面の傾斜角度が70°以下である開口を有し、上記拡散防止層上に形成される絶縁膜と、を備え、上記鉛フリーはんだは、上記絶縁膜の開口を介して拡散防止層に接し、この拡散防止層を介して上記金属配線と接する。
【0012】
)好ましくは、上記(1)又は(2)において、上記絶縁膜の開口寸法は、50ミクロン以下である。
【0014】
上述した構成において、具体的には金属配線上に形成した絶縁膜を局所的に除去し、金属配線が露出した部分と絶縁膜端を覆うように拡散防止層を形成する。
【0015】
この場合、露出した金属配線開口部が矩形の場合には1辺の長さが少なくとも100ミクロン以下とし、円形の場合は直径が100ミクロン以下となるようにする。拡散防止膜の上に鉛フリーはんだを搭載し、プリント基板に実装する。拡散防止層と金属配線間の接合面積を大きくしたい場合には上記構造を複数近接させて配列する。
【0016】
この場合、上記拡散防止層は連続的につながっていることが好ましいが、分割されていてもかまわない。この複合構造の上に各はんだを搭載する。なお、絶縁膜端部の形状は垂直(90度)よりも70度以下のテーパが形成されていることが好ましい。これにより、開口部内部端面を覆う拡散防止層に発生する応力集中が緩和され、端面における拡散防止層の割れを防止することができる。
【0017】
さらに、拡散防止層は必ずしも絶縁膜上に形成する必要はない。すなわち、金属配線上に拡散防止層を直接形成した後、表面を絶縁膜で覆い、はんだ搭載領域のみ絶縁膜を除去する。この場合、開口部形状は既に述べた形状とする。ただし、はんだと拡散防止層の接触面積を大きくしたい場合は、開口部を複数隣接させ、1個のはんだの下に複数の開口部があってもかまわない。
【0018】
また、開口部における絶縁膜端部形状はやはり垂直よりも70度以下のテーパ形状となっていることが好ましい。これにより、絶縁膜端部近傍におけるはんだ内の応力集中を緩和することができ、はんだの接続寿命向上を図ることができる。
【0019】
【発明の実施の形態】
本発明の実施形態を添付図面を参照して以下に説明する。
(第1の実施形態)
図1は本発明の第1の実施形態である半導体装置の全体概略断面構造図であり、図2は図1の半導体装置のはんだ接続部近傍の拡大断面図である。なお、はんだ材料には、地球環境の保護を目的として、Sn、Ag、Bi、Cu、In等からなる鉛フリー系はんだ材料を使用している。
【0020】
本発明の第1の実施形態においては、半導体素子(半導体チップ)1を形成した半導体チップの素子形成表面側に、金属配線(Cu配線)7と絶縁膜6、8が形成され、はんだ搭載部では絶縁膜8が局所的に除去され、露出した金属7表面および絶縁膜8端部近傍の表面がはんだの金属配線への拡散を防止する拡散防止層(Under Bump Metal)9で覆われている。2は表面配線と絶縁膜、3ははんだボール、4は実装基板、5はチップ配線(Alパッド)である。
【0021】
なお、この拡散防止層9は、はんだボール3と金属配線7と間の電気的接続を確保するため、導電姓材料である必要がある。拡散防止層9が金属材料の場合はニッケル、クロム、タングステン、金等材料からなる合金あるいは積層構造であることが好ましい。
【0022】
なお、拡散防止層9は、金属材料である必然性はなく、はんだ材料の拡散の防止と導電性が確保できる材料であれば高分子系材料でもかまわない。また、絶縁膜6と絶縁膜8は同一材料であっても構わないし、異なる材料であっても構わない。
【0023】
図3は、図2の部分拡大図であり、金属配線7、絶縁膜8、拡散防止層9、はんだボール3の配置部分を示す図である。図3において、局所的に除去された絶縁膜8の形状は、複数の開口部からなり、各開口部寸法wが最大でも100ミクロン以下の数十ミクロン(好ましくは50ミクロン以下)となるように加工してある。また、絶縁膜8の厚みtは、1〜20μm、好ましくは、10〜20μm程度である。
【0024】
この絶縁膜8の分割された開口部は、はんだ3と接合される拡散防止層9あるいはその下部に存在する金属配線7あるいは絶縁膜8、6の割れを防止するために形成されている。
【0025】
すなわち、はんだ材料と上記各材料との間に熱膨張係数差が存在すると、温度環境の変化により各材料内に熱応力(歪み)が発生する。その材質が、Sn、Ag、Bi、Cu、In等からなる鉛フリー系はんだは、従来の鉛系はんだと比較すると、硬いため、上記材質内に発生する応力が増加する。この場合、応力は熱膨張あるいは熱収縮に起因して発生するので、異種材質間の接合面積あるいは長さが大きくなるほど増加する。
【0026】
応力が異種材質間の接合面積あるいは長さが大きくなるほど増加する状況を、図4を参照して説明する。
図4は、はんだと拡散防止層との接合部分を矩形平面と仮定し、その矩形の一辺の長さを横軸とし、縦軸は半導体装置の信頼性試験温度範囲、例えば、−55℃から150℃において発生する最大応力を示し、拡散防止層の強度で規格化している。この図4から明らかなように、拡散防止層内に発生する応力は、開口寸法(接触寸法)が大きくなるほど単調に増加し、100ミクロンを超えると膜の破壊限界(Critical stress)を超える。
【0027】
したがって、拡散防止層9の破壊を防止するためには、拡散防止層9とはんだとが同一平面上で連続的に接する領域の寸法を100ミクロン以下とする必要があるが、量産における加工ばらつきを考慮すると、好ましくは50ミクロン以下としなければならない。
【0028】
ただし、開口面積をあまり小さくすると、はんだボール3と金属配線7との間の接触抵抗が増加するため、接触抵抗の低減を図るためには、図3に示したように複数の開口部を互いに隣接させて形成すればよい。
【0029】
さらに、開口部が複数あることで、はんだボール3と拡散防止層9との接合界面に段差が形成されるため、この界面近傍ではんだボール3の層内に亀裂が進展する場合、この段差が亀裂進展の妨げとなり、接続寿命の向上を図ることができるという効果も得られる。
【0030】
以上のように、本発明の第1の実施形態によれば、鉛フリーはんだを搭載して半導体チップとプリント基板間を電気的に接続する半導体装置において、はんだ直下の拡散防止層、金属配線又は絶縁膜の割れや剥離の発生を抑制することができる半導体装置を実現することができる。
【0031】
つまり、本発明の第1の実施形態によれば、鉛フリーはんだを使用して半導体チップをプリント基板に実装した半導体装置において、はんだバンプ3下のはんだ拡散防止層9あるいは金属配線7あるいは絶縁膜6、8の割れを防止でき、半導体装置の信頼性向上を図ることができるという効果がある。
【0032】
(第2の実施形態)
次に、本発明の第2の実施形態9を図5、図6を参照して説明する。
この第2の実施形態は、上述した第1の実施形態と、はんだバンプ3の下の絶縁膜8の端面形状のみが異なるだけなので、図5、図6を使用して相違点のみを述べる。図5に示すように、この第2の実施形態では、絶縁膜8の開口部の内部端面に、配線パッド7の面からみて70度のテーパを形成している。
【0033】
なお、この開口部内部端面の傾斜角度は70度以下であればかまわない。この傾斜角度の大きさの差異による効果を図6を使用して説明する。
ここで、拡散防止層9は絶縁膜8の開口部端を覆うように形成するため、開口部端では端面に沿った形状となる。
【0034】
このため、はんだボール3と拡散防止層9の材料間で発生する熱応力は、拡散防止層9の段差の角部に集中し、拡散防止層9が割れる場合がある。この応力集中と端面形状(テーパ角度)との関係をまとめたものが図6で、テーパ角度を70度以下とすることで応力集中が緩和されることがわかる。これにより、拡散防止層9の割れを防止できる効果がある。
【0035】
以上のように、本発明の第2の実施形態によれば、第1の実施形態と同様な効果を得ることができる。
【0036】
(第3の実施形態)
次に、本発明の第3の実施形態を図1、図4、図7及び図8を参照して説明する。
図7は第3の実施形態である半導体装置のはんだ接続部近傍の拡大断面図であり、図8は、図7の部分拡大図である。
【0037】
本発明の第3の実施形態においては、第1、第2の実施形態と同様に、はんだ材料には、地球環境の保護を目的として、Sn、Ag、Bi、Cu、In等からなる鉛フリー系はんだ材料を使用している。また、この第3の実施形態において、半導体素子を形成した半導体チップ1の素子形成表面側に、金属配線7と絶縁膜8が形成され、はんだ搭載部では絶縁膜8が局所的に除去され、露出した金属7表面がはんだボール3の金属配線7への拡散を防止する拡散防止層9で覆われている。
【0038】
なお、この拡散防止層9は、はんだボール3と金属配線7との間の電気的接続を確保するため、導電姓材料である必要がある。拡散防止層9が金属材料の場合は、ニッケル、クロム、タングステン、金等の材料からなる合金あるいは積層構造であることが好ましい。
【0039】
なお、拡散防止層9の材質は、金属材料である必然性はなく、はんだ材料の拡散の防止と導電性が確保できる材質であれば、高分子系材料でも構わない。さらに、図中にも示したように、拡散防止層9は、金属配線7の最表面層として金属配線7と一体に形成しても構わない。また、絶縁膜6と絶縁膜8とは同一材料であっても構わないし、異なる材質でも構わない。
【0040】
局所的に除去された絶縁膜8の開口形状は、図8に示したように、複数の開口部からなり、各開口部寸法wが最大でも100ミクロン以下となるように加工してある。また、絶縁膜8の厚みtは、1〜20μm程度、好ましくは、10〜20μm程度である。
【0041】
この絶縁膜8の分割された開口部は、はんだボール3と接合される拡散防止層9あるいはその下部に存在する金属配線7あるいは絶縁膜6、8の割れを防止するために行っている。
【0042】
この第3の実施形態においても、図4に示した関係から、拡散防止層9の破壊を防止するためには、拡散防止層9とはんだボール3とが同一平面上で連続的に接する領域の寸法を100ミクロン以下とする必要があるが、量産における加工ばらつきを考慮すると好ましくは50ミクロン以下としなければならない。
【0043】
ただし、開口面積をあまり小さくすると、はんだボール3と金属配線7との間の接触抵抗が増加するため、接触抵抗の低減を図るためには、図8に示したように複数の開口部を互いに隣接させて形成すればよい。
【0044】
さらに、開口部が複数あることで、はんだボール3と拡散防止層9との接合界面に段差が形成されるため、この界面近傍ではんだボール3の層内に亀裂が進展する場合、この段差が亀裂進展の妨げとなり、接続寿命の向上を図ることができるという効果も得られる。
【0045】
以上のように、本発明の第3の実施形態によれば、第1の実施形態と同様な効果を得ることができる。
【0046】
(第4の実施形態)
次に、本発明の第4の実施形態を、図9を参照して説明する。
この第4の実施形態では、上記第3の実施形態とはんだバンプ3下の絶縁膜8の端面形状のみが異なるだけなので、図9を使用して相違点のみを述べる。
【0047】
この第4の実施形態では、絶縁膜8の開口部の内部端面に70度のテーパを形成している。なお、この角度は70度以下であればかまわない。この形状制御の効果を第6図を使用して説明する。
【0048】
はんだ材料は絶縁膜8の開口部内部端面を覆うように形成するため、開口部内部端面では端面の段差に沿った形状となる。このため、はんだバンプ(はんだボール)3と絶縁膜8との間で発生する熱応力は、この段差の角部に集中し、はんだバンプ3内にクラックが発生しやすくなる。
【0049】
この場合、上述した第2の実施形態と同様に、テーパ角度を70度以下とすることで応力集中が緩和される。これにより、はんだバンプ3内のクラック発生を抑制して、はんだバンプ3の寿命を向上することができるという効果がある。
【0050】
以上のように、本発明の第4の実施形態によれば、鉛フリーはんだを搭載して半導体チップとプリント基板間を電気的に接続する半導体装置において、はんだ直下の拡散防止層、金属配線又は絶縁膜の割れや剥離の発生を抑制することができる半導体装置を実現することができる。
【0051】
すなわち、本発明の第4の実施形態によれば、鉛フリーはんだを使用して半導体チップをプリント基板に実装した半導体装置において、はんだバンプ3下のはんだ拡散防止9層あるいは金属配線7あるいは絶縁膜6、8の割れを防止でき、さらにはんだバンプ3内のクラック発生を抑制してはんだバンプ3の寿命を向上でき、半導体装置の信頼性向上を図ることができるという効果がある。
【0052】
なお、上述した例においては、鉛フリーはんだの例として、Sn−Ag−Cu−Bi系材料を用いるものとしたが、これに限らず、鉛を用いていなければ、その他の材料を使用するものでもよい。例えば、Sn−Agを主体とする鉛フリーはんだも使用可能である。
【0053】
また、上述した例においては、絶縁膜8の開口部の形状を矩形としたが、矩形に限らず、円形等のその他の形状とすることができる。この場合、開口部寸法wは、その開口部の最大寸法となる。
【0054】
【発明の効果】
本発明によれば、鉛フリーはんだを搭載して半導体チップとプリント基板間を電気的に接続する半導体装置において、はんだ直下の拡散防止層、金属配線又は絶縁膜の割れや剥離の発生を抑制することができる半導体装置を実現することができる。
これにより、半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態である半導体装置の全体概略断面構造図である。
【図2】図1の半導体装置のはんだ接続部近傍の拡大断面図である。
【図3】図2の部分拡大図である。
【図4】本発明のはんだ接続部の開口寸法と応力との関係を示す図である。
【図5】本発明の第2の実施形態である半導体装置のはんだ接続部近傍の拡大断面図である。
【図6】本発明の絶縁膜端部角度と応力との関係を示す図である。
【図7】本発明の第3の実施形態である半導体装置のはんだ接続部近傍の拡大断面図である。
【図8】本発明の第3の実施形態である半導体装置のはんだ接続部近傍の拡大断面図である。
【図9】本発明の第4の実施形態である半導体装置のはんだ接続部近傍の拡大断面図である。
【符号の説明】
1 半導体素子
2 表面配線と絶縁膜
3 はんだバンプ
4 実装基板
5 チップ配線
6 絶縁膜
7 金属配線
8 絶縁膜
9 拡散防止層

Claims (3)

  1. 半導体素子を形成した半導体チップが鉛フリーはんだでプリント基板に電気的に接続される半導体装置において、
    最大開口寸法が100ミクロン以下であり、内部端面の傾斜角度が70°以下である開口を有し、上記半導体チップの半導体素子形成面に形成される絶縁膜と、
    上記絶縁膜上及び上記絶縁膜の開口内部に形成され、上記鉛フリーはんだに接し、はんだ材料の拡散を防止する拡散防止層と、
    を備え、上記鉛フリーはんだは、上記拡散防止層を介して、半導体素子形成面に形成された金属配線と接することを特徴とする半導体装置。
  2. 半導体素子を形成した半導体チップが鉛フリーはんだでプリント基板に電気的に接続される半導体装置において、
    上記半導体素子形成面に形成された金属配線上に形成され、はんだ材料の拡散を防止する拡散防止層と、
    最大開口寸法が100ミクロン以下であり、内部端面の傾斜角度が70°以下である開口を有し、上記拡散防止層上に形成される絶縁膜と、
    を備え、上記鉛フリーはんだは、上記絶縁膜の開口を介して拡散防止層に接し、この拡散防止層を介して上記金属配線と接することを特徴とする半導体装置。
  3. 請求項1又は2記載の半導体装置において、上記絶縁膜の開口寸法は、50ミクロン以下であることを特徴とする半導体装置。
JP10842799A 1999-04-15 1999-04-15 半導体装置 Expired - Fee Related JP3681571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10842799A JP3681571B2 (ja) 1999-04-15 1999-04-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10842799A JP3681571B2 (ja) 1999-04-15 1999-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2000299343A JP2000299343A (ja) 2000-10-24
JP3681571B2 true JP3681571B2 (ja) 2005-08-10

Family

ID=14484508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10842799A Expired - Fee Related JP3681571B2 (ja) 1999-04-15 1999-04-15 半導体装置

Country Status (1)

Country Link
JP (1) JP3681571B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
JP2007027400A (ja) * 2005-07-15 2007-02-01 Kawasaki Microelectronics Kk 半導体装置の製造方法及び半導体装置
JP2009164442A (ja) 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
JP2013030498A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 半導体装置
CN115996035B (zh) * 2023-01-28 2024-05-07 无锡市好达电子股份有限公司 弹性波器件

Also Published As

Publication number Publication date
JP2000299343A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
JP2916326B2 (ja) 半導体装置のパッド構造
KR101151542B1 (ko) 반도체 장치
US6841875B2 (en) Semiconductor device
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
US20020100610A1 (en) Electronic component and method and structure for mounting semiconductor device
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US7262510B2 (en) Chip package structure
CN101894814A (zh) 焊料凸块ubm结构
JPH09330934A (ja) 半導体装置及びその製造方法
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
JP4182996B2 (ja) 電子装置及びその製造方法
JP2008218629A (ja) 半導体パッケージおよび電子部品
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JPH10135613A (ja) 配線基板
JP3681571B2 (ja) 半導体装置
JP3683434B2 (ja) 半導体装置
JP5437553B2 (ja) 半導体素子及び半導体装置
US7030492B2 (en) Under bump metallurgic layer
JP3626659B2 (ja) 半導体装置、その実装構造およびその実装方法
JPH0547842A (ja) 半導体装置
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
JP2006108284A (ja) 半導体パッケージ
JPH10303330A (ja) 配線基板
JP3865557B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees