JP2000307032A - チップスケールパッケージ及びその製造方法 - Google Patents
チップスケールパッケージ及びその製造方法Info
- Publication number
- JP2000307032A JP2000307032A JP2000104631A JP2000104631A JP2000307032A JP 2000307032 A JP2000307032 A JP 2000307032A JP 2000104631 A JP2000104631 A JP 2000104631A JP 2000104631 A JP2000104631 A JP 2000104631A JP 2000307032 A JP2000307032 A JP 2000307032A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- opening
- gold
- nickel
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 ウェーハレベルでパッケージング工程を実施
できるチップスケールパッケージ及びその製造方法を提
供する。 【構成】 半導体チップの表面にセラミック基板を付着
する。セラミック基板には半導体チップのボンディング
パッドを露出させる開口部が形成される。また、セラミ
ック基板の開口部の両側壁に段差部が形成される。セラ
ミック基板の上面にはボールランドが形成される。ボー
ルランドと段差部の底面との間を連結する金属パターン
がセラミック基板に内蔵される。段差部の底面に位置し
た金属パターンの一端が金属ワイヤによりボンディング
パッドと電気的に連結する。セラミック基板の開口部が
セラミック基板の上面と同一高さに塗布される封止剤に
より埋め込まれる。金属パターンの他端の露出されるボ
ールランドに半田ボールを形成する。
できるチップスケールパッケージ及びその製造方法を提
供する。 【構成】 半導体チップの表面にセラミック基板を付着
する。セラミック基板には半導体チップのボンディング
パッドを露出させる開口部が形成される。また、セラミ
ック基板の開口部の両側壁に段差部が形成される。セラ
ミック基板の上面にはボールランドが形成される。ボー
ルランドと段差部の底面との間を連結する金属パターン
がセラミック基板に内蔵される。段差部の底面に位置し
た金属パターンの一端が金属ワイヤによりボンディング
パッドと電気的に連結する。セラミック基板の開口部が
セラミック基板の上面と同一高さに塗布される封止剤に
より埋め込まれる。金属パターンの他端の露出されるボ
ールランドに半田ボールを形成する。
Description
【０００１】
【発明の属する技術分野】本発明はチップスケールパッ
ケージ及びその製造方法に関する。
ケージ及びその製造方法に関する。
【０００２】
【従来の技術】半導体パッケージは、電子機器の小型
化、高速化、高機能化という要求に伴って、多様な形態
の半導体パッケージが開発されつつある。これにつれ
て、各電子機器の用途に対応した半導体パッケージの適
切な使用がより重要となっている。メモリ半導体製品に
おいては、パッケージの小型化、薄型化が重要な課題で
あり、大容量の半導体チップを高密度にパッケージング
するという要求が高くなっており、この観点から、１.
０ｍｍ厚のＴＳＯＰ(thin small outlead package)
の様なパッケージが開発されている。
化、高速化、高機能化という要求に伴って、多様な形態
の半導体パッケージが開発されつつある。これにつれ
て、各電子機器の用途に対応した半導体パッケージの適
切な使用がより重要となっている。メモリ半導体製品に
おいては、パッケージの小型化、薄型化が重要な課題で
あり、大容量の半導体チップを高密度にパッケージング
するという要求が高くなっており、この観点から、１.
０ｍｍ厚のＴＳＯＰ(thin small outlead package)
の様なパッケージが開発されている。
【０００３】しかし、既存のパッケージではいまだ大き
すぎるために、最近では、軽く薄く短く小さくという小
型化の流れにより、半導体チップ程度の大きさを持つチ
ップスケールパッケージが開発されている。このチップ
スケールパッケージは、パッケージの大きさを半導体チ
ップの大きさ程度に形成できるためにパッケージの小型
化に適しており、それに対する研究が活発に行われてい
る。この様なチップスケールパッケージにおいて、パタ
ーンテープを用いた従来のチップスケールパッケージの
構造及びその製造方法の二つの例が、図１及び図２に示
されている。
すぎるために、最近では、軽く薄く短く小さくという小
型化の流れにより、半導体チップ程度の大きさを持つチ
ップスケールパッケージが開発されている。このチップ
スケールパッケージは、パッケージの大きさを半導体チ
ップの大きさ程度に形成できるためにパッケージの小型
化に適しており、それに対する研究が活発に行われてい
る。この様なチップスケールパッケージにおいて、パタ
ーンテープを用いた従来のチップスケールパッケージの
構造及びその製造方法の二つの例が、図１及び図２に示
されている。
【０００４】まず、図１では、半導体チップ１上に緩衝
剤４を介してパターンフィルム３が接着され、パターン
フィルム３の金属パターンと半導体チップ１のボンディ
ングパッド２とが金属ワイヤ５により電気的に連結され
る。半導体チップ１とパターンフィルム３との間には絶
縁層６がコーティングされ、絶縁層６から露出したパタ
ーンフィルム３のボールランドに半田ボール７がマウン
トされる。
剤４を介してパターンフィルム３が接着され、パターン
フィルム３の金属パターンと半導体チップ１のボンディ
ングパッド２とが金属ワイヤ５により電気的に連結され
る。半導体チップ１とパターンフィルム３との間には絶
縁層６がコーティングされ、絶縁層６から露出したパタ
ーンフィルム３のボールランドに半田ボール７がマウン
トされる。
【０００５】一方、図２では、半導体チップ１０のボン
ディングパッド１１に導電性バンプ１２が形成され、こ
の導電性バンプ１２が露出するように半導体チップ１０
の表面に絶縁層１３がコーティングされる。絶縁層１３
上には、パターンフィルム１４が接着され、その金属パ
ターンが導電性バンプ１２に連結される。パターンフィ
ルム１４のボールランドには半田ボール１５がマウント
される。
ディングパッド１１に導電性バンプ１２が形成され、こ
の導電性バンプ１２が露出するように半導体チップ１０
の表面に絶縁層１３がコーティングされる。絶縁層１３
上には、パターンフィルム１４が接着され、その金属パ
ターンが導電性バンプ１２に連結される。パターンフィ
ルム１４のボールランドには半田ボール１５がマウント
される。
【０００６】
【発明が解決しようとする課題】ところが、図１及び図
２に示したパッケージでは、まず、パターンフィルムに
個々に分離された半導体チップを付着してパッケージン
グ工程を行うために、現在のパッケージ開発の方向であ
るウェーハレベルでのパッケージング工程を行うことが
できないという問題点がある。
２に示したパッケージでは、まず、パターンフィルムに
個々に分離された半導体チップを付着してパッケージン
グ工程を行うために、現在のパッケージ開発の方向であ
るウェーハレベルでのパッケージング工程を行うことが
できないという問題点がある。
【０００７】また、ほとんどのポリイミドからなるパタ
ーンフィルムは、その材質が、半導体チップとの熱膨張
係数に大きな差がある。このため、半導体チップの駆動
時に発生する熱により半田ボールにクラックが発生する
場合が多い。
ーンフィルムは、その材質が、半導体チップとの熱膨張
係数に大きな差がある。このため、半導体チップの駆動
時に発生する熱により半田ボールにクラックが発生する
場合が多い。
【０００８】そして、半田ボールの形成方法のうちで、
最も代表的な例であり、また、高信頼性を有する形成方
法は、ペースト半田をボールランドに塗布し、これを赤
外線を用いたリフロー工程にて球形の半田ボールを形成
する方法である。しかし、従来においては、ボールラン
ドが伸縮性または流動性を持つパターンフィルムに形成
されたが、このような特性を持つパターンフィルムにペ
ースト半田を塗布してリフロー工程を行うと、上下に伸
縮するパターンフィルムによって各々の半田ボールの高
さが不一定となる問題がある。半田ボールの高さが不一
定であるとは、高さの低い半田ボールは基板に実装でき
なくなるということである。従って、従来は前記方法を
採択することができず、同じ高さに予め製作した個々の
半田ボールを直接各ボールランドにマウントした後、リ
フロー工程で各半田ボールをボールランドに接合させる
という不便があった。
最も代表的な例であり、また、高信頼性を有する形成方
法は、ペースト半田をボールランドに塗布し、これを赤
外線を用いたリフロー工程にて球形の半田ボールを形成
する方法である。しかし、従来においては、ボールラン
ドが伸縮性または流動性を持つパターンフィルムに形成
されたが、このような特性を持つパターンフィルムにペ
ースト半田を塗布してリフロー工程を行うと、上下に伸
縮するパターンフィルムによって各々の半田ボールの高
さが不一定となる問題がある。半田ボールの高さが不一
定であるとは、高さの低い半田ボールは基板に実装でき
なくなるということである。従って、従来は前記方法を
採択することができず、同じ高さに予め製作した個々の
半田ボールを直接各ボールランドにマウントした後、リ
フロー工程で各半田ボールをボールランドに接合させる
という不便があった。
【０００９】さらに、半導体チップは、駆動中において
高熱を発生するが、従来はこの熱を外部に容易に発散さ
せることができなかった。その理由は、パターンフィル
ムの熱伝導性が劣るためである。よって、従来は、熱発
散のためのヒートシンクをパッケージに備える必要があ
るという短所があった。
高熱を発生するが、従来はこの熱を外部に容易に発散さ
せることができなかった。その理由は、パターンフィル
ムの熱伝導性が劣るためである。よって、従来は、熱発
散のためのヒートシンクをパッケージに備える必要があ
るという短所があった。
【００１０】本発明は前記従来のチップスケールパッケ
ージの諸般の問題点を解消するために創案されたもので
あり、その目的とするところは、ウェーハレベルでパッ
ケージング工程を実施できるチップスケールパッケージ
及びその製造方法を提供することにある。
ージの諸般の問題点を解消するために創案されたもので
あり、その目的とするところは、ウェーハレベルでパッ
ケージング工程を実施できるチップスケールパッケージ
及びその製造方法を提供することにある。
【００１１】本発明の他の目的は、パターンフィルムの
代わりに、半導体チップと熱膨張係数においてさほど差
のない部材を採用し、半導体チップにおいて、高熱のた
め発生する半田ボールのクラックを防止することにあ
る。
代わりに、半導体チップと熱膨張係数においてさほど差
のない部材を採用し、半導体チップにおいて、高熱のた
め発生する半田ボールのクラックを防止することにあ
る。
【００１２】本発明のさらに他の目的は、ペースト形態
の半田を用いて高さの均一な半田ボールを形成可能とす
ることである。
の半田を用いて高さの均一な半田ボールを形成可能とす
ることである。
【００１３】本発明の付加的な目的は、格別のヒートシ
ンクを備えずに熱発散を容易にすることにある。
ンクを備えずに熱発散を容易にすることにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるチップスケールパッケージは、半導体
チップを含み、この半導体チップの表面にセラミック基
板を付着する。セラミック基板には、半導体チップのボ
ンディングパッドを露出させる開口部が形成される。ま
た、セラミック基板の開口部の両側壁に段差部が形成さ
れる。セラミック基板の上面にはボールランドが形成さ
れる。ボールランドと段差部の底面との間を連結する金
属パターンがセラミック基板に内蔵され、金属パターン
の両端の各々が段差部の底面とボールランドを通して露
出される。段差部の底面に位置した金属パターンの一端
が金属ワイヤによりボンディングパッドと電気的に連結
する。セラミック基板の開口部がセラミック基板の上面
と同一高さに塗布される封止剤により埋め込まれる。金
属パターンの他端の露出されるボールランドに半田ボー
ルが形成される。
に、本発明によるチップスケールパッケージは、半導体
チップを含み、この半導体チップの表面にセラミック基
板を付着する。セラミック基板には、半導体チップのボ
ンディングパッドを露出させる開口部が形成される。ま
た、セラミック基板の開口部の両側壁に段差部が形成さ
れる。セラミック基板の上面にはボールランドが形成さ
れる。ボールランドと段差部の底面との間を連結する金
属パターンがセラミック基板に内蔵され、金属パターン
の両端の各々が段差部の底面とボールランドを通して露
出される。段差部の底面に位置した金属パターンの一端
が金属ワイヤによりボンディングパッドと電気的に連結
する。セラミック基板の開口部がセラミック基板の上面
と同一高さに塗布される封止剤により埋め込まれる。金
属パターンの他端の露出されるボールランドに半田ボー
ルが形成される。
【００１５】ここで、ボンディングパッドが、半導体チ
ップの中央に配置されると、セラミック基板の開口部も
中央に形成され、両側に配置されると、開口部も両側に
形成される２個からなる。また、セラミック基板と半導
体チップとの間での水分侵入の防止のために、セラミッ
ク基板の両側面も封止剤にてモールドすることが望まし
い。そして、セラミック基板の開口部を封止剤にてモー
ルドする代わりに、開口部を遮蔽する蓋板をセラミック
基板の上面にセラミック基板と同一高さに設ける事も出
来る。
ップの中央に配置されると、セラミック基板の開口部も
中央に形成され、両側に配置されると、開口部も両側に
形成される２個からなる。また、セラミック基板と半導
体チップとの間での水分侵入の防止のために、セラミッ
ク基板の両側面も封止剤にてモールドすることが望まし
い。そして、セラミック基板の開口部を封止剤にてモー
ルドする代わりに、開口部を遮蔽する蓋板をセラミック
基板の上面にセラミック基板と同一高さに設ける事も出
来る。
【００１６】前記の様な構成のチップスケールパッケー
ジの製造方法は次の通りである。まず、開口部を有し、
開口部の両側内壁に段差部が形成され、上面にはボール
ランドが形成され、内部には段差部の底面とボールラン
ドとの間を連結する金属パターンが内蔵されたセラミッ
ク基板を用意する。この様なセラミック基板を複数の半
導体チップが構成されたウェーハ表面に接着剤を介して
付着し、半導体チップのボンディングパッドが開口部を
通して露出するようする。金属ワイヤにてボンディング
パッドと段差部の底面に位置した金属パターンの一端を
電気的に連結する。開口部を封止剤にてモールドする
か、あるいは開口部を蓋板にて遮蔽する。続いて、セラ
ミック基板のボールランドにペースト形態の半田を塗布
し、赤外線を用いたリフロー工程を実施して、各ボール
ランドに半田ボールを形成する。ウェーハをスクライブ
ラインに沿って切断して個々のパッケージに分離する。
ジの製造方法は次の通りである。まず、開口部を有し、
開口部の両側内壁に段差部が形成され、上面にはボール
ランドが形成され、内部には段差部の底面とボールラン
ドとの間を連結する金属パターンが内蔵されたセラミッ
ク基板を用意する。この様なセラミック基板を複数の半
導体チップが構成されたウェーハ表面に接着剤を介して
付着し、半導体チップのボンディングパッドが開口部を
通して露出するようする。金属ワイヤにてボンディング
パッドと段差部の底面に位置した金属パターンの一端を
電気的に連結する。開口部を封止剤にてモールドする
か、あるいは開口部を蓋板にて遮蔽する。続いて、セラ
ミック基板のボールランドにペースト形態の半田を塗布
し、赤外線を用いたリフロー工程を実施して、各ボール
ランドに半田ボールを形成する。ウェーハをスクライブ
ラインに沿って切断して個々のパッケージに分離する。
【００１７】前記した本発明の構成によれば、従来のパ
ターンフィルムの代りに剛体のセラミック基板を用いる
ためにウェーハレベルでパッケージング工程が可能とな
る。また、半田ボールを均一な高さに形成することがで
き、熱伝導性の優秀なセラミック基板により半導体チッ
プで発生する高熱を容易に外部に発散させることができ
る。
ターンフィルムの代りに剛体のセラミック基板を用いる
ためにウェーハレベルでパッケージング工程が可能とな
る。また、半田ボールを均一な高さに形成することがで
き、熱伝導性の優秀なセラミック基板により半導体チッ
プで発生する高熱を容易に外部に発散させることができ
る。
【００１８】
【発明の実施の形態】〔実施例１〕まず、本発明では、
従来のパターンフィルムの代りに、剛体の基板３０、詳
しくは、セラミック材質の基板３０が用いられる。セラ
ミック基板３０は、図３（ａ）及び図３（ｂ）に示すよ
うに、中央に沿って形成された開口部３１を持つ。開口
部３１の位置は、後述する半導体チップのボンディング
パッド位置によって可変される。則ち、本実施例１に採
用された半導体チップは、ボンディングパッドが中央に
沿って配置される構造で、これにより開口部３１もセラ
ミック基板３０の中央に形成される。従って、ボンディ
ングパッドが半導体チップの両側に配置されると、開口
部３１はセラミック基板３０の両側に一対配置される。
従来のパターンフィルムの代りに、剛体の基板３０、詳
しくは、セラミック材質の基板３０が用いられる。セラ
ミック基板３０は、図３（ａ）及び図３（ｂ）に示すよ
うに、中央に沿って形成された開口部３１を持つ。開口
部３１の位置は、後述する半導体チップのボンディング
パッド位置によって可変される。則ち、本実施例１に採
用された半導体チップは、ボンディングパッドが中央に
沿って配置される構造で、これにより開口部３１もセラ
ミック基板３０の中央に形成される。従って、ボンディ
ングパッドが半導体チップの両側に配置されると、開口
部３１はセラミック基板３０の両側に一対配置される。
【００１９】セラミック基板３０の開口部３１の両側壁
に段差部３２が形成される。また、セラミック基板３０
の上面に所定の大きさ及び形状の溝が形成され、この溝
が半田ボールが形成されるボールランド３３となる。ボ
ールランド３３の形状は、逆様の円錐形や四角錐形であ
ることが望ましい。セラミック基板３０の内部には金属
パターン３４が内蔵され、金属パターン３４の両端がボ
ールランド３３と段差部３２の底面を通して露出する。
すなわち、金属パターン３４は、その一端が段差部３２
の底面に位置し、セラミック基板３０の内部を通過して
他端がボールランド３３に位置する。金属パターン３４
の材質としては、金、銀、ニッケル、インジウム、錫、
インジウム／錫の合金から選択される。また、金属パタ
ーン３４の他端、すなわちボールランド３３に配置され
た部分が、半田ボールとの電気的な接着力を強化させる
ために、ボールランド３３に錫／鉛、鉛／ニッケル／
金、銅／ニッケル／金、銅／ニッケル／クロム／金、銅
／ニッケル／コバルト／金、銅／ニッケル／金／錫、銅
／ニッケル／クロム／金／錫、あるいは、銅／ニッケル
／コバルト/金/錫の合金群から選択された何れかをメッ
キすることが望ましい。
に段差部３２が形成される。また、セラミック基板３０
の上面に所定の大きさ及び形状の溝が形成され、この溝
が半田ボールが形成されるボールランド３３となる。ボ
ールランド３３の形状は、逆様の円錐形や四角錐形であ
ることが望ましい。セラミック基板３０の内部には金属
パターン３４が内蔵され、金属パターン３４の両端がボ
ールランド３３と段差部３２の底面を通して露出する。
すなわち、金属パターン３４は、その一端が段差部３２
の底面に位置し、セラミック基板３０の内部を通過して
他端がボールランド３３に位置する。金属パターン３４
の材質としては、金、銀、ニッケル、インジウム、錫、
インジウム／錫の合金から選択される。また、金属パタ
ーン３４の他端、すなわちボールランド３３に配置され
た部分が、半田ボールとの電気的な接着力を強化させる
ために、ボールランド３３に錫／鉛、鉛／ニッケル／
金、銅／ニッケル／金、銅／ニッケル／クロム／金、銅
／ニッケル／コバルト／金、銅／ニッケル／金／錫、銅
／ニッケル／クロム／金／錫、あるいは、銅／ニッケル
／コバルト/金/錫の合金群から選択された何れかをメッ
キすることが望ましい。
【００２０】この様な構造からなるセラミック基板３０
を用いてチップスケールパッケージを製造する方法を、
図４乃至図７を参照しながら詳細に説明する。まず、図
４に示すように、複数の半導体チップ２０が構成された
ウェーハの各スクライブラインを部分エッチングして溝
２２を形成する。ウェーハ全体の表面に接着剤４０を平
坦に塗布する。接着剤４０は他の領域よりも溝２２に、
より厚く塗布されて、溝２２を完全に埋め込むことにな
る。このように、ウェーハのスクライブラインに溝２２
を形成し、この溝２２に接着剤４０を塗布する理由は、
ウェーハを個々に切断後、各半導体チップ２０の側面が
露出しないようにして、外部からの水分侵入を防止する
ためである。次に、接着剤４０全体の表面に感光膜を塗
布し、この感光膜に対する露光及び現象を実施して感光
膜パターンで形成する。この感光膜パターンをエッチン
グマスクとして接着剤４０をエッチングすることによ
り、ボンディングパッド２１を接着剤４０から露出させ
る。
を用いてチップスケールパッケージを製造する方法を、
図４乃至図７を参照しながら詳細に説明する。まず、図
４に示すように、複数の半導体チップ２０が構成された
ウェーハの各スクライブラインを部分エッチングして溝
２２を形成する。ウェーハ全体の表面に接着剤４０を平
坦に塗布する。接着剤４０は他の領域よりも溝２２に、
より厚く塗布されて、溝２２を完全に埋め込むことにな
る。このように、ウェーハのスクライブラインに溝２２
を形成し、この溝２２に接着剤４０を塗布する理由は、
ウェーハを個々に切断後、各半導体チップ２０の側面が
露出しないようにして、外部からの水分侵入を防止する
ためである。次に、接着剤４０全体の表面に感光膜を塗
布し、この感光膜に対する露光及び現象を実施して感光
膜パターンで形成する。この感光膜パターンをエッチン
グマスクとして接着剤４０をエッチングすることによ
り、ボンディングパッド２１を接着剤４０から露出させ
る。
【００２１】続いて、予備のセラミック基板３０を接着
剤４０を介してウェーハ上に付着する。このとき、セラ
ミック基板３０の開口部３１を通して各半導体チップ２
０のボンディングパッド２１が外部に露出する。また、
溝２２に塗布された接着剤４０部分もセラミック基板３
０の開口部を通して外部に露出する。
剤４０を介してウェーハ上に付着する。このとき、セラ
ミック基板３０の開口部３１を通して各半導体チップ２
０のボンディングパッド２１が外部に露出する。また、
溝２２に塗布された接着剤４０部分もセラミック基板３
０の開口部を通して外部に露出する。
【００２２】その後、図５に示すように、段差部３２の
底面に位置した金属パターン３４の一側とボンディング
パッド２１とを金属ワイヤ７０にて電気的に連結する。
そして、開口部３１と各セラミック基板３０との間を、
セラミック基板３０の上面と同一高さになるまで封止剤
５０を埋め込んだ後、封止剤５０を硬化させる。続い
て、セラミック基板３０のボールランド３３にペースト
形態の半田を塗布し、この半田を赤外線を用いたリフロ
ー工程により球形の半田ボール６０に形成する。ここ
で、リフロー工程時、セラミック基板３０は伸縮性及び
流動性のない剛体であることから、扁平な状態で常に維
持される。このため、各半田ボール６０が均一な高さで
形成されることになる。よって、パッケージの実装性が
向上する。
底面に位置した金属パターン３４の一側とボンディング
パッド２１とを金属ワイヤ７０にて電気的に連結する。
そして、開口部３１と各セラミック基板３０との間を、
セラミック基板３０の上面と同一高さになるまで封止剤
５０を埋め込んだ後、封止剤５０を硬化させる。続い
て、セラミック基板３０のボールランド３３にペースト
形態の半田を塗布し、この半田を赤外線を用いたリフロ
ー工程により球形の半田ボール６０に形成する。ここ
で、リフロー工程時、セラミック基板３０は伸縮性及び
流動性のない剛体であることから、扁平な状態で常に維
持される。このため、各半田ボール６０が均一な高さで
形成されることになる。よって、パッケージの実装性が
向上する。
【００２３】次に、図６のように、溝２２に塗布された
接着剤４０が露出するまでウェーハの後面を研磨し、ウ
ェーハの所定厚を除去する。続いて、各セラミック基板
３０の両側面、すなわち各セラミック基板３０の側面と
封止剤５０との間の境界面に沿って切断し、図７に示す
ように、個々のパッケージに分離する。図７に示したチ
ップサイズパッケージは、セラミック基板３０の両側面
が外部に露出して熱発散が非常に容易になり、反面にお
いて、半導体チップ２０の両側は水分侵入を防止するた
めに接着剤４０で遮蔽された構造である。
接着剤４０が露出するまでウェーハの後面を研磨し、ウ
ェーハの所定厚を除去する。続いて、各セラミック基板
３０の両側面、すなわち各セラミック基板３０の側面と
封止剤５０との間の境界面に沿って切断し、図７に示す
ように、個々のパッケージに分離する。図７に示したチ
ップサイズパッケージは、セラミック基板３０の両側面
が外部に露出して熱発散が非常に容易になり、反面にお
いて、半導体チップ２０の両側は水分侵入を防止するた
めに接着剤４０で遮蔽された構造である。
【００２４】〔実施例２〕図８は、本発明の実施例２に
よるチップスケールパッケージを示す断面図である。同
図を図７と比較すれば、セラミック基板３０の両側が外
部に露出せず封止剤５０にて遮蔽されている状態であ
る。この様な構造のチップスケールパッケージは、図６
の切断工程において、セラミック基板３０と封止剤５０
の境界面に沿って切断せず、セラミック基板３０間に塗
布された封止剤５０の中央に沿って切断することにより
実現される。この様な構造のチップスケールパッケージ
は、セラミック基板３０と接着剤４０との間を通して水
分の侵入を防止できる利点がある。
よるチップスケールパッケージを示す断面図である。同
図を図７と比較すれば、セラミック基板３０の両側が外
部に露出せず封止剤５０にて遮蔽されている状態であ
る。この様な構造のチップスケールパッケージは、図６
の切断工程において、セラミック基板３０と封止剤５０
の境界面に沿って切断せず、セラミック基板３０間に塗
布された封止剤５０の中央に沿って切断することにより
実現される。この様な構造のチップスケールパッケージ
は、セラミック基板３０と接着剤４０との間を通して水
分の侵入を防止できる利点がある。
【００２５】〔実施例３〕図９は、本発明の実施例３に
よるチップスケールパッケージを示す断面図である。同
図を図７と比較すれば、開口部３１が封止剤５０にて埋
め込まれないことが異なる。代りに、開口部３１の上部
が蓋板８０にて遮蔽される形態である。
よるチップスケールパッケージを示す断面図である。同
図を図７と比較すれば、開口部３１が封止剤５０にて埋
め込まれないことが異なる。代りに、開口部３１の上部
が蓋板８０にて遮蔽される形態である。
【００２６】この様な構造のチップスケールパッケージ
は、モールド工程を若干修正して行うことにより実現さ
れる。すなわち、図５のモールド工程前に、開口部３１
の最上端の内壁に蓋板８０の厚さ程度の深さで溝３５を
形成し、この溝３５に係るように蓋板８０を設け、蓋板
８０の表面とセラミック基板３０の上面とが同一平面に
なるようにする。
は、モールド工程を若干修正して行うことにより実現さ
れる。すなわち、図５のモールド工程前に、開口部３１
の最上端の内壁に蓋板８０の厚さ程度の深さで溝３５を
形成し、この溝３５に係るように蓋板８０を設け、蓋板
８０の表面とセラミック基板３０の上面とが同一平面に
なるようにする。
【００２７】次に、モールド工程を行うことで開口部３
１内に封止剤５０が塗布されないようにし、各セラミッ
ク基板３０間にのみ封止剤５０が塗布されるようにす
る。
１内に封止剤５０が塗布されないようにし、各セラミッ
ク基板３０間にのみ封止剤５０が塗布されるようにす
る。
【００２８】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００２９】
【発明の効果】以上説明したように、本発明は、従来の
パターンフィルムの代りに剛体のセラミック基板を用い
る。従って、ウェーハレベル状態でパッケージング工程
を行うことができる。
パターンフィルムの代りに剛体のセラミック基板を用い
る。従って、ウェーハレベル状態でパッケージング工程
を行うことができる。
【００３０】また、セラミック基板を用いることで、ペ
ースト形態の半田を用いて半田ボールを均一な高さに形
成することができる。
ースト形態の半田を用いて半田ボールを均一な高さに形
成することができる。
【００３１】そして、基板の材質であるセラミックの熱
膨張係数と半導体チップのそれとが大きな差がないの
で、半導体チップの駆動中に発生する熱により基板や半
田ボールにクラックが発生することを防止できる。
膨張係数と半導体チップのそれとが大きな差がないの
で、半導体チップの駆動中に発生する熱により基板や半
田ボールにクラックが発生することを防止できる。
【００３２】しかも、セラミック基板自体が熱発散特性
が優秀なことから、ヒートシンクを備える必要がなく、
半導体チップで発生する高熱を容易に外部に発散させる
ことができる。
が優秀なことから、ヒートシンクを備える必要がなく、
半導体チップで発生する高熱を容易に外部に発散させる
ことができる。
【００３３】特に、セラミック基板をウェーハの上部に
接着する工程、ワイヤボンディング工程、及び個別チッ
プに分離する工程等は、既存のパッケージング工程と同
様なことから、既存の装備に若干変形を加えるだけで製
造可能であることから、費用の面で非常に有利である。
接着する工程、ワイヤボンディング工程、及び個別チッ
プに分離する工程等は、既存のパッケージング工程と同
様なことから、既存の装備に若干変形を加えるだけで製
造可能であることから、費用の面で非常に有利である。
【図１】従来のパッケージの構造を示す断面図である。
【図２】従来のパッケージの構造を示す断面図である。
【図３】（ａ）は本発明の実施例１によるパッケージに
適用されるセラミック基板を示す平面図であり、（ｂ）
は図３（ａ）のIIIB-IIIB線に沿うセラミック基板の縦
断面図である。
適用されるセラミック基板を示す平面図であり、（ｂ）
は図３（ａ）のIIIB-IIIB線に沿うセラミック基板の縦
断面図である。
【図４】実施例１によるチップスケールパッケージの製
造方法を順次示すための断面図である。
造方法を順次示すための断面図である。
【図５】実施例１によるチップスケールパッケージの製
造方法を順次示すための断面図である。
造方法を順次示すための断面図である。
【図６】実施例１によるチップスケールパッケージの製
造方法を順次示すための断面図である。
造方法を順次示すための断面図である。
【図７】実施例１によるチップスケールパッケージの製
造方法を順次示すための断面図である。
造方法を順次示すための断面図である。
【図８】本発明の実施例２によるチップスケールパッケ
ージを示す断面図である。
ージを示す断面図である。
【図９】本発明の実施例３によるチップスケールパッケ
ージを示す断面図である。
ージを示す断面図である。
【符号の説明】 ２０ 半導体チップ ２１ ボンディングパッド ３０ セラミック基板 ３１ 開口部 ３２ 段差部 ３３ ボールランド ３４ 金属パターン ４０ 接着剤 ５０ 封止剤 ６０ 半田ボール ７０ 金属ワイヤ ８０ 蓋板
Claims (15)
- 【請求項１】 表面にボンディングパッドが配置された
半導体チップ；前記半導体チップの表面に接着剤にて付
着され、前記ボンディングパッドを露出させる開口部を
有し、前記開口部の両側内壁に段差部が形成され、上面
からボールランドになる溝が所定深さで形成され、前記
ボールランドと段差部の底面を通して両端が露出する金
属パターンが内蔵された剛体の基板；前記基板の段差部
の底面に位置した金属パターンとボンディングパッドと
を電気的に連結する金属ワイヤ；前記開口部に埋め込ま
れ、前記基板の表面と同一高さをなす封止剤；及び、 前記基板のボールランドに形成された半田ボールを含む
ことを特徴とするチップスケールパッケージ。 - 【請求項２】 前記基板の材質はセラミックであること
を特徴とする請求項１記載のチップスケールパッケー
ジ。 - 【請求項３】 前記接着剤は、半導体チップの側面が外
部に露出しないように、前記半導体チップの側面にも塗
布されたことを特徴とする請求項１記載のチップスケー
ルパッケージ。 - 【請求項４】 前記封止剤は、基板の側面が外部に露出
しないように、前記基板の側面にも塗布されたことを特
徴とする請求項１記載のチップスケールパッケージ。 - 【請求項５】 前記金属パターンの材質は、金、銀、ニ
ッケル、インジウム、錫、インジウム／錫の合金から選
択されることを特徴とする請求項１記載のチップスケー
ルパッケージ。 - 【請求項６】 前記ボールランドに、錫／鉛、鉛／ニッ
ケル／金、銅／ニッケル／金、銅／ニッケル／クロム／
金、銅／ニッケル／コバルト／金、銅／ニッケル／金/
錫、銅／ニッケル／クロム／金／錫、銅／ニッケル／コ
バルト／金／錫の合金群から選択された何れかでメッキ
されたことを特徴とする請求項１記載のチップスケール
パッケージ。 - 【請求項７】 表面にボンディングパッドが配置された
半導体チップ；前記半導体チップの表面に接着剤にて付
着され、前記ボンディングパッドを露出させる開口部を
有し、前記開口部の両側内壁に段差部が形成され、上面
からボールランドになる溝が所定深さで形成され、前記
ボールランドと段差部の底面を通して両端が露出する金
属パターンが内蔵された剛体の基板；前記基板の段差部
の底面に位置した金属パターンとボンディングパッドと
を電気的に連結する金属ワイヤ；前記基板の上面と同一
高さで前記開口部を遮蔽する蓋板；及び、 前記基板のボールランドに形成された半田ボールを含む
ことを特徴とするチップスケールパッケージ。 - 【請求項８】 前記接着剤は、半導体チップの側面が露
出しないように、前記半導体チップの側面にも塗布され
たことを特徴とする請求項７記載のチップスケールパッ
ケージ。 - 【請求項９】 開口部を有し、前記開口部の両側内壁に
形成された段差部を有し、上面にはボールランドとなる
溝が形成され、前記ボールランドと段差部の底面を通し
て両端が露出する金属パターンが内蔵された剛体の基板
を用意する段階；複数の半導体チップが構成されたウェ
ーハ表面に接着剤を塗布し、前記接着剤を部分エッチン
グして前記半導体チップのボンディングパッドを露出さ
せる段階；前記ウェーハ表面に、開口部を通してボンデ
ィングパッドが露出するように、前記基板を接着する段
階；前記ボンディングパッドと段差部の底面に位置した
金属パターンとを金属ワイヤにより電気的に連結する段
階；前記開口部と各基板との間に封止剤を埋め込み、前
記封止剤を硬化させる段階；前記基板のボールランドに
ペースト形態の半田を塗布し、前記半田を赤外線を用い
たリフロー工程によって半田ボールで形成する段階；及
び、 スクライブラインに沿って前記ウェーハを切断して個々
のパッケージに分離する段階を含むことを特徴とするチ
ップスケールパッケージの製造方法。 - 【請求項１０】 前記基板の材質としてセラミックを用
いることを特徴とする請求項９記載のチップスケールパ
ッケージの製造方法。 - 【請求項１１】 前記接着剤の塗布前に、前記ウェーハ
に各スクライブラインに沿って溝を形成し、前記溝を完
全に埋め込むように前記接着剤を平坦に塗布した後、前
記切断工程前にウェーハの後面を溝に塗布された接着剤
が露出するまで研磨し、前記切断工程後のウェーハの溝
に塗布された接着剤が前記各半導体チップの側面を遮蔽
するようにすることを特徴とする請求項９記載のチップ
スケールパッケージの製造方法。 - 【請求項１２】 前記切断工程時、前記基板の両側面と
封止剤との間の境界面に沿って切断し、前記基板の側面
を露出させることを特徴とする請求項９記載のチップス
ケールパッケージの製造方法。 - 【請求項１３】 前記切断工程時、前記基板の両側面が
封止剤にて遮蔽されるように、前記封止剤の中央に沿っ
て切断することを特徴とする請求項９記載のチップスケ
ールパッケージの製造方法。 - 【請求項１４】 前記ボールランドに、錫／鉛、鉛／ニ
ッケル／金、銅／ニッケル／金、銅／ニッケル／クロム
／金、銅／ニッケル／コバルト／金、銅／ニッケル／金
/錫、銅／ニッケル／クロム／金／錫、銅／ニッケル／
コバルト／金／錫の合金群から選択された何れかをメッ
キすることを特徴とする請求項９記載のチップスケール
パッケージの製造方法。 - 【請求項１５】 開口部を有し、前記開口部の両側内壁
に形成された段差部を有し、上面にはボールランドにな
る溝が形成され、前記ボールランドと段差部の底面を通
して両端が露出する金属パターンが内蔵されたセラミッ
ク基板を用意する段階；複数の半導体チップが構成され
たウェーハにスクライブラインに沿って溝を形成し、前
記溝を完全に埋め込むようにウェーハ表面に接着剤を平
坦に塗布した後、前記接着剤を部分エッチングして前記
半導体チップのボンディングパッドを露出させる段階；
前記ウェーハ表面に開口部を通してボンディングパッド
が露出するように前記基板を接着する段階；前記ボンデ
ィングパッドと段差部の底面に位置した金属パターンと
を金属ワイヤにより電気的に連結する段階；前記開口部
を基板の上面と同一平面をなす蓋板に遮蔽する段階；前
記各基板間に封止剤を埋め込み、前記封止剤を硬化させ
る段階；前記基板のボールランドにペースト形態の半田
を塗布し、前記半田を赤外線を用いたリフロー工程によ
って半田ボールで形成する段階；前記ウェーハの後面を
ウェーハの溝に塗布された接着剤が露出するまで研磨す
る段階；及び、 スクライブラインに沿って前記ウェーハを切断して個々
のパッケージに分離する段階を含むことを特徴とするチ
ップスケールパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012947A KR100575858B1 (ko) | 1999-04-13 | 1999-04-13 | 칩 스캐일 패키지 및 그의 제조방법 |
| KR1999/P12947 | 1999-04-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307032A true JP2000307032A (ja) | 2000-11-02 |
Family
ID=19579700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104631A Pending JP2000307032A (ja) | 1999-04-13 | 2000-04-06 | チップスケールパッケージ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000307032A (ja) |
| KR (1) | KR100575858B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489182B2 (en) | 1999-03-09 | 2002-12-03 | Hynix Semiconductur, Inc. | Method of fabricating a wire arrayed chip size package |
| SG145547A1 (en) * | 2004-07-23 | 2008-09-29 | Micron Technology Inc | Microelectronic component assemblies with recessed wire bonds and methods of making same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706530B1 (ko) * | 2001-03-19 | 2007-04-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조 방법 |
| KR101120903B1 (ko) | 2009-10-28 | 2012-02-27 | 삼성전기주식회사 | 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| KR19980019666A (ko) * | 1996-09-02 | 1998-06-25 | 김광호 | 칩 스케일 패키지 |
| KR100211421B1 (ko) * | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
| US6093969A (en) * | 1999-05-15 | 2000-07-25 | Lin; Paul T. | Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules |
-
1999
- 1999-04-13 KR KR1019990012947A patent/KR100575858B1/ko not_active IP Right Cessation
-
2000
- 2000-04-06 JP JP2000104631A patent/JP2000307032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489182B2 (en) | 1999-03-09 | 2002-12-03 | Hynix Semiconductur, Inc. | Method of fabricating a wire arrayed chip size package |
| SG145547A1 (en) * | 2004-07-23 | 2008-09-29 | Micron Technology Inc | Microelectronic component assemblies with recessed wire bonds and methods of making same |
| US7696003B2 (en) | 2004-07-23 | 2010-04-13 | Micron Technology, Inc. | Microelectronic component assemblies with recessed wire bonds and methods of making same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000066097A (ko) | 2000-11-15 |
| KR100575858B1 (ko) | 2006-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559525B2 (en) | Embedded silicon substrate fan-out type 3D packaging structure | |
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| TWI355034B (en) | Wafer level package structure and fabrication meth | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US7902660B1 (en) | Substrate for semiconductor device and manufacturing method thereof | |
| JP3446825B2 (ja) | 半導体装置およびその製造方法 | |
| US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| JP2005072587A (ja) | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 | |
| CN101246882A (zh) | 具有多芯片的半导体组件封装结构及其方法 | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JP2003197856A (ja) | 半導体装置 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| KR100538485B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| WO2020000933A1 (zh) | 一种控制形变的扇出封装结构及其制造方法 | |
| JP2000307032A (ja) | チップスケールパッケージ及びその製造方法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| JPH09148482A (ja) | 半導体装置 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
| KR100337459B1 (ko) | 반도체패키지의 제조 방법 | |
| JPH1012810A (ja) | 半導体装置 |