CN101888738B - 具有侧斜面的线路层组件的内埋式基板及其制造方法 - Google Patents

具有侧斜面的线路层组件的内埋式基板及其制造方法 Download PDF

Info

Publication number
CN101888738B
CN101888738B CN2009101414145A CN200910141414A CN101888738B CN 101888738 B CN101888738 B CN 101888738B CN 2009101414145 A CN2009101414145 A CN 2009101414145A CN 200910141414 A CN200910141414 A CN 200910141414A CN 101888738 B CN101888738 B CN 101888738B
Authority
CN
China
Prior art keywords
layer
line layer
storage tank
assembly
layer assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101414145A
Other languages
English (en)
Other versions
CN101888738A (zh
Inventor
李志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009101414145A priority Critical patent/CN101888738B/zh
Publication of CN101888738A publication Critical patent/CN101888738A/zh
Application granted granted Critical
Publication of CN101888738B publication Critical patent/CN101888738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明关于一种具有侧斜面的线路层组件的内埋式基板及其制造方法。该内埋式基板包括一介电层及一线路层组件。该介电层具有一上表面及一容置槽。该线路层组件位于该容置槽内。该线路层组件具有一上表面、一化学镀铜层、一电镀铜层及一侧斜面。该上表面等高于或低于该介电层的上表面。该化学镀铜层具有钯(Pd)。该电镀铜层位于该化学镀铜层上。该侧斜面位于该线路层组件的上表面靠近该容置槽的槽壁处,且由该线路层组件的上表面向下延伸至该容置槽的槽壁。藉此,该线路层组件的侧斜面,可避免已知技术中电子聚集于该线路层组件的尖角。

Description

具有侧斜面的线路层组件的内埋式基板及其制造方法
技术领域
本发明关于一种内埋式基板及其制造方法,详言之,关于一种具有侧斜面的线路层组件的内埋式基板及其制造方法。
背景技术
参考图1及图2,显示已知具有线路层组件的内埋式基板的剖面示意图及其局部放大图。该已知具有线路层组件的内埋式基板1具有一芯层11、一第一铜层12、一介电层13及至少一线路层组件。该第一铜层12位于该芯层11上。该介电层13位于该第一铜层12上。该介电层13具有一上表面131及一容置槽132,133,134,该容置槽132,133,134开口于该上表面131。该线路层组件(例如一导电迹线14、一焊垫15或一穿导孔16)位于该介电层13的容置槽132,133,134内。
该已知具有线路层组件的内埋式基板1的缺点如下。该线路层组件(例如该导电迹线14)于与该介电层13交界处形成一尖角,导电时,因电子17本身的特性,其易聚集于该尖角,致使该处电子17集中而产生热,进而产生较高的电阻值,而在信号传输时减损该信号的强度。
此外,在已知技术中,当欲形成一穿导孔16时,须先形成一定位区块18,以便确认该穿导孔16的位置后,才形成该容置槽134,并增加该穿导孔16与一焊料(图中未示)的接触面积及结合力。然而,为了形成该定位区块18,须于设计线路时多加考量,而造成不便。
因此,有必要提供一种具有侧斜面的线路层组件的内埋式基板及其制造方法,以解决上述问题。
发明内容
本发明提供一种具有侧斜面的线路层组件的内埋式基板。该内埋式基板包括一介电层及一线路层组件。该介电层具有一上表面及一容置槽,该容置槽开口于该上表面。该线路层组件位于该介电层的容置槽内。该线路层组件具有一上表面、一化学镀铜层、一电镀铜层及一侧斜面。该上表面等高于或低于该介电层的上表面。该化学镀铜层位于该容置槽的槽壁,且该化学镀铜层具有钯(Pd)。该电镀铜层位于该化学镀铜层上。该侧斜面位于该线路层组件的上表面靠近该容置槽的槽壁处,且由该线路层组件的上表面向下延伸至该容置槽的槽壁。
本发明更提供一种具有侧斜面的线路层组件的内埋式基板的制造方法。该制造方法包括以下步骤:(a)提供一基板,该基板包括一介电层,其具有一上表面;(b)从该介电层的上表面移除部分该介电层,以形成至少一容置槽,该容置槽开口于该上表面;(c)形成一化学镀铜层于该容置槽的槽壁及该介电层的上表面,且该化学镀铜层具有钯(Pd);(d)形成一电镀铜层于该化学镀铜层上,且填满该容置槽;(e)移除位于该介电层的上表面的该化学镀铜层及该电镀铜层,以形成一线路层组件;及(f)利用一蚀刻液对该线路层组件进行湿蚀刻(Wet Etching),以移除部分该线路层组件,而形成该线路层组件的一上表面及一侧斜面,其中该侧斜面位于该线路层组件的上表面靠近该容置槽的槽壁处,且由该线路层组件的上表面向下延伸至该容置槽的槽壁,该线路层组件的上表面等高于或低于该介电层的上表面。
藉此,该线路层组件的侧斜面与该容置槽的槽壁间形成一锚形空隙,可避免已知技术中电子聚集于该线路层组件的尖角,而减损一信号的强度。
附图说明
图1显示已知具有线路层组件的内埋式基板的剖面示意图;
图2显示图1的局部放大图;
图3至图8显示本发明具有侧斜面的线路层组件的内埋式基板的制造方法的示意图;
图9显示图8的局部放大图;及
图10显示本发明具有侧斜面的线路层组件的内埋式基板的线路层组件的较佳实施例的局部放大图。
主要组件符号说明:
1已知具有线路层组件的内埋式基板
2基板
3本发明具有侧斜面的线路层组件的内埋式基板
11芯层
12第一铜层
13介电层
14线路层组件
15线路层组件
16线路层组件
17电子
18定位区块
21芯层
22第一铜层
23介电层
24化学镀铜层
25电镀铜层
26焊垫
27导电迹线
27A导电迹线
28穿导孔
131上表面
132容置槽
133容置槽
134容置槽
231上表面
232容置槽
233容置槽
234容置槽
261上表面
262侧斜面
271上表面
272侧斜面
281上表面
282侧斜面
具体实施方式
参考图3至图8,显示本发明具有侧斜面的线路层组件的内埋式基板的制造方法的示意图。参考图3,提供一基板2,该基板2包括一介电层23,其具有一上表面231。在本实施例中,该基板2更包括一芯层21及一第一铜层22,该第一铜层22位于该芯层21上,该介电层23位于该第一铜层22上。
参考图4,从该介电层23的上表面231移除部分该介电层23,以形成至少一容置槽232,233,234,该等容置槽232,233,234开口于该上表面231,且由俯视角度观看,其具有一图案。在本实施例中,利用激光或等离子从该介电层23的上表面231移除部分该介电层23,且该等容置槽之一(该容置槽234)贯穿该介电层23,且显露部分该第一铜层22。
参考图5,形成一化学镀铜层24于该容置槽232,233,234的槽壁及该介电层23的上表面231,且该化学镀铜层24具有钯(Pd)。在本实施例中,利用化学镀方法形成该化学镀铜层24,且该化学镀铜层24更形成于部分该第一铜层22上。
参考图6,形成一电镀铜层25于该化学镀铜层24上,且填满该容置槽232,233,234。在本实施例中,利用电镀方法形成该电镀铜层25。
参考图7,移除位于该介电层23的上表面231的该化学镀铜层24及该电镀铜层25,以形成一线路层组件。在本实施例中,利用研磨、抛光、蚀刻或化学机械抛光(Chemical-Mechanical Polishing,CMP)方法移除该化学镀铜层24及该电镀铜层25。该线路层组件为一焊垫26、一导电迹线27或一穿导孔28。
参考图8,利用一蚀刻液对该线路层组件进行湿蚀刻(Wet Etching),以移除部分该线路层组件,而形成该线路层组件的一上表面261,271,281及一侧斜面262,272,282,同时形成本发明具有侧斜面的线路层组件的内埋式基板3。该侧斜面262,272,282位于该线路层组件的上表面261,271,281靠近该容置槽232,233,234的槽壁处,且由该线路层组件的上表面261,271,281向下延伸至该容置槽232,233,234的槽壁,该线路层组件的上表面261,271,281等高于或低于该介电层23的上表面231。
在本实施例中,该蚀刻液包含硫酸、双氧水及安定剂。参考图9,该穿导孔28的侧斜面282的形状为弧状,使得该线路层组件的侧斜面262,272,282与该容置槽232,233,234的槽壁间形成一锚形空隙。然而,在其它应用中,当蚀刻时间久一点,该线路层组件(例如一导电迹线27A)的剖面形状可形成为类长方形,如图10所示。较佳地,该线路层组件的上表面261,271,281与该介电层23的上表面231的间距小于10μm。较佳地,在该湿蚀刻步骤之后,更包括一填入一焊料于该线路层组件的侧斜面262,272,282与该容置槽232,233,234的槽壁间的空隙的步骤。
由于该化学镀铜层24的钯元素会与该蚀刻液的安定剂起反应,使得该化学镀铜层24与该蚀刻液的反应速度较该电镀铜层25与该蚀刻液的反应速度来得快。因此,该蚀刻液同时蚀刻该化学镀铜层24及该电镀铜层25时,位于外围的化学镀铜层24的蚀刻位置较该电镀铜层25来得深,而形成该侧斜面262,272,282。
藉此,该线路层组件的侧斜面262,272,282,可避免已知技术中电子聚集于该线路层组件的尖角,而减损一信号的强度。此外,该线路层组件的侧焊面262,272,282与该容置槽232,233,234的槽壁间形成一锚形空隙,其增加该线路层组件与一焊料的接触面积及结合力,进而可将已知技术中的定位区块18(图1)的面积缩小,甚至不设计该定位区块18,使本发明的穿导孔28形成一无环接垫(Landless),以提升设计线路的弹性。
再参考图8及图9,显示本发明具有侧斜面的线路层组件的内埋式基板的剖面示意图及其局部放大图。该具有侧斜面的线路层组件的内埋式基板3包括一介电层23及一线路层组件。该介电层23具有一上表面231及一容置槽232,233,234,该容置槽232,233,234开口于该上表面231。该线路层组件(例如一焊垫26、一导电迹线27或一穿导孔28)位于该介电层23的容置槽232,233,234内。该线路层组件具有一上表面261,271,281、一化学镀铜层24、一电镀铜层25及一侧斜面262,272,282。该上表面261,271,281其等高于或低于该介电层23的上表面231。该化学镀铜层24位于该容置槽232,233,234的槽壁,且该化学镀铜层24具有钯(Pd)。该电镀铜层25位于该化学镀铜层24上。该侧斜面262,272,282位于该线路层组件的上表面261,271,281靠近该容置槽232,233,234的槽壁处,且由该线路层组件的上表面261,271,281向下延伸至该容置槽232,233,234的槽壁。
在本实施例中,该具有侧斜面的线路层组件的内埋式基板3更包括一芯层21及一第一铜层22。该第一铜层22位于该芯层21上,该介电层23位于该第一铜层22上。该介电层23的该等容置槽232,233,234之一贯穿该介电层23,显露部分该第一铜层22,且该化学镀铜层24更形成于部分该第一铜层22。
较佳地,该线路层组件的上表面261,271,281与该介电层23的上表面231之间距小于10μm,且该线路层组件的侧斜面262,272,282的形状为弧状。然而,在其它应用中,该线路层组件的剖面形状为类长方形,如图10所示,且该内埋式基板更包括一焊料,该焊料填入该线路层组件的侧斜面262,272,282与该容置槽232,233,234的槽壁间的空隙。
惟上述实施例仅为说明本发明的原理及其功效,而非用以限制本发明。因此,习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如后述的权利要求书所列。

Claims (10)

1.一种具有侧斜面的线路层组件的内埋式基板,包括:
一介电层,具有一上表面及一容置槽,该容置槽开口于该上表面;及
一线路层组件,位于该介电层的容置槽内,该线路层组件具有:
一上表面,其等高于或低于该介电层的上表面;
一化学镀铜层,位于该容置槽的槽壁,且该化学镀铜层具有钯(Pd);
一电镀铜层,位于该化学镀铜层上;及
一侧斜面,位于该线路层组件的上表面靠近该容置槽的槽壁处,且由该线路层组件的上表面向下延伸至该容置槽的槽壁,
其中,该线路层组件的侧斜面与该容置槽的槽壁间存在一空隙。
2.如权利要求1的内埋式基板,更包括一芯层及一第一铜层,该第一铜层位于该芯层上,该介电层位于该第一铜层上。
3.如权利要求1的内埋式基板,其中该线路层组件的上表面与该介电层的上表面之间距小于10μm。
4.如权利要求2的内埋式基板,其中该介电层的容置槽贯穿该介电层,显露部分该第一铜层,且该化学镀铜层更形成于部分该第一铜层。
5.如权利要求1的内埋式基板,其中该线路层组件为一焊垫、一导电迹线或一穿导孔。
6.如权利要求1的内埋式基板,其中该线路层组件的侧斜面的形状为弧状。
7.如权利要求1的内埋式基板,其中该线路层组件的剖面形状为类长方形。
8.如权利要求1的内埋式基板,更包括一焊料,填入该线路层组件的侧斜面与该容置槽的槽壁间的空隙。
9.一种具有侧斜面的线路层组件的内埋式基板的制造方法,包括:
(a)提供一基板,该基板包括一介电层,其具有一上表面;
(b)从该介电层的上表面移除部分该介电层,以形成至少一容置槽,该容置槽开口于该上表面;
(c)形成一化学镀铜层于该容置槽的槽壁及该介电层的上表面,且该化学镀铜层具有钯(Pd);
(d)形成一电镀铜层于该化学镀铜层上,且填满该容置槽;
(e)移除位于该介电层的上表面的该化学镀铜层及该电镀铜层,以形成一线路层组件;及
(f)利用一蚀刻液对该线路层组件进行湿蚀刻(Wet Etching),以移除部分该线路层组件,而形成该线路层组件的一上表面及一侧斜面,其中该侧斜面位于该线路层组件的上表面靠近该容置槽的槽壁处,且由该线路层组件的上表面向下延伸至该容置槽的槽壁,该线路层组件的上表面等高于或低于该介电层的上表面,
其中,该线路层组件的侧斜面与该容置槽的槽壁间存在一空隙。
10.如权利要求9的方法,其中该步骤(a)中,该基板更包括一芯层及一第一铜层,该第一铜层位于该芯层上,该介电层位于该第一铜层上。
CN2009101414145A 2009-05-13 2009-05-13 具有侧斜面的线路层组件的内埋式基板及其制造方法 Active CN101888738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101414145A CN101888738B (zh) 2009-05-13 2009-05-13 具有侧斜面的线路层组件的内埋式基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101414145A CN101888738B (zh) 2009-05-13 2009-05-13 具有侧斜面的线路层组件的内埋式基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101888738A CN101888738A (zh) 2010-11-17
CN101888738B true CN101888738B (zh) 2012-07-25

Family

ID=43074392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101414145A Active CN101888738B (zh) 2009-05-13 2009-05-13 具有侧斜面的线路层组件的内埋式基板及其制造方法

Country Status (1)

Country Link
CN (1) CN101888738B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615071B (zh) * 2015-10-29 2018-02-11 碁鼎科技秦皇島有限公司 封裝基板之線路製作方法及利用該方法製作之封裝基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115884494A (zh) * 2021-09-28 2023-03-31 深南电路股份有限公司 一种线路内埋方法及线路内埋pcb板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925206A (en) * 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
US6562657B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6653170B1 (en) * 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
WO2008010370A1 (en) * 2006-07-20 2008-01-24 Tokyo Electron Limited Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, semiconductor device, computer program and storage medium
CN101188210A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925206A (en) * 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
US6562657B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6653170B1 (en) * 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
CN101325174A (zh) * 2004-04-09 2008-12-17 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构
WO2008010370A1 (en) * 2006-07-20 2008-01-24 Tokyo Electron Limited Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, semiconductor device, computer program and storage medium
CN101188210A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615071B (zh) * 2015-10-29 2018-02-11 碁鼎科技秦皇島有限公司 封裝基板之線路製作方法及利用該方法製作之封裝基板
US9992873B2 (en) 2015-10-29 2018-06-05 Qi Ding Technology Qinhuangdao Co., Ltd. Method of manufacturing a package substrate

Also Published As

Publication number Publication date
CN101888738A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
CN209526941U (zh) 一种具有散热结构的电路板
CN103096638A (zh) 一种压入式高导热pcb板及其制作方法
KR20190120295A (ko) 함몰형 hdi 기판의 제조방법
CN103517579A (zh) 一种线路板及其加工方法
CN101351088A (zh) 内埋式线路结构及其工艺
CN101888738B (zh) 具有侧斜面的线路层组件的内埋式基板及其制造方法
CN105764269A (zh) 一种pcb的加工方法及pcb
CN101534607B (zh) 打线基板及其制作方法
CN102904082A (zh) 连接器结构及其制作方法
CN104684277A (zh) 印刷电路板的金手指制作方法
CN102946691B (zh) 含局部金属化的台阶开槽的pcb板制作方法
CN101325840A (zh) 防氧化印刷电路板及其金手指和该印刷电路板的制造方法
CN202705534U (zh) 一种改进的pcb电镀铜槽阴极v座
CN201718114U (zh) 印刷电路板的z向连接结构
CN202406388U (zh) 金手指电路板
CN210469874U (zh) 基于激光钻孔碳化导电直接金属化孔的电路板
US8461461B2 (en) Embedded substrate having circuit layer element with oblique side surface and method for making the same
CN110771270B (zh) 电子部件搭载用基板及其制造方法
CN101308964A (zh) 电子卡连接器及其制造方法
CN208434179U (zh) 一种电路板
CN103547079B (zh) 一种软介质电路的制作方法
JP2011113891A (ja) 多接点コネクターとしての導電接続材
CN102448257A (zh) 电路板的导孔制造方法及其结构
JP2007329325A (ja) 配線基板の製造方法
CN104780705B (zh) 基板和制造基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant