CN115884494A - 一种线路内埋方法及线路内埋pcb板 - Google Patents

一种线路内埋方法及线路内埋pcb板 Download PDF

Info

Publication number
CN115884494A
CN115884494A CN202111143701.7A CN202111143701A CN115884494A CN 115884494 A CN115884494 A CN 115884494A CN 202111143701 A CN202111143701 A CN 202111143701A CN 115884494 A CN115884494 A CN 115884494A
Authority
CN
China
Prior art keywords
circuit
copper layer
layer
groove
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111143701.7A
Other languages
English (en)
Inventor
汤荣辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202111143701.7A priority Critical patent/CN115884494A/zh
Priority to PCT/CN2021/142203 priority patent/WO2023050617A1/zh
Publication of CN115884494A publication Critical patent/CN115884494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本申请公开了一种线路内埋方法及线路内埋PCB板，其中，线路内埋方法包括：提供芯板；芯板至少一侧表面无铜；在芯板表面制作线路凹槽；对芯板表面制作有线路凹槽的一侧进行镀铜，以形成部分铜层埋设于凹槽内的线路铜层；在线路铜层表面层压介质层，以使线路铜层形成内层线路。通过上述方法，减少介质层用量，降低产品整体板厚。

Description

一种线路内埋方法及线路内埋PCB板
技术领域
本申请涉及制作电路板领域，特别是一种线路内埋方法及线路内埋PCB板。
背景技术
印制电路板(Printed circuit board，简称PCB)，是电子元器件电气连接的提供者。在印制电路板出现之前，电子元件之间的互连都是依靠电线直接连接而组成完整的线路。随着电子产品传输速率的增加，功能越来越多，PCB产品的设计越来越复杂，导致PCB的体积越来越大，越来越厚，但是其装配空间有限，故需要PCB在传输速率和功能增加的同时，其体积要求不变或者增幅较小。
目前针对厚铜板，正常制作方法为直接选择目标要求的铜厚和基材或者选择铜厚稍低的基材，通过电镀方法达到目标要求，然后配合多张PP层压，达到所需效果。
现有技术根据客户需求的铜厚，根据产品铜厚的多少配合多张流胶PP压合，这种执着工艺非常被动，针对铜厚的增加只能增加PP的张数或者选择大的含胶量等，按此工艺制作，产品的板厚会持续变厚，并且随着铜厚的增加，缺胶的风险也逐渐变大。
发明内容
本申请提出了一种线路内埋方法及线路内埋PCB板，以减少介质层用量，降低产品整体板厚。
为解决上述技术问题，本申请提供了一种线路内埋方法，所述线路内埋方法包括：提供芯板，所述芯板至少一侧表面无铜；在所述芯板表面制作线路凹槽；对所述芯板表面制作有所述线路凹槽的一侧进行镀铜，以形成部分铜层埋设于所述凹槽内的线路铜层；在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路。
优选的，所述在所述芯板表面制作线路凹槽的步骤，包括：利用激光孔深工艺在所述芯板表面烧蚀出预设深度的所述线路凹槽。
优选的，所述对所述芯板表面制作有所述线路凹槽的一侧进行镀铜，以形成部分铜层埋设于所述凹槽内的线路铜层的步骤，包括：利用电镀工艺在所述芯板表面制作有所述线路凹槽的一侧进行整面镀铜，以使所述线路凹槽和所述芯板表面形成铜层；利用蚀刻工艺去除所述线路凹槽之外的铜层，以形成部分铜层埋设于所述凹槽内的线路铜层。
优选的，所述提供芯板的步骤，包括：利用去铜工艺去除所述芯板的一侧表面的铜层。
优选的，所述在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路的步骤，包括：
将所述芯板表面制作有线路铜层的一侧靠近另一所述芯板表面制作有线路铜层的一侧设置；将所述介质层置于所述芯板与所述另一芯板之间；利用层压工艺对所述芯板、所述介质层以及所述另一芯板进行层压处理，以使所述芯板表面的线路铜层与所述另一芯板表面的线路铜层埋入所述介质层中，形成内层线路。
优选的，所述在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路的步骤之后，还包括：在所述芯板远离所述线路铜层的一侧表面制作表面铜层。
为解决上述技术问题，本申请提供了一种线路内埋PCB板，所述线路内埋PCB板包括：芯板，所述芯板的一侧表面制作有线路凹槽；线路铜层，设置于所述线路凹槽内；介质层，覆盖于所述线路铜层表面，以形成内埋所述线路铜层。
优选的，所述线路铜层的一部分设置于所述线路凹槽内，另一部分设置于所述介质层内；其中，所述介质层为PP材质。
优选的，所述芯板远离所述线路凹槽的一侧表面制作有表面铜层。
优选的，所述芯板包括第一芯板和第二芯板，所述第一芯板靠近所述第二芯板的一侧面上制作有第一线路铜层，所述第二芯板靠近所述第一芯板的一侧面上制作有第二线路铜层；所述第一线路铜层与所述第二线路铜层相对设置，所述第一线路铜层与所述第二线路铜层之间通过所述介质层层压连接，以使所述第一线路铜层与所述第二线路铜层埋入所述介质层中。
本申请的有益效果是：提供至少一侧表面无铜的芯板，在芯板表面制作线路凹槽，对芯板表面制作有线路凹槽的一侧进行镀铜，以形成部分铜层埋设于凹槽内的线路铜层，在线路铜层表面层压介质层，以使线路铜层形成内层线路，通过将部分线路铜层埋设于芯板的凹槽内，从而只需少量介质层或者厚度较薄的介质层就可以覆盖于线路铜层表面，达到降低整体板厚的技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请线路内埋方法一实施方式的流程示意图；
图2为本申请线路凹槽一实施方式的结构示意图；
图3为本申请制作线路铜层一实施方式的流程示意图；
图4为本申请部分铜层埋设于凹槽内的线路铜层一实施方式的结构示意图；
图5为本申请线路铜层一实施方式的结构示意图；
图6为本申请内层线路一实施方式的结构示意图；
图7为本申请内埋线路另一实施方式的结构示意图；
图8为本申请线路内埋PCB板一实施方式的结构示意图；
图9为本申请线路内埋PCB板另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请提供一种线路内埋方法，请参阅图1，图1为本申请线路内埋方法一实施方式的流程示意图。如图1所示，包括：
步骤S11：提供芯板。
其中，芯板至少一侧表面无铜。具体地，可利用去铜工艺去除芯板的一侧表面的铜层，以形成一侧表面无铜的芯板。
其中，芯板可以为PCB板，也可以为树脂基材，在此不作限定。
步骤S12：在芯板表面制作线路凹槽。
具体地，利用激光控深工艺在芯板表面烧蚀出预设深度的线路凹槽。
其中，线路凹槽是呈线路图形的凹槽。线路凹槽如图2所示，图2为本申请线路凹槽一实施方式的结构示意图。
其中，在芯板表面制作线路凹槽之后还包括去钻污化处理。
步骤S13：对芯板表面制作有线路凹槽的一侧进行镀铜，以形成部分铜层埋设于凹槽内的线路铜层。
具体请进一步参阅图3，图3为本申请制作线路铜层一实施方式的流程示意图。如图3所示，包括：
步骤S31：利用电镀工艺在芯板表面制作有线路凹槽的一侧进行整面镀铜。
具体包括在线路凹槽内镀铜以及在芯板表面镀一层薄铜，具体请参阅图4，图4为本申请部分铜层埋设于凹槽内的线路铜层一实施方式的结构示意图。如图4所示，线路铜层2覆盖芯板1的一侧表面并填充芯板1表面的线路凹槽。
步骤S32：利用蚀刻工艺蚀刻掉除线路凹槽之外的铜层，以形成部分铜层埋设于凹槽内的线路铜层。
其中，蚀刻工艺包括曝光显影、蚀刻等工艺。具体地，在镀铜层表面的线路凹槽区域贴防蚀刻膜，通过曝光显影在线路凹槽区域形成干膜，然后利用蚀刻药水蚀刻掉除线路凹槽区域之外的芯板表面的镀铜层，只留下线路凹槽内和凹槽表面的镀铜层，从而形成线路铜层。
其中，形成的线路铜层可进一步参阅图5，图5为本申请线路铜层一实施方式的结构示意图。如图5所示，大部分线路铜层2埋设于芯板1的凹槽内，少部分线路铜层2凸出芯板1表面。在其它实施方式中，也可以使线路铜层2全部埋设于芯板1的凹槽内。
步骤S14：在线路铜层表面层压介质层，以使线路铜层形成内层线路。
在本实施例中，介质层为可发生形变的树脂PP。通过在线路铜层表面层压介质层，以覆盖芯板表面的线路铜层。在本实施例中，通过将线路铜层的部分铜层埋设于芯板的凹槽内，可以使用厚度较薄的介质层覆盖线路铜层，也使线路铜层被介质层覆盖后得到表面平整的芯板或PCB板。具体地，请参阅图6，图6为本申请内层线路一实施方式的结构示意图。如图6所示，线路铜层2的部分铜层埋设于芯板1内，剩余铜层埋设于介质层3中，以形成内层线路。
需要说明的是，电路板(PCB板)中的线路一般是指由金属铜层形成的线路图形。
在本步骤之后还包括：在芯板远离线路铜层的一侧表面制作表面铜层或者表面线路铜层。
在一实施方式中，可以通过介质层使两个表面不平整的芯板组合形成表面平整的PCB板。具体地，通过将芯板表面制作有线路铜层的一侧靠近另一芯板表面制作有线路铜层的一侧设置，将介质层置于芯板与另一芯板之间，然后利用层压工艺对芯板、介质层以及另一芯板进行层压处理，以使芯板表面的线路铜层与另一芯板表面的线路铜层埋入介质层中形成内层线路。在本实施方式中，通过将芯板表面的线路铜层的部分铜层埋设于芯板的凹槽中，从而使用少量PP介质层进行层压，就可以使两个芯板表面的线路铜层内埋，保证了两个芯板组合的平整性，降低了电路板的整体厚度，也避免了线路铜层过厚导致线路铜层与介质层缺胶分层。具体请参阅图7，图7为本申请内埋线路另一实施方式的结构示意图，包括：芯板1和另一芯板11，芯板1表面的线路铜层2部分埋设于芯板1内，另一部分埋设于介质层3中，另一芯板11表面的线路铜层21部分埋设于另一芯板11内，另一部分埋设于介质层3中。
本实施例的有益效果是：提供至少一侧表面无铜的芯板，在芯板表面制作线路凹槽，对芯板表面制作有线路凹槽的一侧进行镀铜，以形成部分铜层埋设于凹槽内的线路铜层，在线路铜层表面层压介质层，以使线路铜层形成内层线路，通过将部分线路铜层埋设于芯板的凹槽内，从而只需少量介质层或者厚度较薄的介质层就可以覆盖于线路铜层表面，达到降低整体板厚的技术效果。
本申请还提供一种线路内埋PCB板，请进一步参阅图8，图8为本申请线路内埋PCB板一实施方式的结构示意图。如图8所示，线路内埋PCB板包括：芯板81，芯板81的一侧表面制作有线路凹槽，线路铜层82，设置于线路凹槽内，介质层83，覆盖于线路铜层82表面，以形成线路铜层82内埋。
在本实施例中，线路铜层82的一部分设置于芯板81的线路凹槽内，另一部分设置于介质层83内。在其它实施方式中，也可以将线路铜层82全部设置于芯板81的线路凹槽内。
在本实施例中，介质层83为PP材质，为一种经过热压合处理会发生形变以完全覆盖并贴合线路铜层82的树脂材料。在本实施例中，通过层压将介质层83覆盖于线路铜层82表面，以使线路铜层82形成内层线路。
在本实施例中，芯板81远离线路凹槽的一侧表面制作有表面铜层84。
在另一实施方式，芯板包括第一芯板和第二芯板，请进一步参阅图9，图9为本申请线路内埋PCB板另一实施方式的结构示意图。如图9所示，包括第一芯板91，第二芯板92，第一芯板91的一侧表面制作有线路凹槽，线路凹槽内设置有第一线路铜层911，第二芯板92的一侧表面制作有线路凹槽，线路凹槽内设置有第二线路铜层921，第一线路铜层911与第二线路铜层921相对设置，第一线路铜层911与第二线路铜层921之间通过介质层93层压连接。其中，第一线路铜层911的部分铜层埋入第一芯板91中，另一部分埋入介质层93中，第二线路铜层921的部分铜层埋入第二芯板92中，另一部分埋入介质层93中。在本实施例中，第一芯板91远离线路凹槽的一侧表面设置有第一表面铜层912，第二芯板92远离线路凹槽的一侧表面设置有第二表面铜层922。
本实施例中，通过在芯板表面制作线路凹槽，将部分线路铜层置于线路凹槽内，从而只需少量介质层或者厚度较薄的介质层就可以覆盖于线路铜层表面，达到降低整体板厚的技术效果，另一方面，减少埋设于介质层的线路铜层，避免了线路铜层过厚导致线路铜层与介质层缺胶分层。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种线路内埋方法，其特征在于，所述线路内埋方法包括：
提供芯板；所述芯板至少一侧表面无铜；
在所述芯板表面制作线路凹槽；
对所述芯板表面制作有所述线路凹槽的一侧进行镀铜，以形成部分铜层埋设于所述凹槽内的线路铜层；
在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路。
2.根据权利要求1所述的线路内埋方法，其特征在于，所述在所述芯板表面制作线路凹槽的步骤，包括：
利用激光孔深工艺在所述芯板表面烧蚀出预设深度的所述线路凹槽。
3.根据权利要求1所述的线路内埋方法，其特征在于，所述对所述芯板表面制作有所述线路凹槽的一侧进行镀铜，以形成部分铜层埋设于所述凹槽内的线路铜层的步骤，包括：
利用电镀工艺在所述芯板表面制作有所述线路凹槽的一侧进行整面镀铜，以使所述线路凹槽和所述芯板表面形成铜层；
利用蚀刻工艺蚀刻除所述线路凹槽之外的铜层，以形成部分铜层埋设于所述凹槽内的线路铜层。
4.根据权利要求1所述的线路内埋方法，其特征在于，所述提供芯板的步骤，包括：
利用去铜工艺去除所述芯板的一侧表面的铜层。
5.根据权利要求1所述的线路内埋方法，其特征在于，所述在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路的步骤，包括：
将所述芯板表面制作有线路铜层的一侧靠近另一所述芯板表面制作有线路铜层的一侧设置；
将所述介质层置于所述芯板与所述另一芯板之间；
利用层压工艺对所述芯板、所述介质层以及所述另一芯板进行层压处理，以使所述芯板表面的线路铜层与所述另一芯板表面的线路铜层埋入所述介质层中，形成所述内层线路。
6.根据权利要求1所述的线路内埋方法,其特征在于，所述在所述线路铜层表面层压介质层，以使所述线路铜层形成内层线路的步骤之后，还包括：
在所述芯板远离所述线路铜层的一侧表面制作表面铜层。
7.一种线路内埋PCB板，其特征在于，所述线路内埋PCB板包括：
芯板，所述芯板的一侧表面制作有线路凹槽；
线路铜层，设置于所述线路凹槽内；
介质层，覆盖于所述线路铜层表面。
8.根据权利要求7所述的线路内埋PCB板,其特征在于，
所述线路铜层的一部分设置于所述线路凹槽内，另一部分设置于所述介质层内；
其中，所述介质层为PP材质。
9.根据权利要求7所述的线路内埋PCB板，其特征在于，
所述芯板远离所述线路凹槽的一侧表面制作有表面铜层。
10.根据权利要求9所述的线路内埋PCB板，其特征在于，
所述芯板包括第一芯板和第二芯板，
所述第一芯板靠近所述第二芯板的一侧面上制作有第一线路铜层，所述第二芯板靠近所述第一芯板的一侧面上制作有第二线路铜层；
所述第一线路铜层与所述第二线路铜层相对设置，所述第一线路铜层与所述第二线路铜层之间通过所述介质层层压连接，以使所述第一线路铜层与所述第二线路铜层埋入所述介质层中。
CN202111143701.7A 2021-09-28 2021-09-28 一种线路内埋方法及线路内埋pcb板 Pending CN115884494A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111143701.7A CN115884494A (zh) 2021-09-28 2021-09-28 一种线路内埋方法及线路内埋pcb板
PCT/CN2021/142203 WO2023050617A1 (zh) 2021-09-28 2021-12-28 一种线路内埋方法及线路内埋pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111143701.7A CN115884494A (zh) 2021-09-28 2021-09-28 一种线路内埋方法及线路内埋pcb板

Publications (1)

Publication Number Publication Date
CN115884494A true CN115884494A (zh) 2023-03-31

Family

ID=85763512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111143701.7A Pending CN115884494A (zh) 2021-09-28 2021-09-28 一种线路内埋方法及线路内埋pcb板

Country Status (2)

Country Link
CN (1) CN115884494A (zh)
WO (1) WO2023050617A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
US20140124124A1 (en) * 2012-11-08 2014-05-08 Boardtek Electronics Corporation Printed circuit board manufacturing method
CN104349574B (zh) * 2013-07-31 2018-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN107146781B (zh) * 2017-05-27 2019-08-30 华进半导体封装先导技术研发中心有限公司 一种用于bot封装的双面有芯板结构及其制造方法
DE102019209889A1 (de) * 2019-07-04 2021-01-07 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
CN113133230A (zh) * 2021-04-20 2021-07-16 梅州市志浩电子科技有限公司 一种埋置有电容及电阻的阶梯线路板制作方法

Also Published As

Publication number Publication date
WO2023050617A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
CN103458628B (zh) 多层电路板及其制作方法
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
CN109618509B (zh) 一种pcb的制造方法
US11723153B2 (en) Printed circuit board and method of fabricating the same
CN103781283A (zh) 一种电路板制作方法
CN112533381B (zh) 母板制作方法
CN111295056B (zh) 一种阶梯线路柔性板的制作方法
CN209949555U (zh) 线路板
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
CN115884494A (zh) 一种线路内埋方法及线路内埋pcb板
KR20120130515A (ko) 회로 기판 및 그의 제조 방법
CN111491458A (zh) 电路板及其制作方法
CN210469875U (zh) 印刷电路板
CN113630977B (zh) 厚铜电路板及其制作方法
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
TWI661757B (zh) 電路板及其製作方法
TWI442844B (zh) 軟硬複合線路板及其製作方法
CN214228531U (zh) 一种铜镍合金的柔性线路板
CN103781284A (zh) 一种电路板制作方法
CN107683033A (zh) 一种基于盲埋孔的多层印刷线路板的制作方法
CN111405770B (zh) 一种线路板及其制造方法
JP2007311723A (ja) 多層回路基板
JP2001144445A (ja) 多層プリント配線板の製造方法
JP6786372B2 (ja) 配線基板、配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination