CN110771270B - 电子部件搭载用基板及其制造方法 - Google Patents

电子部件搭载用基板及其制造方法 Download PDF

Info

Publication number
CN110771270B
CN110771270B CN201880032933.5A CN201880032933A CN110771270B CN 110771270 B CN110771270 B CN 110771270B CN 201880032933 A CN201880032933 A CN 201880032933A CN 110771270 B CN110771270 B CN 110771270B
Authority
CN
China
Prior art keywords
layer
conductor
insulating
insulating layer
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880032933.5A
Other languages
English (en)
Other versions
CN110771270A (zh
Inventor
佐佐木贝慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN110771270A publication Critical patent/CN110771270A/zh
Application granted granted Critical
Publication of CN110771270B publication Critical patent/CN110771270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0452—Mounting machines or lines comprising a plurality of tools for guiding different components to the same mounting place
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

基板具有：绝缘层11、设置在所述绝缘层11上的密着层200、以及设置在所述密着层200上的金属层220。所述密着层200具有：密着主体层210、以及从所述密着主体层210的正面突出的锚固件215，或具有氧化还原层250。

Description

电子部件搭载用基板及其制造方法
技术领域
本发明涉及一种电子部件搭载用基板及其制造方法。
背景技术
近年来，伴随着电子装置高密度化安装的趋势，行业普遍要求也能够在电子部件搭载用基板上实现导体的高密度化、小型化、轻薄化、以及多层化。然而，在将导体进行高密度地安装、或是将其小型化时，一旦绝缘层与形成在绝缘层上的导体之间的密着性得不到充分保证时，也就无法充分确保绝缘层与导体之间的密着性。另外，当绝缘层内具有多层导体时，同样也会导致绝缘层与导体之间的密着性不足。
专利文献1中提出了一种用于提升绝缘层与导体之间的密着性的技术，具体是在利用半加成法(Semi-additive method)来形成导体时，通过对绝缘层进行加热来提升绝缘层与导体之间的密着性。
【先行技术文献】
【专利文献1】特开2012-169600号公报
但是,当想要制作厚度较薄的印刷基板、或是利用半加成法使绝缘层的表面与导体之间相互密着时，就无法充分确保绝缘层与导体之间的密着性。另外，当绝缘层较薄时，还会容易出现导体剥离的情况。当绝缘层与导体之间的密着性不足时，原本就无法进行印刷基板的制造，即便制造出了印刷基板，也无法避免成品率低的问题。
本发明鉴于上述情况，目的是提供一种能够提升密着性的电子部件搭载用基板。
发明内容
在绝缘层与导体之间形成用于提升两者密着强度的密着层，从而来达成上述发明目的。此外，当绝缘层以及导体的组合层在绝缘层上形成大于等于一层时，在至少任意一层的组合层中包含的绝缘层与导体之间，形成用于提升两者密着强度的密着层。
本发明中所记载的电子部件搭载用基板只要是能够搭载电子部件，并且是在绝缘层上形成有导体的基板便可。在本发明中，将在绝缘层上形成有导体的基板称为电子部件搭载用基板。并且，本发明包含：本发明中涉及的电子部件搭载用基板所搭载的电子部件、电子组件、以及安装装置。例如，本发明中涉及的安装装置是：具备本发明中涉及的电子部件搭载用基板、以及使用所述电子部件搭载用基板来实施预定处理的电子部件的任意装置。因此，本发明能够适用于使用电子部件搭载用基板来进行运作的所有电子部件、电子组件、以及装置。
发明效果
根据本发明，由于在绝缘层或绝缘层与导体之间具备密着层，因此就能够提升电子部件搭载用基板的密着性，即提升剥离强度。通过这样，本发明就能够在防止制造电子部件搭载用基板时的成品率低下的同时，提升电子部件搭载用基板的耐久性，从而总体提升电子部件搭载用基板的品质。并且，本发明还能够提升使用本发明中的布线基板来进行运作的电子部件、电子组件、以及装置的可靠性。
附图说明
图1是用于说明密着层形成工序以及导体形成工序的图。
图2是用于说明加热工序的图。
图3是用于说明压入工序的图。
图4是用于说明加热步骤的图。
图5是用于说明加热步骤的图。
图6是用于说明加热步骤的图。
图7是用于说明加热步骤的图。
图8是用于说明加热步骤的图。
图9是加热时的说明示意图。
图10是用于说明导体在压入后的状态的图。
图11是用于说明导体在压入后的状态的图。
图12是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图13是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图14是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图15是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图16是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图17是用于说明在一部分或全部由绝缘性物质所构成的密着层上形成上层的工序说明图。
图18是用于说明导体在压入后的状态的图。
图19是用于说明导体在压入后的状态的图。
图20是用于说明VIA形成工序的图。
图21展示了第二实施方式中涉及的电子部件搭载用基板的一例。
图22展示了密着层与导体之间的边界部分的放大图。
图23是展示第一例凹凸的放大图。
图24是展示第二例凹凸的放大图。
图25展示了密着层表面的凹凸规律性的一例。
图26说明了第二实施方式中涉及的电子部件搭载用基板的制造方法。
图27是在第四实施方式中采用的基板的截面图。
图28是在第四实施方式中采用的作为锚固体的网状构件的平面图。
图29是展示在对第四实施方式中的金属层进行图形化时锚固体未被去除的形态的截面图。
图30是展示在对第四实施方式中的金属层进行图形化时锚固体被去除的形态的截面图。
图31是展示在第五实施方式中采用的基板的一例截面图。
图32是展示在第五实施方式中采用的基板的另一例截面图。
图33是展示在第六实施方式中采用的基板的一例截面图。
图34是展示在第六实施方式中采用的基板的另一例截面图。
具体实施方式
以下，将参照附图来说明本发明中的实施方式。以下说明的实施方式只是本发明的实施例，本发明不受以下的实施方式所限制。此外，对于在本发明以及附图中符号为相同的构成要素，则展示为同一符号。
(第一实施方式)
在本实施方式中，对绝缘体层是作为绝缘层的情况进行说明。本实施方式涉及的电子部件搭载用基板的制造方法依次具备如下所述的密着层形成工序以及导体形成工序。在图1(a)至图1(e)中展示了在本发明中的绝缘层上形成一部分或全部由绝缘性物质所构成的密着层以及导体的密着层形成工序以及导体形成工序的一例。在图1(a)至图1(e)中，11表示绝缘层，12表示导体，13表示图形抗蚀剂，21表示一部分或全部由绝缘性物质所构成的密着层。
在密着层形成工序中，在绝缘层11上形成密着层21。在导体形成工序中，在密着层21的上端面形成导体12。密着层21形成在绝缘层11上的配置导体12区域的至少一部分上。密着层21的理想情况是形成在配置导体12的整个区域上，也可以形成在绝缘层11的整体上。
绝缘层11是能够用于印刷基板的绝缘体。用于绝缘层11的材料可以是例如树脂，也可以是具有绝缘性的玻璃或陶瓷等任意物质。绝缘层11可以混合大于等于两种的绝缘性物质。例如，在绝缘层11中可以包含纤维状或颗粒状的绝缘体。
绝缘层11也可以是将基材混入树脂后的绝缘体。作为树脂，最好是热固化型树脂、或紫外线固化型树脂。如果是具有一定的耐热性，也可以使用热塑性树脂。作为热固化型树脂，可以示例聚酰亚胺树脂、环氧树脂、酚醛树脂、氰酸酯树脂。热塑性树脂的热变形温度只要大于等于50度即可。变形温度越高越好。作为基材，可以示例玻璃纤维、陶瓷粒子、纤维素纤维，也可以是蜘蛛网纤维等自然物。基材也可以不限于上述材料。此外，也可以在玻璃布上叠层使上述树脂浸透而半固化的半固化片，并在加热·加压后构成绝缘层。这在以下任一实施方式中也都是相同的。
导体12是通过能够用于印刷基板的导体的任意材料所形成的导体层，包括金属箔、金属镀层、轧制板。构成导体12的金属箔、金属镀层的材料是具有导电性的所有金属、合金或糊剂。或者，只要具有导电性，即使是碳或陶瓷等金属以外的所有物质，也能够作为导体12的一部分或全部来使用。作为适用于导体12的金属，可以示例铜、金、银、铝、镍或按照质量％来计算是包含这些金属最多的合金或糊剂，也可以不限于此。这在以下任一实施方式中也都是相同的。
在绝缘层11(图1(a))上，形成一部分或全部由绝缘性物质所构成的密着层21(图1(b))。接着，利用公知的全加成法或半加成法在一部分或全部由绝缘性物质所构成的密着层21上涂布抗蚀剂，并在最终成为导体的部分以外的部位上形成图形抗蚀剂13(图1(c))。在残留的图形抗蚀剂13以外的部分通过非电解镀敷等来使导体生长(图1(d))。去除图形抗蚀剂13，并留下导体12(图1(e))。在该导体形成工序中，在一部分或全部由绝缘性物质所构成的密着层21上形成图形化的导体12。在导体形成工序中，可以使用全加成法或半加成法来形成导体，也可以不限于此。
密着层21是与导体12之间的密着性更高于绝缘层11的具有绝缘性的任意物质。密着层21被配置在绝缘层11与导体12之间的至少一部分上。密着层21如果配置在绝缘层11与导体12之间的至少一部分上，就能够提升绝缘层11与导体12之间的密着强度，密着层21也可以配置在绝缘层11与导体12之间的整个区域上。密着层21包含提升绝缘层11与导体12之间的密着强度的物质。提升密着强度的物质可以是使用化学相互作用、物理互相作用、以及机械结合中的任意一种。作为机械结合，例如能够示例在后述的第二实施方式中说明的凹凸。密着层21也可以包含催化剂等提升化学相互作用、物理互相作用、以及机械结合中的至少任意一种的物质。
作为通过化学相互作用来提升密着强度的物质，在密着层21的一部分或整体上，可以包含作为粘接剂来使用的物质等。例如，作为一部分或全部由绝缘性物质所构成的密着层21的树脂材料，除了聚酰亚胺树脂、环氧树脂、酚醛树脂、氰酸酯树脂等以外，还可以是无机材料等相对于导体12与绝缘层11双方是高密着性的任何物质。也可以包含一部分或全部的金属氧化物、金属氮化物、金属碳化物、氧化剂以及还原剂等无机类物质。此外，一部分或全部由绝缘性物质所构成的密着层自身必须具有绝缘性。
这在后述的一部分或全部由绝缘性物质所构成的第二密着层中也相同。
作为通过物理互相作用来提升密着强度的物质，在密着层21的一部分或整体上，可以包含具有还原作用的还原剂以及具有氧化作用的氧化剂中的至少任意一个。还原剂具有将导体12、绝缘层11以及密着层21中的至少任意一方中所含有的物质进行还原的作用。氧化剂具有将导体12、绝缘层11以及密着层21中的至少任意一方中所含有的物质进行氧化的作用。还原剂以及氧化剂不仅可以与导体12、绝缘层11以及密着层21进行反应，还可以与空气或水等周边环境以及其他催化剂等单独或相互的组合进行反应。
还原剂可以被包含在密着层21的整体中，也可以仅被包含在密着层21的导体12侧的表面，还可以仅被包含在绝缘层11侧的表面。这对于氧化剂也一样。例如，可以在密着层21的导体12侧的表面包含还原剂，在密着层21的绝缘层11侧的表面包含氧化剂。密着层21所包含的还原剂的比例是任意的，只要是具有还原的性质也可以是微量的。这对于氧化剂也一样。
密着层21的绝缘层11侧的表面所包含的还原剂可以与密着层21的导体12侧的表面所包含的还原剂不同，也可以相同。作为不同例，例如可以采用这样的构成：在密着层21的导体12侧包含适于导体12还原的还原剂，在密着层21的绝缘层11侧包含适于绝缘层11的还原剂。作为相同例，例如只要在绝缘层11与导体12之间包含作为还原剂功能的物质，则就具备本发明中涉及的密着层21。这对于氧化剂也一样。
作为图形抗蚀剂13的材料，可以示例感光性干膜、液状抗蚀剂、ED抗蚀剂，也可以不限于此。这在以下的任意实施方式中也相同。这些材料都是光固化型或光溶解型。
在绝缘层11与导体12之间形成一部分或全部由绝缘性物质所构成的密着层21，因此，一部分或全部由绝缘性物质所构成的密着层21与绝缘层11密着，导体12也与一部分或全部由绝缘性物质所构成的密着层21密着，从而提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
此外，本发明涉及的电子部件搭载用基板的制造方法在导体形成工序后，进一步具备加热工序以及压入工序中的至少任意一个工序。通过这样，就能够更为提升密着层21与导体12之间的剥离强度以及绝缘层11与密着层21之间的剥离强度。
在图2(a)至图2(b)中展示了对本发明中的绝缘层、一部分或全部由绝缘性物质所构成的密着层以及导体中的至少任意一个进行加热的加热工序。在图2(a)至图2(b)中，11表示绝缘层，12表示导体，21表示一部分或全部由绝缘性物质所构成的密着层。
在导体形成工序之后的加热工序中，可以对绝缘层11、一部分或全部由绝缘性物质所构成的密着层21以及导体12中的至少任意一个进行加热。加热通过按压加热器、或照射LED光与红外线、或热吹风来实现。也可以使用由加热器加热后的面板来对导体12进行加热。
通过对绝缘层11、一部分或全部由绝缘性物质所构成的密着层21以及导体12中的至少任意一个进行加热，一部分或全部由绝缘性物质所构成的密着层21就会与绝缘层11密着，导体12也会与一部分或全部由绝缘性物质所构成的密着层21密着，从而提升一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
在图3(a)至图3(b)中展示了将本发明中的导体压入至绝缘层的压入工序。在图3(a)至图3(b)中，11表示绝缘层，12表示导体，21表示一部分或全部由绝缘性物质所构成的密着层。如果将形成在绝缘层11表面的导体12(图3(a))机械地向绝缘层11的方向机械压入，那么导体12的一部分就会埋于一部分或全部由绝缘性物质所构成的密着层21的表面(图3(b))。图3(b)是本发明中的电子部件搭载用基板的示例。机械压入的运作是例如使用具有平面为冲压面的冲压机，将形成在一部分或全部由绝缘性物质所构成的密着层21表面的导体12的整体、或一部分压入至绝缘层11。
通过将导体12压入至一部分或全部由绝缘性物质所构成的密着层21，那么不仅是导体12的底面，导体12的侧面的至少一部分也会与绝缘层11密着，从而提升绝缘层11与导体12之间的剥离强度。
实现导体12被埋入于绝缘层11的电子部件搭载用基板的方法不限定于导体12机械地埋向绝缘层11。例如，在压入工序中，可以对导体12与绝缘层11双方或任意一方进行加热，并将导体12沉入绝缘层11中。通过这样，就能够在不对导体12进行加力的情况下，将导体12埋入绝缘层11。
这时，虽然可以无需将导体12压入至绝缘层11，但是也可以使用较弱的力将导体12压入至绝缘层11。通过这样，就能够容易地控制导体12上端面的位置。如上所述，本发明中的压入也包含了以微弱的力进行的压入。
导体12的底面与绝缘层11的上端面之间有间隙，也可以存在一部分或全部由绝缘性物质所构成的密着层21的一部分。此外，导体12也可以穿透一部分或全部由绝缘性物质所构成的密着层21。穿透了一部分或全部由绝缘性物质所构成的密着层21后的导体12的底面可以与绝缘层11的上端面相接，还可以进一步越过绝缘层11的上端面。当导体12被压入较深时，就会提升一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
在压入工序中，当将导体12机械地压入至绝缘层11时，可以对导体12与绝缘层11双方或任意一方进行加热。这在绝缘层过硬或想将剥离强度进一步提升的情况下很有效。加热通过按压加热器、或照射LED光与红外线、或热吹风来实现。也可以使用由加热器加热后的面板对导体12进行机械地压入。
图4、图5、图6、图7、图8展示了加热步骤。在图4、图5、图6、图7、图8中，12表示导体，21表示一部分或全部由绝缘性物质所构成的密着层。在图4、图5、图6、图7、图8中，(a)、(b)、(c)表示顺序。作为热量的加热步骤，可以是首先进行加热(图4(b))，并一边加热一边机械地压入(图4(c))的步骤。也可以是首先进行加热(图5(b))，并在中止加热后进行机械地压入(图5(c))的步骤。还可以是将加热与机械地压入同时进行(图6(b))的步骤。还可以是首先进行机械地压入(图7(b))，并一边机械地压入一边加热(图7(c))的步骤。还可以是首先进行机械地压入(图8(b))，在中止机械地压入后进行加热(图8(c))的步骤。
图9(a)是加热时的说明示意图。导体12是金属，其膨胀率比一部分或全部由绝缘性物质所构成的密着层21大。因此，通过以适度的温度来进行加热，导体12会与一部分或全部由绝缘性物质所构成的密着层21密着，从而就能够得到锚固效果。之后，即使是进行除热(图9(b))，导体12与一部分或全部由绝缘性物质所构成的密着层21的密着度也会比加热之前有所提升。所以，就会提升一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
在压入工序中，用图10(a)、图10(b)、图11(a)、图11(b)、图11(c)说明导体在压入后的状态。图10(a)、图10(b)、图11(a)、图11(b)、图11(c)是本发明中的电子部件搭载用基板的示例。在图10(a)、图10(b)、图11(a)、图11(b)、图11(c)中，12表示导体，21表示一部分或全部由绝缘性物质所构成的密着层。在这些说明中，如图10(a)所示，将导体12上的位于绝缘层(未图示)的一侧(靠近绝缘层的一侧)的面称为底面，将相对于底面的一侧(远离绝缘层的一侧)的面称为上端面，将被上端面与底面夹持的一侧的面称为侧面，在一部分或全部由绝缘性物质所构成的密着层中，将远离绝缘层(未图示)的一侧的面称为上端面。
可以压入导体12，直至导体12的底面以及侧面的一部分处于比一部分或全部由绝缘性物质所构成的密着层21的表面更低的位置上(图10(a))。由于导体12的整个底面以及侧面的一部分与一部分或全部由绝缘性物质所构成的密着层21密着，因此就提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。此外，也可以压入导体12，直至导体12的上端面与一部分或全部由绝缘性物质所构成的密着层21的表面是处于同一面(图10(b))。由于导体12的整个底面以及整个侧面与一部分或全部由绝缘性物质所构成的密着层21密着，因此就更为提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
并且，在图10(a)所示的构造中，除了在x轴方向上扩展的导体12的底面以外，由于在y轴方向上扩展的侧面的一部分也与密着层21密着，因此，相对于施加在导体12上的x轴方向的负载，就能够提升剥离强度。
此外，在图10(a)中，虽然示例了配置在底面两侧的侧面被共同埋入密着层21，但是本发明不受此限定，也可以是例如将配置在底面两侧的仅仅一个侧面埋入密着层21。虽然在图10(a)中导体12的上端面是在x轴方向上扩展，但是本发明不受此限定，导体12的上端面也可以是向x轴方向倾斜。
并且，在图10(a)以及图10(b)中，虽然示例了导体12的截面形状为四角形，但是本发明所涉及的导体12的截面形状可以是任意形状。例如，导体12的上端面可以弯曲，并且侧面与上端面之间的边界也可以构成连续的曲线。
不仅是导体12的底面、侧面，也可以压入导体12直至其上端面处于比一部分或全部由绝缘性物质所构成的密着层21的上端面更低的位置上(图11(a)、图11(b)、图11(c))。在图11(a)中，虽然压入导体12直至其上端面处于比一部分或全部由绝缘性物质所构成的密着层21的上端面更低的位置上，但是导体12的上端面是露出的。由于导体12的整个底面以及整个侧面与一部分或全部由绝缘性物质所构成的密着层21密着，因此就更为提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。在图11(b)中，虽然压入导体12直至其上端面处于比一部分或全部由绝缘性物质所构成的密着层21的上端面更低的位置上，但是导体12的上端面的一部分是露出的。由于导体12的整个底面、整个侧面以及上端面的一部分与一部分或全部由绝缘性物质所构成的密着层21密着，因此就进一步提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。在图11(c)中，压入导体12，直至导体12的上端面处于比一部分或全部由绝缘性物质所构成的密着层21的上端面更低的位置上，从而直至将导体12的上端面埋入一部分或全部由绝缘性物质所构成的密着层21。由于导体12的整个底面、整个侧面以及整个上端面与一部分或全部由绝缘性物质所构成的密着层21密着，因此就更为提升了一部分或全部由绝缘性物质所构成的密着层21与导体12之间的剥离强度。
此外，在图10(a)、图10(b)以及图11(a)中，导体12的三个面与密着层21密着。当在y－z平面也具有相同构造的情况下，导体12的五个面与密着层21密着。因此，除了在x轴方向上扩展的导体12的底面以外，由于在y轴方向上扩展的导体12的一部分或整个侧面也与密着层21密着，因此，相对于施加在导体12上的x、z轴方向的负载，就能够提升剥离强度。
在图11(b)以及图11(c)中导体12的四个面与密着层21密着。当在y－z平面也具有相同构造的情况下，导体12的六个面与密着层21密着。因此，除了在x轴方向上扩展的导体12的底面以外，由于在y轴方向上扩展的导体12的一部分或整个侧面以及在x轴方向上扩展的导体12的一部分或整个上端面也与密着层21密着，因此，相对于施加在导体12上的x、y、z轴方向的负载，就能够提升剥离强度。
在图10以及图11中，虽然示例了导体12的底面与密着层21密着，但是本发明不受此限定。例如，在图10(a)、图10(b)、图11(a)中，本发明也包含导体12的一部分或整个底面露出于密着层21的背面，导体12的两个面与密着层21密着的形态。当在y－z平面也具有相同构造的情况下，导体12的四个面与密着层21密着。这时，由于在y轴方向上扩展的导体12的一部分或整个侧面与密着层21密着，因此，相对于施加在导体12上的x、z轴方向的负载，就能够提升剥离强度。
此外，在图11(b)中，也包含导体12的整个底面露出于密着层21的背面，导体12的三个面与密着层21密着的形态。当在y－z平面也具有相同构造的情况下，导体12的五个面与密着层21密着。这时，由于在x轴方向上扩展的导体12的一部分的上端面、在y轴方向上扩展的导体12的一部分或整个侧面与密着层21密着，因此，相对于施加在导体12上的x、y、z轴方向的负载，就能够提升剥离强度。
在图11(b)中，也包含导体12的一部分的底面露出于密着层21的背面，导体12的四个面与密着层21密着的形态。当在y－z平面也具有相同构造的情况下，导体12的六个面与密着层21密着。这时，由于在x轴方向上扩展的导体12的一部分的上端面、在y轴方向上扩展的导体12的整个侧面、在x轴方向上扩展的导体12的一部分的底面与密着层21密着，因此，相对于施加在导体12上的x、y、z轴方向的负载，就能够提升剥离强度。
(第二实施方式)
在本实施方式中，在第一实施方式中说明过的电子部件搭载用基板是作为绝缘层以及导体的组合层是形成在绝缘层上的多层基板为例来进行说明的。本实施方式涉及的电子部件搭载用基板在所述组合层上设置有密着层。
具体来说，在本实施方式中说明的电子部件搭载用基板包括：绝缘层；形成在所述绝缘层的上端面的，由与所述绝缘层密着的一部分或全部的绝缘性物质所构成的密着层；形成在所述一部分或全部由绝缘性物质所构成的密着层上的导体；以及在所述导体及所述一部分或全部由绝缘性物质所构成的密着层的上层所形成的大于等于一组的绝缘层及形成在所述绝缘层上的导体的组合层。
在图12、图13、图14、图15、图16、图17中，11a表示叠层绝缘层，12表示导体，14表示叠层绝缘层，21a表示一部分或全部由绝缘性物质所构成的第一密着层，22表示一部分或全部由绝缘性物质所构成的第二密着层。多个叠层绝缘层11a、14构成绝缘层。第一密着层21a以及第二密着层22构成叠层密着层。并且，多个叠层绝缘层构成密着层。
在图12～图15中，作为叠层绝缘层14以及导体12的组合的一例，示例的是形成：叠层绝缘层14-1以及导体12-1的组合层、叠层绝缘层14-2以及导体12-2的组合层、以及叠层绝缘层14-3及导体12-3的组合层。在图12～图15中，在叠层绝缘层11a与形成在叠层绝缘层11a上的导体12之间设置有密着层21。在构成组合层的叠层绝缘层14-1以及导体12-1之间也可以设置有密着层。
在图16～图17中，作为叠层绝缘层14以及导体12的组合的一例，示例的是形成：叠层绝缘层14-1以及导体12-1的组合层、以及叠层绝缘层14-3及导体12-3的组合层。在图16～图17中，形成有密着层22以及导体12-2的组合层，以此来代替叠层绝缘层14-2以及导体12-2的组合层。因此，密着层22被设置在：在构成组合层的叠层绝缘层14-1上形成的导体12-1与在导体12-1上形成的叠层绝缘层14-2之间。此外，在图16～图17中，虽然示例的是在叠层绝缘层11a与导体12之间具备密着层21，但是本发明也包含在组合层中的任意一层上具备密着层22，而不具备密着层21的形态。
图12、图13以及图16是在一部分或全部由绝缘性物质所构成的密着层21的上端面形成导体12的电子部件搭载用基板的制造工序。图14、图15以及图17是在一部分或全部由绝缘性物质所构成的密着层21的上端面形成导体12，并将导体12压入至一部分或全部由绝缘性物质所构成的密着层21的电子部件搭载用基板的制造工序。图16以及图17是进一步形成一部分或全部由绝缘性物质所构成的第二密着层22与导体12的电子部件搭载用基板的制造工序。
以下将从第二导体形成工序开始说明。在第二导体形成工序中，在形成于一部分或全部由绝缘性物质所构成的密着层21以及其上端面上的导体12的上层，形成叠层绝缘层14以及导体12(图12(a)、图13(a)、图14(a)、图15(a)、图16(a)、图17(a))。将第二导体形成工序根据所需的数量来反复进行。
叠层绝缘层14的材料可以与能够适用于绝缘层中的材料相同。这在以下任一实施方式中也一样。
在导体形成工序之后，第二导体形成工序之前或之后，可以具备第三导体形成工序(图16(a)、图17(a))。在第三导体形成工序中，在一部分或全部由绝缘性物质所构成的第二密着层22以及其上方进一步形成导体12。一部分或全部由绝缘性物质所构成的第二密着层22的材料与一部分或全部由绝缘性物质所构成的密着层21的材料能够适用相同的材料。一部分或全部由绝缘性物质所构成的密着层21与各一部分或全部由绝缘性物质所构成的第二密着层22可以是相同的材料，也可以是不同的材料。
如果进行第三导体形成工序，本发明中的电子部件搭载用基板就可以在两个叠层绝缘层14之间，进一步具备大于等于一组的密着的一部分或全部由绝缘性物质所构成的第二密着层22以及形成在一部分或全部由绝缘性物质所构成的第二密着层22上的导体12的组合层。
在导体形成工序、第二导体形成工序以及第三导体形成工序中，虽然可以使用全加成法或半加成法来形成导体，但是也可以不限于此。
在导体形成工序之后、第二导体形成工序之后、第三导体形成工序之后，可以具备：对叠层绝缘层11a、一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22以及导体12中的至少任意一方进行加热的加热工序。在形成导体12的各层与导体12之间的剥离强度会有所提升。
在形成最上层的叠层绝缘层14以及导体12的第二导体形成工序(图12(b)、图13(b)、图14(b)、图15(b)、图16(b)、图17(b))之后，可以具备压入工序(图12(c)、图13(c)、图14(c)、图15(c)、图16(c)、图17(c))。最上层可以是一部分或全部由绝缘性物质所构成的第二密着层22以及导体12的组合。在将导体12压入至最上层的叠层绝缘层14或一部分或全部由绝缘性物质所构成的第二密着层22或使导体12沉入的压入工序中，是在形成最上层的叠层绝缘层14或一部分或全部由绝缘性物质所构成的第二密着层22之后，将最上层的导体12机械地压入或使其沉入至叠层绝缘层14或一部分或全部由绝缘性物质所构成的第二密着层22。
可以在导体形成工序、第二导体形成工序、第三导体形成工序之后的任一工序中具备压入工序。在压入工序中，是将导体12中的至少一个机械地压入或使其沉入至一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22。
在压入工序中，当在将导体12机械地压入或使其沉入至一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22时，可以对叠层绝缘层11a、一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22、导体12中的至少任意一方进行加热。加热能够通过按压加热器、或照射红外线、或热吹风来实现。也可以使用由加热器加热后的面板将导体12机械地压入。加热步骤能够与图4、图5、图6、图7、图8中所图示的步骤相同。
在本发明中的电子部件搭载用基板中，绝缘层与绝缘层被一体化。或者说，当绝缘层是邻接且多个时，邻接的绝缘层被一体化。
在压入工序中，导体12在压往一部分或全部由绝缘性物质所构成的密着层21或一部分或全部由绝缘性物质所构成的第二密着层22后的状态，与图10(a)、图10(b)、图11(a)、图11(b)、图11(c)相同。
图18(a)、图18(b)、图19(a)、图19(b)、图19(c)说明了导体压往绝缘层后的状态。图18(a)、图18(b)、图19(a)、图19(b)、图19(c)是本发明中的电子部件搭载用基板的示例。在图18(a)、图18(b)、图19(a)、图19(b)、图19(c)中，12表示导体，14表示绝缘层。在这些说明中，如图18(a)所示，将导体12上的位于叠层绝缘层11a的一侧(靠近叠层绝缘层11a的一侧)的面称为底面，将相对于底面的一侧(远离叠层绝缘层11a的一侧)的面称为上端面，将被上端面与底面夹持的一侧的面称为侧面，在叠层绝缘层14中，也是将远离绝缘层的一侧的面称为上端面。
可以压入导体12，直至导体12的底面以及侧面的一部分处于比叠层绝缘层14的上端面更低的位置上(图18(a))。由于导体12的整个底面以及侧面的一部分与叠层绝缘层14密着，因此就提升了叠层绝缘层14与导体12之间的剥离强度。此外，也可以压入导体12直至其上端面与叠层绝缘层14的上端面是处于同一面(图18(b))。由于导体12的整个底面以及整个侧面与叠层绝缘层14密着，因此就更为提升了叠层绝缘层14与导体12之间的剥离强度。
不仅是导体12的底面、侧面，也可以压入导体12直至其上端面处于比叠层绝缘层14的上端面更低的位置上(图19(a)、图19(b)、图19(c))。在图19(a)中，虽然压入导体12直至其上端面处于比叠层绝缘层14的上端面更低的位置上，但是导体12的上端面是露出的。由于导体12的整个底面以及整个侧面与叠层绝缘层14密着，因此就进一步提升了叠层绝缘层14与导体12之间的剥离强度。在图19(b)中，虽然压入导体12，直至导体12的上端面处于比叠层绝缘层14的上端面更低的位置上，但是导体12的上端面的一部分是露出的。由于导体12的整个底面、整个侧面以及上端面的一部分与叠层绝缘层14密着，因此就更为提升了叠层绝缘层14与导体12之间的剥离强度。在图11(c)中，压入导体12，直至导体12的上端面处于比叠层绝缘层14的上端面更低的位置上，从而埋入于叠层绝缘层14直至导体12的上端面。由于导体12的整个底面、整个侧面以及整个上端面与叠层绝缘层14密着，因此就进一步更为提升了叠层绝缘层14与导体12之间的剥离强度。
通过将最上层的导体压入或沉入叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22，在作为最终产品的电子部件搭载用基板中，就能够提升叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22与导体12之间的剥离强度。通过将最上层导体以外的导体压入或沉入一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22，在电子部件搭载用基板的制造过程中，就能够提升一部分或全部由绝缘性物质所构成的密着层21、叠层绝缘层14、一部分或全部由绝缘性物质所构成的第二密着层22与导体12之间的剥离强度，从而就能够防止制造过程中的导体剥落。
在导体形成工序或第二导体形成工序中具有压入工序。在该压入工序中，也可以包含形成VIA的VIA形成工序，所述VIA将形成在组合层上的导体中的不同层上形成的导体互相电连接。在VIA形成工序之后，将导体机械地压入或使其沉入绝缘层。
下面对VIA进行说明，该VIA将由叠层绝缘层14形成在组合层上的导体12中的不同层上形成的导体互相电连接。在图20(a)、图20(b)、图20(c)、图20(d)中展示了VI A形成工序。在图20(a)、图20(b)、图20(c)、图20(d)中，11a表示叠层绝缘层，21表示一部分或全部由绝缘性物质所构成的密着层，12表示导体，14表示绝缘层，15表示VI A。
在导体形成工序或第二导体形成工序中，将导体12依次形成在各层上(图20(a)、图20(b))。将形成在不同层上的导体12以VIA来进行电连接(图20(c))。在此之后，如果将导体12机械地压入或沉入叠层绝缘层14，VIA就会被压缩，从而就会提高锚固效果，并且提升叠层绝缘层14与导体12之间的剥离强度。这里虽然对将一部分或全部由绝缘性物质所构成的密着层21上的导体12与叠层绝缘层14上的导体12互相电连接的VIA进行了说明，但是这对于将叠层绝缘层14或一部分或全部由绝缘性物质所构成的第二密着层22上的导体12与脂系叠层绝缘层14或一部分或全部由绝缘性物质所构成的第二密着层22上的导体12进行电连接的VIA也是相同的。对于将最上层的导体与其下层的导体互相电连接的VIA也还是相同的。
在上述中，虽然是在VIA形成工序后将导体12机械地压入叠层绝缘层14，但是也可以是在将导体12机械地压入一部分或全部由绝缘性物质所构成的第二密着层22之后，形成VI A15。
在上述各实施方式中，虽然是在展示绝缘层的单侧的情况下进行说明的，但是本说明并不仅适用于单面基板，在两面基板或多层基板的情况下，本发明中的技术也能够适用于绝缘层两侧中的每一侧。在两面基板或多层基板的情况下，本实施方式中所说的上层或上端面也可以将远离绝缘层一侧的层或面认为是上层或上端面。
在多层基板的情况下，也可以将绝缘层上的导体、距离绝缘层最远的最外层的导体、以及绝缘层与最外层之间的任意的层中的任意导体压入绝缘层中。例如，也包含了压入最外层的导体，并且绝缘层与最外层之间的中间层的导体也被压入、或者压入绝缘层与最外层之间的中间层的导体的任意一种形态。
在两面基板或多层基板的情况下，当压入或沉入两侧的导体时，也可以从两侧同时向导体施加压力，从而将其压入。
此外，在制作较薄的印刷基板时，存在容易损伤铜箔，而不得不使用带载体铜箔的现状，该现状也存在着这些问题：第一是带载体铜箔的价格高、第二是次品率高、第三是对于制造工序的管理度的高要求。根据本发明，即使是在不使用带载体铜箔的情况下，也能够制造出基板厚度为较薄的一层印刷基板或多层印刷基板。并且，在本发明的技术中也能够使用通过制造VIA所产生的增层法(Build-up process)、或通过制造贯穿孔所产生的通孔法。
(第三实施方式)
图21展示了本发明中的实施方式涉及的电子部件搭载用基板的一例。导体12在密着层21侧的最下层包含非电解镀敷层121。例如，导体12从密着层21侧的最下层依次叠层有非电解镀敷层121以及电解镀敷层122。这样，由于密着层21与非电解镀敷层121相接，因此就能够提升密着层21以及导体12的密着强度。
非电解镀敷层121是以非电解镀的任意方法所形成的任意导体。在图21中，虽然示例了在非电解镀敷层121上叠层有电解镀敷层122，但是也可以是未配置电解镀敷层122，并且导体12的整体是由非电解镀敷层121所形成的方式。
图22展示了密着层21与导体12之间的边界部分的放大图。图22(b)展示了密着层21的表面21U的截面形状，图22(a)展示了A－A’截面形状。密着层21在导体12侧的表面21U上具有凹凸。凹凸可以是凹部或凸部，或者是这两方。
在本实施方式中，在密着层21的表面21U上形成凹凸，并在其上形成非电解镀敷层121。因此，如图23所示，非电解镀敷层121从配置在密着层21侧的导体12下部生长，并与密着层21的表面21U直接相接。这里，既可以形成符号112－6以及112－9所示的凸部，也可以不形成符号112－6以及112－9所示的凸部。
当在导体12上形成凸形以获得锚固效果时，在密着层21的表面21U与非电解镀敷层121之间，含有用于形成凸形的Ni或Fe等颗粒状物质。另一方面，本发明由于在密着层21的表面21U形成凹凸，因此不含有用于在导体12形成凸形的颗粒状物质。所以，导体12的最下层中的与非电解镀敷层121不同的物质的含有量在30％以下。例如，本发明中的导体12的最下层的非电解镀敷层121可以由单一的物质形成。这里的【单一的物质】包含金属以及合金。此外，在本发明中的从导体12侧朝向密着层21侧的导体凸部中，如图22的沟道113所示，未在密着层21内形成导通部。即，非电解镀敷层121仅形成在密着层21的表面21U的单侧。
在使用形成在导体12的凸形来形成锚固时，导体12从其自身的位置朝着密着层21的中心方向生长。因此，导体12从配置其自身的密着层21的表面21U附近朝着密着层21的中心方向变细。与此相对，本发明由于在密着层21的表面21U形成凹凸，因此不仅是导体12从密着层21的表面21U附近朝着密着层21的中心方向变细的形状，还有如图22的凹部111－1、111－3、111－6所示的从密着层21的表面21U附近朝着密着层21的中心方向扩展的形状。这时，从导体12侧朝向密着层21侧的导体凸部的最大扩展是被配置在密着层21内。
如图24所示，图22的凹部111－8以及111－9也可以从密着层21的表面21U附近朝着密着层21的中心方向倾斜地形成。这时，凹部111－8与凹部111－9之间的距离最好被设置为越向密着层21的深处，凹部111－8与凹部111－9之间的距离就越比密着层21的表面21U附近的距离小。因此，就能够通过凹部111－8与凹部111－9来围住密着层21，从而更为提升导体12与密着层21之间的剥离强度。
此外，由于本发明在密着层21的表面21U形成凹凸，因此在密着层21的表面21U的凹凸配置具有凹凸形成方法所产生的规律性。
当使用形成于平面上或辊上的凹凸形来形成凹凸时，平面或辊的凹凸形会直接出现在表面21U上。例如，当凹凸形包含一定宽度或一定间隔的直线时，会留有图22所示的符号111－8，111－9以及图25(a)所示般的具有一定宽度或一定间隔的凹部或凸部。当是在切削表面21U从而形成凹凸时，如图25(b)以及图25(c)所示，会在切削方向上留有线状的痕迹。
当使用起泡性的药品来形成凹凸时，如图22所示的符号111－1～111－7以及图25(d)所示，会留有圆形泡沫的痕迹。凹部111－1～111－7的内径可以是恒定的，也可以是不同的。此外，如凹部111－1所示，也有在凹部111－1内形成有凸部112－1的双重圆形。该凸部112－1也可以被形成在凹部111－2～111－7。此外，凹凸所包含的圆形不仅可以形成在凹部，也可以形成在凸部。此外，在图22(a)以及图22(b)所示的凹凸的截面形状不限于上述形状，也包含在形成凹凸时所形成的任意形状。例如，能够示例楔形、钩形、梯形、钟摆、具有双峰的梯形等。
凹凸的规律性即使在狭窄的范围内无法看见规律性，但如果包含到较广的范围则能够发现规律性。特别是由于电子部件搭载用基板是被分离为芯片并被搭载在电子部件等上，因此根据凹凸的形成方法，凹凸的规律性有时在一个芯片内不会出现。在这种情况下，在大于等于两个的任意数量的芯片内才会首次出现凹凸形成物质的痕迹。
下面将参照图26来说明本发明涉及的电子部件搭载用基板的制造方法。本实施方式涉及的电子部件搭载用基板的制造方法在密着层形成工序与导体形成工序之间具有凹凸形成工序。
在凹凸形成工序中，是在绝缘层11上形成密着层21(图26(a))，并在密着层21的表面21U形成凹凸(图26(b))。在表面21U中的可以形成导体12的布线图形的整个区域进行凹凸的形成。当在表面21U的整体上形成凹凸时，在表面21U中的未配置导体12的区域中也会形成有图21所示的凹凸。
凹凸的形成方法是任意的，例如能够示例：将形成于平面上或辊上的凹凸形转印到表面21U、或是将具有凹凸形的绝缘片埋入表面21U等的物理形成、通过刷子等对表面21U进行切削等的机械形成、使用药品对表面21U进行溶解或溶胀等的化学形成，也可以将这些形成方法进行组合。此外，密着层21的表面21U的凹凸形状在配置导体12的区域与未配置导体12的区域之间可以是不同的。当在绝缘层11上形成密着层21时(图26(a))，也可以在绝缘层11的表面11U上形成凹凸。凹凸的形成方法与表面21U的凹凸形状相同。
导体形成工序虽然如第一实施方式中说明过的一样，但是本实施方式在具备非电解镀敷层121这点上却有所不同。其为形成非电解镀敷层121(图26(c))，形成电解镀敷层122(图26(d))，并去除非电解镀敷层121(图26(e))。非电解镀敷层121的形成除了化学镀之外，还能够示例液状或糊状的导体涂布。在表面21U中的可以形成导体12的布线图形的整个区域进行非电解镀敷层121的形成。电解镀敷层122形成为布线图形的形状。去除非电解镀敷层121是在留下电解镀敷层122的同时，去除形成在布线图形以外的区域的非电解镀敷层121。这时，导体12的角(图21所示的符号12E)会变圆。在本发明中，由于使导体12从绝缘层11侧生长，因此在与绝缘层11垂直的截面中，在与导体12的绝缘层11侧的面相对的上端面的角带有圆角。
此外，密着层21的表面21U中的形成凹凸的区域、以及形成非电解镀敷层121的区域也可以仅是表面21U中的形成导体12的布线图形的区域。
也可以不形成电解镀敷层122，而是将非电解镀敷层121直接形成为布线图形的形状。这时，导体12的整体是由非电解镀敷层121所构成。
在本实施方式中，虽然示例了单面基板来作为本发明涉及的电子部件搭载用基板的一例，但是本发明不受此限定。例如，本发明涉及的电子部件搭载用基板也可以是双面基板。这时，本实施方式中说明的密着层21以及导体12的构造可以被形成为仅是单面的，也可以被形成为是双面的。此外，本发明涉及的电子部件搭载用基板也可以是多层基板。这时，本实施方式中说明的密着层21以及导体12的构造只要包含在多层基板中的至少一层即可。
如上所述，本实施方式的导体12在绝缘层11侧的最下层包含非电解镀敷层121，并且密着层21与非电解镀敷层121相接。因此，本实施方式能够提供一种剥离强度较强的电子部件搭载用基板。
(第四实施方式)
如图27所示，本实施方式中的电子部件搭载用基板等的基板具有：绝缘层11、设置在绝缘层11上的密着层200、以及设置在密着层200上的金属层220。密着层200具有密着主体层210、以及从密着主体层210的正面突出的锚固件215。可以在金属层220上施加图形化，从而成为图29所示的导体12。导体12是金属层220的一种形态，其概念属于金属层220的范畴。
锚固件215可以是如图28所示的由片状构成的网状部件216，也可以是如图27所示的颗粒状物质217。
如图29所示，可以在施加图形化时不去除锚固件而是将其留下。也可以不限于这种形态，而是如图30所示的在施加图形化时将锚固件去除。在去除锚固件的情况下，在未设置导体12的区域中，也可以在密着主体层210设置凹部。
当锚固件是网状部件216时，网状部件216的底面以及侧面的一部分可以被埋设在密着主体层210内，并且网状部件216的顶部面可以从密着主体层210露出。
当锚固件是颗粒状物质217时，颗粒状物质217的一部分可以被埋设在密着主体层210内，并且颗粒状物质217的顶部面可以从密着主体层210露出。
颗粒状物质217可以是填料。颗粒状物质217可以是氮化物、也可以是例如氮化硅、氮化铝等。在采用氮化硅、氮化铝等的情况下，能够提升散热效果。
密着主体层210也可以是抗蚀剂层或油墨层。密着主体层210含有颗粒状物质217，并且可以通过以蚀刻等来去除密着主体层210的正面侧，从而使颗粒状物质217的正面侧的一部分露出。根据这种形态，对于能够以较为容易的制造工序来使颗粒状物质217露出这点上是非常有帮助的。
多个颗粒状物质217的一部分可以在密着主体层210的横截面上具有最大的截面积。这时，由于颗粒状物质217被更为强力地固定在密着主体层210内，因此通过拉伸金属层220就能够更为准确地防止颗粒状物质217从密着主体层210脱落，其结果就能够更为提升剥离强度。
(第五实施方式)
如图31所示，本实施方式中的电子部件搭载用基板等的基板具有：绝缘层11、设置在绝缘层11上的密着层200、以及设置在密着层200上的金属层220。密着层200可以具有氧化还原层250。氧化还原层250是使金属层220氧化的氧化层或使其还原的还原层。通过设置这种氧化还原层250，金属层220与氧化还原层250就会产生氧化还原反应等的化学反应，从而就能够使这些层相互密着。
在氧化还原层250中的与金属层220之间的边界处，可以混合有构成金属层220的金属以及该金属的金属氧化物。当金属层220是由铜构成时，在氧化还原层250中可以混合有铜以及氧化铜。
在氧化还原层250中的与金属层220之间的边界处，可以混合有构成氧化还原层250的第一材料以及该第一材料的还原物。当金属层220是由铜构成且成为氧化铜的情况下，氧化还原层250可以是例如由碳构成的碳层。在这种情况下，在成为氧化铜的金属层220与由碳构成的氧化还原层250之间会产生以下反应：
2CuO+C→2Cu+CO2
如图32所示，氧化还原层250可以具有氧化还原主体层251、以及设置在氧化还原主体层251的金属层220侧的边界层252。在边界层252中，可以混合有构成金属层220的金属以及该金属的金属氧化物。此外，在边界层252中，也可以混合有构成氧化还原层250的第一材料以及该第一材料的还原物。
氧化还原主体层251也可以直接设置在绝缘层11上。构成氧化还原主体层的材料与绝缘层11的材料之间的密着性一般较高。因此，通过采用这种形态，就能够更为提升绝缘层11与金属层220之间的密着强度。
与已述其他的示例相同，也可以在金属层220施加图形化，从而成为导体12。
(第六实施方式)
如图33所示，也可以压入导体12以使其贯通密着层200。这时，在导体12的侧面就会设置有密着层200，而在其底面就会不设置有密着层200。
此外，绝缘层11成为半固化状态，并且如图34所示，在压入导体12以使其贯通密着层200时，其也可以被压入绝缘层11内。即使是在这种状态下，在导体12的侧面也会设置有密着层200，而在其底面不设置有密着层200。
(第七实施方式)
在本实施方式中，针对本发明涉及的电子部件搭载用基板的适用例来进行说明。本实施方式涉及的电子部件具备本发明涉及的电子部件搭载用基板，并且使用本发明涉及的电子部件搭载用基板来实施预定处理。处理是利用电子部件进行的任意处理。
在本实施方式涉及的电子组件中，本说明涉及的电子部件被用于所搭载的电子部件中的至少一个中。在本实施方式涉及的安装装置中，本发明涉及的电子部件或电子组件被用于所搭载的电子部件以及电子组件中的至少一个。
本发明能够适用于具备电子部件搭载用基板的所有装置中。如果例举能够适用本说明的一例装置，则能够示例例如：汽车、家电产品、通信设备、控制设备、传感器、机器人、无人机、飞机、宇宙飞船、船、生产器械、工程器械、试验器械、测量器械、计算机相关产品、数字设备、游戏设备以及钟表等。
在装置中，搭载有对应装置的任意功能。在实施该功能时所使用的电子芯片等的电子组件中，使用本说明涉及的电子部件搭载用基板。由于本发明涉及的电子部件搭载用基板能够提升剥离强度，因此就能够提升电子部件、电子组件以及装置的可靠性。
【产业上的使用可能性】
本发明的电子部件搭载用基板及其制造方法能够安装在各种电子装置中，或者适用于电子装置的制造。
符号说明
11 绝缘层
111-1、111-2、111-3、111-4、111-5、111-6、111-7 凹部
112-1、112-6、112-9 凸部
113 沟道
12、12-1、12-2、12-3 导体
121 非电解镀敷层
122 电解镀敷层
13 图形抗蚀剂
14、14-1、14-2、14-3 绝缘层
15 VIA
21 一部分或全部由绝缘性物质所构成的密着层
22 一部分或全部由绝缘性物质所构成的第二密着层

Claims (11)

1.一种基板，其特征在于，包括：
绝缘层；
设置在所述绝缘层上的密着层；以及
设置在所述密着层上的金属层，
其中，所述密着层具有使所述金属层氧化或还原的氧化还原层，所述氧化还原层具有：氧化还原主体层、以及设置在所述氧化还原主体层的所述金属层侧的边界层，
所述边界层中含有用于构成所述金属层的金属的金属氧化物。
2.根据权利要求1所述的基板，其特征在于：
其中，所述氧化还原层中含有使所述金属层还原的还原剂或使所述金属层氧化的氧化剂。
3.根据权利要求1或2所述的基板，其特征在于：
其中，在所述边界层中混合有构成所述氧化还原层的第一材料以及该第一材料的还原物。
4.根据权利要求1或2所述的基板，其特征在于：
其中，在所述边界层中，混合有构成所述金属层的金属以及该金属的金属氧化物，或者混合有构成所述氧化还原层的第一材料以及该第一材料的还原物。
5.根据权利要求1或2所述的基板，其特征在于：
其中，所述氧化还原主体层被直接设置在所述绝缘层上。
6.根据权利要求1或2所述的基板，其特征在于：
其中，所述金属层由被图形化的导体所构成，
所述导体的底面以及侧面的至少一部分位于比所述密着层的正面更靠近背面侧的位置。
7.根据权利要求6所述的基板，其特征在于：
其中，在所述导体的侧面以及底面设置有所述密着层。
8.根据权利要求6所述的基板，其特征在于：
其中，在所述导体的侧面设置有所述密着层，而在所述导体的底面未设置有密着层。
9.根据权利要求1或2所述的基板，其特征在于：
其中，所述绝缘层具有被叠层的多个叠层绝缘层，
所述密着层具有被叠层的多个叠层密着层，
在所述叠层绝缘层设置有所述叠层密着层，
在所述叠层密着层设置有所述金属层。
10.一种电子装置，其特征在于，包括：
权利要求1或2所述的基板；以及
设置在所述基板上的电子部件，
其中，所述电子部件被设置在导体上。
11.一种安装装置，其特征在于，包括：
权利要求10所述的电子装置。
CN201880032933.5A 2017-05-19 2018-05-02 电子部件搭载用基板及其制造方法 Active CN110771270B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-099582 2017-05-19
JP2017099582 2017-05-19
JP2017-221812 2017-11-17
JP2017221812 2017-11-17
PCT/JP2018/017503 WO2018211992A1 (ja) 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN110771270A CN110771270A (zh) 2020-02-07
CN110771270B true CN110771270B (zh) 2023-05-30

Family

ID=64273662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032933.5A Active CN110771270B (zh) 2017-05-19 2018-05-02 电子部件搭载用基板及其制造方法

Country Status (7)

Country Link
US (1) US20200176341A1 (zh)
EP (1) EP3637965A4 (zh)
JP (1) JP6775083B2 (zh)
KR (1) KR20200010362A (zh)
CN (1) CN110771270B (zh)
BR (1) BR112019023494A2 (zh)
WO (1) WO2018211992A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7400821B2 (ja) * 2019-08-08 2023-12-19 株式会社村田製作所 伝送線路の製造方法及び伝送線路

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
US4497875A (en) * 1982-02-10 1985-02-05 Hitachi, Ltd. Ceramic substrate with metal plate
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH05175648A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd 回路板の銅回路の処理方法
JPH05191038A (ja) * 1992-01-16 1993-07-30 Ibiden Co Ltd 金属層を備えたセラミックス基板とその製造方法
EP0741505A2 (en) * 1995-05-01 1996-11-06 Mitsui Mining & Smelting Co., Ltd. Multilayer printed wiring board and process for manufacturing the same
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板
KR20000041058A (ko) * 1998-12-21 2000-07-15 이형도 계면접착력 강화층을 구비한 인쇄회로기판및 계면접착력 향상방법
JP2001085358A (ja) * 1999-09-13 2001-03-30 Nec Toyama Ltd 基板上の銅配線形成方法及び銅配線の形成された基板
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底，半导体器件及其制造方法
JP2007230791A (ja) * 2006-02-27 2007-09-13 Kyocera Corp セラミック回路基板およびその製造方法
KR20090113995A (ko) * 2008-04-29 2009-11-03 주식회사 피앤아이 금속 촉매층 및 금속 시드층을 포함하는 전해도금용 기판,및 이를 이용한 인쇄회로기판의 제조 방법
JP2012116130A (ja) * 2010-12-02 2012-06-21 Fujifilm Corp 金属膜を有する積層体の製造方法
CN106488651A (zh) * 2015-08-28 2017-03-08 三星电子株式会社 印刷电路板、其制造方法及包括其的半导体封装件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828905A (en) * 1986-06-12 1989-05-09 Sumitomo Special Metals Co., Ltd. Magnetic recording medium
US5490627A (en) * 1994-06-30 1996-02-13 Hughes Aircraft Company Direct bonding of copper composites to ceramics
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
JP4191881B2 (ja) * 2000-08-10 2008-12-03 メルテックス株式会社 銅酸化物還元用の処理液および処理方法
JP2002190671A (ja) * 2000-12-22 2002-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003273509A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 配線基板およびその製造方法
JP2004179440A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびその製造方法
TW200927481A (en) * 2007-12-18 2009-07-01 Wen-Jung Jiang Method of producing ceramic-copper foil laminated board
KR100930642B1 (ko) * 2008-02-04 2009-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN103340023A (zh) 2011-01-26 2013-10-02 住友电木株式会社 印刷电路板的制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
US4497875A (en) * 1982-02-10 1985-02-05 Hitachi, Ltd. Ceramic substrate with metal plate
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH05175648A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd 回路板の銅回路の処理方法
JPH05191038A (ja) * 1992-01-16 1993-07-30 Ibiden Co Ltd 金属層を備えたセラミックス基板とその製造方法
EP0741505A2 (en) * 1995-05-01 1996-11-06 Mitsui Mining & Smelting Co., Ltd. Multilayer printed wiring board and process for manufacturing the same
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板
KR20000041058A (ko) * 1998-12-21 2000-07-15 이형도 계면접착력 강화층을 구비한 인쇄회로기판및 계면접착력 향상방법
JP2001085358A (ja) * 1999-09-13 2001-03-30 Nec Toyama Ltd 基板上の銅配線形成方法及び銅配線の形成された基板
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底，半导体器件及其制造方法
JP2007230791A (ja) * 2006-02-27 2007-09-13 Kyocera Corp セラミック回路基板およびその製造方法
KR20090113995A (ko) * 2008-04-29 2009-11-03 주식회사 피앤아이 금속 촉매층 및 금속 시드층을 포함하는 전해도금용 기판,및 이를 이용한 인쇄회로기판의 제조 방법
JP2012116130A (ja) * 2010-12-02 2012-06-21 Fujifilm Corp 金属膜を有する積層体の製造方法
CN106488651A (zh) * 2015-08-28 2017-03-08 三星电子株式会社 印刷电路板、其制造方法及包括其的半导体封装件

Also Published As

Publication number Publication date
JP6775083B2 (ja) 2020-10-28
WO2018211992A1 (ja) 2018-11-22
EP3637965A1 (en) 2020-04-15
KR20200010362A (ko) 2020-01-30
EP3637965A4 (en) 2021-03-03
CN110771270A (zh) 2020-02-07
US20200176341A1 (en) 2020-06-04
BR112019023494A2 (pt) 2020-05-19
JPWO2018211992A1 (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP4529978B2 (ja) 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
KR101277980B1 (ko) 다층배선기판
KR100832469B1 (ko) 배선 보드, 다층 배선 보드, 및 그 제조 방법
JP2002064271A (ja) 複合配線基板及びその製造方法
KR20120108952A (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
CN110771270B (zh) 电子部件搭载用基板及其制造方法
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2000133916A (ja) 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
JP2001352171A (ja) 接着シート、接着シートを用いた回路基板及びその製造方法
CN110915307B (zh) 电子部件搭载用基板及其制造方法
CN100591193C (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
JP2000068620A (ja) 回路基板及びその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2003229662A (ja) 配線基板の製造方法
WO2007037075A1 (ja) 配線板の製造方法および配線板
WO2019097745A1 (ja) 電子部品搭載用基板及びその製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP2008235665A (ja) フレキシブル基板およびその製造方法
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JP2007273648A (ja) プリント配線板及びその製造方法
JP5607573B2 (ja) 多層配線基板、部品内蔵基板、および多層配線基板の製造方法
JP2001094259A (ja) 多層配線板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant