JPWO2018211992A1 - 電子部品搭載用基板及びその製造方法 - Google Patents

電子部品搭載用基板及びその製造方法 Download PDF

Info

Publication number
JPWO2018211992A1
JPWO2018211992A1 JP2019519176A JP2019519176A JPWO2018211992A1 JP WO2018211992 A1 JPWO2018211992 A1 JP WO2018211992A1 JP 2019519176 A JP2019519176 A JP 2019519176A JP 2019519176 A JP2019519176 A JP 2019519176A JP WO2018211992 A1 JPWO2018211992 A1 JP WO2018211992A1
Authority
JP
Japan
Prior art keywords
layer
conductor
adhesion
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019519176A
Other languages
English (en)
Other versions
JP6775083B2 (ja
Inventor
ベジ 佐々木
ベジ 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freesia Macross Corp
Original Assignee
Freesia Macross Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freesia Macross Corp filed Critical Freesia Macross Corp
Publication of JPWO2018211992A1 publication Critical patent/JPWO2018211992A1/ja
Application granted granted Critical
Publication of JP6775083B2 publication Critical patent/JP6775083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0295Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0452Mounting machines or lines comprising a plurality of tools for guiding different components to the same mounting place
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

基板は、絶縁層11と、前記絶縁層11に設けられた密着層200と、前記密着層200に設けられた金属層220と、を有する。前記密着層200は、密着本体層210と、前記密着本体層210のおもて面から突出したアンカー体215とを有する、又は、酸化還元層250を有する。

Description

本開示は、電子部品搭載用基板及びその製造方法に関する。
電子装置の高密度実装に伴い、電子部品搭載用基板にも導体の高密度化、小型化、薄型化、多層化が要求されるようになってきた。導体を高密度に実装したり、小型化をすると、絶縁層と絶縁層上に形成された導体との密着性が十分でない場合は、絶縁層と導体との間の密着が不十分となる。また、導体が絶縁層内で多層となっている場合は、絶縁層と導体との間の密着が不十分となる。
導体を形成するために、セミアディティブ法を利用する場合には、絶縁層を加熱することによって、絶縁層と導体との密着性を向上させる技術が提案されている(例えば、特許文献1参照。)。
特開2012−169600号公報
しかしながら、薄いプリント基板を作ろうとしたり、あるいはセミアディティブ法などで絶縁層の表面と導体とを密着させようとすると、絶縁層と導体との密着性を十分に確保できない。あるいは、絶縁層が薄い場合は、導体の剥離が生じ易くなる場合が多かった。絶縁層と導体との密着性が不十分な場合は、そもそもプリント基板の製造が不可能であったり、製造できたとしても製造歩留りの悪化が避けられないという課題があった。
そこで、前記課題を解決するために、本開示は、電子部品搭載用基板の密着性を向上することを目的とする。
上記目的を達成するために、絶縁層と導体の間に、これらの密着強度を高めるための密着層を形成することとした。また、絶縁層及び導体の組合せの層が絶縁層上に1層以上形成されている場合は、少なくともいずれかの組合せの層に含まれる絶縁層と導体の間に、これらの密着強度を高めるための密着層を形成することとした。
本開示に記載の電子部品搭載用基板は、電子部品を搭載可能な基板であり、絶縁層上に導体が形成されていればよい。本開示では、絶縁層上に導体が形成されている基板を、電子部品搭載用基板と称することとする。さらに本開示は、本開示に係る電子部品搭載用基板の搭載された、電子部品、電子デバイス、及び実装装置を含む。例えば、本開示に係る実装装置は、本開示に係る電子部品搭載用基板と、前記電子部品搭載用基板を用いて予め定められた処理を実行する電子部品と、を備える任意の装置である。このように、本開示は、電子部品搭載用基板を用いて動作するあらゆる電子部品、電子デバイス、及び装置に適用できる。
本開示によれば、絶縁層又は絶縁層と導体との間に密着層を備えるため、電子部品搭載用基板の密着性すなわちピール強度を向上することができる。これにより、本開示は、電子部品搭載用基板の製造時における歩留り率の低下を防ぐとともに、電子部品搭載用基板の耐久性を向上し、電子部品搭載用基板の品質を総合的に向上することができる。さらに本開示は、本開示の配線基板を用いて動作する電子部品、電子デバイス、及び装置の信頼性を向上することができる。
密着層形成工程及び導体形成工程を説明する図である。 加熱工程を説明する図である。 押し込み工程を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱したときの模式図を説明する図である。 導体の押し込み後の状態を説明する図である。 導体の押し込み後の状態を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 一部又は全部の絶縁性物質による密着層に上層を形成する工程を説明する図である。 導体の押し込み後の状態を説明する図である。 導体の押し込み後の状態を説明する図である。 VIA形成工程を説明する図である。 第2の実施形態に係る電子部品搭載用基板の一例を示す。 密着層及び導体の境界部分の拡大図を示す。 凹凸の第1例を示す拡大図である。 凹凸の第2例を示す拡大図である。 密着層の表面での凹凸の規則性の一例を示す。 第2の実施形態に係る電子部品搭載用基板の製造方法を説明する。 第4の実施形態で採用されうる基板の断面図である。 第4の実施形態で採用されうるアンカー体である網目状部材の平面図である。 第4の実施形態において、金属層をパターニングしたときにアンカー体が除去されていない態様を示した断面図である。 第4の実施形態において、金属層をパターニングしたときにアンカー体が除去されている態様を示した断面図である。 第5の実施形態で採用されうる基板の一例を示した断面図である。 第5の実施形態で採用されうる基板の別の例を示した断面図である。 第6の実施形態で採用されうる基板の一例を示した断面図である。 第6の実施形態で採用されうる基板の別の例を示した断面図である。
添付の図面を参照して本開示の実施形態を説明する。以下に説明する実施形態は本開示の実施の例であり、本開示は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
(第1の実施形態)
本実施形態では、絶縁体層が絶縁層である場合について説明する。本実施形態に係る電子部品搭載用基板の製造方法は、以下に述べる密着層形成工程及び導体形成工程を順に備える。本開示の絶縁層上に一部又は全部の絶縁性物質による密着層及び導体を形成する密着層形成工程及び導体形成工程の一例を、図1(a)から図1(e)に示す。図1(a)から図1(e)において、11は絶縁層、12は導体、13はパターンレジスト、21は一部又は全部の絶縁性物質による密着層を示す。
密着層形成工程では、絶縁層11上に密着層21を形成する。導体形成工程では、密着層21の上面に導体12を形成する。密着層21は、絶縁層11上の導体12の配置される領域の少なくとも一部に形成される。密着層21は、導体12の配置される全領域に形成されていることが好ましく、絶縁層11の全体に形成されていてもよい。
絶縁層11は、プリント基板に用いることの可能な絶縁体である。絶縁層11に用いられる材料は、例えば樹脂であるが、これに限らず絶縁性をもつガラスやセラミックなどの任意の物質が含まれていてもよい。絶縁層11は、2種類以上の絶縁性の物質が混合されていてもよい。例えば、絶縁層11に、繊維状又は粒状の絶縁体が含まれていてもよい。
絶縁層11は、樹脂に基材を混入した絶縁体であってもよい。樹脂としては、熱効硬化型樹脂、又は紫外線硬化型樹脂が好ましい。一定の耐熱性があれば、熱可塑性樹脂を使ってもよい。熱硬化性の樹脂としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シアネート樹脂が例示できる。熱可塑性樹脂は、熱変形温度が50度C以上であればよい。変形温度は高ければ高いほどよい。基材としては、ガラス繊維、セラミック粒子、セルロース繊維が例示できる。蜘蛛の巣の繊維などの自然物でもよい。基材は、これらに限定されるものではない。また、ガラスクロスに上記の樹脂を含浸させて半硬化させたプリプレグを積層し、加熱・加圧して絶縁層を構成してもよい。以下のいずれの実施形態でも同様である。
導体12は、プリント基板の導体に用いることの可能な任意の材料によって形成されている導体層であり、金属箔、金属メッキ、圧延板を含む。導体12を構成する金属箔、金属メッキの材料は導電性のあるあらゆる金属、合金又はペーストである。或いは、導電性があれば、カーボンやセラミックス等の金属以外のあらゆる物質であっても、導体12の一部又は全部として用いることができる。導体12に適用する金属としては、銅、金、銀、アルミニウム、ニッケル又はこれらの金属を質量%で最も多く含む合金やペーストが例示できるが、これらに限定されるものではない。以下のいずれの実施形態でも同様である。
絶縁層11(図1(a))に、一部又は全部の絶縁性物質による密着層21を形成する(図1(b))。次に、公知のフルアディティブ法やセミアディティブ法で、一部又は全部の絶縁性物質による密着層21にレジストを塗布し、最終的に導体となる部分以外にパターンレジスト13を形成する(図1(c))。残されたパターンレジスト13以外の部分に無電解めっきなどで導体を成長させる(図1(d))。パターンレジスト13を除去し、導体12を残す(図1(e))。この導体形成工程で、一部又は全部の絶縁性物質による密着層21にパターン化された導体12を形成する。導体形成工程では、導体をフルアディティブ法又はセミアディティブ法で形成してもよいが、これに限定されるものではない。
密着層21は、絶縁層11よりも導体12との密着性の高い絶縁性の任意の物質である。密着層21は、絶縁層11と導体12との間の少なくとも一部に配置されている。密着層21は、絶縁層11と導体12との間の少なくとも一部に配置されていれば絶縁層11と導体12との密着強度を高めることができ、絶縁層11と導体12との間の全領域に配置されていてもよい。密着層21は、絶縁層11と導体12との密着強度を高める物質を含む。密着強度を高める物質は、化学的相互作用、物理的相互作用及び機械的結合のいずれを用いたものであってもよい。機械的結合としては、例えば、後述する第2の実施形態に説明する凹凸が例示できる。密着層21は、触媒などの、化学的相互作用、物理的相互作用及び機械的結合の少なくもいずれかを高める物質を含んでいてもよい。
化学的相互作用によって密着強度を高める物質として、密着層21の一部又は全部に、接着剤として用いられている物質などが含まれていてもよい。例えば、一部又は全部の絶縁性物質による密着層21の樹脂材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シアネート樹脂などの他、無機材料など、導体12と絶縁層11の双方に対して密着性の高い物質であれば何でもよい。金属酸化物、金属窒化物、金属炭化物、酸化剤及び還元剤等の無機系の物質が、一部又は全部に含まれていてもよい。また、一部又は全部の絶縁性物質による密着層自体が絶縁性をもつことが必須である。
後述する一部又は全部の絶縁性物質による第二の密着層も同様である。
物理的相互作用によって密着強度を高める物質として、密着層21の一部又は全部に、還元作用を有する還元剤及び酸化作用を有する酸化剤の少なくともいずれかが含まれていてもよい。還元剤は、導体12、絶縁層11及び密着層21の少なくともいずれかに含まれる物質を還元する作用を有する。酸化剤は、導体12、絶縁層11及び密着層21の少なくともいずれかに含まれる物質を酸化する作用を有する。還元剤及び酸化剤は、導体12、絶縁層11及び密着層21だけでなく、空気や水などの周辺環境その他の触媒などと単独又は相互の組み合わせで反応させるものであってもよい。
還元剤は、密着層21の全体に含まれていてもよいし、密着層21の導体12側の表面のみに含まれていてもよいし、絶縁層11側の表面のみに含まれていてもよい。酸化剤についても同様である。例えば、密着層21の導体12側の表面に還元剤が含まれ、密着層21の絶縁層11側の表面に酸化剤が含まれていてもよい。密着層21に含まれている還元剤の割合は任意であり、還元する性質があれば微量であってもよい。酸化剤についても同様である。
密着層21の絶縁層11側の表面に含まれている還元剤は、密着層21の導体12側の表面に含まれている還元剤と異なってもよいし、同じであってもよい。異なる例としては、例えば、密着層21の導体12側に導体12の還元に適した還元剤が含まれ、密着層21の絶縁層11側に絶縁層11に適した還元剤が含まれている構成も採用しうる。同じ例としては例えば、絶縁層11と導体12との間に還元剤として機能する物質が含まれていれば、本開示に係る密着層21を備えることになる。酸化剤も同様である。
パターンレジスト13の材料としては、感光性ドライフィルム、液状レジスト、EDレジストが例示できるが、これらに限定されるものではない。以下のいずれの実施形態でも同様である。これらの材料は光硬化型や光溶解型がある。
絶縁層11と導体12の間に一部又は全部の絶縁性物質による密着層21を形成することによって、一部又は全部の絶縁性物質による密着層21は絶縁層11に密着し、導体11が一部又は全部の絶縁性物質による密着層21に密着し、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度が向上する。
また、本開示に係る電子部品搭載用基板の製造方法は、導体形成工程の後に、加熱工程及び押し込み工程の少なくともいずれかをさらに備えもよい。これにより、密着層21と導体12との間のピール強度及び絶縁層11と密着層21との間のピール強度をさらに高めることができる。
本開示の絶縁層、一部又は全部の絶縁性物質による密着層及び導体の少なくともいずれかを加熱する加熱工程を図2(a)から図2(b)に示す。図2(a)から図2(b)において、11は絶縁層、12は導体、21は一部又は全部の絶縁性物質による密着層を示す。
導体形成工程の後の加熱工程では、絶縁層11、一部又は全部の絶縁性物質による密着層21及び導体12の少なくともいずれかを加熱してもよい。加熱は、ヒータを押し当てたり、LED光や赤外線を照射したり、熱風を浴びせたりすることで実現する。ヒータで加熱したパネルで導体12に加熱することでもよい。
絶縁層11、一部又は全部の絶縁性物質による密着層21及び導体12の少なくともいずれかを加熱することによって、一部又は全部の絶縁性物質による密着層21は絶縁層11に密着し、導体11が一部又は全部の絶縁性物質による密着層21に密着し、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度が向上する。
本開示の導体を絶縁層に押し込む押し込み工程を図3(a)から図3(b)に示す。図3(a)から図3(b)において、11は絶縁層、12は導体、21は一部又は全部の絶縁性物質による密着層を示す。絶縁層11の表面に形成された導体12((図3(a))を、機械的に絶縁層11の方向に機械的に押し込むと、導体12の一部が一部又は全部の絶縁性物質による密着層21の表面に埋まる(図3(b))。図3(b)は、本開示の電子部品搭載用基板の例である。機械的に押し込む作業は、例えば、平面のプレス面を有するプレス機を用いて、一部又は全部の絶縁性物質による密着層21の表面に形成された導体12の全て、又は一部を絶縁層11に押し込む。
導体12を一部又は全部の絶縁性物質による密着層21に押し込むことによって、導体12の底面だけでなく、導体12の側面の少なくとも一部が絶縁層11に密着し、絶縁層11と導体12との間のピール強度が向上する。
導体12が絶縁層11に埋め込まれた電子部品搭載用基板を実現する方法は、絶縁層11への導体12の機械的な埋め込みに限定されない。例えば、押し込み工程において、導体12と絶縁層11の両方又はいずれかを加熱し、導体12を絶縁層11に沈み込ませてもよい。これにより、導体12に力を加えることなく、絶縁層11に導体12を埋め込むことができる。
このとき、導体12を絶縁層11に押し込まなくてもよいが、弱い力で導体12を絶縁層11に押し込んでもよい。これにより、導体12の上面の位置を容易に制御することができる。このように、本開示における押し込みは、微弱な力での押し込みも含む。
導体12の底面と絶縁層11の上面との間に隙間があり、一部又は全部の絶縁性物質による密着層21の一部が存在していてもよい。また、導体12は、一部又は全部の絶縁性物質による密着層21を突き抜けていてもよい。一部又は全部の絶縁性物質による密着層21を突き抜けた導体12の底面が、絶縁層11の上面に接してもよく、さらに、絶縁層11の上面を越えてもよい。導体12が深く押し込まれると、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度が向上する。
押し込み工程において、導体12を絶縁層11に機械的に押し込む際に、導体12と絶縁層11の両方又はいずれかを加熱してもよい。絶縁層が固すぎる場合やピール強度をより向上させたい場合に有効である。加熱は、ヒータを押し当てたり、LEDライト光や赤外線を照射したり、熱風を浴びせたりすることで実現する。ヒータで加熱したパネルで導体12を機械的に押し込むことでもよい。
加熱手順を図4、図5、図6、図7、図8に示す。図4、図5、図6、図7、図8において、12は導体、21は一部又は全部の絶縁性物質による密着層である。図4、図5、図6、図7、図8において、(a)、(b)、(c)は順番を示す。熱の加熱手順としては、まず加熱し(図4(b))、加熱しながら機械的に押し込む(図4(c))手順でもよい。まず加熱し(図5(b))、加熱を中止して機械的に押し込む(図5(c))手順でもよい。加熱することと機械的に押し込むことを同時に進める(図6(b))手順でもよい。まず機械的に押し込み(図7(b))、機械的に押し込みながら加熱する(図7(c))手順でもよい。まず機械的に押し込み(図8(b))、機械的な押し込みを中止して加熱する(図8(c))手順でもよい。
加熱したときの模式図を図9(a)に示す。導体12は金属であり、膨張率は一部又は全部の絶縁性物質による密着層21より導体12の方が大きい。そのため、適度な温度で加熱することによって、導体12は一部又は全部の絶縁性物質による密着層21に密着し、アンカー効果が得られる。その後、徐熱しても(図9(b)、導体12と一部又は全部の絶縁性物質による密着層21の密着度は加熱する前より向上している。従って、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度が向上する。
押し込み工程において、導体の押し込み後の状態を図10(a)、図10(b)、図11(a)、図11(b)、図11(c)で説明する。図10(a)、図10(b)、図11(a)、図11(b)、図11(c)は、本開示の電子部品搭載用基板の例である。図10(a)、図10(b)、図11(a)、図11(b)、図11(c)において、12は導体、21は一部又は全部の絶縁性物質による密着層である。これらの説明において、図10(a)に示すように、導体12では、絶縁層(不図示)の側(絶縁層に近い側)を底面、底面に対向する側((絶縁層から遠い側)を上面、上面と底面に挟まれる側を側面と呼称し、一部又は全部の絶縁性物質による密着層では、絶縁層(不図示)から遠い側を上面と呼称する。
導体12を、導体12の底面及び側面の一部が一部又は全部の絶縁性物質による密着層21の表面よりも低い位置となるまで押し込んでもよい(図10(a))。導体12の底面の全部及び側面の一部が一部又は全部の絶縁性物質による密着層21と密着するため、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度が向上する。また、導体12を、導体12の上面が一部又は全部の絶縁性物質による密着層21の表面と同一面となる位置まで押し込んでもよい(図10(b))。導体12の底面の全部及び側面の全部が一部又は全部の絶縁性物質による密着層21と密着するため、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度がより向上する。
さらに、図10(a)に示す構造では、x軸方向に広がる導体12の底面に加え、y軸方向に広がる側面の一部が密着層21と密着するため、導体12に印加されるx軸方向の負荷に対し、ピール強度を高めることができる。
なお、図10(a)では、底面の両側に配置されている側面が共に密着層21に埋め込まれる例を示したが、本開示はこれに限定されず、例えば底面の両側に配置されている側面の片方のみが密着層21に埋め込まれていてもよい。図10(a)では導体12の上面がx軸方向に広がっているが、本開示はこれに限定されず、導体12の上面はx軸方向に対して傾斜していてもよい。
さらに、図10(a)及び図10(b)では、導体12の断面形状が四角形である例を示したが、本開示に係る導体12の断面形状は任意である。例えば、導体12の上面は湾曲していてもよく、側面と上面との境界が連続した曲線をなしていてもよい。
導体12を、導体12の底面、側面だけでなく、上面が一部又は全部の絶縁性物質による密着層21の上面よりも低い位置となるまで押し込んでもよい(図11(a)、図11(b)、図11(c))。図11(a)では、導体12を、導体12の上面が一部又は全部の絶縁性物質による密着層21の上面よりも低い位置となるまで押し込んでいるが、導体12の上面は露出している。導体12の底面の全部及び側面の全部が一部又は全部の絶縁性物質による密着層21と密着するため、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度がより向上する。図11(b)では、導体12を、導体12の上面が一部又は全部の絶縁性物質による密着層21の上面よりも低い位置となるまで押し込んでいるが、導体12の上面の一部は露出している。導体12の底面の全部、側面の全部及び上面の一部が一部又は全部の絶縁性物質による密着層21と密着するため、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度がいっそう向上する。図11(c)では、導体12を、導体12の上面が一部又は全部の絶縁性物質による密着層21の上面よりも低い位置となるまで押し込んで、導体12の上面まで一部又は全部の絶縁性物質による密着層21に埋まっている。導体12の底面の全部、側面の全部及び上面の全部が一部又は全部の絶縁性物質による密着層21と密着するため、一部又は全部の絶縁性物質による密着層21と導体12との間のピール強度がさらにいっそう向上する。
なお、図10(a)、図10(b)及び図11(a)では導体12の3面が密着層21と密着する。y−z平面についても同様の構造を有する場合、導体12の5面が、密着層21と密着する。このように、x軸方向に広がる導体12の底面に加え、y軸方向に広がる導体12の側面の一部又は全部が密着層21と密着するため、導体12に印加されるx、z軸方向の負荷に対し、ピール強度を高めることができる。
また、図11(b)及び図11(c)では導体12の4面が密着層21と密着する。y−z平面についても同様の構造を有する場合、導体12の6面が、密着層21と密着する。このように、x軸方向に広がる導体12の底面に加え、y軸方向に広がる導体12の側面の一部又は全部、及びx軸方向に広がる導体12の上面の一部又は全部、が密着層21と密着するため、導体12に印加されるx、y、z軸方向の負荷に対し、ピール強度を高めることができる。
なお、図10及び図11では導体12の底面が密着層21と密着する例を示したが、本開示はこれに限定されない。例えば、本開示は、図10(a)、図10(b)、図11(a)において、導体12の底面の一部又は全部が密着層21の裏面に露出する、導体12の2面が密着層21と密着する形態も含む。y−z平面についても同様の構造を有する場合、導体12の4面が、密着層21と密着する。この場合、y軸方向に広がる導体12の側面の一部又は全部が密着層21と密着するため、導体12に印加されるx、z軸方向の負荷に対し、ピール強度を高めることができる。
また、図11(b)において、導体12の底面の全部が密着層21の裏面に露出する、導体12の3面が密着層21と密着する形態も含む。y−z平面についても同様の構造を有する場合、導体12の5面が、密着層21と密着する。この場合、x軸方向に広がる導体12の上面の一部、y軸方向に広がる導体12の側面の一部又は全部、が密着層21と密着するため、導体12に印加されるx、y、z軸方向の負荷に対し、ピール強度を高めることができる。
また、図11(b)において、導体12の底面の一部が密着層21の裏面に露出する、導体12の4面が密着層21と密着する形態も含む。y−z平面についても同様の構造を有する場合、導体12の6面が、密着層21と密着する。この場合、x軸方向に広がる導体12の上面の一部、y軸方向に広がる導体12の側面の全部、x軸方向に広がる導体12の底面の一部、が密着層21と密着するため、導体12に印加されるx、y、z軸方向の負荷に対し、ピール強度を高めることができる。
(第2の実施形態)
本実施形態では、第1の実施形態で説明した電子部品搭載用基板が、絶縁層及び導体の組合せの層が絶縁層上に形成されている多層基板である例について説明する。本実施形態に係る電子部品搭載用基板は、前記組合せの層に密着層が設けられている。
具体的には、本実施形態では、絶縁層と、前記絶縁層の上面に形成された、前記絶縁層に密着する一部又は全部の絶縁性物質による密着層と、前記一部又は全部の絶縁性物質による密着層に形成された導体と、前記導体及び前記一部又は全部の絶縁性物質による密着層の上層に、絶縁層及び前記絶縁層に形成された導体の組合せの層を1組以上と、を備える電子部品搭載用基板について説明する。
図12、図13、図14、図15、図16、図17において、11aは積層絶縁層、12は導体、14は積層絶縁層、21aは一部又は全部の絶縁性物質による第一の密着層、22は一部又は全部の絶縁性物質による第二の密着層である。複数の積層絶縁層11a,14は絶縁層を構成している。第一の密着層21a及び第二の密着層22は積層密着層を構成している。そして、複数の積層絶縁層が密着層を構成している。
図12〜図15では、積層絶縁層14及び導体12の組み合わせの一例として、積層絶縁層14−1及び導体12−1の組み合わせの層と、積層絶縁層14−2及び導体12−2の組み合わせの層と、積層絶縁層14−3及び導体12−3の組み合わせの層と、を形成する例を示す。図12〜図15では、積層絶縁層11aとその上に形成される導体12との間に密着層21が設けられている。組み合わせの層を構成する積層絶縁層14−1及び導体12−1の間に密着層が設けられていてもよい。
図16〜図17では、積層絶縁層14及び導体12の組み合わせの一例として、積層絶縁層14−1及び導体12−1の組み合わせの層と、積層絶縁層14−3及び導体12−3の組み合わせの層と、を形成する例を示す。図16〜図17では、積層絶縁層14−2及び導体12−2の組み合わせの層に代えて、密着層22及び導体12−2の組み合わせの層が形成されている。このように、密着層22は、組合せの層を構成する積層絶縁層14−1上に形成されている導体12−1とその上に形成される積層絶縁層14−2との間に、設けられている。なお、図16〜図17では、積層絶縁層11aと導体12の間に密着層21を備える例を示すが、本開示は、組み合わせの層のいずれかの層に密着層22を備え、密着層21を備えない形態も含む。
図12、図13及び図16は、一部又は全部の絶縁性物質による密着層21の上面に導体12を形成している電子部品搭載用基板の製造工程である。図14、図15及び図17は、一部又は全部の絶縁性物質による密着層21の上面に導体12を形成して、導体12を一部又は全部の絶縁性物質による密着層21に押し込んでいる電子部品搭載用基板の製造工程である。図16及び図17は、さらに、一部又は全部の絶縁性物質による第二の密着層22と導体12を形成している電子部品搭載用基板の製造工程である。
以下では、第二の導体形成工程から説明する。第二の導体形成工程では、一部又は全部の絶縁性物質による密着層21及び一部又は全部の絶縁性物質による密着層21の上面に形成された導体12の上層に、積層絶縁層14及び導体12を形成する(図12(a)、図13(a)、図14(a)、図15(a)、図16(a)、図17(a))。第二の導体形成工程を所要の数だけ繰り返す。
積層絶縁層14の材料は、絶縁層に適用できるものと同じでよい。以下のいずれの実施形態でも同様である。
導体形成工程の後で、第二の導体形成工程の前又は後に、第三の導体形成工程を備えてもよい(図16(a)、図17(a))。第三の導体形成工程では、一部又は全部の絶縁性物質による第二の密着層22及び一部又は全部の絶縁性物質による第二の密着層22の上にさらに導体12を形成する。一部又は全部の絶縁性物質による第二の密着層22の材料は、一部又は全部の絶縁性物質による密着層21の材料と同じものが適用できる。一部又は全部の絶縁性物質による密着層21と各一部又は全部の絶縁性物質による第二の密着層22では、同じ材料としてもよく、異なる材料としてもよい。
第三の導体形成工程を行うと、本開示の電子部品搭載用基板は、2つの積層絶縁層14の間に、密着する一部又は全部の絶縁性物質による第二の密着層22及び一部又は全部の絶縁性物質による第二の密着層22に形成された導体12の組合せの層を、1組以上さらに備えることになる。
導体形成工程、第二の導体形成工程及び第三の導体形成工程では、導体をフルアディティブ法又はセミアディティブ法で形成してもよいが、これに限定されるものではない。
導体形成工程の後、第二の導体形成工程の後、第三の導体形成工程の後、積層絶縁層11a、一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22及び導体12の少なくともいずれかに加熱する加熱工程を備えてもよい。導体12の形成された各層と導体12との間のピール強度が向上する。
最上層の積層絶縁層14及び導体12を形成する第二の導体形成工程((図12(b)、図13(b)、図14(b)、図15(b)、図16(b)、図17(b))の後、押し込み工程を備えてもよい((図12(c)、図13(c)、図14(c)、図15(c)、図16(c)、図17(c))。最上層は一部又は全部の絶縁性物質による第二の密着層22及び導体12の組合せでもよい。導体12を最上層の積層絶縁層14や一部又は全部の絶縁性物質による第二の密着層22に押し込む又は沈み込ませる押し込み工程では、最上層の積層絶縁層14や一部又は全部の絶縁性物質による第二の密着層22を形成した後、最上層の導体12を積層絶縁層14や一部又は全部の絶縁性物質による第二の密着層22に機械的に押し込む又は沈み込ませる。
押し込み工程は、導体形成工程、第二の導体形成工程、第三の導体形成の後のいずれに備えてもよい。押し込み工程では、導体12のうち少なくとも一つを一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22に機械的に押し込む又は沈み込ませる。
押し込み工程において、導体12を一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22に機械的に押し込む又は沈み込ませる際に、積層絶縁層11a、一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22、導体12の少なくともいずれかに加熱してもよい。加熱は、ヒータを押し当てたり、赤外線を照射したり、熱風を浴びせたりして、実現することができる。ヒータで加熱したパネルで導体12を機械的に押し込むことでもよい。加熱手順は図4、図5、図6、図7、図8に示したものと同様の手順が可能である。
本開示の電子部品搭載用基板では、絶縁層と絶縁層が一体化されていることがある。あるいは、絶縁層が隣接して複数ある場合は、隣接する絶縁層同士が一体化されていることがある。
押し込み工程において、一部又は全部の絶縁性物質による密着層21や一部又は全部の絶縁性物質による第二の密着層22への導体12の押し込み後の状態は図10(a)、図10(b)、図11(a)、図11(b)、図11(c)と同様である。
絶縁層への導体の押し込み後の状態を図18(a)、図18(b)、図19(a)、図19(b)、図19(c)で説明する。図18(a)、図18(b)、図19(a)、図19(b)、図19(c)は、本開示の電子部品搭載用基板の例である。図18(a)、図18(b)、図19(a)、図19(b)、図19(c)において、12は導体、14は絶縁層である。これらの説明において、図18(a)に示すように、導体12では、積層絶縁層11aの側(積層絶縁層11aに近い側)を底面、底面に対向する側((積層絶縁層11aから遠い側)を上面、上面と底面に挟まれる側を側面と呼称し、積層絶縁層14でも、絶縁層から遠い側を上面と呼称する。
導体12を、導体12の底面及び側面の一部が積層絶縁層14の上面よりも低い位置となるまで押し込んでもよい(図18(a))。導体12の底面の全部及び側面の一部が積層絶縁層14と密着するため、積層絶縁層14と導体12との間のピール強度が向上する。また、導体12を、導体12の上面が積層絶縁層14の上面と同一面となる位置まで押し込んでもよい(図18(b))。導体12の底面の全部及び側面の全部が積層絶縁層14と密着するため、積層絶縁層14と導体12との間のピール強度がより向上する。
導体12を、導体12の底面、側面だけでなく、上面が積層絶縁層14の上面よりも低い位置となるまで押し込んでもよい(図19(a)、図19(b)、図19(c))。図19(a)では、導体12を、導体12の上面が積層絶縁層14の上面よりも低い位置となるまで押し込んでいるが、導体12の上面は露出している。導体12の底面の全部及び側面の全部が積層絶縁層14と密着するため、積層絶縁層14と導体12との間のピール強度がより向上する。図19(b)では、導体12を、導体12の上面が積層絶縁層14の上面よりも低い位置となるまで押し込んでいるが、導体12の上面の一部は露出している。導体12の底面の全部、側面の全部及び上面の一部が積層絶縁層14と密着するため、積層絶縁層14と導体12との間のピール強度がいっそう向上する。図11(c)では、導体12を、導体12の上面が積層絶縁層14の上面よりも低い位置となるまで押し込んで、導体12の上面まで積層絶縁層14に埋まっている。導体12の底面の全部、側面の全部及び上面の全部が積層絶縁層14と密着するため、積層絶縁層14と導体12との間のピール強度がさらにいっそう向上する。
最上層の導体を積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22に押し込む又は沈み込ませることによって、最終製品としての電子部品搭載用基板において、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22と導体12との間のピール強度が向上する。最上層の導体以外の導体を一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22に押し込む又は沈み込ませることによって、電子部品搭載用基板の製造過程において、一部又は全部の絶縁性物質による密着層21、積層絶縁層14、一部又は全部の絶縁性物質による第二の密着層22と導体12との間のピール強度が向上して、製造過程での導体のはがれが防止できる。
導体形成工程や第二の導体形成工程では押し込み工程を有する。その押し込み工程では、組合せの層に形成された導体のうち、異なる層に形成された導体同士を、電気的に接続するVIAを形成するVIA形成工程を含んでもよい。VIA形成工程の後に、導体を絶縁層に機械的に押し込む又は沈み込ませる。
積層絶縁層14で組合せの層に形成された導体12のうち、異なる層に形成された導体同士を電気的に接続するVIAについて説明する。図20(a)、図20(b)、図20(c)、図20(d)にVIA形成工程を示す。図20(a)、図20(b)、図20(c)、図20(d)において、11aは積層絶縁層1、21は一部又は全部の絶縁性物質による密着層、12は導体、14は絶縁層、15はVIAである。
導体形成工程や第二の導体形成工程では、導体12を各層に順次形成していく(図20(a)、図20(b))。異なる層に形成された導体12同士をVIAで電気的に接続する(図20(c))。この後、導体12を積層絶縁層14に機械的に押し込む又は沈み込ませると、VIAが圧縮されて、アンカー効果が高まり、積層絶縁層14と導体12との間のピール強度が向上する。ここでは、一部又は全部の絶縁性物質による密着層21上の導体12と積層絶縁層14上の導体12同士を電気的に接続するVIAについて説明したが、積層絶縁層14や一部又は全部の絶縁性物質による第二の密着層22上の導体12と脂系積層絶縁層14や一部又は全部の絶縁性物質による第二の密着層22上の導体12とを電気的に接続するVIAについても同様である。最上層の導体とその下層の導体同士を電気的に接続するVIAについても同様である。
上記では、VIA形成工程の後に、導体12を積層絶縁層14に機械的に押し込んだが、導体12を一部又は全部の絶縁性物質による第二の密着層22に機械的に押し込んだ後にVIA15を形成してもよいことはいうまでもない。
上記各実施形態では、絶縁層の片側を示しつつ説明したが、片面基板に適用するのみならず、両面基板や多層基板の場合は、絶縁層の両側のそれぞれの側に本開示の技術が適用できる。両面基板や多層基板の場合、本実施形態でいう上層や上面は、絶縁層から遠い側の層や面を上層や上面と考えてよい。
多層基板の場合、絶縁層上の導体、絶縁層から最も遠い最外層の導体及び絶縁層と最外層の間の層の任意の層の導体のうち、任意の導体を絶縁層や絶縁層に押し込んでよい。例えば、最外層の導体が押し込まれており、かつ、絶縁層と最外層の間の中間層の導体が押し込まれた形態、あるいは絶縁層と最外層の間の中間層の導体が押し込まれた形態のいずれも含まれる。
両面基板や多層基板の場合、両側の導体を押し込む又は沈み込ませるときは、両側から同時に導体に圧力をかけて、押し込んでもよい。
加えて薄いプリント基板を作る際に、銅箔が傷みやすく、キャリア付銅箔の利用を余儀なくされている現状があり、この現状は、第一にキャリア付銅箔の価格の高さ、第二に不良率の高さ、第三に製造工程の管理度への要求の高さという課題もあった。本開示によれば、キャリア付銅箔を使用しなくても、基板厚の薄い一層プリント基板あるいは多層プリント基板を作ることが出来る。さらに、VIAを作ることによるビルドアップ法、あるいは貫通孔を作ることによるスルーホール法も本開示の技術の中で利用することができる。
(第3の実施形態)
図21に、本開示の実施形態に係る電子部品搭載用基板の一例を示す。導体12は、密着層21側の最下層に、無電解めっき層121を含む。例えば、導体12は、密着層21側の最下層から、順に、無電解めっき層121及び電解めっき層122が積層されている。このように、密着層21と無電解めっき層121が接していることで、密着層21及び導体12の密着強度を高めることができる。
無電解めっき層121は、電解めっきではない任意の方法で形成された任意の導体である。図21では、無電解めっき層121の上に電解めっき層122が積層されている例を示すが、電解めっき層122の配置されていない、導体12の全体が無電解めっき層121で形成されている形態もありうる。
図22に、密着層21及び導体12の境界部分の拡大図を示す。図22(b)は密着層21の表面21Uでの断面形状を示し、図22(a)はA−A’断面形状を示す。密着層21は、導体12側の表面21Uに、凹凸を有する。凹凸は、凹部若しくは凸部又はこれらの両方でありうる。
本実施形態では、密着層21の表面21Uに凹凸を形成し、その上から無電解めっき層121を形成する。このため、図23に示すように、無電解めっき層121は、密着層21側に配置されている導体12下部から成長し、密着層21の表面21Uと直接接する。ここで、符号112−6及び112−9に示す凸部は、形成されていてもよいし、形成されていなくてもよい。
アンカー効果を得るために導体12に凸形状を形成した場合、密着層21の表面21Uと無電解めっき層121との間には、凸形状を形成するためのNiやFeなどの粒状物質が含まれている。一方、本開示は、密着層21の表面21Uに凹凸を形成するため、導体12に凸形状を形成するための粒状物質が含まれていない。このため、導体12の最下層における、無電解めっき層121とは異なる物質の含有量が30%以下である。例えば、本開示の導体12の最下層は、無電解めっき層121が単一の物質で形成されている。ここで、「単一の物質」は、金属及び合金を含む。また、本開示の導体12側から密着層21側への導体凸部同士では、図22に示すトンネル113のような、密着層21内での導通部が形成されていない。すなわち、無電解めっき層121は、密着層21の表面21Uの片側のみに形成されている。
導体12に形成した凸形状を用いてアンカーが形成されている場合、導体12の位置から密着層21の中心方向に向かって導体12が成長している。このため、導体12の配置されている密着層21の表面21U付近から密着層21の中心方向に向かって導体12が細くなる。これに対し、本開示は、密着層21の表面21Uに凹凸を形成するため、密着層21の表面21U付近から密着層21の中心方向に向かって導体12が細くなる形状だけでなく、図22の凹部111−1、111−3、111−6に示すような、密着層21の表面21U付近から密着層21の中心方向に向かって広がる形状もありうる。この場合、導体12側から密着層21側への導体凸部の最大広がりが、密着層21内に配置されている。
図22の凹部111−8及び111−9は、図24に示すように、密着層21の表面21U付近から密着層21の中心方向に向かって斜めに形成されていてもよい。この場合、凹部111−8と凹部111−9との距離は、表面21U付近よりも密着層21の深くの方が近いことが好ましい。これにより、凹部111−8と凹部111−9とで密着層21を抱え込み、導体12と密着層21とのピール強度をより高めることができる。
また、本開示は、密着層21の表面21Uに凹凸を形成するため、密着層21の表面21Uでの凹凸の配置が、凹凸の形成方法に起因する規則性を有する。
平面上又はロール上に形成された凹凸形状を用いて凹凸を形成した場合、平面又はロールの凹凸形状がそのまま表面21Uに現れる。例えば、凹凸形状に一定幅又は一定間隔の直線が含まれる場合、図22に示す符号111−8,111−9及び図25(a)に示すような、一定幅又は一定間隔の凹部又は凸部が残る。表面21Uを切削して凹凸を形成した場合、図25(b)及び図25(c)に示すような、切削方向に線状の跡が残る。
起泡性の薬品を用いて凹凸を形成した場合、図22に示す符号111−1〜111−7及び図25(d)に示すような、円形状の泡の跡が残る。凹部111−1〜111−7の内径は、一定であってもよいし、異なってもよい。また、凹部111−1のように、凹部111−1のなかに凸部112−1が形成されている二重円形状もある。この凸部112−1は、凹部111−2〜111−7にも形成されていてもよい。また、凹凸に含まれる円形は、凹部だけでなく凸部に形成されていてもよい。なお、図22(a)及び図22(b)のそれぞれに示す凹凸の断面形状は、上述の形状に限定されず、凹凸を形成する際に形成される任意の形状を含む。例えば、楔形状、鉤形状、台形、振り子、2山を持った台形などが例示できる。
凹凸の規則性は、狭い範囲で規則性が見られなくても、広い範囲まで含めると規則性を見出すことができる。特に、電子部品搭載用基板はチップに分離されて電子部品等に搭載されるため、凹凸の形成方法によっては凹凸の規則性は1チップ内では現れないこともありうる。この場合は、2以上の任意の数のチップで初めて凹凸形成物質の痕跡が表れうる。
図26を参照しながら、本開示に係る電子部品搭載用基板の製造方法を説明する。本実施形態に係る電子部品搭載用基板の製造方法は、密着層形成工程と導体形成工程の間に凹凸形成工程を有する。
凹凸形成工程では、絶縁層11上に密着層21を形成し(図26(a))、密着層21の表面21Uに凹凸を形成する(図26(b))。凹凸の形成は、表面21Uのうちの導体12の配線パターンの形成されうる全体の領域に行う。表面21Uの全体に凹凸を形成した場合、表面21Uのうちの導体12の配置されていない領域にも、図21に示すような凹凸が形成されている。
凹凸の形成方法は任意であり、例えば、平面上又はロール上に形成された凹凸形状を表面21Uに転写する、或いは凹凸形状を有する絶縁性のシートを表面21Uに埋め込むなどの物理的な形成、ブラシなどによって表面21Uを切削するなどの機械的な形成、薬品を用いて表面21Uを溶解又は膨潤させるなどの化学的な形成、が例示でき、これらを組み合わせてもよい。なお、密着層21の表面21Uの凹凸形状は、導体12の配置されている領域とそうでない領域とで異なっていてもよい。また、絶縁層11上に密着層21を形成する際に(図26(a))、絶縁層11の表面11Uに凹凸を形成してもよい。凹凸の形成方法については、表面21Uの凹凸形状と同様である。
導体形成工程は、第1の実施形態において説明したとおりであるが、本実施形態は無電解めっき層121を備える点で異なる。無電解めっき層121を形成し(図26(c))、電解めっき層122を形成し(図26(d))、無電解めっき層121を除去する(図26(e))。無電解めっき層121の形成は、化学めっきのほか、液状又はペースト状の導体の塗布が例示できる。無電解めっき層121の形成は、表面21Uのうちの導体12の配線パターンの形成されうる全体の領域に行う。電解めっき層122は、配線パターンの形状に形成する。無電解めっき層121の除去は、電解めっき層122を残しつつ、配線パターン以外の領域に形成されている無電解めっき層121を除去する。このときに、導体12の角(図21に示す符号12E)が丸くなる。本開示では、導体12を絶縁層11側から成長させるため、絶縁層11に垂直な断面では、導体12の絶縁層11側の面に対向する上面の角が丸みを帯びている。
なお、密着層21の表面21Uのうちの凹凸を形成する領域、及び、無電解めっき層121を形成する領域は、表面21Uのうちの導体12の配線パターンの形成される領域のみであってもよい。
また、電解めっき層122を形成せず、配線パターンの形状に無電解めっき層121を直接形成してもよい。この場合、導体12の全体が無電解めっき層121で構成される。
また、本実施形態では、本開示に係る電子部品搭載用基板の一例として片面基板を例示したが、本開示はこれに限定されない。例えば、本開示に係る電子部品搭載用基板は両面基板であってもよい。この場合、本実施形態で説明した密着層21及び導体12の構造が片面のみに形成されていてもよいし、両面に形成されていてもよい。また、本開示に係る電子部品搭載用基板は多層基板であってもよい。この場合、本実施形態で説明した密着層21及び導体12の構造が多層基板の少なくとも一つの層に含まれていればよい。
以上説明したように、本実施形態は、導体12が絶縁層11側の最下層に無電解めっき層21を含み、密着層21及び無電解めっき層21が接している。このため、本実施形態は、ピール強度の強い電子部品搭載用基板を提供することができる。
(第4の実施形態)
本実施の形態の電子部品搭載用基板等の基板は、図27に示すように、絶縁層11と、絶縁層11に設けられた密着層200と、密着層200に設けられた金属層220と、を有してもよい。密着層200は、密着本体層210と、密着本体層210のおもて面から突出したアンカー体215とを有してもよい。金属層220にパターニングが施されて、図29に示すように導体12となってもよい。導体12は金属層220の一形態であり、金属層220に含まれる概念である。
アンカー体215は、図28に示すように、シート形状からなる網目状部材216であってもよいし、図27に示すように、粒状物質217であってもよい。
図29に示すように、パターニングが施されるときにアンカー体は除去されずに残ってもよい。このような態様に限られることはなく、図30に示すように、パターニングが施されるときにアンカー体が除去されてもよい。アンカー体が除去される場合には、導体12が設けられていない領域では、密着本体層210に凹部が設けられてもよい。
アンカー体が網目状部材216である場合には、網目状部材216の底面及び側面の一部が密着本体層210内に埋設され、網目状部材216の頂面は密着本体層210から露出してもよい。
アンカー体が粒状物質217である場合には、粒状物質217の一部が密着本体層210内に埋設され、粒状物質217の頂面は密着本体層210から露出してもよい。
粒状物質217はフィラーであってもよい。粒状物質217は窒化物であってもよく、例えば窒化ケイ素、窒化アルミ等であってもよい。窒化ケイ素、窒化アルミ等を採用する場合には、放熱効果を高めることができる。
密着本体層210はレジスト層又はインク層であってもよい。密着本体層210が粒状物質217を含有しており、密着本体層210のおもて面側をエッチング等で除去することで、粒状物質217のおもて面側の一部を露出させるようにしてもよい。このような態様によれば、容易な製造工程によって粒状物質217を露出させることができる点で非常に有益である。
複数存在する粒状物質217の一部は密着本体層210で横断面における最大の面積を有してもよい。この場合には、粒状物質217が密着本体層210内により強度に固定されることから、金属層220が引っ張られることで粒状物質217が密着本体層210から抜け出ることをより確実に防止でき、その結果としてピラー強度をより高めることができる。
(第5の実施形態)
本実施の形態の電子部品搭載用基板等の基板は、図31に示すように、絶縁層11と、絶縁層11に設けられた密着層200と、密着層200に設けられた金属層220と、を有してもよい。密着層200は酸化還元層250を有してもよい。酸化還元層250は、金属層220を酸化させる酸化層又は還元させる還元層である。このような酸化還元層250を設けることで、金属層220と酸化還元層250とが酸化還元反応等の化学反応を起こして、これらの層を互いに密着させることができる。
酸化還元層250のうち、金属層220との境界では、金属層220を構成する金属と当該金属の金属酸化物とが混在してもよい。金属層220が銅からなる場合には、酸化還元層250では、銅と酸化銅とが混在してもよい。
酸化還元層250のうち、金属層220との境界では、酸化還元層250を構成する第一材料と当該第一材料の還元物とが混在してもよい。金属層220が銅から構成され、酸化銅となっている場合には、酸化還元層250は例えば炭素からなる炭素層であってもよい。この場合には、酸化銅となっている金属層220と炭素からなる酸化還元層250との間で以下の反応が起こる。
2CuO+C→2Cu+CO
図32に示すように、酸化還元層250は、酸化還元本体層251と、酸化還元本体層251の金属層220側に設けられた境界層252とを有してもよい。境界層252において、金属層220を構成する金属と当該金属の金属酸化物とが混在してもよい。また、境界層252において、酸化還元層250を構成する第一材料と当該第一材料の還元物とが混在してもよい。
酸化還元本体層251は、絶縁層11に直接設けられてもよい。酸化還元本体層を構成する材料は絶縁層11の材料との密着性が一般的に高い。このため、このような態様を採用することで、絶縁層11と金属層220との密着強度をより高めることができる。
前述した他の例と同様、金属層220にはパターニングが施されて導体12となってもよい。
(第6の実施形態)
図33に示すように、導体12が密着層200を貫通するように押し込まれてもよい。この場合には、導体12の側面に密着層200が設けられ、底面には密着層200が設けられないことになる。
また、絶縁層11が半硬化状態となっており、図34に示すように、導体12が密着層200を貫通するように押し込まれる際に、絶縁層11内にも押し込まれてもよい。この態様でも、導体12の側面に密着層200が設けられ、底面には密着層200が設けられないことになる。
(第7の実施形態)
本実施形態では、本開示に係る電子部品搭載用基板の適用例について説明する。本実施形態に係る電子部品は、本開示に係る電子部品搭載用基板を備え、本開示に係る電子部品搭載用基板を用いて予め定められた処理を実行する。処理は電子部品による任意の処理である。
本実施形態に係る電子デバイスは、搭載されている電子部品の少なくとも1つに、本開示に係る電子部品が用いられている。本実施形態に係る実装装置は、搭載されている電子部品及び電子デバイスのうちの少なくとも1つに、本開示に係る電子部品又は電子デバイスが用いられている。
本開示は、電子部品搭載用基板を備えるあらゆる装置に適用可能である。本開示を適用可能な装置の一例を挙げると、例えば、自動車、家電製品、通信機器、制御機器、センサー、ロボット、ドローン、飛行機、宇宙船、船、生産機械、工事用機械、試験用機械、測量用機械、コンピュータ関連製品、デジタル機器、遊戯機器及び時計、が例示できる。
装置には、装置に応じた任意の機能が搭載されている。この機能を実行する際に用いられる電子チップなどの電子デバイスに、本開示に係る電子部品搭載用基板を用いる。本開示に係る電子部品搭載用基板は、ピール強度を向上することができるため、電子部品、電子デバイス及び装置の信頼性を向上することができる。
本開示の電子部品搭載用基板及びその製造法は、各種の電子装置に実装したり、電子装置の製造に適用することができる。
11:絶縁層
111−1、111−2、111−3、111−4、111−5、111−6、111−7:凹部
112−1、112−6、112−9:凸部
113:トンネル
12、12−1、12−2、12−3:導体
121:無電解めっき層
122:電解めっき層
13:パターンレジスト
14、14−1、14−2、14−3:絶縁層
15:VIA
21:一部又は全部の絶縁性物質による密着層
22:一部又は全部の絶縁性物質による第二の密着層

Claims (15)

  1. 絶縁層と、
    前記絶縁層に設けられた密着層と、
    前記密着層に設けられた金属層と、
    を備え、
    前記密着層は、密着本体層と、前記密着本体層のおもて面から突出したアンカー体とを有する、又は、酸化還元層を有することを特徴とする基板。
  2. 前記密着層は前記酸化還元層を有し、
    前記酸化還元層のうち、前記金属層との境界では、前記金属層を構成する金属と当該金属の金属酸化物とが混在していることを特徴とする請求項1に記載の基板。
  3. 前記密着層は前記酸化還元層を有し、
    前記酸化還元層のうち、前記金属層との境界では、前記酸化還元層を構成する第一材料と当該第一材料の還元物とが混在していることを特徴とする請求項1又は2のいずれかに記載の基板。
  4. 前記密着層は前記酸化還元層を有し、
    前記酸化還元層は、酸化還元本体層と、前記酸化還元本体層の前記金属層側に設けられた境界層とを有し、
    前記境界層では、前記金属層を構成する金属と当該金属の金属酸化物とが混在している、又は、前記酸化還元層を構成する第一材料と当該第一材料の還元物とが混在していることを特徴とする請求項1乃至3のいずれか1項に記載の基板。
  5. 前記酸化還元本体層は、前記絶縁層に直接設けられることを特徴とする請求項4に記載の基板。
  6. 前記密着層は、密着本体層と、前記密着本体層のおもて面から突出したアンカー体とを有し、
    前記アンカー体は粒状物質であり、
    前記粒状物質の一部が前記密着本体層内に埋設していることを特徴とする請求項1に記載の基板。
  7. 前記粒状物質は窒化物であることを特徴とする請求項6に記載の基板。
  8. 前記密着本体層はレジスト層又はインク層であることを特徴とする請求項6又は7のいずれかに記載の基板。
  9. 一つ以上の粒状物質は前記密着本体層で横断面における最大の面積を有することを特徴とする請求項6乃至8のいずれか1項に記載の基板。
  10. 前記金属層はパターニングされた導体からなり、
    前記導体は、底面及び側面の少なくとも一部が、前記密着層のおもて面よりも裏面側に位置していることを特徴とする請求項1乃至9のいずれか1項に記載の基板。
  11. 前記導体の側面及び底面に前記密着層が設けられることを特徴とする請求項10に記載の基板。
  12. 前記導体の側面に前記密着層が設けられ、前記導体の底面に密着層が設けられないことを特徴とする請求項10に記載の基板。
  13. 前記絶縁層は、積層された複数の積層絶縁層を有し、
    前記密着層は、積層された複数の積層密着層を有し、
    前記積層絶縁層に前記積層密着層が設けられ、
    前記積層密着層に前記金属層が設けられることを特徴とする請求項1乃至12のいずれか1項に記載の基板。
  14. 請求項1乃至13のいずれか1項に記載の基板と、
    前記基板に設けられた電子部品と、
    を備え、
    前記電子部品は前記導体に設けられていることを特徴とする電子装置。
  15. 請求項14に記載の電子装置を備えた実装装置。
JP2019519176A 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法 Active JP6775083B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017099582 2017-05-19
JP2017099582 2017-05-19
JP2017221812 2017-11-17
JP2017221812 2017-11-17
PCT/JP2018/017503 WO2018211992A1 (ja) 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018211992A1 true JPWO2018211992A1 (ja) 2019-07-04
JP6775083B2 JP6775083B2 (ja) 2020-10-28

Family

ID=64273662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019519176A Active JP6775083B2 (ja) 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法

Country Status (7)

Country Link
US (1) US20200176341A1 (ja)
EP (1) EP3637965A4 (ja)
JP (1) JP6775083B2 (ja)
KR (1) KR20200010362A (ja)
CN (1) CN110771270B (ja)
BR (1) BR112019023494A2 (ja)
WO (1) WO2018211992A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN217405406U (zh) 2019-08-08 2022-09-09 株式会社村田制作所 多层基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
JP2002060965A (ja) * 2000-08-10 2002-02-28 Meltex Inc 銅酸化物還元用の処理液および処理方法
JP2002190671A (ja) * 2000-12-22 2002-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003273509A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 配線基板およびその製造方法
JP2004179440A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
JPS58137285A (ja) * 1982-02-10 1983-08-15 株式会社日立製作所 金属板付セラミック基板の製造法
US4828905A (en) * 1986-06-12 1989-05-09 Sumitomo Special Metals Co., Ltd. Magnetic recording medium
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH05175648A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Works Ltd 回路板の銅回路の処理方法
JP3208438B2 (ja) * 1992-01-16 2001-09-10 イビデン株式会社 金属層を備えたセラミックス基板とその製造方法
US5490627A (en) * 1994-06-30 1996-02-13 Hughes Aircraft Company Direct bonding of copper composites to ceramics
JP3400186B2 (ja) * 1995-05-01 2003-04-28 三井金属鉱業株式会社 多層プリント配線板およびその製造方法
JP4388611B2 (ja) * 1998-09-14 2009-12-24 イビデン株式会社 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
KR20000041058A (ko) * 1998-12-21 2000-07-15 이형도 계면접착력 강화층을 구비한 인쇄회로기판및 계면접착력 향상방법
JP3486864B2 (ja) * 1999-09-13 2004-01-13 株式会社トッパン エヌイーシー・サーキット ソリューションズ 富山 基板上の銅配線形成方法及び銅配線の形成された基板
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP2007230791A (ja) * 2006-02-27 2007-09-13 Kyocera Corp セラミック回路基板およびその製造方法
TW200927481A (en) * 2007-12-18 2009-07-01 Wen-Jung Jiang Method of producing ceramic-copper foil laminated board
KR100930642B1 (ko) * 2008-02-04 2009-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20090113995A (ko) * 2008-04-29 2009-11-03 주식회사 피앤아이 금속 촉매층 및 금속 시드층을 포함하는 전해도금용 기판,및 이를 이용한 인쇄회로기판의 제조 방법
JP2012116130A (ja) * 2010-12-02 2012-06-21 Fujifilm Corp 金属膜を有する積層体の製造方法
JP2012169600A (ja) 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
KR102468796B1 (ko) * 2015-08-28 2022-11-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
JP2002060965A (ja) * 2000-08-10 2002-02-28 Meltex Inc 銅酸化物還元用の処理液および処理方法
JP2002190671A (ja) * 2000-12-22 2002-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003273509A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 配線基板およびその製造方法
JP2004179440A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
BR112019023494A2 (pt) 2020-05-19
KR20200010362A (ko) 2020-01-30
EP3637965A4 (en) 2021-03-03
CN110771270A (zh) 2020-02-07
WO2018211992A1 (ja) 2018-11-22
JP6775083B2 (ja) 2020-10-28
CN110771270B (zh) 2023-05-30
US20200176341A1 (en) 2020-06-04
EP3637965A1 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
US10090238B2 (en) Wiring substrate and method for manufacturing the same
JPWO2007032213A1 (ja) プリント配線基板および半導体パッケージ
KR100832469B1 (ko) 배선 보드, 다층 배선 보드, 및 그 제조 방법
TWI344323B (ja)
US10186486B2 (en) Wiring board
JP2007317740A (ja) 配線基板及びその製造方法ならびに半導体装置
JP2008124398A (ja) 半導体パッケージおよびその製造方法
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
JPWO2018211992A1 (ja) 電子部品搭載用基板及びその製造方法
JP7048593B2 (ja) 電子部品搭載用基板及びその製造方法
WO2019097745A1 (ja) 電子部品搭載用基板及びその製造方法
JP4349270B2 (ja) 配線基板およびその製造方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
KR100733814B1 (ko) 인쇄회로기판 제조방법
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP4711757B2 (ja) 配線基板
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP3893088B2 (ja) 半導体パッケージ用基板の製造方法
JP2006041299A (ja) 半導体装置用テープキャリアおよびその製造方法
JP6631120B2 (ja) 回路基板、電子機器、回路基板の製造方法
JP2005150447A (ja) 配線基板とその製造方法
JP5607573B2 (ja) 多層配線基板、部品内蔵基板、および多層配線基板の製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
CN102484952A (zh) 部分多层配线基板及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201005

R150 Certificate of patent or registration of utility model

Ref document number: 6775083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250