KR20020079155A - 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20020079155A
KR20020079155A KR1020010019874A KR20010019874A KR20020079155A KR 20020079155 A KR20020079155 A KR 20020079155A KR 1020010019874 A KR1020010019874 A KR 1020010019874A KR 20010019874 A KR20010019874 A KR 20010019874A KR 20020079155 A KR20020079155 A KR 20020079155A
Authority
KR
South Korea
Prior art keywords
thin film
gate
wiring
substrate
silver
Prior art date
Application number
KR1020010019874A
Other languages
English (en)
Other versions
KR100750922B1 (ko
Inventor
정창오
강봉주
이재갑
조범석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010019874A priority Critical patent/KR100750922B1/ko
Priority to TW090113508A priority patent/TW502382B/zh
Priority to JP2001212621A priority patent/JP2002328629A/ja
Priority to US10/112,760 priority patent/US6867108B2/en
Publication of KR20020079155A publication Critical patent/KR20020079155A/ko
Priority to US11/053,833 priority patent/US7276731B2/en
Application granted granted Critical
Publication of KR100750922B1 publication Critical patent/KR100750922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

먼저, 유리 기판을 산소 플라스마 처리한 다음, 기판의 상부에 은 또는 은 합금의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 반도체층 또는 저항성 접촉층의 규소층을 HF 처리하고 규소층의 상부에 은 합금의 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

배선 및 그 제조 방법과 그 배선을 포함하는 박막 트랜지스터 기판 및 그 제조 방법{A WIRING AND A METHOD FOR MANUFACTURING THE WIRING, AND A THIN FILM TRANSISTOR ARRAY PANEL INCLUDING THE WIRING AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 배선 및 그 제조 방법과 그 배선을 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치 또는 표시 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 억제하는 것이 요구된다.
신호 지연을 방지하는 방법으로는 저저항을 가지는 도전 물질을 이용하여 배선을 형성하는 것이 요구되며, 이러한 도전 물질로는 가장 낮은 비저항을 가지는은(Ag)을 들 수 있다. 그러나, 은 또는 은 합금(Ag alloy)을 사용하는 경우에는 이들로 이루어진 배선과 그 하부의 기판 또는 박막 사이의 접착력이 떨어지는 단점을 가지고 있으며, 이로 인하여 배선이 기판 또는 박막으로부터 들뜨거나 벗겨지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 저저항을 가지는 동시에 우수한 접착력을 가지는 배선 및 그 제조 방법과 그 배선을 가지는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 유리 기판의 상부에 적층된 배선용 박막을 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명의 제1 실험예에 따른 은으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 박막의 접착 상태를 찍은 사진이고,
도 3은 본 발명의 제1 실험예에 따른 은으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이고,
도 4a 내지 도 4e는 본 발명의 제2 실험예에 따른 2원계 은 합금으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 배선의 접착 상태를 찍은 사진이고,
도 5는 본 발명의 제2 실험예에 따른 2원계 은 합금으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이고,
도 6a 내지 도 6e는 본 발명의 제3 실험예에 따른 3원계 은 합금으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 배선의 접착 상태를 찍은 사진이고,
도 7은 본 발명의 제3 실험예에 따른 3원계 은 합금으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이고,
도 8a 내지 도 8d는 본 발명의 제4 실험예에 따른 은 합금(AgMg)으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 박막의 접착 상태를 찍은 사진이고,
도 9는 본 발명의 제4 실험예에 따른 은으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이고,
도 10a 내지 도 10d는 본 발명의 제5 실험예에 따른 은 합금(AgTi)의 도전 물질로 이루어진 배선을 스크래치 테스터로 긁어 배선의 접착 상태를 찍은 사진이고,
도 11은 본 발명의 제5 실험예에 따른 은 합금(AgTi)의 도전 물질로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이고,
도 12 및 도 13은 HF 처리하지 않은 기판과 HF 처리한 기판에 각각 증착한 두 가지 은 합금(AgMg, AgTi)의 어닐링 온도에 따른 비저항 변화를 각각 나타낸 그래프이고,
도 14는 규소를 포함하는 합금의 따른 공석 온도(Eutectic Temperature, K)와 그에 따른 엔탈피(△Hf, kal/mole)를 나타낸 그래프이고,
도 15는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 16은 도 15에 도시한 박막 트랜지스터 기판을 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 17a, 18a, 19a 및 20a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 17b는 도 17a에서 XVIIb-XVIIb' 선을 따라 절단한 단면도이고,
도 18b는 도 18a에서 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 도면으로서 도 17b의 다음 단계를 도시한 단면도이고,
도 19b는 도 19a에서 XIXb-XIXb' 선을 따라 잘라 도시한 도면으로서 도 18b의 다음 단계를 도시한 단면도이고,
도 20b는 도 20a에서 XXb-XXb' 선을 따라 잘라 도시한 도면으로서 도 19b의 다음 단계를 도시한 단면도이고,
도 21은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 22 및 도 23은 도 21에 도시한 박막 트랜지스터 기판을 XXII-XXII' 선 및 XXIII-XXIII'선을 따라 잘라 도시한 단면도이고,
도 24a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 24b 및 24c는 각각 도 24a에서 XXIVb-XXIVb' 선 및 XXIVc-XXIVc' 선을 따라 잘라 도시한 단면도이며,
도 25a 및 25b는 각각 도 24a에서 XXIVb-XXIVb' 선 및 XXIVc-XXIVc' 선을 따라 잘라 도시한 단면도로서, 도 24b 및 도 24c 다음 단계에서의 단면도이고,
도 26a는 도 25a 및 25b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 26b 및 26c는 각각 도 26a에서 XXVIb-XXVIb' 선 및 XXVIc-XXVIc' 선을 따라 잘라 도시한 단면도이며,
도 27a, 28a, 29a와 도 27b, 28b, 29b는 각각 도 26a에서 XXVIb-XXVIb' 선 및 XXVIc-XXVIc' 선을 따라 잘라 도시한 단면도로서 도 26b 및 26c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 30a는 도 29a 및 도 29b의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 30b 및 30c는 각각 도 30a에서 XXXb-XXXb' 선 및 XXXc-XXXc' 선을 따라 잘라 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 은 또는 은 합금을 적층하기 전에 유리 기판은 산소 플라스마 공정을 실시하고, 규소 기판은 HF 처리한 다음 그 상부에 은 계열의 도전 물질을 적층하거나 은 계열의 도전 물질을 적층한 다음 어닐링 공정을 실시한다.
본 발명에 따른 표시 장치용 배선 및 그 제조 방법에서는, 우선 유리 기판을 산소 플라스마 처리한다. 이어, 기판의 상부에 은 또는 은 합금의 박막을 적층하고, 박막을 패터닝하여 배선을 형성한다.
박막을 적층할때는, 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 것이 바람직하며, 박막을 어닐링하는 단계를 더 포함할 수 있고, 기판은 유리 기판인 것이 바람직하다.
본 발명에 따른 다른 배선 및 그 제조 방법에서는, 우선 규소 기판을 HF 처리한 다음, 기판의 상부에 은 합금의 박막을 적층하고 패터닝하여 배선을 형성한다.
이때, 박막 적층 단계는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 것이 바람직하다.
여기서, 박막을 어닐링할 수 있으며, 어닐링은 250-500℃ 온도 범위에서 실시하는 것이 바람직하다.
이러한 본원의 배선 및 그 제조 방법은 박막 트랜지스터 어레이 기판 및 그 제조 방법에 적용할 수 있다.
먼저, 기판을 산소 플라스마 처리한 다음, 기판의 상부에 은 또는 은 합금의 박막을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 기판 위에 게이트 절연막을 적층하고, 게이트 절연막 상부에 도핑되지 않은 비정질 실리콘층의 반도체층을 형성한다. 이어, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다.
은 합금의 박막을 적층할 때는, 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 것이 바람직하며, 박막을 어닐링할 수 있다.
여기서, 기판은 투명한 유리 기판인 것이 바람직하다.
또한, 다른 박막 트랜지스터 어레이 기판 및 그 제조 방법에서는, 우선, 기판의 상부에 게이트 배선용 도전 물질을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 기판 위에 게이트 절연막을 적층하고, 게이트 절연막 상부에 반도체층을 형성한다. 이어, 반도체층을 HF 처리하고, 반도체층 상부에 은 합금의 박막을 적층한 다음, 패터닝하여 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다.
여기서, 어닐링을 실시하여 반도체층과 박막 사이의 접착력을 강화할 수 있으며, 이 경우에는 반도체층을 HF 처리하는 공정을 생략할 수 있다.
박막 적층하는 단계는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 것이 바람직하며, 어닐링은 250-500℃ 온도 범위에서 실시하는 것이 바람직하다.
반도체층을 덮는 보호막을 적층하고, 드레인 전극과 연결되는 화소 전극을 형성할 수 있으며, 화소 전극은 투명한 도전 물질로 형성하는 것이 바람직하다.
게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 화소 전극 형성 단계에서 게이트 패드 및 데이터 패드와 연결되는 보조 게이트 및 보조 데이터 패드를 형성할 수 있다.
반도체층은 규소를 포함하는 것이 바람직하며, 하부의 도핑되지 않은 비정질 규소층과 상부의 도핑된 비정질 규소층을 포함할 수 있다.
여기서, 데이터 배선과 도핑된 비정질 규소층 및 도핑되지 않은 비정질 규소층을 동일한 사진 식각 공정으로 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선 및 그 제조 방법과 그 배선을 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 유리 또는 규소 기판의 상부에 적층된 배선용 박막을 도시한 단면도이다.
반도체 장치, 특히 표시 장치의 배선은 가장 낮은 비저항을 가지는 은 또는 은 합금 등과 같은 도전 물질로 이루어진 배선용 박막(200)을 기판(100)의 상부에 적층하고 사진 식각 공정으로 패터닝하여 형성한다. 본 발명의 실시예에 따른 배선용 박막(200)을 형성하기 위한 도전 물질이 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다.
그런데 은 또는 은 합금으로 이루어진 배선용 박막(200)은 그 하부의 기판(100)과의 접착력이 약하기 때문에 앞에서 설명한 바와 같은 은 또는 은 합금을 배선용 도전 물질로 사용하기 위해서는 배선용 박막(20)과 유리 또는 규소 기판(10) 사이의 접착력을 향상시키는 기술이 필요하다. 이때, 반도체 장치 또는 액정 표시 장치용 박막 트랜지스터 어레이 기판에서 신호를 전달하기 위한 배선으로 사용하기 위해서는 배선용 박막(200)과 기판(100) 사이의 접착력이 20 N(newton) 이상이어야 한다. 본 발명의 실시예에 따른 배선의 제조 방법에서는 기판(100)이 유리 기판인 경우에 은 또는 은 합금의 배선용 박막(200)과 유리 기판(100) 사이의 접착력을 20N 이상으로 향상시키기 위하여 은 또는 은 합금의 배선용 도전 물질을 유리 기판(100)의 상부에 적층하기 전에 유리 기판(100)을 산소 플라스마 처리하며, 어닐링 공정을 추가로 실시할 수 있다. 여기서, 산소 플라즈마는 1-100 torr 압력에서 산소 기체를 1-1,000 sccm으로 주입하면서 30초-30분의 범위 시간 동안 실시하는 것이 바람직하며, 어닐링 공정은 250-500 ℃ 온도 범위에서 진공 또는 질소 또는 수소 분위기에서 30분-2시간동안 실시하는 것이 바람직하다. 또한, 기판(100)이 규소 기판인 경우에는 은 합금의 배선용 도전 물질을 규소 기판(100)의 상부에 적층하기 전에 규소 기판(100)을 HF 처리하거나, 배선용 박막(200)을 규소 기판(100)의 상부에 적층한 후 어닐링 공정을 실시한다. 여기서, HF 처리는 규소 기판(100)을 HF 시료액에 담그는 것을 의미하며, HF 시료액은 HF 원액을 초순수에 1/50 ~ 1/2000배로 희석한 용액이며, 용액에 담그는 시간은 1분 내지 1시간 정도(더욱 바람직하게 1/100배로 희석한 경우 5분 ~ 10분)인 것이 바람직하다. 은 합금에 포함되는 합금용 금속이 내화성(refractory) 금속인 경우 어닐링시 박막(200)과 기판(200) 사이에는 실리사이드층이 형성될 수도 있으며, 어닐링 공정은 진공 또는 수소 또는 질소 분위기에서 실시하며, 처리 온도 및 시간은 250℃ ~ 500℃에서 30분 ~ 2시간 범위이다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
우선, 유리 기판과 은 계열의 박막 사이의 접착 상태에 대하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 제1 실험예에 따른 은으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 접착 상태를 찍은 사진이고, 도 3은 본 발명의 제1 실험예에 따른 은으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이다. 여기서, 도 2a 및 도 2b는 유리 기판을 산소 플라스마 처리하지 않고 은 박막을 적층한 다음 스크래치 테스터로 박막을 긁어 박막의 접착 상태를 찍은 사진이고, 도 2c 내지 도 2e는 150W, 200W 및 300W에서 유리 기판을 산소 플라스마 처리한 다음 은 박막을 적층한 다음 스크래치 테스터로 박막을 긁어 접착 상태를 찍은 사진이다. 또한, 도 2b 내지 도 2e의 경우는 유리 기판의 상부에 은 박막을 적층한 다음 300 ℃ 정도의 온도 범위에서 30분 정도의 시간 동안 어닐링(annealing)을 실시하였다.
여기서, 은 박막은 1㎛ 정도의 두께로 적층하였고, 어닐링은 2×10-6Torr의 압력을 유지한 후 실시하였으며, 산소 플라스마는 100 mTorr의 압력에서 산소를 13 sccm의 유량(flow rate)으로 주입하면서 실시하였다. 접착력을 측정하기 위해서 다이아몬드 팁(tip)을 가지는 스크래치 테스터(scratch tester)를 이용하였으며,접착 상태는 팁으로 박막을 긁는 동시에 팁에 가하는 힘을 0-20 N의 범위에서 점차 증가시키면서 측정하였다. 사진은 여섯 영역으로 나누어 찍었고, 사진에서 나타난 선은 스크래치 테스터의 팁에 의해 긁혀진 자국이며, 왼쪽으로부터 오른쪽으로 갈수록 힘이 강해지는 것을 나타낸다.
도 2a 및 도 3에서 보는 바와 같이, 산소 플라스마 처리를 실시하지 않고 유리 기판(100)의 상부에 은으로 이루어진 박막(200)을 적층한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 3N 정도에서 박막(200)이 기판(100)으로부터 탈락하여 접착력이 매우 불량한 것으로 나타났다.
도 2b 및 도 3에서 보는 바와 같이, 산소 플라스마 처리를 실시하지 않고 유리 기판(100)의 상부에 은으로 이루어진 박막(200)을 적층한 다음, 300℃ 정도의 범위에서 어닐링을 실시한 상태에서 접착력을 측정한 결과 접착력은 약간 향상하였지만 7N 정도에서 박막(200)이 기판(100)으로부터 탈락하는 것으로 나타났다.
도 2c 내지 도 2e 및 도 3에서 보는 바와 같이, 각각 150W, 200W, 300W에서 기판(100)을 산소 플라스마 처리한 다음, 기판(100)의 상부에 은 박막(200)을 적층하고 어닐링을 실시한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 20N 이상이 되더라도 기판(100)으로부터 박막(200)이 탈락하는 것을 발견할 수 없었다. 이를 통하여, 기판(100)에 산소 플라스마 공정을 실시함으로써 기판(100)과 배선용 박막(200)의 접착력이 매우 향상하는 것을 알 수 있다.
다음은, 은을 기본 물질로 하는 2원계의 은 합금으로 이루어진 박막의 접착력에 대하여 구체적으로 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 제2 실험예에 따른 2원계 은 합금의 도전 물질로 이루어진 배선을 스크래치 테스터로 긁어 접착 상태를 측정한 사진이고, 도 5는 본 발명의 제2 실험예에 따른 2원계 은 합금의 도전 물질로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이다.
여기서, 도 4a 내지 도 4e의 공정 조건은 도 2a 내지 도 2e의 공정 조건과 각각 동일하다.
하지만, 은 합금의 배선용 박막(200)은 2원계 은 합금 중에서 은을 기본 물질로 하며, 5 atomic%의 Mg를 포함하는 표적(target)을 이용한 스퍼터링 방법으로 적층하였다.
도 4a 내지 4b 및 도 5에서 보는 바와 같이, 산소 플라스마 처리를 실시하지 않고 유리 기판(100)의 상부에 은 합금(AgMg alloy)으로 이루어진 박막(200)을 적층한 상태에서 접착력을 측정한 결과 어닐링 공정과 무관하게 스크래치 테스터의 팁에 가해진 힘이 3N 정도에서 박막(200)이 기판(100)으로부터 탈락하여 접착력이 매우 불량한 것으로 나타났다.
도 4c 및 도 5에서 보는 바와 같이, 150W로 기판(100)에 산소 플라스마 처리를 실시하고 유리 기판(100)의 상부에 은 합금으로 이루어진 박막(200)을 적층한 다음, 300℃ 정도의 범위에서 어닐링을 실시한 상태에서 접착력을 측정한 결과 접착력이 13N 정도로 향상된 것으로 나타났다.
도 4d 내지 도 4e 및 도 5에서 보는 바와 같이, 각각 200W, 300W에서 기판(100)을 산소 플라스마 처리한 다음, 기판(100)의 상부에 은 합금 박막(200)을적층하고 어닐링을 실시한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 20N 이상이 되더라도 기판(100)으로부터 박막(200)이 탈락하는 것을 발견할 수 없었다. 이를 통하여, 2원계 은 합금으로 배선용 박막(200)을 적층하는 경우에도 기판(100)에 산소 플라스마 공정을 실시함으로써 기판(100)과 배선용 박막(200)의 접착력이 매우 향상하는 것을 알 수 있다.
다음은, 은을 기본 물질로 하는 3원계의 은 합금으로 이루어진 배선용 박막의 접착력에 대하여 구체적으로 설명하기로 한다.
도 6a 내지 도 6e는 본 발명의 제3 실험예에 따른 3원계 은 합금의 도전 물질로 이루어진 배선을 스크래치 테스터로 긁어 접착 상태를 측정한 사진이고, 도 7은 본 발명의 제3 실험예에 따른 3원계 은 합금의 도전 물질로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이다.
여기서, 도 6a 내지 도 6e의 공정 조건은 도 2a 내지 도 2e의 공정 조건과 각각 동일하다.
하지만, 은 합금의 배선용 박막(200)은 3원계 은 합금 중에서 은을 기본 물질로 하며, 5 atomic%의 Pd 및 Cu를 포함하는 표적(target)을 이용한 스퍼터링 방법으로 적층하였다.
도 6a 내지 6b 및 도 7에서 보는 바와 같이, 산소 플라스마 처리를 실시하지 않고 유리 기판(100)의 상부에 은 합금(AgPdCu alloy)으로 이루어진 박막(200)을 적층한 상태에서 접착력을 측정한 결과 어닐링 공정과 무관하게 스크래치 테스터의 팁에 가해진 힘이 3N 및 12N 정도에서 박막(200)이 기판(100)으로부터 탈락하여 접착력이 매우 불량한 것으로 나타났다.
도 6c 내지 도 6e 및 도 7에서 보는 바와 같이, 각각 150W, 200W, 300W에서 기판(100)을 산소 플라스마 처리한 다음, 기판(100)의 상부에 은 합금의 박막(200)을 적층하고 어닐링을 실시한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 20N 이상이 되더라도 기판(100)으로부터 박막(200)이 탈락하는 것을 발견할 수 없었다. 이를 통하여, 3원계 은 합금으로 배선용 박막(200)을 적층하는 경우에도 기판(100)에 산소 플라스마 공정을 실시함으로써 기판(100)과 배선용 박막(200)의 접착력이 매우 향상하는 것을 알 수 있다.
다음은, 규소 기판과 은 합금의 박막 사이의 접착 상태에 대하여 설명하기로 한다.
도 8a 내지 도 8d는 본 발명의 제4 실험예에 따른 단결정 규소 기판 위에 형성된 은 합금(AgMg)으로 이루어진 배선용 박막을 스크래치 테스터로 긁어 박막의 접착 상태를 찍은 사진이고, 도 9는 본 발명의 제4 실험예에 따른 은으로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이다. 여기서, 도 8a 및 도 8b는 HF 처리하지 않은 규소 기판의 상부에 은 합금(AgMg)을 적층한 경우로서, 도 8a는 어닐링 공정을 실시한 상태이고 도 8b는 어닐링을 하지 않은 상태에서 배선용 박막과 기판 사이의 접착 상태를 찍은 사진이고, 도 8c 및 도 8d는 규소 기판을 HF 처리한 다음 규소 기판의 상부에 은 합금(AgMg)을 적층한 경우로서, 도 8c는 어닐링을 하지 않은 상태이고 도 8d는 어닐링을 한 상태에서 배선용 박막과 기판 사이의 접착 상태를 찍은 사진이다. 도 9에서 "A" 및 "HF"는 각각 어닐링 및 HF처리를 실시한 것을 의미하고, "HF_A"는 어닐링 및 HF 처리를 모두 실시한 것을 의미한다.
여기서, 은 합금(AgMg) 박막은 은을 기본 물질로 하며, 5 atomic%의 Mg를 포함하는 표적(target)을 사용하되, 2×10-6Torr의 압력에서 후 아르곤 기체를 주입하고 2 mTorr의 압력에서 표적을 스퍼터링하였다. 어닐링은 2×10-6Torr의 압력과 300-500℃ 온도 범위에서 30분 동안 실시하였다. 접착력을 측정하기 위해서 다이아몬드 팁(tip)을 가지는 스크래치 테스터(scratch tester)를 이용하였으며, 접착 상태는 팁으로 박막을 긁으면서 팁에 가하는 힘을 0-40 N의 범위에서 점차 증가시키면서 측정하였다. 사진은 여섯 영역으로 분리하여 찍었고, 사진에서 나타난 선은 스크래치 테스터의 팁이 왼쪽에서 오른쪽으로 이동하면서 힘이 강해지는 것을 나타낸다.
도 8a 및 도 9에서 보는 바와 같이, 규소 기판(100)을 HF 처리하지 않고 은 합급(AgMg)으로 이루어진 박막(200)을 적층한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 5N 정도에서 박막(200)이 기판(100)으로부터 탈락하여 접착력이 매우 불량한 것으로 나타났다.
도 8b 내지 도 8d 및 도 9에서 보는 바와 같이, 규소 기판(100)을 HF 처리하거나 규소 기판(100)의 상부에 은 합금으로 이루어진 박막(200)을 적층한 다음, 300℃ 정도의 범위에서 30분 동안 어닐링을 실시한 경우에 접착력을 측정한 결과 접착력이 20N 이상인 27N, 32N, 38N 정도로 향상하는 것을 알 수 있다.
도 10a 내지 도 10d는 본 발명의 제5 실험예에 따른 은 합금(AgTi)의 도전 물질로 이루어진 배선을 스크래치 테스터로 긁어 배선의 접착 상태를 찍은 사진이고, 도 11은 본 발명의 제5 실험예에 따른 은 합금(AgTi)의 도전 물질로 이루어진 배선용 박막과 유리 기판 사이의 접착력을 측정한 그래프이다.
여기서, 도 10a 내지 도 10d의 공정 조건은 도 8a 내지 도 8d의 공정 조건과 각각 동일하다.
하지만, 은 합금의 배선용 박막(200)은 은을 기본 물질로 하며, 5 atomic%의 Ti를 포함하는 표적(target)을 이용한 스퍼터링 방법으로 적층하였다.
도 10a 및 도 11에서 보는 바와 같이, 규소 기판(100)을 HF 처리하지 않고 규소 기판(100)의 상부에 은 합금(AgTi alloy)으로 이루어진 박막(200)을 적층한 상태에서 접착력을 측정한 결과 스크래치 테스터의 팁에 가해진 힘이 12N 정도에서 박막(200)이 기판(100)으로부터 탈락하여 접착력이 매우 불량한 것으로 나타났다.
도 10b 내지 10d 및 도 11에서 보는 바와 같이, 기판(100)을 산소 플라스마 처리하거나, 규소 기판(100)의 상부에 은 합금(AgTi)으로 이루어진 박막(200)을 적층한 다음, 300℃ 정도의 범위에서 어닐링을 실시한 상태에서 접착력을 측정한 결과 접착력이 20N 이상으로 향상된 것으로 나타났다.
한편, 규소 기판의 상부에 적층된 은 합금의 HF 처리의 여부에 따른 비저항 변화에 대하여 설명하기로 한다.
도 12 및 도 13은 HF 처리하지 않은 기판과 HF 처리한 기판 각각 증착한 두 가지 은 합금(AgMg, AgTi)의 어닐링 온도에 따른 비저항 변화를 각각 나타낸 그래프이다. 각각의 그래프의 세로축은 비저항(Resistivity, μΩ-㎝)이고 가로축은 어닐링 온도(Anneal Temp, ℃)이며, 각각의 그래프에서 ??은 규소 기판을 HF 처리한 경우이고 ??은 규소 기판을 HF 처리하지 않은 경우이다. 도면에서 "As-dep"는 은 합금을 기판에 적층한 그대로 어닐링을 하지 않은 상태를 의미한다.
도 12에서 보는 바와 같이, HF 처리하지 않은 기판과 HF 처리한 기판의 상부에 적층된 은 합금(AgMg alloy)의 비저항은 4.5 μΩ㎝정도인데, 어닐링으로 열처리를 진행하면서 비저항이 감소하는 것을 알 수 있으며, 어닐링 온도가 300-500 ℃의 온도 구간에서 비저항이 3.0-3.5 μΩ㎝ 정도인 것으로 나타났다.
도 13에서 보는 바와 같이, HF 처리하지 않은 기판과 HF 처리한 기판의 상부에 적층된 은 합금(AgTi alloy)의 비저항은 10 μΩ㎝정도인데, 어닐링으로 열처리를 진행하면서 비저항이 감소하는 것을 알 수 있으며, 어닐링 온도가 300-500 ℃의 온도 구간에서 비저항이 4.5 μΩ-㎝ 정도인 것으로 나타났다.
한편, 앞에서 설명한 제4 및 제5 실험예에서 어닐닝을 실시하는 경우에 은 합금(AgMg, AgTi)의 박막(200)과 규소 기판(100) 사이에는 실리사이드가 형성될 수 있으며, 이러한 실리사이드는 은 합금(AgMg, AgTi)의 박막(200)과 규소 기판(100) 사이의 접착력을 향상시키는 접착력 보강층으로서의 기능을 가질 수 있다. 도 14는 규소를 포함하는 합금의 공석 온도(Eutectic Temperature, K)와 그에 따른 엔탈피(△Hf, kcal/mole)를 나타낸 것이다. 이를 통하여 어닐링 공정시 박막(200)의 합금용 도전 물질과 기판(100)의 규소와 결합하여 실리사이드가 형성될 수 있음을 알수 있다.
이렇게 은을 포함하는 배선용 박막과 그 하부의 기판 사이의 접착력을 향상시키기 위하여 플라스마 또는 HF 처리를 실시하거나 어닐링을 실시하는 본원의 기술은 기판이 유리 또는 규소가 아닌 다른 물질로 이루어진 경우에도 적용할 수 있다.
그러면, 이러한 배선 및 그 제조 방법을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 15 및 도 16을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 15는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 16은 도 15에 도시한 박막 트랜지스터 기판을 IX-IX' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 은 또는 2원계 또는 3원계의 은 합금으로 이루어진 단일막 또는 이를 포함하는 다층막으로 이루어져 있으며, 기판(10)과 20N 이상의 접착력을 가지는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서, 게이트 배선(22. 24. 26)이 다층막인 경우에는 다른 물질과 접촉 특성이 우수한 패드용 물질을 포함할 수 있으며, 2원계 또는 3원계의 은 합금인 경우에는은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 은 합금의 단일막 또는 이를 포함하는 다층막으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 또한, 데이터 배선은 유지 용량을 향상시키기 위해 게이트선(22)과 중첩되어 있는 유기 축전기용 도전체 패턴(64)을 포함할 수 있다.
여기서, 은 합금의 데이터 배선(62, 64, 65, 66, 68)은 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr 등의 합금용 도전 물질을 포함하며, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. 데이터 배선(62, 64, 65, 66, 68)이 다층막인 경우에 다른 물질과 접촉 특성이 우수한 도전 물질을 포함할 수 있다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66), 유기 축전기용 도전체 패턴(64) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 72, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 상부에는 접촉 구멍(72, 76)을 통하여 유지 축전기용 도전체 패턴 및 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.
여기서, 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(64)은 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 가장 낮은 비저항을 가지는 은 또는 은 합금으로 이루어진 배선을 포함하고 있어, 신호의 지연을 최소화할 수 있으며, 이를 통하여 대면적 및 고해상도의 액정 표시 장치를 구현할 수 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 15 및 도 16과 도 17a 내지 도 20b를 참고로 하여 상세히 설명한다.
먼저, 도 17a 및 17b에 도시한 바와 같이, 유리 기판(10)에 산소 플라스마 공정을 10분 정도 실시하고, 그 위에 저저항을 가지는 은 또는 2원계 또는 3원계의 은 합금으로 이루어진 단일막을 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향의 게이트 배선을 형성한다. 게이트 배선(22, 24, 26)을 2원계 또는 3원계의 은 합금으로 형성하는 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질이 한가지 또는 두 가지가 포함되어 있는 표적을 스퍼터링하여 게이트 배선용 박막을 기판(10)의 상부에 적층하고 패터닝하여 형성한다. 이렇게, 게이트 배선용 박막을 적층하기 전에 기판(10)을 산소 플라스마 처리함으로써 기판(10)과 게이트 배선용 박막 사이의 접착력을 20N 이상으로 향상시킨다. 여기서, 기판(10)의 상부에 게이트 배선용 박막을 적층한 다음 어닐링을 실시할 수도 있다. 이때, 산소 플라즈마는 1-100 torr 압력에서 산소 기체를 1-1,000 sccm으로 주입하면서 30초-30분의 범위 시간 동안 실시하는 것이 바람직하며, 어닐링 공정은 250-500 ℃ 온도 범위에서 진공 또는 질소 또는 수소 분위기에서 30분-2시간동안 실시하는 것이 바람직하다.
다음, 도 18a 및 도 18b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다.
다음, 도 19a 내지 도 19b에 도시한 바와 같이, 기판(10)을 HF 시료액에 담갔다 꺼내어 반도체층(40) 또는 저항성 접촉층(50)의 비정질 규소층을 HF 처리한 다음, 은 합금의 도전막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 게이트선(22)과 중첩하는 유지 축전기용 도전체 패턴(64)을 포함하는 데이터 배선을 형성한다. 여기서, 은 합금의 도전막은 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr 등의 합금용 도전 물질을 포함하는 표적을 스퍼터닝하여 적층하며, 이러한 표적은 합금용 도전 물질을 하나 또는 둘 포함하는 2원계 또는 3원계일 수 있다. 이렇게, 규소층(40, 50)을 HF 처리함으로써 규소층(40, 50)과 은 합금의 데이터 배선(62, 65, 64, 66, 68)과의 접착력을 20N 이상으로 향상시킬 수 있다. 여기서, 규소층(40, 50)과 은 합금의 데이터 배선(62, 65, 64, 66, 68) 사이의 접착력을 향상시키기 위해 데이터 배선을 형성한 다음 250-500℃ 정도의 온도 범위에서 어닐링을 실시할 수 있다. 이때, 규소층(40, 50)과 은 합금의 데이터 배선(62, 65, 64, 66, 68) 사이에는 실리사이드층이 형성될 수 있으며, 이러한 실리사이드층은 규소층(40, 50)과 은 합금의 데이터 배선(62, 65, 64, 66, 68) 사이의 접착력을 향상시키는 기능을 가질 수 있다.
이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 20a 및 20b에서 보는 바와 같이, 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질 또는 질화 규소 등의 절연 물질을 적층하여 보호막(70)을 형성한다. 이어, 감광막 패턴을 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 건식 식각으로 패터닝하여, 게이트 패드(24), 드레인 전극(66), 유지 축전기용 도전체 패턴(64) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 72, 78)을 형성한다.
다음, 마지막으로 도 15 및 16에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76, 72)을 통하여 드레인전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 21 내지 도 23을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 21은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 22 및 도 23은 각각 도 21에 도시한 박막 트랜지스터 기판을 XXII-XXII' 선 및 XXIII-XXIII' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 은 계열의 도전 물질로 이루어진 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 게이트 배선은 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 제1 실시예와 같이 은 합금으로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)은 알루미늄 또는 알루미늄 합금 또는 크롬또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 단일막을 포함할 수 있다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질 또는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 21 내지 도 23의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 21 내지 도 23과 도 24a 내지 도 30c를 참조하여 설명하기로 한다.
먼저, 도 24a 내지 24c에 도시한 바와 같이, 제1 실시예와 동일하게 기판(10)을 산소 플라스마 처리한 다음, 그 위에 은 또는 은 합금의 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 25a 및 25b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다. 이어, 제1 실시예와 동일하게 비정질 규소층(50)을 HF 처리하고, 제1 실시예와 같이 은 합금을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다. 이때, 게이트 절연막(30)은 300℃ 이상의 온도 범위에서 5분 이상의 시간 동안 적층하는 것이 바람직하다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 26b 및 26c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 27a 및 27b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 27a 및 도 27b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 28a 및 28b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 28a 및 28b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 29a 및 29b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 22b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
한편, 제1 실시예에서와 같이 데이터 배선(62, 64, 65, 66, 68)과 규소층(50) 사이의 접착력을 향상시키기 위해 250-500℃ 정도의 온도 범위에서 어닐링 공정을 실시할 수 있으며, 이러한 공정은 데이터 배선용 도전체층(60)을 적층한 다음 바로 실시할 수 있으며, 데이터 배선(62, 64, 65, 66, 68)을 완성한 다음 실시할 수도 있다. 이렇게 어닐링을 실시하는 경우에는 HF 처리 공정을 생략할 수도 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 30a 및 30b에 도시한 바와 같이 유기 절연 물질 또는 질화 규소 등을 증착하여 보호막(70)을 형성하고, 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 21 내지 도 24에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 IZO 또는 ITO를 증착하고 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(84) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다. 이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명에서와 같이 배선용 도전 물질을 적층하기 전에 유리 기판을 산소 플라스마 처리하거나 규소층을 HF 처리하거나 은 합금의 배선용 도전막을 규소층의 상부에 적층한 다음 어닐링함으로써 은 또는 은 합금으로 이루어진 박막과 유리 기판 또는 규소층의 접착력을 향상시킬 수 있다. 이를 통하여 가장 낮은 비정항을 가지는 은 또는 은 합금을 배선으로 이용할 수 있어 신호의 지연을 최소화할 수 있으며, 대면적 및 고해상도의 액정 표시 장치를 구현할 수 있다.

Claims (44)

  1. 규소 또는 유리 기판 상부에 형성되어 있으며, 은 또는 은 합금으로 이루어진 박막을 포함하는 표시 장치용 배선.
  2. 제1항에서,
    상기 은 합금은 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr을 합금용 도전 물질로 하나 또는 둘을 포함하는 표시 장치용 배선.
  3. 제1항에서,
    상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm을 합금용 도전 물질을 하나 또는 둘을 포함하는 표시 장치용 배선.
  4. 기판을 산소 플라스마 처리하는 단계,
    상기 기판의 상부에 은 또는 은 합금의 박막을 적층하는 단계, 그리고
    상기 박막을 패터닝하는 단계
    를 포함하는 표시 장치용 배선의 제조 방법.
  5. 제4항에서,
    상기 박막을 적층 단계는 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 표시 장치용 배선의 제조 방법.
  6. 제4항에서,
    상기 박막을 어닐링하는 단계를 더 포함하는 표시 장치용 배선의 제조 방법.
  7. 제6항에서,
    상기 어닐링 단계는 250-500 ℃ 범위의 온도와 진공 또는 질소 또는 수소 분위기에서 30분-2 시간 동안 실시하는 표시 장치용 배선의 제조 방법.
  8. 제4항에서,
    상기 기판은 유리 기판인 표시 장치용 배선의 제조 방법.
  9. 제4항에서,
    상기 산소 플라즈마 처리 단계는 1-100 torr 압력에서 산소 기체를 1-1,000 sccm으로 주입하면서 30초-30분의 범위 시간 동안 실시하는 표시 장치용 배선의 제조 방법.
  10. 규소 기판을 HF 처리하는 단계,
    상기 기판의 상부에 은 합금의 박막을 적층하는 단계, 그리고
    상기 박막을 패터닝하는 단계
    를 포함하는 표시 장치용 배선의 제조 방법.
  11. 제10항에서,
    상기 HF 처리 단계,
    상기 규소 기판을 HF 원액을 초순수에 1/50 ~ 1/2000배로 희석한 HF 시료액에 담그는 단계를 포함하는 표시 장치용 배선의 제조 방법.
  12. 제10항에서,
    상기 박막 적층 단계는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 표시 장치용 배선의 제조 방법.
  13. 제10항에서,
    상기 박막을 어닐링하는 단계를 더 포함하는 표시 장치용 배선의 제조 방법.
  14. 제13항에서,
    상기 어닐링 단계는 250-500℃ 온도 범위의 진공 또는 수소 또는 질소 분위기에서 30분 ~ 2시간 동안 실시하는 표시 장치용 배선의 제조 방법.
  15. 기판을 산소 플라스마 처리하는 단계,
    상기 기판의 상부에 은 또는 은 합금의 박막을 적층하는 단계,
    상기 박막을 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 도핑되지 않은 비정질 실리콘층의 반도체층을 형성하는 단계,
    데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  16. 제15항에서,
    상기 은 합금의 박막을 적층하는 단계는 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 박막 트랜지스터 어레이 기판의 제조 방법.
  17. 제16항에서,
    상기 박막을 어닐링하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  18. 제17항에서,
    상기 어닐링 단계는 250-500 ℃ 범위의 온도와 진공 또는 질소 또는 수소 분위기에서 30분-2 시간 동안 실시하는 박막 트랜지스터 어레이 기판의 제조 방법.
  19. 제15항에서,
    상기 산소 플라즈마 처리 단계는 1-100 torr 압력에서 산소 기체를 1-1,000 sccm으로 주입하면서 30초-30분의 범위 시간 동안 실시하는 박막 트랜지스터 어레이 기판의 제조 방법.
  20. 제15항에서,
    상기 반도체층을 덮는 보호막을 적층하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  21. 제20항에서,
    상기 화소 전극은 투명한 도전 물질로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  22. 제21항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 화소 전극 형성 단계에서 상기 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 및 보조 데이터 패드를 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  23. 제15항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  24. 제23항에서,
    상기 데이터 배선과 상기 접촉층 및 상기 반도체층을 동일한 사진 식각 공정으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  25. 제15항에서,
    상기 기판은 유리 기판인 박막 트랜지스터 어레이 기판의 제조 방법.
  26. 기판의 상부에 게이트 배선용 도전 물질을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계,
    상기 반도체층을 HF 처리하는 단계,
    상기 반도체층 상부에 은 합금의 박막을 적층하는 단계,
    상기 박막을 패터닝하여 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  27. 기판의 상부에 게이트 배선용 도전 물질을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 도핑되지 않은 비정질 규소층의 반도체층을 형성하는 단계,
    상기 반도체층 상부에 은 합금의 박막을 적층하는 단계,
    어닐링을 실시하여 상기 반도체층과 상기 박막 사이의 접착력을 강화하는 단계,
    상기 박막을 패터닝하여 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  28. 제26항 또는 제27에서,
    상기 박막 적층하는 단계는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr의 합금용 도전 물질을 하나 또는 둘 포함하는 표적을 스퍼터링하여 적층하는 박막 트랜지스터 어레이 기판의 제조 방법.
  29. 제26항에서,
    상기 박막 형성 단계 후 어닐링하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  30. 제27항 또는 제29항에서,
    상기 어닐링 단계는 250-500℃ 온도 범위에서 실시하는 박막 트랜지스터 어레이 기판의 제조 방법.
  31. 제26항 또는 제27항에서,
    상기 반도체층을 덮는 보호막을 적층하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  32. 제31항에서,
    상기 화소 전극은 투명한 도전 물질로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  33. 제32항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 화소 전극 형성 단계에서 상기 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 및 보조 데이터 패드를 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  34. 제26항 또는 제27항에서,
    상기 반도체층은 규소를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  35. 제34항에서,
    상기 반도체층은 하부의 도핑되지 않은 비정질 규소층과 상부의 도핑된 비정질 규소층을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  36. 제34항에서,
    상기 데이터 배선과 상기 도핑된 비정질 규소층 및 상기 도핑되지 않은 비정질 규소층을 동일한 사진 식각 공정으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  37. 유리 기판 위에 형성되어 있으며, 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 또는 반도체층 상부에 형성되어 있으며, 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선
    을 포함하는 박막 트랜지스터 어레이 기판으로서,
    상기 게이트 배선 또는 상기 데이터 배선은 은 또는 은 합금으로 이루어진 박막 트랜지스터 어레이 기판.
  38. 제37항에서, 상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm의 합금용 도전 물질을 하나 또는 둘을 포함하는 박막 트랜지스터 어레이 기판.
  39. 제37항에서, 상기 은 합금은 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Mg, Ca, Th, Zr, Co, Ni, Ti, V, Nb, Mo, Ta, W 또는 Cr의 합금용 도전 물질을 하나 또는 둘 포함하는 박막 트랜지스터 어레이 기판.
  40. 제38항 또는 제39항에서,
    상기 반도체층을 덮는 보호막을 더 포함하는 박막 트랜지스터 어레이 기판.
  41. 제40항에서,
    상기 보호막 상부에 형성되어 있으며, 투명한 도전 물질로 이루어진 화소 전극을 더 포함하는 박막 트랜지스터 어레이 기판.
  42. 제41항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 화소 전극과 동일한 층으로 형성되어 있으며 상기 게이트 패드 및 상기데이터 패드와 전기적으로 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 박막 트랜지스터 어레이 기판.
  43. 제38항 또는 제39항에서,
    상기 반도체 패턴과 상기 데이터 배선 사이에 형성되어 있으며, 불순물로 고농도로 도핑되어 있는 저항성 접촉층 패턴을 더 포함하는 박막 트랜지스터 어레이 기판.
  44. 제43항에서,
    상기 반도체 패턴은 상기 채널부를 제외하면 상기 데이터 배선과 동일한 모양인 박막 트랜지스터 어레이 기판.
KR1020010019874A 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 KR100750922B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020010019874A KR100750922B1 (ko) 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
TW090113508A TW502382B (en) 2001-04-13 2001-06-01 A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same
JP2001212621A JP2002328629A (ja) 2001-04-13 2001-07-12 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
US10/112,760 US6867108B2 (en) 2001-04-13 2002-04-02 Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same
US11/053,833 US7276731B2 (en) 2001-04-13 2005-02-10 Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019874A KR100750922B1 (ko) 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020079155A true KR20020079155A (ko) 2002-10-19
KR100750922B1 KR100750922B1 (ko) 2007-08-22

Family

ID=19708218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019874A KR100750922B1 (ko) 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6867108B2 (ko)
JP (1) JP2002328629A (ko)
KR (1) KR100750922B1 (ko)
TW (1) TW502382B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669801B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
US7821009B2 (en) 2004-12-07 2010-10-26 Samsung Electronics Co., Ltd. Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR20200142318A (ko) * 2019-06-12 2020-12-22 엘지전자 주식회사 제어된 산화막을 가지는 면상 발열체 및 그 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
DE60324553D1 (ko) * 2002-05-17 2008-12-18 Idemitsu Kosan Co
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7598593B2 (en) * 2003-07-16 2009-10-06 Showa Denko K.K. N-type ohmic electrode for n-type group III nitride semiconductor, semiconductor light-emitting device with the electrode, and method for forming n-type ohmic electrode
CN100339914C (zh) * 2003-07-23 2007-09-26 夏普株式会社 银合金材料、电路基板、电子装置及电路基板的制造方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
CN100452112C (zh) * 2003-09-30 2009-01-14 旭硝子株式会社 带配线的基体形成用层积体、带配线的基体及它们的制造方法
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
US7270694B2 (en) * 2004-10-05 2007-09-18 Xerox Corporation Stabilized silver nanoparticles and their use
DE102004059876B4 (de) * 2004-12-10 2010-01-28 W.C. Heraeus Gmbh Verwendung eines Sputtertargets aus einer Silberlegierung sowie Glassubstrat mit Wärmedämmschicht
TWI271865B (en) * 2005-04-06 2007-01-21 Au Optronics Corp Thin film transistor
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI369554B (en) * 2007-12-27 2012-08-01 Au Optronics Corp Pixel structure and manufacturing method thereof
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
GB2574265B (en) * 2018-06-01 2022-04-06 Flexenable Ltd Transistor Arrays

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678196B2 (ja) * 1985-03-28 1994-10-05 京セラ株式会社 メタライズ用組成物
JPH07134300A (ja) * 1993-11-10 1995-05-23 Toppan Printing Co Ltd 反射型液晶表示装置
JPH07249867A (ja) * 1994-03-09 1995-09-26 Oki Electric Ind Co Ltd 絶縁膜の表面処理方法
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
EP0733931B1 (en) * 1995-03-22 2003-08-27 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JP3603496B2 (ja) * 1996-08-26 2004-12-22 凸版印刷株式会社 液晶表示装置用電極板
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
JPH11135507A (ja) * 1997-10-29 1999-05-21 Sharp Corp 導電層の形成方法および液晶表示装置の製造方法
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
JP3726492B2 (ja) * 1998-05-21 2005-12-14 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2000150899A (ja) * 1998-11-17 2000-05-30 Hitachi Ltd 薄膜形成方法
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
JP2000259096A (ja) * 1999-03-08 2000-09-22 Canon Inc 表示デバイス用基板の製造方法および表示デバイス用基板
JP2000259095A (ja) * 1999-03-09 2000-09-22 Canon Inc 画像表示デバイス用基板
JP3415549B2 (ja) * 1999-03-15 2003-06-09 松下電器産業株式会社 電子デバイスの洗浄方法及びその製造方法
JP2000349298A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100623983B1 (ko) * 1999-09-30 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002110678A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd Ａｇ系合金とＡｇ系合金薄膜、およびそれを用いた薄膜トランジスタ、薄膜トランジスタアレイとそれらの製造方法
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
DE60324553D1 (ko) * 2002-05-17 2008-12-18 Idemitsu Kosan Co
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100669801B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법
US7821009B2 (en) 2004-12-07 2010-10-26 Samsung Electronics Co., Ltd. Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same
US8507303B2 (en) 2004-12-07 2013-08-13 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR20200142318A (ko) * 2019-06-12 2020-12-22 엘지전자 주식회사 제어된 산화막을 가지는 면상 발열체 및 그 제조방법
US11832358B2 (en) 2019-06-12 2023-11-28 Lg Electronics Inc. Surface type heating element having controlled oxide layer and manufacturing method thereof

Also Published As

Publication number Publication date
US6867108B2 (en) 2005-03-15
US20020151174A1 (en) 2002-10-17
US7276731B2 (en) 2007-10-02
TW502382B (en) 2002-09-11
KR100750922B1 (ko) 2007-08-22
JP2002328629A (ja) 2002-11-15
US20050145844A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100750922B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100720095B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4368200B2 (ja) 薄膜トランジスタ基板及びその製造方法
US7276732B2 (en) Thin film transistor array panel
WO2000036641A1 (en) Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777706B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100878264B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR102617444B1 (ko) 박막 트랜지스터 기판
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100767379B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13