TW502382B - A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same - Google Patents

A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same Download PDF

Info

Publication number
TW502382B
TW502382B TW090113508A TW90113508A TW502382B TW 502382 B TW502382 B TW 502382B TW 090113508 A TW090113508 A TW 090113508A TW 90113508 A TW90113508 A TW 90113508A TW 502382 B TW502382 B TW 502382B
Authority
TW
Taiwan
Prior art keywords
gate
thin film
layer
substrate
silver
Prior art date
Application number
TW090113508A
Other languages
English (en)
Inventor
Chang-Oh Jeong
Bong-Joo Kang
Jae-Gab Lee
Beom-Seok Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW502382B publication Critical patent/TW502382B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

502382 A7 B7 五、發明説明（1 ) I明背景 (a) 發明領域 本發明涉及一種接線組合和製造該接線組合的方法，以 及一種具有該接線組合的薄膜電晶體陣列基板和製造該基 板的方法。 (b) 相關技藝説明 整體而言，半導體裝置或顯示裝置的接線都用於信號傳 輸，因此要使這類接線避免信號延遲就變得相當重要。 因此’這類接線必須利用低阻抗的傳導材料來加以製造 。例如，銀（Ag)就可用於這類傳導材料。但是，假使將銀 或銀合金應用於這種用途會有一個缺點，就是所產生的接 線相對於底層的基板或薄膜的附著力較差。甚至，接線很 容易會從基板或薄膜上脱落。 發明概要 本發明的目的是要提供一種薄膜電晶體陣列基板，其接 線組合具有低阻抗和良好的附著力。 具備下列功说且具有接線組合的薄膜電晶體陣列基板， 還可達成其他目的。 · 一玻璃基板，在沈積以銀或銀合金爲主要成份的沈積層 之前，先經過氧電漿處理。假使基板由矽組成則經過hf^ 理，並在沈積以銀或—銀合金爲主要成份沈積層之後，對其 進行退火處理。 根據本發明觀點製造用於顯示裝置的接線組合的方法中 ，一玻璃基板經過氧電漿處理。一以銀或銀合金爲主要成 -4 - 502382 A7 --- -,_ B7_ __ 五、(2 ) ' —'〜^- 份的薄膜沈積在該基板上，並形成圖案。 沈積以銀合金爲主要成份的薄膜時可利用濺射方式進行 。該銀合金可由主要内容物銀（Ag)和合金内容物傳導材料 0.01-20 at〇miC0/0所組成。合金内容物具有一或多種選自以 下的傳導材料成份：Pd、Cu、Mg、A卜Li、Pu、Np、以 Eu、Pr、Ca、La、Nb、Nd、或Sm。具有以銀合金爲主 要成份薄膜的基板可進一步經過退火處理。 根據本發明另一觀點製造用於顯示裝置的接線組合的方 法中，一矽基板經過HF處理。一以銀合金爲主要成份的薄 膜沈積在該矽基板上，並形成圖案。 沈積以銀合金爲主要成份的薄膜時可利用濺射方式進行 。該銀合金可由主要内容物銀(Ag)和合金内容物傳導材料 0·01-20 atomic%所組成。合金内容物具有一或多種選自以 下的傳導材料成份：Mg、Ca、Th、Zr、Co、Ni、Ti、v、
Nb、Mo、Ta、w、或以。具有以銀合金爲主要成份薄膜的 矽基板可進一步由退火處理。退火過程可在25〇_5〇〇τ溫 下進行。 根據本發明另一觀點製造薄膜電晶體陣列基板的方法中 ，一基板經過氧電漿處理。以銀或銀合金爲主要成份的薄 膜沈積在該基板上並形成圖案，藉此形成一閘線組合。該 閘線組合包括閘線和·閘電極。一閘絕緣層沈積在該基板上 ，且一以非摻雜非晶矽爲主要成份的半導體層在閘絕緣層 上形成。一資料線組合在該半導體層上形成。_資料線組 合包括資料線、源極和汲極。
發明説明（ 此積以銀合金爲主要成份的薄膜時可利用濺射方式進行 °孩銀合金可由主要内容物銀（Ag)和合金内容物傳導材料 atomic%所組成。合金内容物具有一或多項選自以 下的傳導材料成份：Pd、Cu、Mg、Al、Li、Pu、Np、Ce 、p u、Pr、Ca、La、Mb、Nd、或Sm。該以銀合金爲主要 成份的薄膜可經過退火處理。該基板可由玻璃構成。. 根據本發明另一觀點製造薄膜電晶體陣列基板的方法中 安以傳導材料爲主要成份的層沈積在一基板上並形成圖 案，藉此形成一閘線組合。該閘線組合包括閘線和閘電極 一閘絕緣層沈積在該基板上，且一半導體層在該閘絕緣 層上形成。該半導體層經過HF處理。以銀合金爲主要成份 的薄膜沈積在該半導體層上並形成圖案，藉此形成一資料 線組合。該資料線組合包括資料線、源極和汲極。 退火過程可用於以銀合金爲主要成份的薄膜，以強化薄 膜與底層半導體層之間的附著力。纟這種情況τ，施加於 半導體層的HF處理可加以省略。 沈積以銀合金爲主要成份的薄膜時可利用濺射方式進行 。該銀合金可由主要内容物銀（Ag)和合金内容物傳導材料 0.01-20 at〇mic〇/〇所組成。合金内容物具有一或多項選自以 下的傳導材料成份：Mg、Ca、Th、Zr、Co、Ni、Ή、v、
Nb、M〇、Ta、W、或具有以銀合金爲主要成份薄膜的 石夕基板可另外經過退火處理》退火過程可在25〇_5〇〇1溫度 下進行。 /皿又
裝 訂
一保護層可覆蓋該半導體層 且像素電極可連接至該汲
502382 五、發明説明（4 ) 極。該像素電極可利用透明的傳導材料所構成。 該閘線組合另可包括連接至閘線的閘填充，且該資料線 組合可另外包括連接至該資料線的資料填充。連接至該閉 和資料填充的輔助閘和資料填充，可與像素電極在同一乎 面上形成。 該半導體層可由非㈣的非晶碎爲主要成份的下層以及 有摻雜的非晶矽爲主要成份的上層所構成。 咸;貝料、泉、’且a、非摻雜非晶矽爲主要成份的沈積雇、以 及摻雜非晶石夕爲主要成份的沈積層，可同時由光刻法形成 邏式簡單説明 I曰由參考以下詳細説明能夠對本發明有更完整的瞭解， 且本發明的許多相關優點會更加明顯，另外還提供附圖， 其中的參考符號代表相同或類似的元件，其中： 圖1是沈積在玻璃基板上接線組合的薄膜側視圖； Θ 2A至2E疋沈積在玻璃基板上以銀爲主要成份的薄膜 fe片，照片中有呈現薄膜和玻璃基板間的附著狀態； 圖3爲説明圖2A至2E中薄膜和玻璃基板間附著力的圖表 圖4A至4E是沈積在玻璃基板上、以兩種來源極銀合金爲 主要成伤的薄膜照片，照片中有呈現薄膜和玻璃基板間的 附著狀態； 圖5爲説明圖4A至4E中薄膜和玻璃基板間附著力的圖表 ____ -7- 本紙張尺度適W國國家標準(CNS) Μ規格(21〇X297公愛) 五、發明説明（5 ) 圖6A至6E疋沈積在玻璃基板上、以三種來源極銀合金爲 主要成伤的薄膜照片’照片中有呈現薄膜和玻璃基板間的 附著狀態； 圖7爲说明圖6A至6E中薄膜和玻璃基板間附著力的圖表 圖8A至8D是沈積在玻璃基板上以主要成份的薄 膜照片，照片中有呈現薄膜和玻璃基板間的附著狀態； 圖9爲説明圖8A至8D中薄膜和玻璃基板間附著力的圖表 圖10A至10D是沈積在玻璃基板上、以AgTi爲主要成份的 薄膜照片，照片中有呈現薄膜和玻璃基板間的附著狀態； 圖11爲説明圖10A至10D中薄膜和破璃基板間附著力的 圖表； 圖12和13爲説明在經HF處理過的基板上和未經處理基 板上沈積以AgMg爲主要成份的薄膜和以AgTi爲主要成份 的薄膜，其電阻係數與退火溫度間關係的變化圖； 圖14爲説明以矽爲主要成份的合金之熔點溫度與根據熔 點溫度的知含量（enthalpy)的座標圖； 圖15爲根據本發明第一較佳具體實施例的液晶顯示的薄 膜電晶體陣列基板之平面圖； 圖16爲沿著圖— 線所切割出的薄膜電晶體陣 列基板之側視圖； 圖17A、18A、19A和20A依序說明製造如圖15所示的薄 膜電晶體陣列基板的步驟； 一 _ _ 8 - 本紙張尺度適用巾g g家標準(CNS) Μ規格(⑽㈣了公爱) 502382 A7 __ B7 五、發明説明（6 ) 圖17B爲沿著圖17A的XVIIb-XVIIb’線所切割出的薄膜電 晶體陣列基板之側視圖； 圖18B爲沿著圖18A的XVIIIb-XVIIIb%^所切割出的薄膜 電晶體陣列基板之側視圖； 圖1 9B爲沿著圖19 A的XlXb-XIXb’線所切割出的薄膜電 晶體陣列基板之側視圖； 圖20B爲沿著圖20A的XXb-XXb*線所切割出的薄膜電晶 體陣列基板之側視圖； 圖2 1爲根據本發明第二較佳具體實施例的液晶顯示的薄 膜電晶體基板平面圖； 圖22和23爲分別沿著圖21的ΧΧΙΙ-ΧΧΙΓ線和 ΧΧΙΙΙ-ΧΧΙΙΓ線所切割出如圖21所示的薄膜電晶體陣列基 板之側視圖； 圖24A説明製造如圖2 1所示之薄膜電晶體陣列基板的第 一步驟； 圖24B和24C爲分別沿著圖24A的XXIVb_XXIVbf線和 XXIVc-XXIVc1線所切割出的薄膜電晶體陣歹|J基板之側視 _ ， . 圖25A和2 5B説明分別依照圖24B和24C、製造如圖21所示 的薄膜電晶體陣列基板的步驟； 圖26A説明依照圖25A和25B、製造如圖21所示之薄膜電 晶體陣列基板的步驟； 圖26B和26C爲分別沿著圖26A的XXVIb-XXVIb1線和 XXVIc-XXVIc1線所切割出的薄膜電晶體陣列基板之側視 -9- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 502382
月汐曰 〇8號專利申請案 正頁(91年6月） A7 B7 五、發明説明（7 ) IS2 · _ ， 圖27A/B，圖28A/B及圖29A/B說明分別依照圖26B和26C 、製造如圖2 1所示的薄膜電晶體陣列基板的步騾； 圖30A說明依照圖29A和29B、製造如圖21所示之薄膜電 晶體陣列基板的步驟；以及 圖30B和30C為分別沿著圖30A的XXXb-XXXb*線和 XXXc-XXXc:線所切割出的薄膜電晶體陣列基板之側視圖。 較佳具體實施例之詳細說明 將參考附圖來解釋本發明的較佳具體實施例。 圖1為沈積在玻璃或矽基板上的薄膜侧視圖。 為製造用於半導體裝置或顯示裝置的接線組合，如圖1 所示，具有較低阻抗例如銀和銀合金的傳導材料為主的薄 膜200，沈積在基板100上，並利用光刻法形成圖案。在使 用以銀合金為主要成份的薄膜200的情況時，該薄膜可由主 内容物銀（Ag)和合金内容物傳導材料0.01-20 atomic%或以 下所組成。合金内容物具有一或兩項選自以下的傳導材料 成份：Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca 、La、Nb、Nd、或Sm。也就是兩或三種來源極的銀合金可 ，用於該薄膜200。 由於以銀或銀合金為主要成份的薄膜200，相對於底層基 板100，其附著性較差，因此必須加強薄膜200和基板100 間的附著力。在使用半導體裝置或用於液晶顯示的薄膜電 晶體陣列基板的情況時，這種附著力應達到20牛頓（N)以上 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 502382 A7 ____B7 五、發明説明（8 ) 爲此’在使用玻璃基板的情況時，該基板在沈積以銀或 銀合金爲主要成份的傳導層之前，可經過氧電漿處理，或 在沈積傳導層之後，進行退火過程。氧電漿處理最好是在 壓力1-100陶爾之下進行〇5_3〇分鐘，同時以1-1〇〇〇%(^噴 出氧氣。退火過程最好是在眞空、氮、或氫環境下、溫度 250-500°C的條件下進行30_12〇分鐘。在使用矽基板的情沉 時’該基板在沈積以銀或銀合金爲主要成份的傳導層之前 ，可經過HF處理，或在沈積傳導層之後，進行退火過程。 在HF處理中，矽基板1〇〇會浸在HF溶液中。HF溶液的製備 方式是利用HF原料加上極純的水以1/5〇-1/2〇〇〇比例稀釋 。浸泡時間最好在1-60分鐘之間（假使稀釋濃度爲1/1〇〇時， 更好是在5-1 0分鐘之間）。假使合金内容物係選自耐火金屬 ，則退火過程期間可、在薄膜2〇〇和基板1〇〇間形成一矽化層 。退火過程可在興空、氫、或氮環境下、溫度25〇_5〇〇t下 進4亍3 0 -12 0分鐘。 圖2Α至2Ε爲在玻璃基板上形成以銀爲主要成份的薄膜 照片，其中以銀爲主要成份的薄膜利用刻痕測試器加以刻 劃，藉此呈現附著狀態。圖·3爲説明以銀爲主要成份的薄膜 和玻璃基板間的附著力圖表。在如圖所示的玻璃基板中， 圖2Α和2Β所示的薄膜被未經氧電漿處理的薄膜所覆蓋，且 Α薄膜利用刻痕測试為加以刻劃。如圖2 c至2 Ε所示的玻璃 基板則在150 W、200 W和300 W情況下進行氧電漿處理， 且該薄膜利用刻痕測試器加以刻劃。如圖⑼至2]£所示的破 璃基板由未經氧電漿處理的薄膜所覆蓋，並在3〇〇〇c溫度下 -11 - 502382 A7
進行退火處理3 0分鐘。 =建立，銀爲主要成份的薄膜厚度約i μιη。退火過程在 歷力2增陶爾的情況下進行。氧電漿處理在|力⑽以陶 爾的情況下進行，同時噴出氧氣的流速爲13似爪。具有金 剛石尖形頭的刻痕測試器可用來測量附著力。測量時在薄 膜上刻劃，同時逐漸增加施加在刻痕測試器尖形頭的力度 ，約在範圍0_20 N之間。在六個區域拍照。照片中呈現出 來的線條是利用刻痕測試器尖形頭刻劃，且施加的力量從 左至右逐漸增強。 ^ #如圖2八和3所$，以銀爲主要成份的薄膜扇沈積在未經 氧電漿處理的玻璃基板100上。在此狀況下來測量附著力。 結果發現附著力略爲增加，但薄膜200在施力達到7 N時脱 離基板100。 如圖2B和3所示’以銀爲主要成份的薄膜沈積在未經氧電 漿處理的玻璃基板1〇〇上，並經過％。^的退火。在此狀況 下來測量附著力。結果發現附著力略爲增加，但薄膜2〇〇 在施力達到7 N時脱離基板1 〇〇。 如圖2C至2E和3所示，玻璃基板100在15〇 w、2〇〇 ’或3〇〇 w下經過氧電漿處理。以銀爲主要成份的薄膜沈積在基 板1〇〇上，並經過退火處理。在此狀況下來測量附著力。即 使在刻痕測試器尖形頭施加的力量達到2〇 N以上，該薄膜 也沒有從基板100上脱離。接下來，經過氧電漿處理後，相 對於基板100,可增加基板100和薄膜200間的附著力。 圖4A至4E爲在玻璃基板上形成以兩種來源極銀合金爲 主f成，的薄膜照片，其中薄膜利用刻痕測試器加以刻寫 ，藉此王現附著狀態。圖5爲説明以銀合金爲主要成份的薄
裝
502382 A7 ____ B7 五、發明説明（10~) " — 膜和玻璃基板間的附著力圖表。 圖4A至4E的處理狀況與圖2A至2E相同，除了用於該薄膜 的材料，是使用具有主内容物Ag和合金内容物Mg 5 atomic%的兩種來源極銀合金，以及沈積方式是藉由濺射進 行此二條件之外。 如圖4A、4B和5所示，是以未經氧電漿處理、以AgMg爲 主要成份的薄膜200，來覆蓋玻璃基板10〇。當施加在刻痕 測試器尖形頭上的力量約3 N時，薄膜200會脱離基板1〇〇 。也就是説，基板1〇〇和薄膜200間的附著力是相當薄弱。 如圖4C和5所示，在150 W之下經過氧電漿處理的玻璃基 板1〇〇,由以銀合金爲主要成份的薄膜200所覆蓋，並在300 °C下退火。結果發現附著力增加丨3 n。 如圖4D、4E和5所示，在200 W或3 00 W之下經過氧電漿 處理的玻璃基板100，由以銀合金爲主要成份的薄膜2〇〇所 覆蓋，並進行退火。即使在刻痕測試器尖形頭施加的力量 達到20 N以上，該薄膜也沒有從基板100上脱離。也就是説 ，基板100和薄膜200間的附著力大幅增加。 圖6 A至6E爲在玻璃基板上形成以三種來源極銀合金爲 主要成份的薄膜照片，其中薄膜利用刻痕測試器加以刻劃 ，藉此呈現附著狀態。圖7爲説明薄膜和玻璃基板間附著力 的圖表。 圖6 A至6E的處理狀況與圖2A至2E相同，除了用於該薄膜 的材料，是使用具有主内容物Ag和合金内容物Pd和Cu 5 atomic%的三種來源極銀合金，以及沈積方式是藉由賤射進 行此二條件之外。 如圖6A、6B和7所示，是以未經氧電漿處理、以AgPdCu —— __ -13-___ ' 本紙張尺度適用中國國家標準(CNS)八4規格(21〇x297公爱) — --- 502382 A7 I_______B7 五、發明説明（11 ) 爲主要成份的薄膜20〇,來覆蓋玻璃基板100。當施加在刻 痕測試，尖形頭上的力量約3 N時，薄膜2〇〇會脱離基板1〇〇 。也就是說，基板100和薄膜2〇〇間的附著力是相當薄弱。 如圖6C至6E和7所示，在15〇 w、2〇〇 w或3〇〇 w之下經 過氧電漿處理的玻璃基板1〇〇，由以銀合金爲主要成份的薄 膜200所覆蓋，並進行退火。即使在刻痕測試器尖形頭施加 的力里達到20 N以上，該薄膜也沒有從基板1〇〇上脱離。也 就是说，透過氧電漿處理，基板1〇〇和薄膜2〇〇間的附著力 大幅增加。 裝· #圖8A至8D爲在單晶珍基板上形成以AgMg爲主要成份的 薄膜照片’其巾薄膜利用刻痕測試器加以刻劃，藉此呈現 附耆狀態。圖9爲説明以銀合金爲主要成份的薄膜和矽基板 間的附著力圖表。在如圖所示的矽基板中，圖8八和所示 的薄膜被未經HF處理的薄膜所覆蓋，且該薄膜利用刻痕測 試器加以刻劃。如圖8八所示的矽基板係透過退火處理，但 疋如圖8B所tf的矽基板則未經退火處理。如圖8(：和8〇所示 的矽基板經由HF處理，由該薄膜所覆蓋。如圖叱所示的矽 基板未經過退火處理，但是如圖81)所示的基板則經過退火 處理。符號"A”和” HF”分別表示退火過程和HF處理，符號 nHF-An表示退火和HF兩種處理。 該銀合金利用具有主内容物Ag和合金内容物5 atomic%的目標材料所構成。該目標材料在壓力2❿陶爾的 條件下濺射至基板上，同時噴出的氬氣壓力爲2χΐ〇ό陶爾。 退火在壓力2χ106陶爾、溫度3〇〇巧〇〇〇c下進行3〇分鐘。具 L - 14 - 本紙張尺度適财㈣家鮮(CNS) A4規格(2ι〇χ297公爱) 观382 A7 一 B7 五、發明説明（12 ) 有金剛石尖形頭的刻痕測試器可用來測量附著力。測量時 在薄膜上刻劃，同時逐漸增加施加在刻痕測試器尖形頭的 力量，約在範圍0-40 N之間。在六個區域拍照。照片中所 呈現出來的線條是利用刻痕測試器尖形頭刻劃，且施力從 左至右逐漸增強。 如圖8A和9所示，以AgMg爲主要成份的薄膜2〇〇沈積在 未經HF處理的矽基板100上。在此狀況下來測量附著力。 結果發現薄膜2 0 0在刻痕測試卷尖形頭的施力達到5 n時脱 離基板100。 如圖8B至8D和9所示，矽基板100經過HF處理，且以銀合 金爲主要成份的薄膜200沈積在矽基板1〇〇上。覆蓋有薄膜 200的矽基板1〇〇在溫度3〇〇°C下進行退火30分鐘。結果演變
成基板100和薄膜200間的附著力增加了 27 N、32 N和38 N 〇 圖10A至10D爲在玻璃基板上形成以AgTi爲主要成份的 薄膜照片，其中薄膜利用刻痕測試器加以刻寫，藉此呈現 附著狀態。圖11爲説明薄膜和玻璃基板間附著力的圖表。 圖10八_至10D的處理狀況·與圖8A至8D相同，除了用於該 薄膜的材料，是使用具有主内容物Ag和合金内容物丁丨5 atomic%的目標材料，以及沈積方式是藉由濺射進行此二條 件之外。 — 如圖10A和11所示，一玻璃基板1〇〇是以未經财處理、以 AgTi爲主要成份的薄膜200所覆蓋。當施加在刻痕測試器尖 形頭上的力量約12 N時，薄膜200會脱離基板10〇。也就是 -15-
502382 A7 B7 五、發明説明（13 ) 說，基板100和薄膜200間的附著力是相當薄弱。 如圖10B至1 0D和11所示，經過氧電漿處理的玻璃基板 100，由以銀合金爲主要成份的薄膜2〇〇所覆蓋，並在3〇〇 °C下退火。結果演變成基板1〇〇和薄膜2〇〇間的附著力增加 20 N以上。 圖12和13爲説明沈積在HF處理基板和未處理基板上的 以AgMg爲主要成份的薄膜和以AgTi爲主要成份的薄膜，其 電阻係數與退火溫度間關係的變化圖。圖表水平軸表示電 阻係數，垂直軸表示退火溫度。符號"As-dep”是指覆蓋有 以銀合金爲主要成份的薄膜的基板狀態爲未經退火處理。 如圖12所示，沈積在經HF處理的基板和未經處理的基板 上以AgMg爲主要成份的薄膜，電阻係數爲4·5 μ 。當 對該薄膜進行退火時，電阻係數減少。結果變成在退火溫 度3 00-5 00 C的情況時，電阻係數約3 〇_3 5 μ 。 圖1 3所示，沈積在經HF處理的基板和未經處理的基板上 以AgTi爲主要成份的薄膜，電阻係數爲1〇 μ Q-cm。當對該 薄膜進行退火時，電阻係數減少。結果變成在退火溫度 300-500Ϊ的情況時，電阻係數約4 5 picm。 同時，在退火的處理下，可在以銀合金（AgMg、AgTi)爲 主要成份的薄膜200和矽基板丨〇〇間形成一矽化層。該碎化 層可用來增加薄膜20¾和矽基板1〇〇間的附著力。 圖14説明矽合金的熔點溫度（κ)與根據熔點溫度的熱含 量（ΔΗΓ，kcal/mole)。從圖中可發現，薄膜2〇〇的銀合金與 基板100的矽起作用，藉此形成矽化層。 -16-
)υΖ382
上述的氧電漿或HF處理或退火技術，都是用來增加薄膜 和底層基板間的附著力，該技術也適用於非由玻璃或矽材 料所構成的基板之情沉。 在私參考圖1 5和1 6，來說明根據本發明第一較佳具體 貫施例的薄膜電晶體陣列基板的結構。 圖丨5是根據本發明第一較佳具體實施例的薄膜電晶體陣 列基板的平面圖，而圖16則爲沿著圖15的XVI-XVI，線段所 切割出的側視圖。 在絕緣基板10上形成具有單層或多層結構的閘線組合， 其中顯示銀或兩/三種來源極的銀合金。該閘線組合相對於 基板10具有20 N以上的附著力。該閘線組合包括以水平方 向展開的閘線22和連接至閘線22末端的閘填充24。該閘填 充24從外邵接收閘信號，傳送至閘線22。TFT的閘電極26 =連接至閘線22。假設形成的閘線组合具有多層結構，它 可旎包含一填充材料，該材料具有與其他材料接觸效果佳 的特貝。假设填充材料是兩種或三種來源極的銀合禽，該 材料可由王内容物銀和合金内容物傳導材料〇·〇ι_2〇 咖—下所構成，該合.金内容物包括例如pd、cu、吨 、八卜 Li、PU、Np、Ce、Eu、Pr、Ca、La、Nb、Nd和 Sm 〇 在基板10上所形成-的間絕緣層30是由氮化矽所组成，並 覆蓋該閘線組合。 閘絕緣層30上所形成的半導體圖案4〇位於閘電極24之上 ，在半導體圖案40上所形成的歐姆接觸圖案55和％則具有 17- ^297^¾)
裝 訂
線
JUZJ6Z A7
矽f氫化非晶矽’其中n型雜質係以高濃度的方。 ^姆接_㈣和56以及閘„3()上的資料線組 ^金所構成。該資料、線組合可具有單層或多層結構。, =線組合包括以垂直方向展開的資料⑽，同時超越過 甲1線22以疋義像素，並包括源極65，從資料線似支出去 、:同時延伸超過某一側的歐姆接觸圖案”。資料填充“係 丢至貧料線62的某一端，以便從外部接收圖形信號。汲 極66位於歐姆接觸圖案56的另—側，同時在閘電極26處愈 分開。爲增加儲存容量，資料線組合另可包括儲存 ^各傳導圖木64 °該儲存電容傳導圖案64與閘線22重疊， 藉此形成儲存電容。 兩或三種來源極的銀合金都可用於資料線組合。所形成 的銀σ金具有王内容物銀和合金内容物傳導材料Ο·。】-?。 atomic%以下，其中該合金内容物包括例如Mg、Ca、Th、
Zr、Co、Ni、Ή、V、Nb、Mo、Ta、W和 Cr。假使形成的 資料線組合具有多層結構，t可能由—傳導材料所構成， 孩材料具有與其他材料接觸效果佳的特質。 一保護層70在資料線組合和半導體圖案牝上、具有良好 平面化特性的氮化碎或有機材料所構成，_並透過該資 料線組合顯露出來。 一該保護層70具有，觸孔72、76和78，可分別曝露儲存電 容傳導圖案64、汲極66和資料填充68。甚至，該保護層7〇 所具有的接觸孔74，可曝露閘填充24和閘絕緣層3〇。 像素電極82在像素區的保護層7〇上形成，其透過接觸孔
裝 訂
線 -18- 502382 A7 B7 五、發明説明
72和76連接至儲存電容傳導圖案64和汲極66。甚至，輔助 閘和資料填充84和88也在保護層70上形成，以致透過接觸 孔7 4和7 8連接至閘和資料填充2 4和6 8。像素電極8 2和輔助 閘和資料填充86和88利用透明傳導材料像銦錫氧化物 (ITO)或銦鋅氧化物（IZO)所構成。 連接至該像素電極82的儲存電容傳導圖案64，與閘線22 重疊，·藉此形成儲存電容。假使儲存電容不夠，儲存電容 線組合可在與閘線組合相同的平面上形成。 如上所述結構的薄膜電晶體陣列基板，利用以低阻抗的 銀或銀合金爲主要成份的接線組合所構成，可達到最小化 的信號延遲，以及寬螢幕和高解析度。 現在將參考圖17A至20B來解釋製造薄膜電晶體陣列基 板的方法。 如圖17A和17B所示，一玻璃基板1〇經過氧電漿處理十分 鐘。以銀或銀合金爲主要成份的沈積層沈積在該破璃基板 1〇上並形成圖案，藉此形成一閘線組合。該閘線組合包括 閘線22、閘電極26和閘填充24。假設兩種或三種來源極的 銀合金是用於該閘線組合，該組合可由主内容物銀和合金 内容物傳導材料0.01-20 atomic%所構成，該合金内容物包 括例如 Pd、Cu、Mg、A卜 Li、PU、Np、Ce、Eu、pr、Ca 、La、Nb、Nd和Sm。該銀合金濺射至該基板1〇上，並形成 圖案’精此形成該問線組合。 與玻璃基板1 0有關的氧電漿處理增加基板和以銀合金爲 主要成份的沈積層之間的附著力2〇 N以上。在沈積了以銀 -19-
A7
合金爲主要成份的層之後，對該沈積層進行退火。 该氧電漿處理最好在壓力1 -1 00陶爾的情況下進行〇 5 3 〇 分鐘，同時噴射氧氣1 — 1000 sccm。退火過程最好是在眞空 、氮、或氫環境下、溫度250-500°C的條件下進行3〇_12〇分 鐘。 又後，如圖18A和18B所示，一以氮化矽爲主要成份的閘 絕緣層30、一以非晶矽爲主要成份的層4〇、一摻雜非晶石夕 爲主要成份的層5〇依序沈積在基板10上。該以非晶珍爲主 要成份的層40以及以非晶矽爲主要成份的層5〇都經由光罩 开成圖案，藉此形成一半導體圖案4 〇和一歐姆接觸圖案$ 〇 。違半導體圖案40和歐姆接觸圖案50都位於該閘電極24之 上的閘絕緣層30。 如圖19A和19B所示，該基板會浸在HF溶液中，使得半導 體圖案40和歐姆接觸圖案5〇經過hf處理。以銀合金爲主要 成份的傳導層利用濺射沈積在該基板1 0上，並利用光刻法 形成圖案’藉此形成一資料線組合。該資料線組合包括跨 越閘線22的資料線62，以及連接至資料線62同時延伸越過 該閘電極26的源極65。資料填充68係連接至資料線62的某 一端。没極66位於閘電極26附近相對於源極65的位置，且 儲存電容傳導圖案64係與該閘線22重疊。兩或三種源極的 銀合金都可用於資料·線組合。所形成的銀合金具有主内容 物銀和6金内谷物傳導材料〇 · q 1 · 2 〇 0 m i c %以下，其中該 合金内容物包括例如Mg、Ca、Th、Zr、Co、Ni、Ti、V、 Nb、Mo、Ta、W和 Cr 〇 -20- 張尺度適财@ s轉準(CNS) Μ規格(2綱297公y-- 502382 A7 B7 五、發明説明
在以碎爲主要成份的層40和50經過HF處理後，該碎層和 資料線組合之間的附著力可增加20 N以上。爲了進一步提 升這類附著力的強度，具有該資料線組合的基板1〇可在 250-500°C的溫度下進行退火。在本例中，一矽化物層在該 石夕層40和50和資料線組合之間形成，同時增強該附著力。 透過該資料線組合曝露出來的歐姆接觸圖案5〇受到蝕刻 ，以致分隔爲兩側的圖案55和56，同時曝露該底層的半導 體圖案40。該曝露的半導體圖案4〇經過氧電漿處理，使表 面特性更穩定。之後，如圖20A和20B所示，具有低電介質 特性和良好的平面化特徵的絕緣材料，像氮化矽或有機材 料，沈積在基板10之上，藉此形成保護層7〇。接著，該保 護層70利用乾蝕刻和該閘絕緣層3〇形成圖案，藉此形成接 觸孔72、74、76和78,曝露該儲存電容傳導圖案64、閘填 充24、汲極66和資料填充68。 最後，如圖15和16所示，以ΐτο或IZ〇爲主要成份的層沈 積在該基板10之上，並利用光罩形成圖案，藉此形成像素 電極82、輔助閘填充86和輔助資料填充“。該像素電極α 係透過接觸孔72和76連接至該儲存電容傳導圖案64和汲極 66。該輔助閘和資料填充86和88係透過接觸孔”和”連接 至閘資料填充24和68。 本技術可應用在製·造薄膜電晶體陣列基板的方法上，不 僅用於五層光罩也用於四層光罩的情況。 圖2i爲根據本發㈣二較佳具體實施例的液晶顯示的薄 膜電晶體陣列基板平面圖；圖22和23爲分別沿著圖。的
裝 訂
-21 -
502382 A7
ΧΧΙΙ-ΧΧΙΓ線和ΧΧΙΙΙ-ΧΧΙΙΙ，線所切割出的薄膜電晶體陣 列基板之側視圖。 利用以銀爲主要成份的傳導材料，在絕緣基板丨0上形成 一閘線組合。該閘線組合包括閘線22、閘填充24和閘電極 26。該閘線組合另包括以與閘線22成平行方向展開的儲存 電容電極28，以便從外部接受共用的電極電壓。該儲存電 容電極28與連接至像素電極82的儲存電容傳導圖案“重= ，藉此形成儲存電容同時增加像素的電位儲存電容。假^
裝 孩儲存電容因爲像素電極82和閘線22的重疊而變得相當高 ，則可省略掉儲存電容28。 门 閘絕緣層30在閘線組合上由氮化矽所構成，同時覆蓋閘 線組合。 訂 半導體圖案42和48在閘絕緣層30上由氫化的非晶矽所構 成。歐姆圖案55、56和58在半導體圖案42和48由摻雜的非 晶矽所構成，其中η形雜質例如像磷（ρ)以高濃度摻雜其中 一資料線組合在歐姆接觸圖案55、56和58上由銀合金所 構成。m資料線組合包括資料線62以垂直方向展開、資料 填充68，該填充連接至某一端資料線62以便從外部接收圖 形信號、以及源極65，從該資料線62分支出來。該資料線 組合另包括汲極66，、於閘電極26附近的源極65對面，以 及位於儲存電容電極28之上的儲存電容傳導圖案64。假設 儲存電容電極28不存在，則可忽略儲存電容傳導圖案64。 該資料線組合由以鋁或鋁合金、鉻、鉬或鉬合金、妲、 -22-
或欽的單層所構成。 居馱姆接觸圖案55、56和58降低底層半導體圖42和48以 及覆盍其上的資料線組合之間的接觸電阻，同時具有與資 料線組合一樣的外觀。也就是，該歐姆接觸圖案5 5具有和 資料線62、源極65和資料填充68一樣的外觀，該歐姆接觸 圖案56具有與汲極66一樣的外觀，以及該歐姆接觸圖案58 具有與儲存電容傳導圖案64相同的外觀。 除了通道區C之外，半導體42和48具有和資料線組合和歐 姆接觸圖案55、56和58—樣的外觀。特別是，該半導體圖 案48、傳導圖案64和該儲存電容的歐姆接觸圖案58，都具 有相同的外觀，但是該TFT半導體圖案42與該資料線組合 和對應的歐姆接觸圖案55和56略有不同。也就是，該源極 和汲極65和66在通遒區c彼此分開，並且該資料線62、源極 65和、料填充68的歐姆接觸圖案55，以及該汲極&的歐姆 接觸圖案56也都在這個部份彼此分開。但TFT半導體圖案 42在该區持續展開並無分開，同時形成通道。 一保護層70在資料線組合上由氮化矽所構成，該氮化矽 爲具有較低電介質特性和良好平面化特徵的有機材料。 該保護層70具有接觸孔72、76和78，分別顯露資料填充 64、没極66和儲存電容傳導圖案68。甚至，該保護層7〇另 具有接觸孔74，顯露閘填充24和閘絕緣層30。 像素電極82在保護層70上形成，以便從TFT接受信號並 產生電場和對立基板的共通電極。該像素電極82利用類似 ιτο和ιζο的透明傳導材料所構成。該像素電極82透過接觸 -23- 本紙張尺度適财_冢辨(CNS) A4規格(蒙297公愛) 502382 A7
孔76以物理電連接至汲極66，以接收圖形信號。該像素電 極82與鄰近的閘和資料線22和62重疊，以增加開口比例， 但可控制該重疊。甚至，像素電極82也可透過接觸孔72連 接至儲存電容圖案64，以向該圖案傳送圖形信號。 同時，輔助閘和資料填充84和88在閘和資料塡充24和68 上形成，以致透過該接觸孔74和78連接至閘和資料填充24 和68。該輔助閘和資料填充84和88都利用外部線路來加強 附著力’同時保護該閘和資料填充24和68。該輔助閘和資 料填充84和88可以選擇性地方式來加以使用。 現在將參考圖24A至3〇(：來解釋使用四層光罩來製造薄 膜電晶體陣列基板的方法。 如圖24A至24C所示，該基板1〇經過氧電漿處理，且一以 銀或銀合金爲主要成份的傳導材料沈積在該基板1〇上。接 著以傳導材料爲主要成份的層藉由光刻法形成圖案，藉此 形成一閘線組合。該閘線組合包括閘線22、閘填充24和閘 電極26和儲存電容電極28。 足後，如圖25A和25B所示，一以氮化矽爲主要成份的閘 絕緣層30、一半導體層4〇和一歐姆接觸層5〇依序沈積在該 基板上10，以致分別具有1500-5000 A、500-2000 A和 3 00-600 A的厚度。該歐姆接觸層5〇經過HF處理，以及一包 含銀合金的傳導層60藉由濺射沈積在該歐姆接觸層5〇上， 以致形成1500-3 000 A的厚度。一光致抗蝕膜i 1〇覆蓋到該 傳導層60上厚度爲μπι。此時，所沈積的閘絕緣層3〇最 好是在300°C以上的環境下進行五分鐘。 -24- ΐ紙張尺度適财國g家標準(CNS) Μ規格(細Μ9?公爱) 502382 A7 ___ B7_ 五、發明説明（22 ) 之後，如圖26B和26C所示，該光致抗蝕膜11〇透過光罩 曝露在光線之下並顯影出來，藉此形成光致抗蝕圖案n 2 和114。此時’位於源極和没極65和66間通道區匚的第一光 致抗蝕圖案區1 14建立，其厚度小於位於資料線組合之上的 第二光致抗蝕圖案區112。光致抗蝕膜的剩餘區域b則全部 私除。位於通道區C的第一光致抗蚀圖案區114以及位於資 料線組合區A的第二光致抗蝕圖案區1丨2的厚度比例，應視 I虫刻狀況而有所不同。最好第一區114和第二區112的厚度 比爲1/2以下。例如第一區114的厚度可建立爲4〇〇〇 A以下 〇 光致抗餘膜的厚度可能各區不同。爲了控制資料線組合 區A上的光傳輸，可能會用到一裂縫或格狀圖案、或半透 明的膜。 最好裂缝圖案的開口寬度應小於曝露在光線下裝置的分 解能力。在半透明膜的情況下，可使用不同光傳輸或厚度 的薄膜來控制光傳輸。 當光線透過光罩照射在光致抗蚀膜上時光曝露區上的高 分子會芫全分解’且在裂缝圖案或半透明膜上的光致抗蚀 膜也會部份分解。在光阻膜上的光致抗蝕膜一點也不會分 解。當光致抗蚀膜在顯像時’剩餘的光致抗姓膜的厚度會 局部有差異。若光曝露時間過長，所有分子都可能會分解 〇 厚度相當薄的光致抗蚀膜114可使用能夠回流的光致抗 蝕膜來製作。會出現透明區域和不透明區域的一般光罩， -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) '^ ---— 502382 A7 __B7 五、發明説明（Z3 ) 會用於以光曝露該光致抗蝕膜114。光致抗蝕膜114會顯像 ，且在光致抗蝕膜114上產生回流，以致光致抗蝕膜的内容 物流至非膜區域。 之後，該傳導層60、歐姆接觸層50和半導體層40都使用 光致抗I虫圖案作爲光罩。因此，在資料線組合區A留下資 料線組合和底層，通道區C上只留下半導體層40，而剩餘區 域B只留下絕緣層30。 爲此目的，如圖27A和27B所示，曝露在B區的傳導層60 被移除，同時使得底層歐姆接觸層50向外顯露。在此過程 中，在蝕刻傳導層60的情況下可使用乾蝕刻或濕蝕刻，同 時會留下光致抗蝕圖案112和114。但是，假使採用乾蝕刻 ，通常較少使用這種蝕刻方式，則會同時蝕刻光致抗蝕圖 案1 12和1 14。在這種情況下，第一光致抗蚀圖案區1 14的厚 度應相當厚，以避免第一光致抗蝕圖案區1 14整個移除，同 時曝露出底層的傳導層60。 ，· 假使傳導層60是Mo或Mo W合金、A1或A1合金、或Ta， 則乾蝕刻或濕蚀刻皆可使用。但是，假使是利用Cr形成傳 導層60，則應使用濕蝕刻來進行蝕刻動作，因爲乾蝕刻無 法完全移除Cr。在濕蚀刻的情況下，可使用CeNH03來作爲 蝕刻溶液。假使傳導層60是Mo或MoW，則可使用CF4和HC1 的混合物，或CF4和〇2的混合物來作爲蝕刻氣體。在後者的 情況下，傳導層和光致抗蝕膜的蝕刻比例相當接近。 因此，如圖27A和27B所示，只有源極/汲極傳導_案67 和儲存電容傳導圖案64會留下，且B區的傳導層60會全部移 -26- 本紙張尺度適用中國國家標準(CNS) A4规格(21〇χ297公釐）
除，同時曝露出底層的歐姆接觸層50。該傳導圖案64和67 有和資料線組合-樣的外觀’除了源極和没極65和66持續 展開沒有分開這個條件除外。甚至，在乾蝕刻的情況下， 光致抗蝕圖案1 12和114也會以相同的程度移除。 之後，如圖28A和28B所示，在B區曝露出來的歐姆接觸 層50,以及底層的半導體層4〇,同時透過乾蝕刻與第一光 致抗蝕圖案區114-起移除。此時，該蝕刻應在光致抗蝕圖 案112和114的條件下進行，該歐姆接觸層5〇和半導體層4〇( 半導體層和歐姆接觸層不選擇蝕刻方式）同步進行蝕刻'同 時留下該閘絕緣層3G。特別是，該光致抗㈣案112和114 和半導體層40的蝕刻比最好是相同。例如，該二層可使用 SF6和HC1的混合物或sh和〇2的混合物來蝕刻相同厚度。在 光致抗蝕圖案112和114以及半導體層40的蝕刻比相同的情 況下，第一光致抗蝕圖案區114的厚度應與半導體層4〇和歐 姆接觸層5 0的厚度總和相同或小於該總和。 因此，如圖28A和28B所示，在C區的第一光致抗蝕圖案 區114會移除，同時曝露出該源極/漏傳傳圖案67。在b區的 歐姆接觸層50和半導層40被移除，同時曝露底層的閜絕緣 層30。在A區的第二光致抗蝕圖案區112也受到蝕刻，同時 厚度減少。在此過程中，完成該半導體圖案42和48。參考 數字57和58分別指示〜位於源極/漏傳導圖案67下的歐姆接 觸圖案，以及位於儲存電容傳導圖案64之下的歐姆接觸圖 案。 源極/漏傳導圖案67上的剩餘薄膜藉由灰化方式移除。 -27- A7
之後，如圖29A和29B所示，在通道區C上的源極/漏傳導 圖案67和底層的歐姆接觸圖案57都透過蝕刻移除。乾敍刻 可適用所有源極/漏傳導圖案67和歐姆接觸圖案57。另外， 濕蚀刻可適用源極/漏傳導圖案67，且乾蝕刻適用歐姆接觸 圖案57。在前者的例子中，蝕刻最好在源極/漏傳導圖案67 和歐姆接觸圖案57的蝕刻選擇比很高的情況下進行。假使 触刻選擇比很低，則會很難找出蚀刻端點，同時很難控制 通道區C上所留下的半導體圖案42的厚度。例如，可使用 SF6和〇2的混合物來蝕刻源極/漏傳導圖案67。假使濕蝕刻 和乾蚀刻輪流使用，以濕蝕刻處理的源極/漏傳導圖案67側 區域會被蝕刻，但以乾蝕刻·處理的歐姆接觸圖案57則幾乎 不會蚀刻，結果產生階梯狀區域。CL和HC1的混合物或Cf4 和〇2的混合物可用來作爲蝕刻氣體。在使用cf4和〇2的混合 物時，最後產生的半導體圖案42可得到一致的厚度。如圖 22B所示，該半導體圖案42可局部移除，同時減少厚度。該 第二光致抗蝕圖案區112也進行了某種程度的蝕刻。此時， I虫刻可在未|虫刻閘絕緣層3 〇的情況下進行。光致抗蚀圖案 的厚度應相當地大以致在蝕刻第二光致抗蝕圖案區n 2時 不會曝露資料線組合。 因此，該源極和汲極65和66彼此分開，以完成該資料線 組和底層的歐姆接觸-圖案55、56和58。 最後，留在資料線組合區A上的第二光致抗蚀圖案區1 12 會被移除。但是，該第二光致抗蚀圖案區112可在移除通道 區C上的源極/漏傳導圖案67之後移除，同時留下底層的歐 -28 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 B7 五、發明説明（26 ) 姆接觸圖案57。 如上所述，濕餘刻和乾I虫刻可交替使用，或僅使用乾蚀 刻。在後者的例子中，可以只使用一種蝕刻同時又能簡化 相關的處理步驟，但是很難找到正確的蝕刻條件。相反地 ，在前者的例子中，很容易就找到正確的蝕刻條件，但相 關的處理步驟較複雜。 同時可在250-500 c溫度下進行退火，以增加資料線組合 底層間的附著力。這類退火過程可在沈積資料線組合傳導 層之後直接進行，或在完成資料線組合之後進行。在出現 退火處理的情沉時，可省略HF處理過程。 在完成資料線組合之後，如圖3〇A和30B所示，氮化矽或 有機絕緣材料沈積在基板1〇之上，藉此形成一保護層7〇。 接著，该保1筻層70利用光罩和該閘絕緣層3〇蝕刻，藉此形 成接觸孔72、74、76和78，分別曝露該儲存電容傳導圖案 64、閘填充24、汲極66和資料填充68。 最後，如圖21至24所示，以ιζο或IT0爲主要成份、厚度 爲400-5 00 Α的層沈積在該基板10之上，並利用光罩，藉此 形成像素電極8 2、輔助閘填充$ 4和輔助資料填充8 。該像 素電極82連接至該汲極66和儲存電容傳導圖案64。該輔助 閘和資料填充84和88分別連接至閘和資料填充24和68。該 資料線組合和底層歐姆接觸圖案55、56和58和半導體圖案 42和48可以僅利用一光罩加以構成。在此過程中，該源$ 和没極65和66彼此分開，同時簡化了相關的處理步驟。 如上所述，在沈積傳導材料之前，該玻璃基板經過氧電 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 502382 A7 五、發明説明（27 ) "" —一 -- 桌處理或孫以矽爲主要成份的層經過1117處理。甚至，該以 銀合金爲主要成份的導體層係沈積在該以矽爲主要成份的 層^並進行退火。以此方式，以銀和銀合金爲主要成份的 薄膜和玻璃基板或以矽爲主要成份的層之間的附著力，可 以增強。甚至，可最小化信號延遲，同時產生具有寬螢幕 和高解析度的液晶顯示。 本發明已參考若干較佳具體實施例詳細說明如上，本行 業的專家將明瞭本發明有不同的更改和替代方式而仍不脱 離本發明申請專利範圍内所提及之精神與範嘴。 ____ ·30- 本紙張尺度適财_家鮮(_ Μ規格(⑽χ撕公爱)

Claims (1)

  1. P8號專利申請案 利範圍修正本(91年6月） A8 B8 C8 D8 申請專利範圍 1· 一種用於_示裝置的接線，以作為傳送掃描信號之一閘 極線或傳送資料信號之一資料線，該接線包括一沈積在 該碎或玻璃基板上的薄膜，該薄膜由銀或銀合金所構成 2·如申請專利範圍第1項之接線，其中該銀合金係由主内容. 物銀（Ag)和合金内容物傳導材料〇 〇1-2〇 at〇niic%所構成 ’該合金内容物包括一或多種選自以下群組的傳導材料 成份：Mg、Ca、Th、Zi*、Co、Ni、Ti、V、Nb、Mo、 Ta、W和 Cr〇 3.如申請專利範圍第丨項之接線，其中該銀合金係由主内容 物銀（Ag)和合金内容物傳導材料〇 〇1_2〇 atomic%所構成 ’該合金内容物包括一或多種選自以下群組的傳導材料成伤· Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、 Ca、La、Nb、Nd和 Sm。 4· 一種製造用於顯示裝置的接線組合之方法，該方法包括 以下步驟·· 針對基板進行氧電漿處理； ，將以銀或銀合金為主要成份的薄膜沈積在該基板上； 1以及 使該薄膜形成圖案。 5·如申請專利範圍第4項之方法，其中以銀合金為主要成份 薄膜的沈積係透過濺射進行，該銀合金由主内容物銀 (Ag)和合金内容物傳導材料〇 〇1-2〇 at〇mic%所構成，該 合金内容物包括一或多種選自以下群組的傳導材料成份
    裝 訂 線
    502382 A8 B8 C8 D8 申請專利範圍 :pd、Cn、Mg、Al·、Li、Pu、NP、Ce、Eu、ρΓ、Ca、 La、Nb、Nd和 Sm 〇 6·噙申明專利範圍第4項之方法，進一步包括退火該薄膜的 步騾。 7·如申請專利範圍第6項之方法，其中該退火在真空、氮、_ 或氫環境下、溫度250-500°C的條件下進行30-120分鐘。 8·如申租專利範圍第4項之方法，其中該基板係由玻璃所構 成。 9·如申請專利範圍第4項之方法，其中該氧電漿處理在壓力 1-100陶爾之下進行0.5-30分鐘，同時以sccm喷出 氧氣。 10.—種製造用於顯示裝置的接線組合之方法，該方法包括 以下步驟： 以HF處理一矽基板； 將以銀合金為主要成份的薄膜沈積在該矽基板上；以 及 使該薄膜形成圖案。 11·如申明專利範圍第1〇項之方法，其中該矽基板的hf處理 ’是藉由將該碎基板浸泡至一 HF溶液，其中HF原料以 1 /5 0- 1 /2 0 0 〇比例在極純的水中稀釋。 12.如申請專利範圍第10項之方法，其中以銀合金為主要成 份薄膜的沈積係透過濺射進行，該銀合金由主内容物銀 (Ag)和合金内容物傳導材料〇 〇1_2〇 at〇mic%所構成，該 合金内容物包括一或多種選自以下群組的傳導材料成份 本紙張尺度適用中國國家標準(CNS) A4規格(210X^^Jy m 裝 訂 線 A8 B8 _ C8 -----— _D8^ 六、申請專利範圍 :Mg、Ca、Th、Zr ·、Co、Ni、Ti、v、Nb、M〇、Ta、W 和Cr 〇 13·如申请專利範圍第10項之方法，進一步包括退火該薄膜 的步騾。 14·如申請專利範圍第13項之方法，其中該退火在真空、氯 、或氮環境下、溫度250-50(rc的條件下進行3〇_12〇分鐘。 •種氣造薄膜電晶體陣列基板的方法，該方法包括以下 步驟： 針對基板進行氧電漿處理； 將一薄膜沈積在該基板上，該薄膜由銀或銀合金所構 成； 使1¾薄膜形成圖案，藉此形成一閘線組合，該閘線組 合包括閘線和閘電極； 將閘絕緣層沈積在該基板上； 在該閘絕緣層上形成一以非摻雜非晶矽為主要成份的 半導體層；以及 在該半導體層上形成一資料線組合，該資料線組合包 括資料線、源極和沒極。 16.如申清專利範圍第〗5項之方法，其中以銀合金為主要成 份薄膜的沈積係透過濺射進行，該銀合金由主内容物銀 (Ag)和合金内容物傳導材料〇 〇1-2〇 at〇mic%所構成，該 合金内容物包括一或多種選自以下群組的傳導材料成份 • Pd、Cu、Mg、Al、Li、pu、Np、Ce、Eu、pr、Ca、 La、Nb、Nd和 Sm 〇 * 3 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297¾) A8 B8
    17.如申請專利範圍第16，之方法， 的步驟。 艾包括退火Μ薄膜 队如：”利範圍第17項之方法’其中該退火步驟在直空 虱或虱％境下、溫度25〇_戰的條件下進行3〇七 鐘。 19·:申請專利範圍第15項之方法，其中該氧電漿處理在壓 i-loo陶.爾《下進行G 5-3G分鐘，同時以Lmcc 出氧氣。 2〇·如申請專利範圍第15項之方法，進_步包括以下步驟： 沈積一保護層，以致該保護層覆蓋該半導體層；以及 形成像素電極，以致該像素電極係連接至該汲極。 21.如申請專利範圍第2〇項之方法，其中該像素電極利用透 明的傳導材料所構成。 22·如申請專利範圍第21項之方法，其中該閘線組合進一步 包括連接至該閘線的閘填充，且該資料線組合進一步包 括連接至該資料線的資料填充，該方法進一步包括以下 步驟： 开〉成連接至該閘填充的輔助閘填充，以及連接至該資 料填充的輔助資料填充。 23·如申請專利範圍第15項之方法，進一步包括在半導體層 和資料線組合之間形成一歐姆接觸層之步驟。 24·如申請專利範圍第23項之方法，其中該資料線組合、歐 姆接觸層和半導體層係同時透過光刻法所構成。 25·如申請專利範圍第15項之方法，其中該基板係由玻璃所 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公釐)
    裝 訂 線
    502382 A8 B8 C8 申請專利範圍 構成。^ 26· —種製造薄膜電晶體陣列基板的方法，該方法包括以下 步騾： 將、傳導材料為主要成份的層沈積在一基板上，並 使▲ X傳導材料為主要成份的層形成圖案，藉此形成― 閘線組合，該閘線組合包括閘線和閘電極；. 將一閘絕緣層沈積在該基板上； 在薇閘絕緣層上，形成一半導體層； 以HF處理該半導體層； 將以銀合金為主要成份的薄膜沈積在該半導體層 上；以及 使該薄膜形成圖案，藉此形成一資料線組合，該資料 線組合包括資料線、源極和汲極。 27· -種製造薄膜電晶體陣列基板的方法，該方法包括以下 步驟： 將以傳導材料為主要成份的層沈積在一基板上，並 使該以傳導材料為主要成份的層开）成圖案，藉此形成一 閘線組合，該閘線組合包括閘線和閘電極： 將閘絕緣層沈積在該基板上； 在孩閘絕緣層上形成一以非摻雜非晶矽為主要成份的 半導體層； 將一薄膜沈積在該半導體層上，該薄膜由銀合金所構 成； 藉由退火，強化該半導體層和薄膜之間的附著力；以及 I紙張尺紐用中S g家群(CNS) A4規格(⑽X 297公釐) ---------- 502382 A8 B8 C8 ________ D8 六、申請專利範圍 使該薄膜形成圖案，藉此形成一資料線組合，該資料 線組合包括資料線、源極和汲極。 28.如申請專利範圍第26項之方法，其中以銀合金為主要成 份薄膜的沈積係透過濺射進行，該銀合金由主内容物銀 (Ag)和合金内容物傳導材料〇 01_20 at〇mic%所構成，該. 合金内容物包括一或多種選自以下群組的傳導材料成份 :Mg、Ca、Th、Zr、Co、Ni、Ti、V、Nb、Mo、Ta、W 和Cr o 29·如申請專利範圍第2 6項之方法，進一步包括在該薄膜沈 積之後的退火步驟。 30·如申請專利範圍第29項之方法，其中該退火步驟在 250-500°C溫度下執行。 31.如申請專利範圍第26項之方法，進一步包括以下步驟： 沈積一保護層，以致該保護層覆蓋該半導體層；以及 形成像素電極，以致該像素電極係連接至該汲極。 32·如申請專利範圍第3〗項之方法，其中該像素電極利用透 明的傳導材料所構成。 33·如申請專利範圍第32項之方法，其中該閘線組合進一步 包括連接至該閘線的閘填充，以及該資料線組合進一步 包括連接至該資料線的資料填充，該方法進一步包括形 成連接至該閘填充的輔助閘填充以及連接至該資料填充 的辅助填充之步驟。 如申請專利範圍第2 6項之方法，其中該半導體層由碎所 構成。 冬 家鮮(謂）A4規格_X297公釐)
    35=:t利範圍第34項之方法，其中該半導體層包括以 ::非晶碎為主要成份的下層，以及以摻雜非晶珍為 王要成份的上層。 36·如申請專利範圍第35項之方法，其中該資料線组合、該 以捧雜非晶碎為主要成份的層、以及以非捧雜非晶梦為 王要成份的層同時由光刻法所構成。· 37·種薄膜電晶體陣列基板，包括： -閘線組合，在-玻璃基板上形《，該閘線組合包括 閘線和連接至該閘線的閘電極； 一閘絕緣層，覆蓋該閘線組合； 半導體圖案，在該閘絕緣層上形成；以及 一貝料線組合，在該閘絕緣層和半導體圖案上形成， 孩資料線組合包括資料線、連接至該資料線同時位置接 近該閘電極的源極，以及位置相對於該閘電極附近源極 的汲極； 其中該閘線組合或資料線組合由銀或銀合金所構成。 38·如申請專利範圍第37項之薄膜電晶體陣列基板，其中該 銀合金係由主内容物銀（Ag)和合金内容物傳導材料 〇·〇1-20 atomic%所構成，該合金内容物包括一或多種選 自以下群組的傳導材料成份：Pd、Cu、Mg、Al、Li、pu 、Np、Ce、Eu、Pr、Ca、La、Nb、Nd和 Sm。 39·如申請專利範圍第37項之薄膜電晶體陣列基板，其中該 銀合金係由主内容物銀（Ag)和合金内容物傳導材料 〇· 01-20 atomic%所構成，該合金内容物包括一或多種選 -7-
    申請專利範
    自以下群組的傳導材料成份·· Mg、Ca、Th、Zr、c。、 H v、Nb、Mo、Ta、，Cr。 4〇·如申請專利範圍第37項之薄膜電晶體陣列基板，進一步 包括一覆盍該半導體圖案的保護層。 礼如申請專利範圍第40項之薄膜電：體陣列基板，進一步 包括在該保護層上形成的像素電極，該像素電極由透明 傳導材料所構成。 42.如申請專利範圍㈣項之薄膜電晶體陣列基板，其中核 閘線组合進-步包括連接至該閘線以便從外部接收肝 號的閘填充，以及該資料组合進—步包㈣接至該資 料線以便從外部接收資料信號的資料填充，以及該薄膜 電晶體陣列基板進—步包括位於和像素電極相同平面上 的輔助閘和資料填充’該輔助閘和資料閘以電連接至該 閘和資料填充。 43·如申請專利範圍第37項之薄膜電晶體陣列基板，進一步 包括-歐姆接觸圖t，在料導體圖案和資料線組合間 形成，該歐姆接觸圖案以高濃度的雜質摻雜。 ，44·如申請專利範圍第43項之薄膜電晶體陣列基板，其中該 半導體圖案’除了通遒區之外，具有和資料線組合一樣 的外觀。 45.如申请專利範圍第27項之方法，其中以銀合金為主要成 伤薄膜的沈積係透過濺射進行，該銀合金由主内容物銀 (Ag)和合金内容物傳導材料〇〇1_2〇 at〇mic%所構成，該 合金内容物包括一或多種選自以下群組的傳導材料成份 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 502382 A8 B8 C8 D8 六、申請專利範圍 ·· Mg、Ca、Th、zr .、Co、Ni、Ti、V、Nb、Mo、Ta、W 和Cr 〇 46·如申請專利範圍第27項之方法，進一步包括在該薄膜沈 積之後的退火步騾。 47·如申請專利範圍第46項之方法，其中該退火步騾在 250-500C溫度下執行。
    裝 48·如申請專利範圍第27項之方法，進一步包括以下步騾： 沈積一保護層，以致該保護層覆蓋該半導體層；以及 形成像素電極，以致該像素電極係連接至該汲極。 49·如申請專利範圍第48項之方法，其中該像素電極由透明 的傳導材料所構成。 訂 50.如申請專利範圍第49項之方法，其中該閘線組合進一步 包括連接至該閘線的閘填充，以及該資料線組合進一步 包括連接至該資料線的資料填充，該方法進一步包括形 成連接至該閘填充的輔助閘填充以及連接至該資料填充 的輔助資料填充之步騾
    51·如申請專利範圍第27項之方法，其中該半導體層由矽所 構成。 ’52·如申請專利範圍第51項之方法，其中該半導體層包括以 非摻雜非晶矽為主要成份的下層，以及以摻雜非晶矽為 主要成份的上層。 53·如申請專利範圍第5丨項之方法，其中該資料線組合、該 以摻雜非晶矽為主要成份的層、以及以非摻雜非晶矽為 主要成份的層同時由光刻法形成。 -9 -
TW090113508A 2001-04-13 2001-06-01 A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same TW502382B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019874A KR100750922B1 (ko) 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW502382B true TW502382B (en) 2002-09-11

Family

ID=19708218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113508A TW502382B (en) 2001-04-13 2001-06-01 A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same

Country Status (4)

Country Link
US (2) US6867108B2 (zh)
JP (1) JP2002328629A (zh)
KR (1) KR100750922B1 (zh)
TW (1) TW502382B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100736674B1 (ko) * 2003-07-16 2007-07-06 쇼와 덴코 가부시키가이샤 ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법
CN100339914C (zh) * 2003-07-23 2007-09-26 夏普株式会社 银合金材料、电路基板、电子装置及电路基板的制造方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
CN100452112C (zh) * 2003-09-30 2009-01-14 旭硝子株式会社 带配线的基体形成用层积体、带配线的基体及它们的制造方法
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
US7270694B2 (en) * 2004-10-05 2007-09-18 Xerox Corporation Stabilized silver nanoparticles and their use
KR100669801B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
DE102004059876B4 (de) * 2004-12-10 2010-01-28 W.C. Heraeus Gmbh Verwendung eines Sputtertargets aus einer Silberlegierung sowie Glassubstrat mit Wärmedämmschicht
TWI271865B (en) * 2005-04-06 2007-01-21 Au Optronics Corp Thin film transistor
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI369554B (en) * 2007-12-27 2012-08-01 Au Optronics Corp Pixel structure and manufacturing method thereof
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
CN102804341A (zh) * 2009-06-12 2012-11-28 株式会社爱发科 电子装置的形成方法、电子装置、半导体装置以及晶体管
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
GB2574265B (en) * 2018-06-01 2022-04-06 Flexenable Ltd Transistor Arrays
KR102239330B1 (ko) 2019-06-12 2021-04-12 엘지전자 주식회사 제어된 산화막을 가지는 면상 발열체 및 그 제조방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678196B2 (ja) * 1985-03-28 1994-10-05 京セラ株式会社 メタライズ用組成物
JPH07134300A (ja) * 1993-11-10 1995-05-23 Toppan Printing Co Ltd 反射型液晶表示装置
JPH07249867A (ja) * 1994-03-09 1995-09-26 Oki Electric Ind Co Ltd 絶縁膜の表面処理方法
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
DE69629613T2 (de) * 1995-03-22 2004-06-17 Toppan Printing Co. Ltd. Mehrschichtiger, elektrisch leitender Film, transparentes Elektrodensubstrat und Flüssigkristallanzeige die diesen benutzen
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JP3603496B2 (ja) * 1996-08-26 2004-12-22 凸版印刷株式会社 液晶表示装置用電極板
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
JPH11135507A (ja) * 1997-10-29 1999-05-21 Sharp Corp 導電層の形成方法および液晶表示装置の製造方法
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
JP3726492B2 (ja) * 1998-05-21 2005-12-14 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2000150899A (ja) * 1998-11-17 2000-05-30 Hitachi Ltd 薄膜形成方法
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
JP2000259096A (ja) * 1999-03-08 2000-09-22 Canon Inc 表示デバイス用基板の製造方法および表示デバイス用基板
JP2000259095A (ja) * 1999-03-09 2000-09-22 Canon Inc 画像表示デバイス用基板
JP3415549B2 (ja) * 1999-03-15 2003-06-09 松下電器産業株式会社 電子デバイスの洗浄方法及びその製造方法
JP2000349298A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100623983B1 (ko) * 1999-09-30 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002110678A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd Ａｇ系合金とＡｇ系合金薄膜、およびそれを用いた薄膜トランジスタ、薄膜トランジスタアレイとそれらの製造方法
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板

Also Published As

Publication number Publication date
US7276731B2 (en) 2007-10-02
JP2002328629A (ja) 2002-11-15
US20020151174A1 (en) 2002-10-17
KR100750922B1 (ko) 2007-08-22
KR20020079155A (ko) 2002-10-19
US20050145844A1 (en) 2005-07-07
US6867108B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
TW502382B (en) A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same
TW459343B (en) Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP5215543B2 (ja) 薄膜トランジスタ基板
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
JP2002353465A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US20060065892A1 (en) Thin film transistor array panel and manufacturing method therefor
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
TWI297953B (en) Method for manufacturing a bottom substrate of a liquid crystal display device
TW200830553A (en) Method for manufacturing an array substrate
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
CN106229344A (zh) 薄膜晶体管、其制备方法及显示装置
US20150115273A1 (en) Array substrate, method for manufacturing the same and display device
TW201227110A (en) Array substrates and methods for manufacturing the same
WO2014172957A1 (zh) 电路板、其制作方法以及显示装置
TWI335005B (en) Thin film array panel and manufacturing method thereof
TW201001675A (en) Method for manufacturing pixel structure
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees