CN116314020A - 一种阵列基板、显示面板及其制备方法 - Google Patents

一种阵列基板、显示面板及其制备方法 Download PDF

Info

Publication number
CN116314020A
CN116314020A CN202310092547.8A CN202310092547A CN116314020A CN 116314020 A CN116314020 A CN 116314020A CN 202310092547 A CN202310092547 A CN 202310092547A CN 116314020 A CN116314020 A CN 116314020A
Authority
CN
China
Prior art keywords
active region
layer
array substrate
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310092547.8A
Other languages
English (en)
Inventor
李菲菲
黄杰
宁策
李正亮
胡合合
姚念琦
赵坤
贺家煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310092547.8A priority Critical patent/CN116314020A/zh
Publication of CN116314020A publication Critical patent/CN116314020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板、显示面板及其制备方法，方法包括：在衬底上依次形成栅极和栅极绝缘层；在所述栅极绝缘层上形成有源区，所述有源区采用氧化物半导体材料，所述有源区中掺杂有作为正电中心的电子捕获元素；在所述有源区上形成源漏极，并在所述源漏极上形成绝缘保护层。通过本发明提供了一种光照稳定性更好、性能更优的阵列基板、显示面板及其制备方法。

Description

一种阵列基板、显示面板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及其制备方法。
背景技术
随着显示面板的发展，对阵列基板也提出了高开口率、高刷新率等需求。由于氧化物半导体材料的薄膜晶体管具有迁移率高、均一性好、关态电流小等特点，近年来在阵列基板领域得到迅速发展。
在追求阵列基板性能发展的同时，其面临的可靠性问题也急需改进。其中，氧化物半导体材料的薄膜晶体管的光照稳定性问题关系到沙点不良等显示质量问题，急需改进方案。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的阵列基板、显示面板及其制备方法。
第一方面，提供一种阵列基板的制备方法，包括：
在衬底上依次形成栅极和栅极绝缘层；
在所述栅极绝缘层上形成有源区，所述有源区采用氧化物半导体材料，所述有源区中掺杂有作为正电中心的电子捕获元素；
在所述有源区上形成源漏极，并在所述源漏极上形成绝缘保护层。
可选的，所述电子捕获元素包括以下任意一种或多种的组合：W、Ta和稀土元素。
可选的，所述氧化物半导体材料中In元素的含量大于其他任一金属元素的含量。
可选的，在所述栅极绝缘层上形成有源区之后，还包括：在所述有源区上形成金属层并执行退火工艺，以通过所述金属层减少所述有源区的缺陷；去除所述金属层。
可选的，所述金属层采用Al、Zn或Ta。
可选的，所述在所述有源区上形成金属层并执行退火工艺，包括：在所述有源区上形成厚度为1000～3000埃的金属层，并在300～400℃的温度下执行退火工艺。
可选的，所述在所述有源区上形成源漏极，包括：在所述有源区上形成源漏材料层；采用干法刻蚀工艺图形化所述源漏材料层，形成所述源漏极。
可选的，所述采用干法刻蚀工艺图形化所述源漏材料层，包括：通过各向异性的刻蚀设备，采用干法刻蚀工艺，用刻蚀气体图形化所述源漏材料层，其中，所述刻蚀气体中含氯元素的气体仅为Cl2。
第二方面，提供一种阵列基板，包括：
衬底，以及依次设置在所述衬底上的薄膜晶体管层和绝缘保护层；
所述薄膜晶体管层包括栅极、栅极绝缘层、有源区和源漏极；
其中，所述有源区采用氧化物半导体材料，所述有源区中掺杂有作为正电中心的电子捕获元素。
第三方面，提供一种显示面板，包括第二方面所述的阵列基板，以及位于所述阵列基板上的像素层。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的阵列基板、显示面板及其制备方法，在晶体管的有源区采用氧化物半导体材料，并设置有源区中掺杂有作为正电中心的电子捕获元素，这样即使像素区的晶体管在背光的持续照射下产生光生载流子(即电子)，也可以通过电子捕获元素对有源区中的光生载流子进行捕获，实现持续且快速的光生载流子复合。从而能保证晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTIS)能持续满足要求，避免像素区晶体管在背光的持续照射下特性偏移引起的沙点不良等显示质量问题，从而提升晶体管的光照稳定性，保证产品的可靠性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中阵列基板的制造方法的流程图；
图2为本发明实施例中阵列基板的制造方法的工艺示意图一；
图3为本发明实施例中阵列基板的制造方法的工艺示意图二；
图4为本发明实施例中阵列基板的制造方法的工艺示意图三；
图5为本发明实施例中阵列基板的制造方法的工艺示意图四；
图6为本发明实施例中阵列基板的制造方法的工艺示意图五；
图7为本发明实施例中不同工艺刻蚀形成源漏极的晶体管参数对比图；
图8为本发明实施例中干法刻蚀制备源漏极的晶体管的有源区对比图；
图9为本发明实施例中阵列基板的制造方法的工艺示意图六；
图10为本发明实施例中阵列基板的制造方法的工艺示意图七；
图11为本发明实施例中阵列基板的制造方法的工艺示意图八；
图12为本发明实施例中阵列基板的制造方法的工艺示意图九；
图13为本发明实施例中阵列基板的制备方法的具体实例图；
图14为本发明实施例中显示面板的结构图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
本申请提供了一种阵列基板的制备方法，请参考图1，图1为本发明实施例中阵列基板的制备方法的流程图，包括：
步骤S101，在衬底上依次形成栅极和栅极绝缘层；
步骤S102，在栅极绝缘层上形成有源区，有源区采用氧化物半导体材料，有源区中掺杂有作为正电中心的电子捕获元素；
步骤S103，在有源区上形成源漏极，并在源漏极上形成绝缘保护层。
需要说明的是，本申请提供的阵列基板可以应用于液晶显示面板(LiquidCrystal Display，LCD)、有机发光半导体显示面板(Organic ElectroluminescenceDisplay，OLED)、发光二极管显示面板(Lighting Emitting Diode，LED)等，在此不作限制，也不再一一列举。
下面结合图2-10详细介绍本申请提供的阵列基板的制备方法的实施工艺步骤：
提供衬底1，该衬底1可以为玻璃衬底或半导体衬底等，在此不作限制。
执行步骤S101，如图2-3所示，在衬底1上依次形成栅极2和栅极绝缘层3。
如图2所示，栅极2的制备方式可以是先形成一层栅极材料层，再采用栅极的掩膜图形化栅极材料层形成栅极2。栅极2的材料可以为金属或多晶硅，在可选的实施方式中，可以设置栅极2的材料为Cu，以降低栅极线电阻。在可选的实施方式中，还可以设置栅极2为多叠层结构，通过复合金属层来改善金属和衬底1之间的粘附力，避免金属的扩散也避免金属表面的氧化。举例来讲，栅极2可以为三叠层结构，例如MTD/Cu/MTD(上下两层为MTD，中间层为Cu)或MoNb/Cu/MoNb(上下两层为MoNb，中间层为Cu)。
如图3所示，栅极绝缘层3的制备方式可以是先形成一层栅极绝缘材料层，再采用栅极绝缘层的掩膜图形化栅极绝缘材料层形成栅极绝缘层3。栅极绝缘层3的材料可以为SiO2或SiN等绝缘材料，在可选的实施方式中，栅极绝缘层3可以为多叠层结构，例如为SiO/SiON/SiN(上层为SiN，中间层为SiON，下层为SiO)三叠层结构或SiO/SiN(其中SiN加厚)两叠层结构。
执行步骤S102，如图4所示，在栅极绝缘层3上形成有源区4。
如图4所示，有源区4的制备方式可以是先形成一层有源区材料层，再采用有源区的掩膜图形化有源区材料层形成有源区4。有源区4采用氧化物半导体材料(例如铟镓锌氧化物IGZO、铟锡锌氧化物ITZO、铟镓锡氧化物IGTO等)，其中还掺杂有作为正电中心的电子捕获元素。在可选的实施方式中，电子捕获元素在有源区4中的掺杂原子比在20％以内，例如为10％的掺杂原子比。其中，电子捕获元素可以是在沉积有源区材料层之前就掺杂入沉积材料的靶材中的，也可以是在沉积有源区材料层之后再通过掺杂工艺掺杂入有源区4的，在此不作限制。
在可选的实施方式中，电子捕获元素包括以下任意一种或多种的组合：W、Ta和稀土元素。其中，稀土元素可以为镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、钇(Y)和钪(Sc)等其中的任一种或几种。具体来讲，位于像素区的晶体管器件在背光的持续照射下会产生光生载流子(即电子)。而光生载流子的增加会导致出现可靠性问题NBTIS，故在有源区4中掺杂的电子捕获元素，作为正电中心能够对有源区4中的光生载流子进行捕获，实现持续且快速的光生载流子复合。从而能保证晶体管的NBTIS能持续满足要求(至少可以保证NBTIS在两小时内偏移量小于1V)，避免像素区晶体管在背光的持续照射下特性偏移引起的沙点不良等显示质量问题，从而提升晶体管的光照稳定性，保证产品的可靠性。
在可选的实施方式中，还可以设置有源区4的氧化物半导体材料中铟In元素的含量大于其他任一金属元素的含量(例如，氧化物半导体材料为铟镓锌氧化物IGZO，则其中In元素的含量大于镓元素的含量，也大于锌元素的含量)。由于In可以提供电子传输路径，富In的氧化物半导体材料相较传统的氧化物半导体材料具有更高的载流子迁移率，故采用富In的氧化物半导体材料来制备有源区4能有效提高晶体管器件的迁移率，进而确保可靠性，提升产品性能。
在可选的实施方式中，还可以设置在通过步骤S102在栅极绝缘层3上形成有源区4之后，在有源区4上形成一层的金属层，然后再执行退火工艺(金属层厚度可以为1000～3000埃，退火温度可以为300～400℃以更好的促进有源区4的序构化)。在通过退火工艺以金属层为诱导层减少有源区4的缺陷后再去除金属层(去除金属层可以采用干法刻蚀工艺以避免对有源区4的损伤)。其中，该金属层可以采用Al、Zn或Ta等电负性较强的金属材料，从而能更强的夺取有源区4中的氧，使有源区4内部发生序构化。具体序构化过程为将有源区4底部及内部的缺陷吸引到表面100～150埃处，使得表面氧空位浓度升高缺陷态增加，表面原来的金属变成缺陷态密度较高的金属和金属氧化物的混合相，而有源区4的底部和内部原子排列更规整化，缺陷态浓度降低。然后，再通过去除金属层将序构后的有源区4表面的高缺陷态层一并去除。由于有源区4作为器件沟道区，其内部缺陷态浓度降低后能够有效的提高有源区的迁移率，以提高器件的刷新率，降低功耗，进一步提升产品性能。
执行步骤S103，如图5-6所示，在有源区4上形成源漏极5，并在源漏极5上形成绝缘保护层6。
如图5所示，源漏极5的制备方式可以是先形成一层源漏极材料层，再采用源漏极的掩膜图形化源漏极材料层形成源漏极5。源漏极5的材料可以为金属，在可选的实施方式中，可以设置源漏极5的材料为Mo或Al，以降低源漏极线电阻。在可选的实施方式中，还可以设置源漏极5为多叠层结构，通过复合金属层来避免金属的扩散也避免金属表面的氧化。举例来讲，源漏极5可以为三叠层结构，例如Ti/Al/Ti(上下两层为Ti，中间层为Al)。
需要说明的是，对于现有的背沟道蚀刻型(BCE)结构晶体管，干法刻蚀工艺制备源漏极5会对有源区4造成损伤，有源区4的损伤缺陷会导致晶体管器件出现大电流或光照后特性严重负偏等可靠性问题。但是，采用湿法刻蚀工艺又会存在精度较低，无法刻蚀得到沟道长度L小于2.5μm的晶体管，不能满足对分辨率及开口率要求较高的显示产品的需求。而如果采用刻蚀阻挡型(ESL)结构晶体管，虽然可避免干刻工艺对有源区4造成的损伤，但相较BCE结构工艺增加了阻挡层的刻蚀掩膜，成本较高，且为了保证有源区4和源漏极5的搭接，有源区4的尺寸也将受到限制，晶体管尺寸不能进一步减小。
然而，本申请实施例提供的阵列基板的制备方法，可以采用干法刻蚀工艺图形化源漏材料层形成源漏极5。由于有源区4掺入的电子捕获元素作为正电中心，可对干法刻蚀工艺中产生的离散缺陷及电子(如Cl-等)进行捕获，从而减小干法刻蚀工艺对有源区4的损伤。因此可以采用干法刻蚀工艺来制备源漏极5，一方面仍可维持较好的光照稳定性，保证可靠性，另一方面还能提升刻蚀精度，适于制备更小尺寸(例如沟道长度L小于2.5μm)的BCE结构晶体管，实现在节省成本的前提下制备短沟道晶体管，在确保器件稳定性的前提下提高产品分辨率。
请参考图7，图7为不同工艺刻蚀形成源漏极的晶体管参数对比图。其中，“IGZO(111)湿刻”列为湿法刻蚀单层有源区普通IGZO晶体管源漏极的参数数据，“IGZO(111)干刻”列为干法刻蚀单层有源区普通IGZO晶体管源漏极的参数数据，“IGZO(111)+IGZO(136)叠层干刻”列为干法刻蚀叠层有源区普通IGZO晶体管源漏极的参数数据，“IGZO(X)干刻”列为干法刻蚀本申请提供的掺杂有电子捕获元素的单层有源区IGZO晶体管源漏极的参数数据。“Vth/3σ”行为晶体管阈值电压即其误差数据，“SS/Mob”行为开关特性曲线的特征数据，“EMP”行为开关特性曲线，“Stress(2h)”行为加温度和压力等外力2h后开关特征曲线的偏移量(包括负偏压温度不稳定性NBTIS和正偏压高温PBTS参数)。
由图7可见，与湿法刻蚀工艺相比，干法刻蚀工艺导致的NBTIS负偏达到-15.6，明显更严重。这是由于刻蚀气体BCl3及Cl2对源漏极5进行刻蚀的同时也会对有源区4造成一定的损伤，使有源区4中离散的缺陷及电子(如Cl-等)含量较多引起的。而采用叠层有源区晶体管，NBTIS虽然有一定优化到-9.18，但效果并不明显仍高于湿法刻蚀的4.92，这是由于刻蚀液对于不同有源区层的刻蚀速率不同导致叠层界面处在干刻时，更容易被刻蚀气体轰击，致使离散的缺陷及电子从叠层界面处侵入导致NBTIS负偏。而对本申请提供的掺杂有电子捕获元素的单层有源区晶体管，即使采用干法刻蚀工艺制备源漏极，也能将NBTIS控制在-0.27，PBTS在2.82，且其余参数也满足要求。也即是说，采用本申请提供的掺杂有电子捕获元素的有源区，且采用干法刻蚀工艺制备源漏极的晶体管，其开关特性曲线的特征数据在25cm2/Vs以上，加温度和压力等外力2h后NBTIS表征的Vth偏移量在1V以内，PBTS偏移量也在3V以内，可靠性得到了显著的提高。
在可选的实施方式中，在用干法刻蚀工艺制备源漏极5的过程中，可以采用各向异性的刻蚀设备，以减少图形化形成源漏极5所消耗的时间。还可以对刻蚀气体进行调整，去除刻蚀气体中的BCl3，或者设置刻蚀气体中含氯元素的气体仅为Cl2。由于Cl2的化学反应能力较强且轰击能力较弱，能在保证干法刻蚀效率的前提下进一步减小刻蚀气体对有源区5的损坏。可选的，可以选择Cl2和F2的混合气体作为干法刻蚀气体，一方面通过Cl2减小刻蚀气体对有源区5的损坏，另一方面，通过F2中的F原子对进入有源区5的Cl-进行置换，最大限度降低干刻后有源区5中的缺陷含量。并且在后续制备绝缘保护层等工艺时所用到的H2中的H原子也会对进入有源区5的Cl-进行置换，进一步降低干刻对有源区5的损伤，进而在保证器件特性的同时提高其分辨率。
请参考图8，图8为采用现有的和调整刻蚀气体后的干法刻蚀工艺制备源漏极的晶体管的有源区对比图。其中，(a)为采用现有刻蚀气体进行干法刻蚀后的有源区扫描电镜SEM图，(b)为采用调整后的刻蚀气体进行干法刻蚀后的有源区扫描电镜SEM图。从图8可见，刻蚀气体调整前有源区5的缺陷层厚度约为250埃，刻蚀气体调整后有源区5的缺陷层厚度约为25埃，刻蚀气体调整后缺陷层厚度明显降低。综上可知，去除刻蚀气体中的BCl3，或者设置刻蚀气体中含氯元素的气体仅为Cl2明显降低了源漏区5的干刻工艺对有源区4造成的物理及化学损伤，使得器件特性得到了优化，也能实现更小尺寸的短沟道器件的制备。
如图6所示，在制备了源漏极5后，再在源漏极5上形成第一绝缘保护层6，即形成PVX层。第一绝缘保护层6的制备工艺可以是物理或化学沉积工艺，也可以采用溅射工艺，在此不作限制。该第一绝缘保护层6可以采用硅的氮化物、硅的氧化物、铪的氧化物或硅的氮氧化物等绝缘材料，例如，SiNx或SiO2等，在此不作限制。由于第一绝缘保护层6具有绝缘性质且并非有机材料，不会对薄膜晶体管层产生污染，也不容易受到有机材料的污染，能起到隔离保护的作用。在可选的实施方式中，第一绝缘保护层6还可以为叠层设置，例如可为SiO/SiON或SiO/SiN叠层结构，还可以在制备SiN时添加NH3，以对标量产线的工艺，并能提供H原子对之前进入有源区5的Cl-进行置换，进一步降低干刻对有源区5的损伤。
可以设置阵列基板中薄膜晶体管层的表面除了设置有通孔的区域，其余均被第一绝缘保护层6直接接触并覆盖，以起到全面有效的保护隔离作用。
在可选的实施方式中，如图9所示，还可以在第一绝缘保护层6上形成平坦层7。平坦层7可以为有机树脂或丙烯酸钝化层等，起到平坦表面和降低寄生电容的作用，在增加像素电极与薄膜晶体管层的距离，保证产品画面的稳定同时，还能够有效阻挡外界水汽对阵列基板中器件性能的影响，确保器件特性，保证可靠性。
根据阵列基板所应用于的显示面板的类型不同，阵列基板上还可以设置不同的结构层。举例来讲，阵列基板应用于OLED时，在图9所示的平坦层7之上还可以依次设置第一电极层、有机发光材料层和第二电极层。阵列基板应用于LCD时，在平坦层7之上还可以依次设置电极层、液晶层和彩盒基板层。下面以阵列基板应用于LCD为例详细介绍后续的制备工艺：
如图10-12所示，可以在平坦层7上依次形成第一电极层8、第二绝缘保护层9和第二电极层10。其中，第一电极层8在第二电极层10与源漏极5连接的通孔处开孔，其余位置呈整面覆盖作为公共电极与第二电极层10形成电场。第二电极层10将源漏极5信号引出用于信号输入，其余位置呈间隔状排布作为像素电极与第一电极层8形成电场，控制液晶偏转。第二绝缘保护层9可以采用硅的氮化物、硅的氧化物、铪的氧化物或硅的氮氧化物等绝缘材料，例如，SiNx或SiO2等，在此不作限制。可选的，第二绝缘保护层9为SiN材料，由于其的致密性可使阵列基板上的器件更耐受外界水汽或氧气等环境的影响，提升器件稳定性。其中，在制备第二电极层10与源漏极5连接的通孔时，第二绝缘保护层9、平坦层7和第一绝缘保护层6可以采用干法刻蚀工艺进行同步开孔。
如图13所示，提供了采用本申请提供的阵列基板的制备方法所制备的产品的一具体实例。其中，Mask No为层级序号，Layer为层级名称，DI为该层曝光后某位置图形化的尺寸，FI为该位置刻蚀后的尺寸，Bias为刻蚀误差，OL为对位误差，Process为工艺参数，Material为该层的材料，Thickness为该层的厚度，8mask表示主要有8层(栅极Gate、有源区Active、栅极绝缘层GI、源漏极SD、第一绝缘保护层PVX1-1和PVX1-2、平坦层Resin、第一电极层ITO1、第二绝缘保护层PVX、第二电极层ITO2)。可见采用本申请提供的阵列基板的制备方法所制备的产品的尺寸、误差和参数都满足工艺要求。
基于同一发明构思，本发明实施例还提供了一种阵列基板，如图6所示，包括：
衬底1，以及依次设置在衬底1上的薄膜晶体管层和绝缘保护层；
所述薄膜晶体管层包括栅极2、栅极绝缘层3、有源区4和源漏极5；
其中，有源区4采用氧化物半导体材料，有源区4中掺杂有作为正电中心的电子捕获元素。
由于本发明实施例所介绍的阵列基板，是本发明实施例介绍的阵列基板的制备方法所制备的基板，其具体实现方式在介绍制造方法的过程中已经进行说明，故而基于本发明实施例所介绍的阵列基板的制备方法，本领域所属人员能够了解该阵列基板的具体结构及变形，故而在此不再赘述。凡是本发明实施例的阵列基板的制备方法所制备的基板都属于本发明所欲保护的范围。
基于同一发明构思，本发明实施例还提供了一种显示面板，如图14所示，包括：本发明实施例提供的阵列基板1401，以及位于阵列基板1401上的像素层1402。
需要说明的是，本申请提供的显示面板可以是液晶显示面板、有机发光半导体显示面板、发光二极管显示面板等，在此不作限制，也不再一一列举。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的阵列基板、显示面板及其制备方法，在晶体管的有源区采用氧化物半导体材料，并设置有源区中掺杂有作为正电中心的电子捕获元素，这样即使像素区的晶体管在背光的持续照射下产生光生载流子(即电子)，也可以通过电子捕获元素对有源区中的光生载流子进行捕获，实现持续且快速的光生载流子复合。从而能保证晶体管的NBTIS能持续满足要求，避免像素区晶体管在背光的持续照射下特性偏移引起的沙点不良等显示质量问题，从而提升晶体管的光照稳定性，保证产品的可靠性。
进一步，有源区的氧化物半导体材料采用富In设置，由于In可以提供电子传输路径，富In的氧化物半导体材料相较传统的氧化物半导体材料具有更高的载流子迁移率，故能有效提高晶体管器件的迁移率，进而确保可靠性，提升产品性能。
进一步，在有源区4上形成一层的金属层，然后再执行退火工艺以金属层为诱导层减少有源区4的缺陷后再去除金属层，使有源区4内部发生序构化，有效的提高有源区的迁移率，以提高器件的刷新率，降低功耗，进一步提升产品性能。
进一步，通过对干法刻蚀气体的优化，以化学反应能力较强，轰击能力较弱的Cl2作为主要刻蚀气体，明显降低了源漏区5的干刻工艺对有源区4造成的物理及化学损伤，使得器件特性得到了优化，也能实现更小尺寸的短沟道器件的制备，提高产品透过率。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底上依次形成栅极和栅极绝缘层；
在所述栅极绝缘层上形成有源区，所述有源区采用氧化物半导体材料，所述有源区中掺杂有作为正电中心的电子捕获元素；
在所述有源区上形成源漏极，并在所述源漏极上形成绝缘保护层。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述电子捕获元素包括以下任意一种或多种的组合：
W、Ta和稀土元素。
3.如权利要求1所述的阵列基板的制备方法，其特征在于，所述氧化物半导体材料中In元素的含量大于其他任一金属元素的含量。
4.如权利要求1所述的阵列基板的制备方法，其特征在于，在所述栅极绝缘层上形成有源区之后，还包括：
在所述有源区上形成金属层并执行退火工艺，以通过所述金属层减少所述有源区的缺陷；
去除所述金属层。
5.如权利要求4所述的阵列基板的制备方法，其特征在于，所述金属层采用Al、Zn或Ta。
6.如权利要求4所述的阵列基板的制备方法，其特征在于，所述在所述有源区上形成金属层并执行退火工艺，包括：
在所述有源区上形成厚度为1000～3000埃的金属层，并在300～400℃的温度下执行退火工艺。
7.如权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述有源区上形成源漏极，包括：
在所述有源区上形成源漏材料层；
采用干法刻蚀工艺图形化所述源漏材料层，形成所述源漏极。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述采用干法刻蚀工艺图形化所述源漏材料层，包括：
通过各向异性的刻蚀设备，采用干法刻蚀工艺，用刻蚀气体图形化所述源漏材料层，其中，所述刻蚀气体中含氯元素的气体仅为Cl2。
9.一种阵列基板，其特征在于，包括：
衬底，以及依次设置在所述衬底上的薄膜晶体管层和绝缘保护层；
所述薄膜晶体管层包括栅极、栅极绝缘层、有源区和源漏极；
其中，所述有源区采用氧化物半导体材料，所述有源区中掺杂有作为正电中心的电子捕获元素。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板，以及位于所述阵列基板上的像素层。
CN202310092547.8A 2023-01-17 2023-01-17 一种阵列基板、显示面板及其制备方法 Pending CN116314020A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310092547.8A CN116314020A (zh) 2023-01-17 2023-01-17 一种阵列基板、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310092547.8A CN116314020A (zh) 2023-01-17 2023-01-17 一种阵列基板、显示面板及其制备方法

Publications (1)

Publication Number Publication Date
CN116314020A true CN116314020A (zh) 2023-06-23

Family

ID=86835050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310092547.8A Pending CN116314020A (zh) 2023-01-17 2023-01-17 一种阵列基板、显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN116314020A (zh)

Similar Documents

Publication Publication Date Title
KR102210220B1 (ko) 반도체 장치
KR102505110B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6457016B2 (ja) 半導体装置
JP6141348B2 (ja) 半導体装置の作製方法
TWI514571B (zh) 半導體裝置及其製造方法
US9147773B2 (en) Semiconductor device and method for manufacturing the same
JP5947629B2 (ja) 半導体装置
CN102668095B (zh) 晶体管
KR101969867B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN102403333B (zh) 发光显示设备及其制造方法
TW201123451A (en) Semiconductor device and manufacturing method thereof
TW201203544A (en) Semiconductor device and method for manufacturing the same
JP2013149953A (ja) 半導体装置及び半導体装置の作製方法
TW201225279A (en) Organic light-emitting display device and method of manufacturing the same
CN103745954B (zh) 显示装置、阵列基板及其制造方法
JP6125211B2 (ja) 半導体装置の作製方法
TWI424531B (zh) 半導體裝置及其製造方法
CN116314020A (zh) 一种阵列基板、显示面板及其制备方法
KR20140042573A (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102009017B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
CN115911057A (zh) 显示装置及其制备方法
KR101987041B1 (ko) 표시장치용 산화물 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination