JP2011192679A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011192679A JP2011192679A JP2010055158A JP2010055158A JP2011192679A JP 2011192679 A JP2011192679 A JP 2011192679A JP 2010055158 A JP2010055158 A JP 2010055158A JP 2010055158 A JP2010055158 A JP 2010055158A JP 2011192679 A JP2011192679 A JP 2011192679A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display device
- conductive layer
- copper
- additive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ソース・ドレイン電極に、剥離やストレスマイグレーションによるボイドが発生するのを抑制する。
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層6と、半導体層6上に形成されるコンタクト層7と、コンタクト層7上に形成されるソース電極10及びドレイン電極9とを有し、ソース電極10およびドレイン電極9は、コンタクト層7の上側に形成される第1の導電層9a,10aと、第1の導電層9a,10aの上側に形成される第2の導電層9b,10bとを有し、第2導電層9b,10bは、第1添加元素と、銅とを含有する銅合金層であり、前記第1添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも1種類の元素である、ことを特徴とする表示装置。
【選択図】図3
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層6と、半導体層6上に形成されるコンタクト層7と、コンタクト層7上に形成されるソース電極10及びドレイン電極9とを有し、ソース電極10およびドレイン電極9は、コンタクト層7の上側に形成される第1の導電層9a,10aと、第1の導電層9a,10aの上側に形成される第2の導電層9b,10bとを有し、第2導電層9b,10bは、第1添加元素と、銅とを含有する銅合金層であり、前記第1添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも1種類の元素である、ことを特徴とする表示装置。
【選択図】図3
Description
本発明は薄膜トランジスタによって駆動するTFT基板を具備した表示装置に関する。
TFT基板を具備した液晶パネルが大画面サイズの薄型テレビに適用されている。近年、動画質向上のために駆動周波数が高速化しており、これに伴い信号線の低抵抗化が要求されている。また、TFT基板の信号線の形成プロセスにおいては、コストパフォーマンスの良い薄膜材料が求められている。
従来、低抵抗なTFT基板の信号線を構成するためには約3μΩcmの薄膜抵抗率を有するアルミニウムを主たる導体材料とするMo/Al/Mo積層膜(ここで/は積層された薄膜の界面を表し、/の右側が下層、/の左側が上層である。本明細書において、以下同様であるものとする。)が用いられてきてきた。この積層膜構成の信号線を低抵抗化するには信号線の幅を太くするか、またはAl層を厚くすることになる。しかし、信号線の幅を太くすることはパネルの開口率の低下に繋がり、その結果かえってバックライトなどのコストが上昇する。Al層を厚くした場合は、成膜処理時間が長くなるので生産性を悪化させることのほか、製造歩留り悪化の原因となるヒロック発生の頻度を飛躍的に高めてしまうなどの問題が発生する。
このようなジレンマを解決するには主たる導体材料の抵抗率を下げればよい。アルミニウムを下回る低抵抗率を有し、かつ材料費がリーズナブルである信号線材料として銅がある。銅は、薄膜の抵抗率が約2μΩcmと低く、透明導電膜(一般的には、インジウムを主成分とする酸化物)と直接的に電気的コンタクトを取ることができるという特徴を有している。
銅を信号線に用いる方法としては、例えば特許文献1に記載されているように、純Cu/Mo積層膜(または純Cu/Ti積層膜)の2層からなる信号線を適用する方法がある。この信号線の膜構造においてMo(またはTi)は下地との付着力を確保し、半導体層への銅の拡散バリアの役割をも兼ねている。
また、銅を信号線に用いる別の方法としては、例えば、純銅層および銅を主成分とする銅合金層のみで配線膜を構成する。
特許文献2や特許文献3には、純Cu/CuX合金の積層構成の信号線が開示されている。これにより、CuX合金/コンタクト層界面にXの酸化物からなる銅拡散バリアを形成するとともに、純Cu層によって信号線を低抵抗率にできる。
しかしながら、低抵抗化をするため、ソース・ドレイン電極の主配線材料に純銅のみを採用するような場合に、ソース・ドレイン電極に剥離やボイドが生じることがある。
例えば、逆スタガ構成のアモルファスシリコン薄膜トランジスタのソース・ドレイン電極の主配線材料に純銅のみを採用し、純Cu/CuX合金の積層構成とする場合に、水素終端処理などの製造プロセスに起因して、剥離が生じることがある。
上記のような課題に鑑みて、本発明は、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置を提供すること、およびその製造方法を提供すること、を目的とする。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。
本発明にかかる表示装置は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置であって、前記薄膜トランジスタは、半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第1の導電層と、前記第1の導電層の上側に形成される第2の導電層とを有し、前記第2の導電層は、第1添加元素と、銅とを含有する銅合金層であり、前記第1添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも1種類の元素である、ことを特徴とする。
また、本発明にかかる表示装置の一態様では、前記第1の導電層は、銅と、第2添加元素を含有する銅合金層である、ことを特徴としてもよい。
また、本発明にかかる表示装置の一態様では、前記第2添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも1種類の元素である、ことを特徴としても良い。
また、本発明にかかる表示装置の一態様では、前記第1の導電層は、モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、ことを特徴してもよい。
また、本発明にかかる表示装置の一態様では、前記第1添加元素は、ジルコニウムを含み、前記第2の導電層は、0.005原子%以上のジルコニウムを含有する、ことを特徴してもよい。
また、本発明にかかる表示装置の一態様では、前記第1添加元素は、インジウムを含み、前記第2の導電層は、0.010原子%以上のインジウムを含有する、ことを特徴してもよい。
また、本発明にかかる表示装置の一態様では、前記第1添加元素は、錫を含み、前記第2の導電層は、0.015原子%以上の錫を含有する、ことを特徴してもよい。
また、本発明にかかる表示装置の製造方法は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第1の導電層と第2の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、前記電極形成工程は、前記コンタクト層の上側に、前記第1の導電層を形成する工程と、前記第1の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも1種類の元素である第1添加元素と、銅と、を含有する第2の導電層を成膜する工程と、を含む、ことを特徴とする。
本発明によれば、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置、および、その製造方法を提供することができる。
以下、図面を用いて本発明の各実施形態を説明する。
[実施形態1]
図1は、本実施形態にかかるインプレインスイッチング型液晶表示装置700を概略的に示す図である。液晶表示装置700では、同図で示すように、上フレーム710及び下フレーム720に挟まれるように、液晶パネル800が保持されている。液晶パネル800の下側には、不図示のバックライトが配置される。液晶パネル800は、複数の薄膜トランジスタが配列されたTFT基板と、対向基板を有している。図2は、本実施形態における液晶パネル800が有するTFT基板800aの概略図である。同図で示すように、TFT基板800aには、複数の走査信号線802と、複数の映像信号線809が升目状に敷設される。走査信号線802及び映像信号線809は、駆動回路830,840から信号が供給される。また、これらの信号線による区画に対応して、液晶表示装置700の一画素として機能する画素領域810が形成される。
図1は、本実施形態にかかるインプレインスイッチング型液晶表示装置700を概略的に示す図である。液晶表示装置700では、同図で示すように、上フレーム710及び下フレーム720に挟まれるように、液晶パネル800が保持されている。液晶パネル800の下側には、不図示のバックライトが配置される。液晶パネル800は、複数の薄膜トランジスタが配列されたTFT基板と、対向基板を有している。図2は、本実施形態における液晶パネル800が有するTFT基板800aの概略図である。同図で示すように、TFT基板800aには、複数の走査信号線802と、複数の映像信号線809が升目状に敷設される。走査信号線802及び映像信号線809は、駆動回路830,840から信号が供給される。また、これらの信号線による区画に対応して、液晶表示装置700の一画素として機能する画素領域810が形成される。
図3は、本実施形態にかかるインプレインスイッチング型液晶パネル800の概略断面図である。同図で示すように、液晶パネル800は、TFT基板800aと、対向基板800bとを有しており、これらの間には液晶層16が封止される。本実施形態における薄膜トランジスタは、半導体層6と、コンタクト層7と、ゲート電極2と、ドレイン電極9及びソース電極10とを含んで構成されるチャネルエッチング型の薄膜トランジスタである。また、ゲート電極2は、透明導電膜2aと配線層2bによって構成され、ドレイン電極9及びソース電極10は、第1の導電層9a,10aと、第2の導電層9b,10bと、酸化物層9c,10cとによって構成される。また、本実施形態では、ドレイン電極9が映像信号線809に接続されて、ゲート電極2は走査信号線802に接続され、ソース電極10は、画素電極15に接続される。ドレイン電極9と映像信号線809、及び、ゲート電極2と走査信号線802は、それぞれ同一の工程で形成されて同一の積層構造を有している。また、半導体層6は、ゲート電極2から電界が印加されることにより、ソース電極10およびドレイン電極9間の電流を制御する半導体層である。本実施形態では、半導体層6は、非晶質シリコンによって構成される。また、コンタクト層7は、シリコンと、p型もしくはn型の不純物を含んで構成されて、ソース電極10およびドレイン電極9とそれぞれ電気的に接続するための不純物半導体層である。本実施形態では、コンタクト層7は、非晶質シリコンに不純物が添加されて構成される。
そして特に、本実施形態では、ドレイン電極9およびソース電極10に含まれる第2の導電層9b,10bが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも1種類の元素である第1添加元素と、銅とを含有して形成される。これにより、第2の導電層が純銅層で形成される場合と比べて、水素終端処理等において剥離が生じにくくなるが、その理由については後述するものとする。
複数の薄膜トランジスタが配列されたTFT基板800aの製造方法については、図4から図8までを用いて説明する。図4から図8までの各図において、図4A、図5A、図6A、図7A、図8Aは、各工程におけるTFT基板800aの概要図を示し、図4B、図5B、図6B、図7B、図8Bは各工程のフローを示す。
図4から図8までは、各フォトリソグラフィ工程に対応して区分けしたもので、図4A、図5A、図6A、図7A、図8Aともフォトレジストを除去した段階を示している。以下の説明で、レジストパタン形成とは、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像しベークするまでの一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
図4Aは第1フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図4Bは、第1フォトリソグラフィ工程のフロー図である。図4Aで示すように、透明導電膜2aと配線層2bとによってゲート電極2が形成されるとともに、透明導電膜3aによって共通電極が形成され、配線層3bによって共通信号線が形成される。
図4Bのフロー図では、まず、S101において、無アルカリガラスからなるガラス基板1上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜するとともに、配線層をスパッタリングにより成膜する。ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。膜厚は10nm〜150nmの程度であり、約20nm〜50nmが好適である。配線層については、アルミニウムを用いて成膜してもよいし、銅を用いて成膜してもよい。本実施形態では、マンガンを4原子%含有し銅を主成分とする合金からなる銅合金層と、99.99%純度の銅からなる純銅層と、をマグネトロンスパッタリングにより連続成膜して、配線層を形成する。S101において成膜される銅合金層の膜厚は、10nm〜100nmの程度であり、約20nm〜50nmが好適である。また、S101において成膜される純銅層の膜厚は100nm〜1000nmの程度であり、約200nm〜500nmが好適である。なお、ここでいう銅合金層の添加元素としては、本実施形態のマンガンのほか、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選ぶことが可能である。なお、S101において、純銅層の代わりに、後述する第3フォトリソグラフィ工程で形成する映像信号線、ソース電極、ドレイン電極における第2の導電層の材料と共通化して、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも1種類の元素(第1添加元素)を含有する銅合金層としてもよい。
次に、ハーフ露光マスクを用いてレジストパタンを形成する(S102)。ここで、配線層2b(走査信号線802を含む)、配線層3b(共通信号線)を構成する部分には露光をせずレジストを厚く形成し、透明導電膜3a(共通電極)を形成する部分はハーフ露光としてレジストを薄く形成する。その後、レジストが形成されなかった部分(バイナリ露光部)の配線層を選択的にエッチング除去し(S103)、続いて透明導電膜を選択的にエッチング除去する(S104)。
次に、ハーフ露光部のレジストをアッシングにより除去する(S105)。アッシングの後、ハーフ露光部の配線層を選択的にエッチング除去し(S106)、レジストを剥離する(S107)。
以上の第1フォトリソグラフィ工程により、走査信号線802(ゲート電極2、走査信号線端子を含む)、共通信号線(共通信号線端子を含む)、共通(透明)電極3aが形成される。
図5Aは、第2フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図5Bは第2フォトリソグラフィ工程のフロー図である。図5Aで示すように、第2リソグラフィ工程では、ゲート絶縁膜5と、半導体層6と、コンタクト層7とが形成される。
図5Bのフロー図について説明をする。同図で示すように、まず、S201において、窒化ケイ素からなるゲート絶縁膜5と、非晶質ケイ素からなる半導体層6と、リンをドープしたn+型非晶質ケイ素からなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S201)。ここで、コンタクト層7の表面を予備酸化するために酸化処理を施す(S202)。酸化処理方法は、酸素プラズマ処理、オゾン水処理、過酸化水素水処理、温水処理、大気酸化処理のいずれか、またはその他の方法によってもよい。
なお、S201におけるゲート絶縁膜5の成膜温度は約300℃であり、この時、第1フォトリソグラフィ工程で形成した透明導電膜2a,3aと配線層2b,3bとの界面に金属酸化物層(本実施形態ではマンガン酸化物層)が形成され(不図示)、これが密着層として機能する。
次に、バイナリ露光マスクによってレジストパタンを形成する(S203)。その後、コンタクト層7、半導体層6を選択的にエッチング除去する(S204)。そして、レジストを剥離すると、いわゆる島状パタンが形成される(S205)。
ここで、図6Aは第3フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図6Bは、第3フォトリソグラフィ工程のフロー図である。第3リソグラフィ工程は、コンタクト層7上に、ソース電極10及びドレイン電極9を形成する工程(電極形成工程)である。図6Aで示すように、第1の導電層9aと第2の導電層9bとの2層を含んでドレイン電極9が形成され、第1の導電層10aと第2の導電層10bの2層を含んでソース電極10が形成される。第1の導電層は、第2の導電層とは異なる金属化合物層となっている。第1の導電層9a,10aは、第2添加元素と、銅とを含有する銅合金層として形成され、銅を主成分としている。また、第2の導電層9b,10bは、第1添加元素と、銅と、を含有する銅合金層であって、銅を主成分としている。第1添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも1種類の元素である。本実施形態では、具体的には、第1添加元素は、ジルコニウムを含んでおり、第2の導電層9b,10bは、0.02原子%のジルコニウムと銅とを含有する銅合金層である。また、第2添加元素はマンガンを含んでおり、第1の導電層9a,10aは、マンガンを4原子%と銅とを含有する銅合金層である。図6A等に示すように、ドレイン電極9及びソース電極10は、半導体層6やコンタクト層7に側方から乗り上げるようにして形成される。
図6Bに示される第3フォトリソグラフィ工程のS301では、まず、第1の導電層が、次に、第2の導電層が連続してマグネトロンスパッタリングにより成膜される。第1の導電層を成膜するためのスパッタリングターゲットは、マンガンを4原子%含有して銅を主成分とする銅合金であり、第2の導電層を成膜するためのスパッタリングターゲットは、0.02原子%のジルコニウムを含有して銅を主成分とする銅合金である。第2の導電層は、第1の導電層とは異なる元素を少なくとも含んで成膜される。S301における第1の導電層の膜厚は、10nm〜100nmの程度であり、約20nm〜50nmが好適である。同様に、第2の導電層の膜厚は100nm〜1000nmの程度であり、約200nm〜500nmが好適である。なお、第1の導電層の銅合金の第2添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選択される少なくとも1種類の元素であり、本実施例では、マンガンである。第1の導電層は、前述のゲート電極2、共通信号線3bを構成する銅合金層の組成と共通であることが望ましい。
図6Bに示される第3フォトリソグラフィ工程では、S302において、バイナリ露光マスクによるレジストパタンが形成される。その後、S303において、第2の導電層と第1の導電層とが選択的にエッチング除去される。そしてさらに、コンタクト層7が選択的にエッチング除去されて(S304)、レジストが剥離される(S305)。S301〜S305により、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10が形成され、薄膜トランジスタのチャネル部12がTFT基板800a上に露出した状態となる。
図7Aは、第4フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図7Bは第4フォトリソグラフィ工程のフロー図である。第4リソグラフィ工程では、前述のコンタクト層7の選択エッチングの結果、半導体層6の表面に現れたダングリングボンドを終端処理するために水素プラズマ処理が行われた後に、保護絶縁膜11が形成されて、さらに、スルーホール14が開口される。また、コンタクト層7と第1の導電層9a,10aの界面で、酸化物層9c,10cが形成される。
図7Bに示される第4フォトリソグラフィ工程では、S401において、チャネル部12の第1半導体層6の表面の水素終端処理として、水素プラズマ処理が施される(水素終端工程)。本実施形態における水素プラズマ処理は、TFT基板800a上にソース電極10及びドレイン電極9が露出している状態のまま加熱される処理である。本実施形態では、第2の導電層9b,10bが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうち少なくとも1種類である第1添加元素と、銅とを含有する銅合金層で構成されることで、水素プラズマ処理によるドレイン電極9およびソース電極10の剥離を抑えることができる。
続いてS402において、S401と同じチャンバーにて、窒化シリコンからなる保護絶縁膜11をプラズマ化学蒸着法で成膜する。また、S401における水素プラズマ処理や、S402における保護絶縁膜11の成膜の温度は約230℃であり、この時、第2フォトリソグラフィ工程において予備酸化(S202)したコンタクト層7と、第1の導電層9a,10aとの界面で、第1の導電層9a,10aに第2添加元素として含まれるマンガンの酸化反応が起こり、薄いマンガン酸化物が生成する。このマンガン酸化物を含む酸化物層9c,10cは、第1の導電層9a,10aや第2の導電層9b,10bに含有される銅が、コンタクト層7や半導体層6に拡散するのを遮断するバリア層として、または、密着層として機能する。なお、酸化物層9c,10cの膜厚は0.5nm〜5nmであり1nm〜2nm程度が好適である。
その後、バイナリ露光マスクによるレジストパタンを形成する(S403)。そして、ソース電極10上の保護絶縁膜11にスルーホール14を開口し(S404)、同時に、映像信号線端子上の保護絶縁膜11とゲート絶縁膜5にスルーホール(図示せず)を開口する(S404)。そしてS405では、レジストを剥離する。
図8Aは、第5フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図8Bは第5フォトリソグラフィ工程のフロー図である。図8Aで示すように、第5リソグラフィ工程では、スルーホール14を介してソース電極10と接続する画素電極15が形成される。
図8Bの第5フォトリソグラフィ工程で示すように、まず、S501では、インジウム錫酸化物からなる透明導電膜がスパッタリングにより成膜される。次に、バイナリ露光マスクによるレジストパタンが形成される(S502)。その後、画素電極15、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタン部を除き透明導電膜が選択的にエッチング除去される(S503)。そして、レジストが剥離される(S504)。以上のような工程を含んで、TFT基板800aが形成される。
以上では、本実施形態におけるTFT基板800aの製造方法について説明をした。以下においては、第2の導電層9b,10bが、99.99%の純度となる純銅からなる場合と比べて、水素終端処理において剥離等が生じにくくなる理由について述べる。
図9は、純銅層に剥離等が生じる理由を説明するための図である。同図では、TFT基板800aを常温から240度まで加熱して再び常温に戻す際の、純銅層(およびCuX層)に生じる応力の様子が示されている。ここで縦軸は純銅層(およびCuX層)に生じる応力を示しており、0を基準として上側では、引っ張り応力が、下側の場合には圧縮応力が生じることが示される。
まず、常温から240度に加熱する際には、純銅層とTFT基板800aの間に熱膨張係数の差異があることから、純銅層が基板に対して膨張することで、引っ張り応力が減少するものと考えられる。純銅の再結晶化温度に達すると、純銅層に生じる応力が0に近い状態のまま推移して結晶粒径が増大する。そして240度に達した後に純銅層が常温に戻る過程では、増大した結晶粒径が維持されるために、当初よりも大きな引っ張り応力が生じるものと考えられる。このような理由から純銅層の剥離等が生じると考えられ、水素終端処理における温度である240℃(約513K)よりも再結晶化温度が高温となる銅合金層CuXを用いることで、ソース電極10およびドレイン電極9の剥離等を抑制できるものと考えられる。
このように、ソース・ドレイン電極の主配線材料として純銅のみを採用する際に、例えば上述の水素終端処理のような、ソース・ドレイン電極が露出した状態のまま、純銅の再結晶化温度以上に加熱される処理が施されると、結晶粒径の増大が生じて剥離やボイドの原因になると考えられる。
図10A〜Cは、銅(99.99原子%の純度)に対して、ジルコニウム、チタン、インジウム、錫、クロム、銀、金、ケイ素のうちのそれぞれ一種類の元素を添加元素として製造した8種類の銅合金について、抵抗率と再結晶化温度の関係を示す図である。図10Aは、添加元素の含有量と、再結晶化温度の関係を示すグラフである。同図で示されるように、純銅の再結晶化温度は150℃程度であるが、上記した8種類の元素を添加する場合には、含有量を増大させるにつれて再結晶化温度が向上する傾向となる。また、図10Bは、添加元素の含有量と、抵抗率の関係を示すグラフである。同図では、純銅の抵抗率である2μΩcmを基準としており、添加元素の含有量を増大させるにつれて低効率が増大する傾向にある。また、図10Cは、各添加元素の含有量を増大させる場合において、抵抗率と再結晶化温度が変化する様子を示すグラフである。
第2の導電層は、再結晶化温度が240℃以上となるように上述のような添加元素を含有した銅合金とするのが好適であり、これにより、水素プラズマ処理後に第2の導電層に残留する引張応力を低減でき、引張応力低減効果により水素プラズマ処理での第2の導電層の剥離を防止することができる。具体的には、第2の導電層に用いる銅合金の引張応力を低減するためには、図10Aで示すように、ジルコニウムでは0.005原子%以上、チタンでは0.015原子%以上、銀では原子0.015%以上、インジウムでは0.010原子%以上、金では0.06原子%以上、錫では0.015原子%以上、クロムでは0.05原子%以上、ケイ素では0.05原子%以上の含有量とするのがよい(再結晶化温度が240℃以上となる含有量)。
なお、これら第2の導電層の銅合金を主配線材料として用いる場合には、その抵抗率は、少なくともアルミニウム薄膜の3μΩcmよりも低くするのが、より好ましい。3μΩcmよりも低い抵抗率は、図10Bの傾向から考慮して、ジルコニウムでは0.09原子%以下、チタンでは0.08原子%以下、銀では5原子%以下、インジウムでは1.0原子%以下、金では1.8原子%以下、錫では0.35原子%以下、クロムでは0.25原子%以下、ケイ素では0.2原子%以下の含有量で得られる。
従って、添加元素の含有量は、ジルコニウムでは0.005原子%以上0.09原子%以下、チタンでは0.015原子%以上0.08原子%以下、銀では原子0.015原子%以上5原子%以下、インジウムでは0.010原子%以上1.0原子%以下、金では0.06原子%以上〜1.8原子%以下、錫では0.015原子%以上0.35原子%以下、クロムでは0.05原子%以上0.25原子%以下、ケイ素では0.05原子%以上0.2原子%以下の範囲とすれば引張応力低減効果と低抵抗率とを両立できて好ましい。なお、毒性はあるが、カドミウムであれば0.02原子%以上5原子%以下、ヒ素であれば0.08原子%以上0.15原子%以下としてもよい(図10A〜Cには不図示)。
毒性の観点を考慮すれば、第2の導電層の銅合金における第1添加元素としては、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素の添加元素群から選択する。また、引張応力低減効果に対して抵抗率の増分が小さいという観点を追加すれば、更に望ましい添加元素群は、ジルコニウム、銀、インジウム、金、錫である。更に原材料費低減の観点を加えれば、最も望ましい添加元素群は、ジルコニウム、インジウム、錫である。
[実施形態2]
以下では、本発明の実施形態2にかかる液晶表示装置について説明する。図11は、実施形態2における液晶パネル800の概略断面図である。実施形態2は、第1の導電層9a,10aをモリブデン層としている点で、実施形態1と主に相違している。他の実施形態1と同様となる部分については、説明を適宜省略するものとしている。
以下では、本発明の実施形態2にかかる液晶表示装置について説明する。図11は、実施形態2における液晶パネル800の概略断面図である。実施形態2は、第1の導電層9a,10aをモリブデン層としている点で、実施形態1と主に相違している。他の実施形態1と同様となる部分については、説明を適宜省略するものとしている。
図12Aは第1フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図12Bは、第1フォトリソグラフィ工程のフロー図である。
まず、S601において、無アルカリガラスからなる基板1上に、モリブデンを含有するモリブデン層と99.99%純度の純銅からなる純銅層とをマグネトロンスパッタリングにより連続成膜する。S601のモリブデン層の膜厚は10nm〜100nmの程度であり、約20nm〜50nmが好適である。なお、S601のモリブデン層は、他の元素を添加せずに成膜したモリブデンからなるモリブデン層であってもよいし、チタン又はニオブを添加元素として添加したモリブデンを主成分とするモリブデン合金層、または他の元素を添加せずに成膜したチタンからなるチタン層、またはチタンを主成分とする合金層であってもよい。S601の純銅層の膜厚は100nm〜1000nmの程度であり、約200nm〜500nmが好適である。
次に、バイナリ露光マスクを用いてレジストパタンを形成する(S602)。その後、モリブデン層と純銅層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、レジストを剥離する(S603)。以上の工程により、ゲート電極2(走査信号線802、走査信号線端子を含む)が形成される。
図13Aは第2フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図13Bは、第2フォトリソグラフィ工程のフロー図である。
まずS701において、窒化ケイ素からなるゲート絶縁膜5と、非晶質ケイ素からなる半導体層6と、n+型非晶質ケイ素からなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する。ゲート絶縁膜5の成膜温度は約300℃である。その後、バイナリ露光マスクによるレジストパタン形成(S702)の後、コンタクト層7、半導体層6を選択的にエッチング除去し(S703)、レジストを剥離する(S704)といわゆる島状パタンが形成される。
図14Aは第3フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図14Bは、第3フォトリソグラフィ工程のフロー図である。
まず、コンタクト層7と半導体層6の島状パタンが形成されたTFT基板800aに、モリブデンからなる第1の導電層と、0.06原子%の錫を含有する銅からなる第2の導電層とをマグネトロンスパッタリングにより連続成膜する(S801)。第1の導電層の膜厚は10nm〜100nmの程度であり、約20nm〜50nmが好適である。ゲート電極2(走査信号線802、走査信号線端子を含む)の場合と同様に、第1の導電層はモリブデンからなるモリブデン層であってもよいし、チタンやニオブを添加したモリブデンを主成分とするモリブデン合金層であってもよいし、またはチタンからなる層であってもよいし、またはチタンを主成分とするチタン合金層であってもよい。第2の導電層の膜厚は100nm〜1000nmの程度であり、約200nm〜500nmが好適である。また、第2の導電層の銅合金層における第1添加元素は、本実施形態の錫のほか、ジルコニウム、チタン、銀、インジウム、金、クロム、ケイ素から選ぶことが可能である。
そして、S802のバイナリ露光マスクによるレジストパタン形成の後、第2の導電層と第1の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し(S803)、コンタクト層7を選択的にエッチング除去し(S804)、レジストを剥離する(S805)と、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10が形成される。図14Aで示されるように、ドレイン電極9は、第1の導電層9aと第2の導電層9b、ソース電極10は、第1の導電層10aと第2の導電層10bとを含んで構成される。
図15Aは第4フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図15Bは、第4フォトリソグラフィ工程のフロー図である。
まず、S901において、前述のコンタクト層7の選択エッチングの結果、半導体層6の最表面に現れたダングリングボンドを終端処理するために水素プラズマ処理を行う(水素終端工程)。引き続き同じチャンバーにて、窒化シリコンからなる保護絶縁膜11をプラズマ化学蒸着法で成膜する(S902)。水素プラズマ処理温度と保護絶縁膜11の成膜温度は約230℃である。
そして、バイナリ露光マスクによるレジストパタン形成(S903)の後、ソース電極10上および映像信号線端子(図示せず)上の保護絶縁膜11にスルーホール14を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜11とゲート絶縁膜5にスルーホール14を開口する(S904)。S904の後、レジストを剥離する(S905)。
図16Aは第5フォトリソグラフィ工程におけるTFT基板800aの様子を示す図であり、図16Bは、第5フォトリソグラフィ工程のフロー図である。
S1001では、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。次に、バイナリ露光マスクによるレジストパタン形成(S1002)をした後、画素電極15、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパタン部を除き透明導電膜を選択的にエッチング除去し(S1003)、レジストを剥離する(S1004)。以上の工程を経ることにより液晶表示装置700のTFT基板800aが完成する。
[比較例1]
実施形態1に記述したインプレインスイッチング型液晶表示装置700のTFT基板800aでは、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を構成する第2の導電層として0.02原子%のジルコニウムを含有する銅を採用した。本比較例では、この第2の導電層として、99.99%純度の純銅を採用し、第1の導電層として、銅を主成分としてカルシウムを含有する合金を採用しており、その他の構成は実施形態1と同様にした場合について述べる。実施形態1と同様である構成については、適宜省略して以下説明する。
実施形態1に記述したインプレインスイッチング型液晶表示装置700のTFT基板800aでは、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を構成する第2の導電層として0.02原子%のジルコニウムを含有する銅を採用した。本比較例では、この第2の導電層として、99.99%純度の純銅を採用し、第1の導電層として、銅を主成分としてカルシウムを含有する合金を採用しており、その他の構成は実施形態1と同様にした場合について述べる。実施形態1と同様である構成については、適宜省略して以下説明する。
本比較例では、図4Bに示す第1フォトリソグラフィ工程と図5Bに示す第2フォトリソグラフィ工程は、実施形態1と同様である。
図6Bに示す第3フォトリソグラフィ工程では、まず、酸素を含有するアルゴンガスを用いてカルシウムを1原子%含有した銅を主成分とする合金からなる第1の導電層をマグネトロンスパッタリング成膜し、続いてアルゴンガスを用いて99.99%純度の純銅からなる第2の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第2の導電層と第1の導電層とを選択的にエッチング除去し、コンタクト層7を選択的にエッチング除去し、レジストを剥離すると、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を形成した。
ここで、前述のコンタクト層7の選択エッチングの結果、最表面に現れた半導体層6のダングリングボンドを終端処理するために水素プラズマ処理を行ったところ、前述の第2の導電層9b,10bと第1の導電層9a,10aが剥離してしまった。これは、水素プラズマ処理に起因して、第2の導電層9b,10bに約700MPaもの引張応力が生じてしまったことに起因するものと考えられる。なお、第1の導電層9a,10aとコンタクト層7との界面には、酸化物を形成させて拡散バリアの機能を付与しているため、更に密着性の機能を負わせることは困難であると考えられる。
[比較例2]
実施形態2に記述した液晶表示装置700のTFT基板800aでは、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を構成する第2の導電層として0.06原子%の錫を含有する銅を採用した。本比較例では、この第2の導電層として99.99%純度の純銅を採用して、その他の構成は実施形態2と同様にした場合について述べる。実施形態1と同様である構成については、適宜省略して以下説明する。
実施形態2に記述した液晶表示装置700のTFT基板800aでは、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を構成する第2の導電層として0.06原子%の錫を含有する銅を採用した。本比較例では、この第2の導電層として99.99%純度の純銅を採用して、その他の構成は実施形態2と同様にした場合について述べる。実施形態1と同様である構成については、適宜省略して以下説明する。
比較例2では、図12Bに示す第1フォトリソグラフィ工程と図13Bに示す第2フォトリソグラフィ工程は、実施形態2と同様にした。
図14Bに示す第3フォトリソグラフィ工程では、まず、モリブデンからなる第1の導電層を、続いて99.99%純度の純銅からなる第2の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第2の導電層と第1の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、コンタクト層7を選択的にエッチング除去した。そしてさらに、レジストを剥離して、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を形成した。
引き続き、図15Bに示す第4フォトリソグラフィ工程と、図16Bに示す第5フォトリソグラフィ工程は、実施形態2と同様にし、液晶表示装置700のTFT基板800aを製造した。
第1の導電層をモリブデン層等で構成すると、銅合金層の場合より下地に対する密着性が向上するため、本比較例のように第2の導電層が純銅層であっても、剥離の問題は生じにくい。しかしながら、この液晶表示装置のTFT基板をしばらく放置すると、ドレイン電極9、映像信号線809(映像信号線端子を含む)、及びソース電極10を構成する第2の導電層にボイドを生成してしまうことが判った。これは、水素プラズマ処理に起因して第2の導電層に約700MPaもの引張応力が生じてしまったことに起因するストレスマイグレーションによるものである。
なお、上記の実施形態1における第2の導電層9b,10bでは、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうちのジルコニウムのみを第1添加元素とする銅合金層である。しかしながら、第1添加元素が、これらの元素から選ばれた少なくとも1種類の元素であればよく、これらのうちから選ばれた複数種類の元素であってもよい。実施形態2も同様に、これらの元素から少なくとも1種類の元素が選ばれればよく、これらのうちから複数種類の元素が選ばれてもよい。なお、実施形態1における第1の導電層9a,10aも同様に、マンガン、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛のうちの複数種類が選択されて、第2添加元素として用いられてもよい。
なお、実施形態1のように第1の導電層を銅合金とするよりも、実施形態2のようにモリブデン層とするほうが、下地に対する付着力が高い。しかしながら、実施形態2で例示されたような第1の導電層をソース電極やドレイン電極に適用する場合には、加工の際に、過酸化水素を酸化剤とするウェットエッチング液を使用する。過酸化水素は銅を溶解した液中では不安定で分解してしまうため、その加工パフォーマンスを維持するためにはエッチング液の更新頻度を多くして過酸化水素濃度を保持する必要がある。このことはエッチング液の使用量を意味しており、延いては製造コストを増大させてしまう。また、バリア膜に高価なモリブデンを使用する点も高コストの要因である。
なお、上記の各実施形態におけるソース電極10やドレイン電極9、映像信号線809の導電層の組成を分析する上では、飛行時間二次イオン質量分析計(Time-of-flight secondary ion mass spectrometer:TOF-SIMS)を用いる。具体的には、表示装置を分解し、TFT基板800aを取り出して溶剤により配向膜18を除去し、SiF6ガスを用いたドライエッチングによって保護絶縁膜11を除去した後に、飛行時間二次イオン質量分析を行う。
なお、上記の各実施形態では、図3等で示されるように、第1の導電層上に第2の導電層が形成されているが、例えば、これらの間や、第2の導電層のさらに上層に、第1の導電層や第2の導電層とは異なる組成の金属化合物層や金属層が存在してもよい。第2の導電層が、ジルコニウムなどから選択される第1添加元素を含む導電層となることで、水素終端処理等に起因する剥離が生じにくくなる。
なお、上記の各実施形態では、液晶表示装置を例にして説明しているが、本発明は、IPS(In Plane Switching)型の液晶表示装置に限定されず、例えばVA(Vertical Alignment)方式や、TN(Twisted Nematic)方式の他の方式であっても適用できる。また、液晶表示装置ではなく、有機EL表示装置(Electro-Luminescence)などの他の表示装置であっても適用できる。
1 ガラス基板、2 ゲート電極、2a,3a 透明導電膜、2b,3b 配線層、5 ゲート絶縁膜、6 半導体層、7 コンタクト層、9 ドレイン電極、10 ソース電極、9a,10a 第1の導電層、9b,10b 第2の導電層、9c,10c 酸化物層、11 保護絶縁膜、12 チャネル部、14 スルーホール、15 画素電極、16 液晶層、17 ガラス基板、18 配向膜、19 ブラックマトリクス、21 平坦化膜、22 偏光板、23 カラーフィルタ、700 液晶表示装置、710 上フレーム、720 下フレーム、800 液晶パネル、800a TFT基板、800b 対向基板、802 走査信号線、809 映像信号線、810 画素領域、830,840 駆動回路。
Claims (8)
- 複数の薄膜トランジスタが配列された基板を有する表示装置であって、
前記薄膜トランジスタは、
半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、
前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第1の導電層と、前記第1の導電層の上側に形成される第2の導電層とを有し、
前記第2の導電層は、第1添加元素と、銅とを含有する銅合金層であり、
前記第1添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも1種類の元素である、
ことを特徴とする表示装置。 - 請求項1に記載された表示装置において、
前記第1の導電層は、銅と、第2添加元素を含有する銅合金層である、
ことを特徴とする表示装置。 - 請求項2に記載された表示装置において、
前記第2添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも1種類の元素である、
ことを特徴とする表示装置。 - 請求項1に記載された表示装置において、
前記第1の導電層は、
モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、
ことを特徴とする表示装置。 - 請求項1乃至4のいずれか一項に記載された表示装置において、
前記第1添加元素は、ジルコニウムを含み、
前記第2の導電層は、0.005原子%以上のジルコニウムを含有する、
ことを特徴とする表示装置。 - 請求項1乃至4のいずれか一項に記載された表示装置において、
前記第1添加元素は、インジウムを含み、
前記第2の導電層は、0.010原子%以上のインジウムを含有する、
ことを特徴とする表示装置。 - 請求項1乃至4のいずれか一項に記載された表示装置において、
前記第1添加元素は、錫を含み、
前記第2の導電層は、0.015原子%以上の錫を含有する、
ことを特徴とする表示装置。 - 複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、
前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第1の導電層と第2の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、
前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、
前記電極形成工程は、
前記コンタクト層の上側に、前記第1の導電層を形成する工程と、
前記第1の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも1種類の元素である第1添加元素と、銅と、を含有する第2の導電層を成膜する工程と、を含む、
ことを特徴とする表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055158A JP2011192679A (ja) | 2010-03-11 | 2010-03-11 | 表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055158A JP2011192679A (ja) | 2010-03-11 | 2010-03-11 | 表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011192679A true JP2011192679A (ja) | 2011-09-29 |
Family
ID=44797324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055158A Pending JP2011192679A (ja) | 2010-03-11 | 2010-03-11 | 表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011192679A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153093A (ja) * | 2012-01-26 | 2013-08-08 | Hitachi Cable Ltd | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
JP2015115358A (ja) * | 2013-12-09 | 2015-06-22 | 昭和電工株式会社 | 半導体素子の製造方法。 |
JP2017054926A (ja) * | 2015-09-09 | 2017-03-16 | 凸版印刷株式会社 | 配線基板、半導体装置、および液晶表示装置 |
WO2017152442A1 (zh) * | 2016-03-11 | 2017-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
US9899531B2 (en) | 2014-08-05 | 2018-02-20 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same |
CN110310960A (zh) * | 2018-03-20 | 2019-10-08 | 夏普株式会社 | 有源矩阵基板 |
-
2010
- 2010-03-11 JP JP2010055158A patent/JP2011192679A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153093A (ja) * | 2012-01-26 | 2013-08-08 | Hitachi Cable Ltd | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
JP2015115358A (ja) * | 2013-12-09 | 2015-06-22 | 昭和電工株式会社 | 半導体素子の製造方法。 |
US9899531B2 (en) | 2014-08-05 | 2018-02-20 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same |
US10128382B2 (en) | 2014-08-05 | 2018-11-13 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same |
JP2017054926A (ja) * | 2015-09-09 | 2017-03-16 | 凸版印刷株式会社 | 配線基板、半導体装置、および液晶表示装置 |
WO2017152442A1 (zh) * | 2016-03-11 | 2017-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
US10121900B2 (en) | 2016-03-11 | 2018-11-06 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin-film transistor, liquid crystal display panel, and thin-film transistor manufacturing method |
CN110310960A (zh) * | 2018-03-20 | 2019-10-08 | 夏普株式会社 | 有源矩阵基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101447342B1 (ko) | 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 | |
US9142573B1 (en) | Thin film transistor substrate and method for producing same | |
JP4021194B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
JP4496237B2 (ja) | 液晶表示装置 | |
US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
WO2014020892A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6124668B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP4727702B2 (ja) | 液晶表示装置、及びその製造方法 | |
JPH06148685A (ja) | 液晶表示装置 | |
JP5717546B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
WO2012108301A1 (ja) | アクティブマトリクス基板、表示パネル及び表示装置 | |
CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
JP2011192679A (ja) | 表示装置及びその製造方法 | |
US8586453B2 (en) | Methods for fabricating thin film pattern and array substrate | |
JP6501514B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP6103854B2 (ja) | 薄膜トランジスタ基板 | |
JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
KR20120058106A (ko) | 액정 표시 장치 및 그 제조 방법 | |
WO2016111267A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置 | |
JP5437895B2 (ja) | 表示装置及びその製造方法 | |
JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
JP2008304830A (ja) | 表示デバイスの製造方法 | |
JP2016224386A (ja) | 薄膜トランジスタ基板およびその製造方法 |