TWI759041B - 顯示面板及其製作方法 - Google Patents

顯示面板及其製作方法 Download PDF

Info

Publication number
TWI759041B
TWI759041B TW109146555A TW109146555A TWI759041B TW I759041 B TWI759041 B TW I759041B TW 109146555 A TW109146555 A TW 109146555A TW 109146555 A TW109146555 A TW 109146555A TW I759041 B TWI759041 B TW I759041B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
metal pads
conductive protection
light
Prior art date
Application number
TW109146555A
Other languages
English (en)
Other versions
TW202230000A (zh
Inventor
李明賢
吳佳恩
張書瀚
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109146555A priority Critical patent/TWI759041B/zh
Priority to CN202111114150.1A priority patent/CN113838870B/zh
Application granted granted Critical
Publication of TWI759041B publication Critical patent/TWI759041B/zh
Publication of TW202230000A publication Critical patent/TW202230000A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示面板包括畫素陣列基板及發光元件。畫素陣列基板包括基板、主動元件、平坦層、多個金屬接墊及多個導電氧化物圖案。主動元件位於基板上並具有汲極。平坦層位於主動元件上。金屬接墊位於平坦層上,主動元件的汲極電性連接金屬接墊的其中之一。導電氧化物圖案具有多個分別位於各金屬接墊上的第一導電保護部,各第一導電保護部具有一開口,開口重疊於各金屬接墊的頂面。發光元件位於畫素陣列基板上,發光元件透過各第一導電保護部的開口電性連接各金屬接墊。

Description

顯示面板及其製作方法
本發明是有關於一種顯示面板及其製作方法。
發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點,其面板上設置有接墊及線路層。為了遮擋被線路層反射的光線以維持顯示品質,需設置遮光層。然而,遮光層的製程包括高溫製程,可能會使接墊氧化。若欲形成保護層於接墊上,又會增加製造成本。因此,不易實現製造成本低,又可以保護接墊的發光二極體顯示面板。
本發明提供一種顯示面板,其可節省成本且可保護金屬接墊,使其在高溫製程中免於被氧化。
本發明提供一種顯示面板的製作方法,其可節省成本且可保護金屬接墊,使其在高溫製程中免於被氧化。
本發明一實施例的顯示面板,包括畫素陣列基板及發光元件。畫素陣列基板包括基板、主動元件、平坦層、多個金屬接墊及多個導電氧化物圖案。主動元件位於基板上並具有汲極。平坦層位於主動元件上。金屬接墊位於平坦層上,主動元件的汲極電性連接金屬接墊的其中之一。導電氧化物圖案具有多個分別位於各金屬接墊上的第一導電保護部,各第一導電保護部具有一開口,開口重疊於各金屬接墊的頂面。發光元件位於畫素陣列基板上,發光元件透過各第一導電保護部的開口電性連接各金屬接墊。
本發明一實施例的顯示面板的製作方法,包括以下步驟。形成主動元件於基板上,主動元件包括汲極。形成平坦層於汲極上,平坦層具有多個通孔。形成金屬層於平坦層上,以使金屬層填入各通孔中。形成導電氧化物層於金屬層上。形成光阻材料層於導電氧化物層上。以光罩定義光阻材料層以形成多個光阻圖案。以光阻圖案為罩幕圖案化導電氧化物層,以形成多個導電氧化物圖案。以光阻圖案為罩幕圖案化金屬層,以形成多個金屬接墊,其中導電氧化物圖案包括位於各金屬接墊上的多個第一導電保護部。部分地移除各第一導電保護部,以使各第一導電保護部具有開口露出各金屬接墊的頂面。設置發光元件於各金屬接墊上,其中發光元件具有第一電極,第一電極電性連接金屬接墊的其中之一。
第1圖是依照本發明一實施例的顯示面板10的剖面示意圖。顯示面板10包括畫素陣列基板100及發光元件200。畫素陣列基板100包括基板SB、主動元件T、平坦層PL1、多個金屬接墊102a及多個導電氧化物圖案104。基板SB的材質包括玻璃、石英、有機聚合物、或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其它可適用的材料)或是其它可適用的材料。若使用導電材料或金屬時,則在基板SB上覆蓋一層絕緣層(未繪示),以避免短路問題。
於本實施例中,畫素陣列基板100可包括緩衝層BF,緩衝層BF位於基板SB上,緩衝層BF例如包括阻水阻氣層,且可以為單層或多層結構。緩衝層BF的材質例如可包括氧化矽、氮化矽或以上材料的組合。
主動元件T位於基板SB上並具有閘極G、源極S、汲極D、半導體圖案SC及閘絕緣層GI。半導體圖案SC位於緩衝層BF上,在本實施例中,半導體圖案SC可包括源極區SR、輕摻雜源極區LSR、通道區CH、輕摻雜汲極區LDR以及汲極區DR,輕摻雜源極區LSR位於源極區SR與通道區CH之間,輕摻雜汲極區LDR位於通道區CH與汲極區DR之間,且閘極G重疊於半導體圖案SC的通道區CH,但本發明並不以此為限。根據其他的實施例,半導體圖案SC可僅包括源極區SR、通道區CH及汲極區DR。
畫素陣列基板100可包括層間絕緣層ILD,層間絕緣層ILD位於閘極G上且具有多個通孔V1,源極S與汲極D分別透過通孔V1電性連接至半導體圖案SC的源極區SR與汲極區DR。
畫素陣列基板100可包括依序配置於源極S、汲極D與層間絕緣層ILD上的平坦層PL1、絕緣層BP1、導電層106。導電層106透過平坦層PLD1及絕緣層BP1中的通孔V2電性連接至汲極D。
畫素陣列基板100可包括依序配置於絕緣層BP1及導電層106上的絕緣層BP2、平坦層PL2及絕緣層BP3。金屬接墊102a位於絕緣層BP2、平坦層PL2及絕緣層BP3上,且透過絕緣層BP2、平坦層PL2及絕緣層BP3中的通孔V3電性連接至導電層106,使主動元件T的汲極D電性連接金屬接墊102a的其中之一。
導電氧化物圖案104具有位於各金屬接墊102a上的多個第一導電保護部104a,各第一導電保護部104a具有開口OP1,開口OP1重疊於各金屬接墊102a的頂面。發光元件200位於畫素陣列基板100上,發光元件200透過各第一導電保護部104a的開口OP1電性連接各金屬接墊102a。各第一導電保護部104a具有高緻密度而可保護金屬接墊102a,使其在高溫製程中免於被氧化。舉例而言,在金屬接墊102a的材質為銅(Cu)的實施例中,可避免金屬接墊102a在高溫製程中變成氧化銅(CuO x)。並且,於本實施例中,各第一導電保護部104a和金屬接墊102a是在同一道光罩製程所定義,故本實施例至少可以節省一道光罩製程,藉此節省成本。於本實施例中,發光元件200例如是無機發光二極體元件,例如但不限於:微型發光二極體(micro LED)、次毫米發光二極體(mini LED)或其他尺寸的無機發光二極體。
由於各第一導電保護部104a和金屬接墊102a是在同一道光罩製程所定義,因此,各第一導電保護部104a及各金屬接墊102a具有一致的外輪廓。導電氧化物圖案104的材料為銦鋅氧化物(indium zinc oxide;IZO),如前所述,銦鋅氧化物具有高緻密度而可保護金屬接墊102a,使其在高溫製程中免於被氧化。並且,銦鋅氧化物的多晶化溫度大於400 oC,因此銦鋅氧化物在高溫製程中不易多晶化,具良好穩定性。於本實施例中,導電氧化物圖案104的材料不為銦錫氧化物(indium tin oxide;ITO),因為銦錫氧化物的多晶化溫度低於銦鋅氧化物的多晶化溫度,使銦錫氧化物在高溫製程中容易多晶化。
畫素陣列基板100還包括絕緣層BP4,絕緣層BP4位於平坦層PL2上,其中絕緣層BP4自各金屬接墊102a之側壁延伸至覆蓋各第一導電保護部104a的側壁及頂面,可防止外界之濕氣或氧氣進入各金屬接墊102a及各第一導電保護部104a。
畫素陣列基板100進一步包括電源供應線108。電源供應線108位於絕緣層BP4上,導電氧化物圖案104還具有第二導電保護部104b,第二導電保護部104b覆蓋電源供應線108。於本實施例中,第二導電保護部104b和電源供應線108是在同一道光罩製程所定義,因此,第二導電保護部104b及電源供應線108具有一致的外輪廓。
畫素陣列基板100進一步包括遮光層BM。遮光層BM位於第二導電保護部104b上,且覆蓋電源供應線108及第二導電保護部104b。於本實施例中,電源供應線108及第二導電保護部104b例如具有網狀結構(mesh)。於本實施例中,金屬接墊102a及電源供應線108的材料為銅,銅具有低阻值,因此可降低電源供應線108的電阻電容負載。於本實施例中,發光元件200和畫素陣列基板100之間還具有輔助電極202,輔助電極202的材料可為錫膏(solder paste),由於銅和錫可形成介面金屬共化物(intermetallic compound;IMC),因此輔助電極202可使發光元件200穩定地固定於畫素陣列基板100上。銅具有高反射率,透過設置遮光層BM於第二導電保護部104b上,且覆蓋電源供應線108及第二導電保護部104b,發光元件200所發出的光線或是來自外界的環境光若被電源供應線108反射,可被遮光層BM所吸收,藉此使顯示面板10提供良好的顯示品質。遮光層BM例如是黑色矩陣(black matrix)。並且,於本實施例中,第二導電保護部104b的材料為銦鋅氧化物,銦鋅氧化物為透明且具有低反射率,不易反射光線(例如發光元件200所發出的光線或是來自外界的環境光)而影響顯示品質。
第2圖至第13圖是製作第1圖的顯示面板10的製作流程的剖面示意圖。請先參照第2圖,首先,形成主動元件T於基板SB上。
在本實施例中,可在形成主動元件T前,形成緩衝層BF於基板SB上。緩衝層BF例如包括阻水阻氣層,且可以為單層或多層結構。緩衝層BF的材質例如可包括氧化矽、氮化矽或以上材料的組合。
形成主動元件T的方法可包括以下步驟。於緩衝層BF上依序形成半導體圖案SC、閘絕緣層GI、閘極G、層間絕緣層ILD、源極S與汲極D。如前所述,半導體圖案SC可包括以閘極G為遮罩進行離子摻雜製程而形成的源極區SR、輕摻雜源極區LSR、通道區CH、輕摻雜汲極區LDR以及汲極區DR。
閘極G與通道區CH在基板SB的法線方向上重疊。源極S透過形成在閘絕緣層GI與層間絕緣層ILD中的通孔V1與源極區SR電性連接,汲極D透過形成在閘絕緣層GI與層間絕緣層ILD中的通孔V2與汲極D電性連接。
在本實施例中,半導體圖案SC、閘絕緣層GI、閘極G、層間絕緣層ILD、源極S及汲極D分別可由任何所屬技術領域中具有通常知識者所周知的用於顯示面板10的任一半導體層、任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現,故關於半導體層SC、閘絕緣層GI、閘極G、層間絕緣層ILD、源極S及汲極D的材質及形成方式等地描述於此不加以贅述。
在本實施例中,主動元件T分別可以是任何所屬技術領域中具有通常知識者所周知的任一薄膜電晶體,例如低溫多晶矽薄膜電晶體(Low Temperature Poly-Silicon Thin Film Transistor,LTPS TFT)、非晶矽薄膜電晶體(Amorphous Silicon TFT,a-Si TFT)、微晶矽薄膜電晶體(micro-Si TFT)或金屬氧化物電晶體(Metal Oxide Transistor)。另外,在本實施例中,主動元件T屬於頂部閘極型薄膜電晶體,但本發明不限於此。在其他實施例中,主動元件T可屬於底部閘極型薄膜電晶體。
接著,請參照第3圖,依序形成平坦層PL1、絕緣層BP1、導電層106、絕緣層BP2、平坦層PL2及絕緣層BP3於汲極D上。導電層106透過形成在平坦層PL1及絕緣層BP1中的通孔V2與汲極D電性連接。平坦層PL2及絕緣層BP2具有多個通孔V3,通孔V3露出一部分的導電層106。
請參照第4圖,形成金屬層102於絕緣層BP3上,以使金屬層102填入各通孔V3中。於本實施例中,導電層106及金屬層102為低阻值材料,例如是銅(Cu),可提供低電阻電容負載。
請參照第5圖,形成導電氧化物層103於金屬層102上。於本實施例中,導電氧化物層103的材料為銦鋅氧化物(indium zinc oxide;IZO)。
請參照第6圖,形成光阻材料層PR於導電氧化物層103上。
請參照第7圖,以光罩110定義光阻材料層PR以形成多個光阻圖案PR1。例如藉由光罩110對光阻材料層PR進行曝光及顯影的程序。
請參照第8圖,以光阻圖案PR1為罩幕圖案化導電氧化物層103,以形成多個導電氧化物圖案104,並露出未被導電氧化物圖案104覆蓋的金屬層102。
請參照第9圖,以光阻圖案PR1為罩幕圖案化金屬層102,以形成多個金屬接墊102a及電源供應線108,其中導電氧化物圖案104具有多個分別位於各金屬接墊102a上的第一導電保護部104a,以及包括位於電源供應線108上的第二導電保護部104b。接著,以去光阻液(stripper)移除光阻圖案PR1。
請參照第10圖,形成絕緣層BP4於各第一導電保護部104a及第二導電保護部104b上,絕緣層BP4覆蓋部分的絕緣層BP3。接著,形成平坦層PL3於絕緣層BP4上,平坦層PL3露出各第一導電保護部104a且覆蓋第二導電保護部104b。接著,形成遮光材料BML於平坦層PL3上。且遮光材料BML覆蓋平坦層PL3、絕緣層BP4、第二導電保護部104b及電源供應線108。絕緣層BP4自各金屬接墊102a的側壁延伸至覆蓋各第一導電保護部104a的側壁及頂面,且絕緣層BP4還自電源供應線108的側壁延伸至覆蓋第二導電保護部104b的側壁及頂面。絕緣層BP4具有多個開口OP2,各開口OP2對應於各第一導電保護部104a,換言之,各開口OP2露出各第一導電保護部104a的部分頂面。
請參照第11圖,接著,在形成遮光材料BML後,進行退火製程300以使遮光材料BML固化以形成遮光層BM。退火製程300為高溫製程,舉例而言,退火製程300的溫度在200 oC和250 oC之間。
請參照第12圖,部分地移除各第一導電保護部104a,以使各第一導電保護部104a具有開口OP1露出各金屬接墊102a的頂面。舉例而言,部分地移除各第一導電保護部104a是利用絕緣層BP4作為遮罩(hard mask)來蝕刻沒有被絕緣層BP4保護(例如:覆蓋住)的第一導電保護部104a。因無須額外的光罩,故具有節省成本的優點。由於退火製程300是在部分地移除各第一導電保護部104a之前所進行,因此各第一導電保護部104a在退火製程300中完全覆蓋各金屬接墊102a,使其在退火製程300中免於被氧化。於此,本發明一實施例的畫素陣列基板100大致上完成。
請參照第13圖,設置發光元件200於各金屬接墊102a上,其中發光元件200具有第一電極E1及第二電極E2,第一電極E1電性連接金屬接墊102a的其中之一,第二電極E2電性連接金屬接墊102a的其中另一。發光元件200透過各第一導電保護部104a的開口OP1電性連接各金屬接墊102a。
於本實施例中,在設置發光元件200之前,形成多個輔助電極202於金屬接墊102a上。發光元件200的第一電極E1與第二電極E2可透過輔助電極202與各金屬接墊102a電性連接。第一電極E1及第二電極E2的材料包括金屬(例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬之合金)。如前所述,於本實施例中,輔助電極202的材料可為錫膏(solder paste),可和金屬接墊102a形成介面金屬共化物(intermetallic compound;IMC),使發光元件200穩定地固定於畫素陣列基板100上。
綜上所述,本發明一實施例的顯示面板及其製作方法中,導電氧化物圖案具有位於各金屬接墊上的多個第一導電保護部,各第一導電保護部具有開口,開口重疊於各金屬接墊的頂面。發光元件位於畫素陣列基板上,發光元件透過各第一導電保護部的開口電性連接各金屬接墊。各第一導電保護部具有高緻密度而可保護金屬接墊,使其在高溫製程中免於被氧化。並且,於本實施例中,各第一導電保護部和金屬接墊是在同一道光罩製程所定義,故本實施例至少可以節省一道光罩製程,藉此節省成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:顯示面板 100:畫素陣列基板 102:金屬層 102a:金屬接墊 103:導電氧化物層 104:導電氧化物圖案 104a:第一導電保護部 104b:第二導電保護部 106:導電層 108:電源供應線 110:光罩 200:發光元件 202:輔助電極 300:退火製程 BF:緩衝層 BM:遮光層 BML:遮光材料 BP1,BP2,BP3,BP4:絕緣層 CH:通道區 D:汲極 DR:汲極區 E1:第一電極 E2:第二電極 G:閘極 GI:閘絕緣層 ILD:層間絕緣層 LDR:輕摻雜汲極區 LSR:輕摻雜源極區 OP1,OP2:開口 S:源極 SB:基板 SC:半導體圖案 SR:源極區 T:主動元件 PL1,PL2,PL3:平坦層 PR:光阻材料層 PR1:光阻圖案 V1,V2,V3:通孔
閱讀以下詳細敘述並搭配對應之圖式,可了解本揭露之多個樣態。需留意的是,圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上,所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。 第1圖是依照本發明一實施例的顯示面板的剖面示意圖。 第2圖至第13是製作第1圖的顯示面板的製作流程的剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:顯示面板
100:畫素陣列基板
102a:金屬接墊
104:導電氧化物圖案
104a:第一導電保護部
104b:第二導電保護部
106:導電層
108:電源供應線
200:發光元件
202:輔助電極
BF:緩衝層
BM:遮光層
BP1,BP2,BP3,BP4:絕緣層
CH:通道區
D:汲極
DR:汲極區
E1:第一電極
E2:第二電極
G:閘極
GI:閘絕緣層
ILD:層間絕緣層
LDR:輕摻雜汲極區
LSR:輕摻雜源極區
OP1,OP2:開口
S:源極
SB:基板
SC:半導體圖案
SR:源極區
T:主動元件
PL1,PL2,PL3:平坦層
V1,V2,V3:通孔

Claims (8)

  1. 一種顯示面板,包括:一畫素陣列基板,包括:一基板;一主動元件,位於該基板的頂面上並具有一汲極;一平坦層,位於該主動元件上;多個金屬接墊,位於該平坦層上,其中該主動元件的該汲極電性連接該金屬接墊的其中之一;多個導電氧化物圖案,具有多個分別位於各該金屬接墊上的第一導電保護部,其中各該第一導電保護部具有一開口,該開口重疊於各該金屬接墊的頂面,從垂直於該基板的頂面的方向觀之,各該第一導電保護部與對應之該金屬接墊具有一致的外輪廓;一電源供應線,位於該平坦層上,其中該電源供應線及該些金屬接墊設置於該平坦層的相同表面上,該些導電氧化物圖案還具有一第二導電保護部,該第二導電保護部覆蓋該電源供應線;及一遮光層,位於該平坦層上,其中該第二導電保護部位於該遮光層及該電源供應線之間;及一發光元件,位於該畫素陣列基板上,其中該發光元件透過各該第一導電保護部的該開口電性連接各該金屬接墊。
  2. 如請求項1所述之顯示面板,其中該些導電 氧化物圖案的材料為銦鋅氧化物(indium zinc oxide;IZO)。
  3. 如請求項1所述之顯示面板,其中該第二導電保護部及該電源供應線具有一致的外輪廓。
  4. 如請求項1所述之顯示面板,其中該遮光層位於該第二導電保護部上,且覆蓋該電源供應線及該第二導電保護部。
  5. 如請求項1所述之顯示面板,進一步包括:一絕緣層,位於該平坦層上,其中該絕緣層自各該金屬接墊之側壁延伸至覆蓋各該第一導電保護部的側壁及頂面。
  6. 一種顯示面板的製作方法,包括:形成一主動元件於一基板上,該主動元件包括一汲極;形成一平坦層於該汲極上,該平坦層具有多個通孔;形成一金屬層於該平坦層上,以使該金屬層填入各該通孔中;形成一導電氧化物層於該金屬層上;形成一光阻材料層於該導電氧化物層上;以一光罩定義該光阻材料層以形成多個光阻圖案;以該些光阻圖案為罩幕圖案化該導電氧化物層,以形成 多個導電氧化物圖案;以該些光阻圖案為罩幕圖案化該金屬層,以形成多個金屬接墊及一電源供應線,其中該些導電氧化物圖案包括多個分別位於各該金屬接墊上的第一導電保護部及位於該電源供應線上的一第二導電保護部;形成一遮光材料於該第二導電保護部上;進行一退火製程以使該遮光材料固化以形成一遮光層;在該退火製程之後,部分地移除各該第一導電保護部,以使各該第一導電保護部具有一開口露出各該金屬接墊的頂面;及設置一發光元件於各該金屬接墊上,其中該發光元件具有一第一電極,該第一電極電性連接該些金屬接墊的其中之一。
  7. 如請求項6所述之製作方法,進一步包括:在部分地移除各該第一導電保護部之前,形成一絕緣層於各該第一導電保護部上,其中該絕緣層自各該金屬接墊的側壁延伸至覆蓋各該第一導電保護部的側壁及頂面。
  8. 如請求項6所述之製作方法,其中該導電氧化物層的材料為銦鋅氧化物(indium zinc oxide;IZO)。
TW109146555A 2020-12-28 2020-12-28 顯示面板及其製作方法 TWI759041B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146555A TWI759041B (zh) 2020-12-28 2020-12-28 顯示面板及其製作方法
CN202111114150.1A CN113838870B (zh) 2020-12-28 2021-09-23 显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146555A TWI759041B (zh) 2020-12-28 2020-12-28 顯示面板及其製作方法

Publications (2)

Publication Number Publication Date
TWI759041B true TWI759041B (zh) 2022-03-21
TW202230000A TW202230000A (zh) 2022-08-01

Family

ID=78969254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146555A TWI759041B (zh) 2020-12-28 2020-12-28 顯示面板及其製作方法

Country Status (2)

Country Link
CN (1) CN113838870B (zh)
TW (1) TWI759041B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631780A (zh) * 2014-11-28 2016-09-01 夏普股份有限公司 半導體裝置及其製造方法
CN111627933A (zh) * 2019-12-10 2020-09-04 友达光电股份有限公司 主动元件基板及其制造方法
TWI712844B (zh) * 2019-07-03 2020-12-11 友達光電股份有限公司 元件基板及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
US10276593B2 (en) * 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
KR20190096468A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631780A (zh) * 2014-11-28 2016-09-01 夏普股份有限公司 半導體裝置及其製造方法
TWI712844B (zh) * 2019-07-03 2020-12-11 友達光電股份有限公司 元件基板及其製造方法
CN111627933A (zh) * 2019-12-10 2020-09-04 友达光电股份有限公司 主动元件基板及其制造方法

Also Published As

Publication number Publication date
CN113838870B (zh) 2023-04-18
TW202230000A (zh) 2022-08-01
CN113838870A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
JP6431216B2 (ja) 薄膜トランジスタ基板
US10068932B2 (en) Display device
US8748897B2 (en) Array substrate for organic electroluminescent display device
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
KR101776044B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101970560B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
TW201622158A (zh) 薄膜電晶體以及其製作方法
WO2020088236A1 (zh) 基板及其制作方法以及透明显示装置
US11114630B2 (en) Display panel, manufacturing method thereof, display device
TWI442152B (zh) 顯示裝置及其製造方法
KR20190070384A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP2006201776A (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
US9613991B2 (en) Display device and method of manufacturing the same
KR20120043404A (ko) 표시장치 및 이의 제조방법
TWI759041B (zh) 顯示面板及其製作方法
JP2016181667A (ja) イメージセンサーおよびその製造方法
KR20160014139A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 유기 발광 표시 장치
JP2004282079A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
CN114171604A (zh) 阵列基板和显示面板