KR20190070384A - 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 - Google Patents
표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR20190070384A KR20190070384A KR1020170170610A KR20170170610A KR20190070384A KR 20190070384 A KR20190070384 A KR 20190070384A KR 1020170170610 A KR1020170170610 A KR 1020170170610A KR 20170170610 A KR20170170610 A KR 20170170610A KR 20190070384 A KR20190070384 A KR 20190070384A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- conductive layer
- conductive
- etching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 384
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- -1 scandium Aluminum Chemical compound 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H01L51/5237—
-
- H01L27/3258—
-
- H01L51/0014—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 기판은 베이스 기판, 베이스 기판 상에 배치되는 제1 도전층, 제1 도전층 상에 배치되는 제1 절연층, 제1 절연층 상에 배치되는 제2 도전층, 제2 도전층 상에 배치되는 제2 절연층, 그리고 제2 절연층 상에 배치되고, 제1 절연층, 제2 도전층 및 제2 절연층을 관통하는 접촉 구멍을 통해 제1 도전층 및 제2 도전층과 연결되는 제3 도전층을 포함할 수 있다. 접촉 구멍의 측벽은 계단 형상을 가질 수 있다.
Description
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 적층된 도전층들을 포함하는 표시 기판, 이러한 표시 기판의 제조 방법 및 이러한 표시 기판을 포함하는 표시 장치에 관한 것이다.
정보화 사회가 발전해 감에 따라, 평판 표시 장치에 대한 수요가 점차 증대되고 있다. 이러한 평판 표시 장치로는 액정 표시(liquid crystal display) 장치, 전기영동 표시(electrophoretic display) 장치, 유기 발광 표시(organic light emitting display) 장치, 전계 방출 표시(field emission display) 장치, 플라즈마 표시(plasma display) 장치 등이 있을 수 있다.
표시 장치는 적색 화소, 녹색 화소, 청색 화소, 백색 화소 등의 복수의 화소들을 포함하고, 이들 화소들을 조합하여 모든 색상을 표현할 수 있다. 각 화소는 발광 소자와 이를 구동하기 위한 화소 회로를 포함할 수 있다.
표시 장치는 상기 발광 소자 및/또는 상기 화소 회로에 신호들을 전달하기 위한 배선 등과 같은 도전체를 포함할 수 있다. 표시 장치의 해상도가 높아지면서, 이러한 도전체는 서로 다른 층들에 위치하는 복수의 도전층들을 포함하고, 도전층들 사이에는 절연층이 위치할 수 있다. 도전층들은 절연층에 형성되는 접촉 구멍을 통해 서로 연결될 수 있다.
본 발명의 일 목적은 도전체의 단선 불량이 방지되는 표시 기판을 제공하는 것이다.
본 발명의 일 목적은 접촉 구멍을 형성하기 위한 포토 공정의 횟수를 최소화하는 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 목적은 도전체의 단선 불량이 방지되는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 표시 기판은 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 도전층, 상기 제1 도전층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제2 도전층, 상기 제2 도전층 상에 배치되는 제2 절연층, 그리고 상기 제2 절연층 상에 배치되고, 상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하는 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 포함할 수 있다. 상기 접촉 구멍의 측벽은 계단 형상을 가질 수 있다.
일 실시예에 있어서, 상기 접촉 구멍은 상기 제1 절연층 및 상기 제2 도전층을 관통하는 제1 부분 및 상기 제2 절연층을 관통하고, 상기 제1 부분의 폭보다 큰 폭을 가지는 제2 부분을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 부분과 상기 제2 부분은 중첩할 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 상기 제2 도전층의 상면의 일부 및 측면과 접촉할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 도전층, 제1 절연층, 제2 도전층 및 제2 절연층을 순차적으로 적층하는 단계, 상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하고, 측벽이 계단 형상을 가지는 접촉 구멍을 형성하는 단계, 그리고 상기 제2 절연층 상에 상기 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 접촉 구멍을 형성하는 단계는 상기 제2 절연층의 제1 부분을 식각하는 단계, 상기 제2 도전층을 식각하는 단계, 상기 제2 절연층의 제2 부분을 식각하는 단계, 그리고 상기 제1 절연층을 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 접촉 구멍을 형성하는 단계는 상기 제2 절연층 상에 포토레지스트층을 형성하는 단계 및 상기 제2 절연층의 상기 제1 부분에 대응하는 상기 포토레지스트층의 일부를 제거하여 포토레지스트 패턴을 형성하는 단계를 추가적으로 포함할 수 있다.
일 실시예에 있어서, 상기 제2 절연층의 상기 제1 부분을 식각하는 단계는 상기 포토레지스터 패턴을 식각 방지막으로 이용하여 제2 절연층을 식각할 수 있다.
일 실시예에 있어서, 상기 제2 도전층을 식각하는 단계는 상기 제2 절연층을 식각 방지막으로 이용하여 상기 제2 도전층을 식각할 수 있다.
일 실시예에 있어서, 상기 접촉 구멍을 형성하는 단계는 상기 제2 절연층의 상기 제2 부분에 대응하는 상기 포토레지스트 패턴의 일부를 에치백(etchback)하는 단계를 추가적으로 포함할 수 있다.
일 실시예에 있어서, 상기 제2 절연층의 상기 제2 부분을 식각하는 단계는 상기 에치백된 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 제2 절연층을 식각할 수 있다.
일 실시예에 있어서, 상기 제2 도전층을 식각하는 단계와 상기 포토레지스트 패턴의 일부를 에치백하는 단계는 동시에 수행될 수 있다.
일 실시예에 있어서, 상기 제1 절연층을 식각하는 단계는 상기 제2 도전층을 식각 방지막으로 이용하여 상기 제1 도전층을 식각할 수 있다.
일 실시예에 있어서, 상기 제2 절연층의 상기 제2 부분을 식각하는 단계와 상기 제1 절연층을 식각하는 단계는 동시에 수행될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 표시 장치는 베이스 기판 상에 순차적으로 배치되는 반도체층, 게이트 절연층, 게이트 전극, 제1 절연층 및 제2 절연층, 그리고 상기 게이트 절연층, 상기 제1 절연층 및 상기 제2 절연층을 관통하여 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자, 상기 스위칭 소자와 전기적으로 연결되는 발광 소자, 상기 게이트 절연층 상에 배치되는 제1 도전층, 상기 제1 절연층 상에 배치되는 제2 도전층, 그리고 상기 제2 절연층 상에 배치되고, 상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하는 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 포함할 수 있다. 상기 접촉 구멍의 측벽은 계단 형상을 가질 수 있다.
일 실시예에 있어서, 상기 접촉 구멍은 상기 제1 절연층 및 상기 제2 도전층을 관통하는 제1 부분 및 상기 제2 절연층을 관통하고, 상기 제1 부분의 폭보다 큰 폭을 가지는 제2 부분을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 부분과 상기 제2 부분은 중첩할 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 상기 제2 도전층의 상면의 일부 및 측면과 접촉할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 게이트 절연층 상에 배치되는 하부 전극 및 상기 제1 절연층 상에 배치되며 상기 하부 전극과 중첩되는 상부 전극을 추가적으로 포함할 수 있다. 상기 하부 전극, 상기 제1 절연층 및 상기 상부 전극에 의해 커패시터가 정의될 수 있다.
일 실시예에 있어서, 상기 발광 소자는 상기 드레인 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 계단 형상을 가지는 접촉 구멍에 의해 연결되는 도전층들을 포함함으로써, 도전체의 단선 불량이 개선될 수 있다.
본 발명의 일 실시예에 따른 표시 기판의 제조 방법에 있어서, 1 회의 포토 공정을 이용하여 계단 형상을 가지는 접촉 구멍을 형성함으로써, 포토 공정의 횟수를 최소화할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 계단 형상을 가지는 접촉 구멍에 의해 연결되는 도전층들을 포함함으로써, 도전체의 단선 불량이 개선될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g 및 2h는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g 및 2h는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 기판들, 표시 기판의 제조 방법들 및 표시 기판을 포함하는 표시 장치들을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 기판(100)은 베이스 기판(101), 제1 도전층(110), 제1 절연층(120), 제2 도전층(130), 제2 절연층(140) 및 제3 도전층(160)을 포함할 수 있다.
베이스 기판(101) 상에는 제1 도전층(110)이 배치될 수 있다. 제1 도전층(110)은 베이스 기판(101) 상에 직접 배치되거나 절연층을 사이에 두고 베이스 기판(101) 상에 배치될 수 있다. 또한, 제1 도전층(110) 상에는 제1 절연층(120)이 배치되고, 제1 절연층(120) 상에는 제2 도전층(130)이 배치되며, 제2 도전층(130) 상에는 제2 절연층(140)이 배치될 수 있다.
제1 도전층(110) 및 제2 도전층(130)은 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 상기 금속은 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등이고, 상기 도전성 산화물은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 알루미늄 도핑된 아연 산화물(Aluminum doped Zinc Oxide, AZO) 등일 수 있다. 제1 도전층(110) 및 제2 도전층(130)은 단층 구조 또는 복층 구조를 가질 수 있다.
제1 절연층(120) 및 제2 절연층(140)은 무기 절연물, 유기 절연물 등과 같은 절연 물질을 포함할 수 있다. 예를 들면, 제1 절연층(120) 및 제2 절연층(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다. 제1 절연층(120) 및 제2 절연층(140)은 단층 구조 또는 복층 구조를 가질 수 있다.
제1 절연층(120), 제2 도전층(130) 및 제2 절연층(140)에는 이들을 관통하는 접촉 구멍(150)이 형성될 수 있다. 접촉 구멍(150)은 제1 도전층(110)의 상면을 노출시키는 하면 및 제1 절연층(120)의 측부, 제2 도전층(130)의 측부 및 제2 절연층(140)의 측부를 노출시키는 측벽을 가질 수 있다.
접촉 구멍(150)의 상기 측벽은 계단 형상을 가질 수 있다. 일 실시예에 있어서, 접촉 구멍(150)의 상기 측벽은 제1 절연층(120)의 측면, 제2 도전층(130)의 측면 및 상면, 그리고 제2 절연층(140)의 측면을 노출시킬 수 있다.
접촉 구멍(150)은 제1 절연층(120)과 제2 도전층(130)을 관통하는 제1 부분(151) 및 제2 절연층(140)을 관통하는 제2 부분(152)을 포함할 수 있다. 접촉 구멍(150)의 제1 부분(151)은 제1 도전층(110)의 상면, 제1 절연층(120)의 측면 및 제2 도전층(130)의 측면을 노출시킬 수 있다. 접촉 구멍(150)의 제2 부분(152)은 제2 도전층(130)의 상면 및 제2 절연층(140)의 측면을 노출시킬 수 있다. 접촉 구멍(150)의 제2 부분(152)의 폭은 접촉 구멍(150)의 제1 부분(151)의 폭보다 클 수 있다.
접촉 구멍(150)의 제1 부분(151)과 제2 부분(152)은 중첩할 수 있다. 일 실시예에 있어서, 접촉 구멍(150)의 제2 부분(152)의 일부(예를 들면, 중심부)는 접촉 구멍(150)의 제1 부분(151)의 전부와 중첩할 수 있다.
제2 절연층(140) 상에는 제3 도전층(160)이 배치될 수 있다. 제3 도전층(160)은 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 상기 금속은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등이고, 상기 도전성 산화물은 ITO, IZO, AZO 등일 수 있다. 제3 도전층(160)은 단층 구조 또는 복층 구조를 가질 수 있다.
제3 도전층(160)은 접촉 구멍(150)을 통해 제1 도전층(110) 및 제2 도전층(130)과 연결될 수 있다. 제3 도전층(160)은 접촉 구멍(150)의 제1 부분(151)에 의해 노출된 제1 도전층(110)의 상면의 일부와 접촉할 수 있다. 제3 도전층(160)은 접촉 구멍(150)의 제1 부분(151)에 의해 노출된 제2 도전층(130)의 측면 및 접촉 구멍(150)의 제2 부분(152)에 의해 노출된 제2 도전층(130)의 상면의 일부와 접촉할 수 있다.
제3 도전층(160)은 계단 형상을 가지는 접촉 구멍(150)의 상기 측벽의 프로파일을 따라 형성될 수 있다. 이에 따라, 제3 도전층(160)은 계단 형상을 가질 수 있다. 제3 도전층(160)이 계단 형상을 가지며 제2 도전층(130)의 측면뿐만 아니라 상면과도 접촉함으로써, 제3 도전층(160)의 단선 불량이 방지될 수 있다.
제3 도전층(160)이 제1 도전층(110)의 일부 및 제2 도전층(130)의 일부를 노출시키는 관통 구멍(150)을 통해 제1 도전층(110) 및 제2 도전층(130)과 접촉함에 따라, 제1 도전층(110), 제2 도전층(130) 및 제3 도전층(160)이 전기적으로 연결될 수 있다. 이에 따라, 제1 도전층(110), 제2 도전층(130) 및 제3 도전층(160)은 도전체를 구성할 수 있다.
일 실시예에 있어서, 제1 도전층(110) 및 제2 도전층(130)은 표시 기판(100)에 구비되는 소자의 전극들일 수 있고, 제3 도전층(160)은 표시 기판(100)에 구비되는 배선일 수 있다. 상기 도전체가 형성됨에 따라, 표시 기판(100)에 구비되는 상기 소자와 상기 배선이 전기적으로 연결될 수 있다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g 및 2h는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 2a를 참조하면, 베이스 기판(101) 상에 제1 도전층(110), 제1 절연층(120), 제2 도전층(130) 및 제2 절연층(140)을 순차적으로 적층할 수 있다.
베이스 기판(101) 상에 제1 도전층(110)을 형성하고, 제1 도전층(110) 상에 제1 절연층(120)을 형성하며, 제1 절연층(120) 상에 제2 도전층(130)을 형성하고, 제2 도전층(130) 상에 제2 절연층(140)을 형성할 수 있다.
제1 도전층(110)과 제2 도전층(130)은 스퍼터법, 화학 기상 증착법 등을 이용하여 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 제1 절연층(120)과 제2 절연층(140)은 스퍼터법, 화학 기상 증착법 등을 이용하여 무기 절연물, 유기 절연물 등과 같은 절연 물질로 형성될 수 있다.
도 2b, 2c, 2d, 2e, 2f 및 2g를 참조하면, 제1 절연층(120), 제2 도전층(130) 및 제2 절연층(140)을 관통하고, 측벽이 계단 형상을 가지는 접촉 구멍(150)을 형성할 수 있다.
먼저, 제2 절연층(140) 상에 포토레지스트층(170)을 형성할 수 있다.
그 다음, 포토레지스트층(170)을 부분적으로 식각하여 포토레지스트 패턴(171)을 형성할 수 있다. 제2 절연층(140)의 제1 부분(141)에 대응하는 포토레지스트층(170)의 일부를 제거하여 포토레지스트 패턴(171)을 형성할 수 있다.
일 실시예에 있어서, 포토레지스트층(170) 상에 광 마스크를 배치하고, 상기 광 마스크의 상부에서 포토레지스트층(170)에 빛을 조사하는 노광 작업을 수행할 수 있다. 상기 광 마스크는 영역별로 서로 다른 투과율을 가질 수 있다. 일 예로, 포토레지스트층(170)이 포지티브(positive) 포토레지스트로 형성되는 경우에, 상기 광 마스크의 제2 절연층(140)의 제1 부분(141)에 대응하는 영역은 투과율이 100%에 근접하고, 상기 영역을 제외한 상기 광 마스크의 영역은 투과율이 0%에 근접할 수 있다. 다른 예로, 포토레지스트층(170)이 네거티브(negative) 포토레지스트로 형성되는 경우에, 상기 광 마스크의 제2 절연층(140)의 제1 부분(141)에 대응하는 영역은 투과율이 0%에 근접하고, 상기 영역을 제외한 상기 광 마스크의 영역은 투과율이 100%에 근접할 수 있다. 상기 노광 작업 후에 현상 작업을 수행하여 포토레지스트 패턴(171)을 형성할 수 있다.
그 다음, 제2 절연층(140)의 제1 부분(141)을 식각할 수 있다. 예를 들면, 제2 절연층(140)의 제1 부분(141)은 건식 식각법 등으로 식각될 수 있다. 여기서, 포토레지스트 패턴(171)을 식각 방지막으로 이용하여 포토레지스트 패턴(171)에 의해 덮이지 않는 제2 절연층(140)의 제1 부분(141)을 식각할 수 있다.
그 다음, 제2 도전층(130)을 식각할 수 있다. 예를 들면, 제2 도전층(130)은 건식 식각법 등으로 식각될 수 있다. 여기서, 제2 절연층(140)을 식각 방지막으로 이용하여 제2 절연층(140)에 의해 덮이지 않는 제2 도전층(130)을 식각할 수 있다.
또한, 포토레지스트 패턴(171)을 에치백(etchback)할 수 있다. 제2 절연층(140)의 제2 부분(142)에 대응하는 포토레지스트 패턴(171)의 일부를 에치백하여 폭이 감소된 포토레지스트 패턴(172)을 형성할 수 있다. 여기서, 제2 절연층(140)의 제2 부분(142)은 식각된 제1 부분(141)에 인접한 부분일 수 있다. 이 경우, 에치백된 포토레지스트 패턴(172)은 에치백되기 전의 포토레지스트 패턴(171)과 비교하여 두께 및 폭이 감소할 수 있다.
일 실시예에 있어서, 제2 도전층(130)을 식각하는 공정과 포토레지스트 패턴(171)을 에치백하는 공정은 실질적으로 동시에 수행될 수 있다. 예를 들면, 건식 식각을 위한 식각 가스를 투입하여 제2 도전층(130)을 식각한 후에 상기 식각 가스를 에치백을 위한 가스로 교체하여 포토레지스트 패턴(171)을 에치백하여 동일 공정 내에서 제2 도전층(130)을 식각하고 포토레지스트 패턴(171)을 에치백할 수 있다.
그 다음, 제1 절연층(120)을 식각할 수 있다. 예를 들면, 제1 절연층(120)은 건식 식각법 등으로 식각될 수 있다. 여기서, 제2 도전층(130)을 식각 방지막으로 이용하여 제2 도전층(130)에 의해 덮이지 않은 제1 절연층(120)을 식각할 수 있다.
또한, 제2 절연층(140)의 제2 부분(142)을 식각할 수 있다. 예를 들면, 제2 절연층(140)의 제2 부분(142)은 건식 식각법 등으로 식각될 수 있다. 에치백된 포토레지스트 패턴(172)을 식각 방지막으로 이용하여 에치백된 포토레지스트 패턴(172)에 의해 덮이지 않은 제2 절연층(140)의 제2 부분(142)을 식각할 수 있다.
일 실시예에 있어서, 제1 절연층(120)을 식각하는 공정과 제2 절연층(140)의 제2 부분(142)을 식각하는 공정은 실질적으로 동시에 수행될 수 있다.
그 다음, 에치백된 포토레지스트 패턴(172)을 제거할 수 있다. 예를 들면, 에치백된 포토레지스트 패턴(172)은 애싱(ashing) 등을 이용하여 제거될 수 있다.
이와 같이, 제2 절연층(140)의 제1 부분(141), 제2 도전층(130), 제2 절연층(140)의 제2 부분(142) 및 제1 절연층(120)을 순차적으로 식각함으로써, 제1 절연층(120), 제2 도전층(130) 및 제2 절연층(140)을 관통하는 접촉 구멍(150)이 형성될 수 있다.
도 2h를 참조하면, 제2 절연층(140) 상에 접촉 구멍(150)을 통해 제1 도전층(110) 및 제2 도전층(130)과 연결되는 제3 도전층(160)을 형성할 수 있다.
제3 도전층(160)은 스퍼터법, 화학 기상 증착법 등을 이용하여 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 제3 도전층(160)은 측벽이 계단 형상을 가지는 접촉 구멍(150)의 프로파일을 따라 접촉 구멍(150) 내에 형성될 수 있다.
상술한 바와 같이, 포토레지스트 패턴(171)을 에치백함으로써, 노광 작업 및 현상 작업을 포함하는 포토 공정을 1 회만 수행하여 접촉 구멍(150)을 형성할 수 있다. 이에 따라, 표시 기판(100)을 형성하기 위한 제조 비용, 제조 시간 등이 감소될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치(300)는 베이스 기판(301) 상에 배치되는 제1 박막 트랜지스터(TR1)를 포함하는 스위칭 소자, 제2 박막 트랜지스터(TR2), 커패시터(CAP), 도전체(CON) 및 발광 소자(LE)를 포함할 수 있다.
베이스 기판(301)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 베이스 기판(301)으로서 유리 기판, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리이미드(polyimide, PI) 등과 같은 투명 플라스틱 기판 또는 투명 금속 산화물 기판을 사용할 수 있다.
베이스 기판(301) 상에는 버퍼층(302)이 배치될 수 있다. 버퍼층(302)은 베이스 기판(301)으로 불순물들이 확산되는 현상을 방지하고, 베이스 기판(301) 전체의 평탄도를 향상시키는 역할을 수행할 수 있다. 또한, 베이스 기판(301) 상에 버퍼층(302)이 존재하는 경우에, 게이트 전극(306)을 형성하는 동안 발생되는 응력을 감소시킬 수 있다. 버퍼층(302)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산질화물(SiOxNy)과 같은 무기 절연물을 포함할 수 있다.
버퍼층(302) 상에는 제1 반도체층(303) 및 제2 반도체층(304)이 배치될 수 있다.
제1 반도체층(303) 및 제2 반도체층(304)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 각각의 제1 반도체층(303) 및 제2 반도체층(304)은 양 단부들에 각각 p형 또는 n형 불순물이 도핑된 불순물 영역들을 포함할 수 있다. 상기 불순물 영역들 사이의 부분은 채널 영역으로 정의될 수 있다.
일 실시예에 있어서, 제1 반도체층(303) 및 제2 반도체층(304)은 산화물 반도체를 포함할 수도 있다. 이 경우, 상기 불순물 영역들은 생략될 수도 있다. 상기 산화물 반도체는, 예를 들면, 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 아연 주석 산화물(Zinc Tin Oxide, ZTO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO) 등을 포함할 수 있다.
버퍼층(302) 상에는 제1 반도체층(303) 및 제2 반도체층(304)을 덮는 게이트 절연층(305)이 배치될 수 있다. 게이트 절연층(305)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 무기 절연물 또는 유기 절연물을 포함할 수 있다. 게이트 절연층(305)은 단층 구조 또는 복층 구조를 가질 수 있다. 예를 들면, 게이트 절연층(305)은 실리콘 산화물 층 및 실리콘 산질화물 층을 포함하는 복층 구조를 가질 수 있다.
게이트 절연층(305) 상에는 게이트 전극(306), 하부 전극(307) 및 제1 도전층(310)이 배치될 수 있다. 게이트 전극(306)은 제1 반도체층(303)의 상기 채널 영역과 중첩될 수 있다. 하부 전극(307)은 제2 반도체층(304)의 상기 채널 영역과 중첩될 수 있다.
게이트 전극(306), 하부 전극(307) 및 제1 도전층(310)은 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 일 실시예에 있어서, 게이트 전극(306), 하부 전극(307) 및 제1 도전층(310)은 동일한 물질을 포함할 수 있다.
한편, 제1 반도체층(303), 게이트 절연층(305) 및 게이트 전극(306)에 의해 제1 박막 트랜지스터(TR1)가 정의될 수 있다. 또한, 제2 반도체층(304), 게이트 절연층(305) 및 하부 전극(307)에 의해 제2 박막 트랜지스터(TR2)가 정의될 수 있다. 이 경우, 하부 전극(307)은 제2 박막 트랜지스터(TR2)의 게이트 전극으로 제공될 수 있다.
게이트 절연층(305) 상에는 게이트 전극(306), 하부 전극(307) 및 제1 도전층(310)을 덮는 제1 절연층(320)이 배치될 수 있다. 제1 절연층(320)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 무기 절연물 또는 유기 절연물을 포함할 수 있다. 제1 절연층(320)은 단층 구조 또는 복층 구조를 가질 수 있다.
제1 절연층(320) 상에는 상부 전극(321) 및 제2 도전층(330)이 배치될 수 있다. 상부 전극(321)은 하부 전극(307)과 중첩될 수 있다.
상부 전극(321) 및 제2 도전층(330)은 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 일 실시예에 있어서, 상부 전극(321) 및 제2 도전층(330)은 동일한 물질을 포함할 수 있다.
한편, 하부 전극(307), 제1 절연층(320) 및 상부 전극(321)에 의해 커패시터(CAP)가 정의될 수 있다. 이에 따라, 표시 장치(300)는 하나의 화소에 2 개의 박막 트랜지스터 및 하나의 커패시터를 포함하는 구조를 가질 수 있다. 그러나, 본 발명의 실시예들에 있어, 상기 박막 트랜지스터 및 상기 커패시터의 개수가 특별히 한정되는 것은 아니다. 예를 들면, 표시 장치(300)는 각 화소마다 3 개 이상의 박막 트랜지스터 및 2 개 이상의 커패시터를 포함하도록 설계될 수도 있다.
제1 절연층(320) 상에는 상부 전극(321) 및 제2 도전층(330)을 덮는 제2 절연층(340)이 배치될 수 있다. 제2 절연층(340)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 무기 절연물 또는 유기 절연물을 포함할 수 있다. 제2 절연층(340)은 단층 구조 또는 복층 구조를 가질 수 있다.
제2 절연층(340) 상에는 소스 전극(355), 드레인 전극(356) 및 제3 도전층(360)이 배치될 수 있다. 소스 전극(355) 및 드레인 전극(356)은 게이트 절연층(305), 제1 절연층(320) 및 제2 절연층(340)을 관통하여 제1 반도체층(303)의 상기 불순물 영역들과 각각 연결될 수 있다.
제3 도전층(360)은 접촉 구멍(350)을 통해 제1 도전층(310) 및 제2 도전층(330)과 연결될 수 있다. 제1 절연층(320), 제2 도전층(330) 및 제2 절연층(340)에는 이들을 관통하는 접촉 구멍(350)이 형성될 수 있다. 접촉 구멍(350)은 제1 도전층(310)의 상면을 노출시키는 하면 및 제1 절연층(320)의 측부, 제2 도전층(330)의 측부 및 제2 절연층(340)의 측부를 노출시키는 측벽을 가질 수 있다.
접촉 구멍(350)의 상기 측벽은 계단 형상을 가질 수 있다. 일 실시예에 있어서, 접촉 구멍(350)의 상기 측벽은 제1 절연층(320)의 측면, 제2 도전층(330)의 측면 및 상면, 그리고 제2 절연층(340)의 측면을 노출시킬 수 있다.
접촉 구멍(350)은 제1 절연층(320)과 제2 도전층(330)을 관통하는 제1 부분(351) 및 제2 절연층(340)을 관통하는 제2 부분(352)을 포함할 수 있다. 접촉 구멍(350)의 제1 부분(351)은 제1 도전층(310)의 상면, 제1 절연층(320)의 측면 및 제2 도전층(330)의 측면을 노출시킬 수 있다. 접촉 구멍(350)의 제2 부분(352)은 제2 도전층(330)의 상면 및 제2 절연층(340)의 측면을 노출시킬 수 있다. 접촉 구멍(350)의 제2 부분(352)의 폭은 접촉 구멍(350)의 제1 부분(351)의 폭보다 클 수 있다.
접촉 구멍(350)의 제1 부분(351)과 제2 부분(352)은 중첩할 수 있다. 일 실시예에 있어서, 접촉 구멍(350)의 제2 부분(352)의 일부(예를 들면, 중심부)는 접촉 구멍(350)의 제1 부분(351)의 전부와 중첩할 수 있다.
제3 도전층(360)은 접촉 구멍(350)의 제1 부분(351)에 의해 노출된 제1 도전층(310)의 상면의 일부와 접촉할 수 있다. 제3 도전층(360)은 접촉 구멍(350)의 제1 부분(351)에 의해 노출된 제2 도전층(330)의 측면 및 접촉 구멍(350)의 제2 부분(352)에 의해 노출된 제2 도전층(330)의 상면의 일부와 접촉할 수 있다.
소스 전극(355), 드레인 전극(356) 및 제3 도전층(360)은 금속, 상기 금속의 합금, 상기 금속의 질화물, 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 일 실시예에 있어서, 소스 전극(355), 드레인 전극(356) 및 제3 도전층(360)은 동일한 물질을 포함할 수 있다.
제1 반도체층(303), 게이트 절연층(305), 게이트 전극(306), 소스 전극(355) 및 드레인 전극(356)에 의해 상기 스위칭 소자가 정의될 수 있다. 또한, 제3 도전층(360)이 제1 도전층(310)의 일부 및 제2 도전층(330)의 일부를 노출시키는 관통 구멍(350)을 통해 제1 도전층(310) 및 제2 도전층(330)과 접촉함에 따라, 제1 도전층(310), 제2 도전층(330) 및 제3 도전층(360)이 전기적으로 연결될 수 있다. 이에 따라, 제1 도전층(310), 제2 도전층(330) 및 제3 도전층(360)에 의해 도전체(CON)가 정의될 수 있다.
일 실시예에 있어서, 제1 도전층(310) 및 제2 도전층(330)은 표시 장치(300)에 구비되는 소자의 전극들일 수 있고, 제3 도전층(360)은 표시 기판(300)에 구비되는 배선일 수 있다. 도전체(CON)가 형성됨에 따라, 표시 기판(300)에 구비되는 상기 소자와 상기 배선이 전기적으로 연결될 수 있다.
제2 절연층(340) 상에는 소스 전극(355), 드레인 전극(356) 및 제3 도전층(360)을 덮는 평탄화층(380)이 배치될 수 있다. 평탄화층(380)은, 예를 들면, 아크릴계 수지, 폴리이미드계 수지, 실록산계 수지, 벤조사이클로부텐(benzo cyclobutene, BCB) 등과 같은 투명성을 갖는 유기 절연물을 포함할 수 있다.
평탄화층(380) 상에는 상기 스위칭 소자와 전기적으로 연결되는 발광 소자(LE)가 배치될 수 있다. 발광 소자(LE)는 제1 전극(381), 화소 정의막(382), 유기 발광층(383) 및 제2 전극(384)을 포함할 수 있다.
제1 전극(381)은 평탄화층(380)을 관통하여 드레인 전극(356)과 접촉할 수 있다. 제1 전극(381)은 인듐 주석 산화물(ITO), 아연 주석 산화물(ZTO), 인듐 아연 산화물(IZO), 아연 산화물, 주석 산화물 등과 같은 투명 도전성 물질을 포함하거나, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은, 네오디뮴 등의 금속 및/또는 이들의 합금을 포함할 수 있다. 제1 전극(381)은 표시 장치(300)의 화소 전극 및/또는 양극(anode)으로 제공될 수 있다.
화소 정의막(382)은 평탄화층(380) 상에 배치되어 제1 전극(381)의 주변부를 덮을 수 있다. 화소 정의막(382)은 표시 장치(300)의 발광 영역을 정의할 수 있고, 화소 정의막(382)에 의해 덮이지 않는 제1 전극(381)의 면적이 실질적으로 상기 발광 영역의 단면적에 해당할 수 있다. 화소 정의막(382)은 폴리이미드 수지, 아크릴 수지 등과 같은 감광성 물질을 포함할 수 있다. 선택적으로, 화소 정의막(382)은 비감광성 유기 물질 또는 무기 물질을 포함할 수도 있다.
유기 발광층(383)은 화소 정의막(382) 및 화소 정의막(382)에 의해 노출된 제1 전극(381) 상에 배치될 수 있다. 일 실시예에 있어서, 유기 발광층(383)과 제1 전극(381) 사이에 정공 수송층(hole transport layer, HTL)이 추가적으로 배치될 수 있다.
유기 발광층(383)은 적색광, 녹색광, 청색광 등과 같은 서로 다른 색광들을 발생시키기 위한 발광 물질들을 포함할 수 있다. 또한, 유기 발광층(383)은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현하기 위한 복수의 발광 물질들이 적층되어 백색광을 발광하는 다층 구조를 가질 수도 있다.
도 3에는 유기 발광층(383)이 화소 정의막(382) 및 제1 전극(381)의 표면들을 따라 연속적으로 형성되는 것으로 도시되어있으나, 유기 발광층(383)은 화소 정의막(382) 측벽에 의해 한정된 형태를 가질 수도 있다.
유기 발광층(383) 상에는 제2 전극(384)이 배치될 수 있다. 제2 전극(384)은 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), Al, Mg, Ag, Cr, W, Mo, Ti 등과 같은 금속, 이들의 합금 등을 포함할 수 있다. 이와 달리, 제2 전극(384)은 ITO, IZO, ZTO, 아연 산화물, 주석 산화물 등의 투명 도전 물질을 포함할 수도 있다. 제2 전극(384)은 표시 장치(300)의 음극(cathode)으로 제공될 수 있다.
제2 전극(384)은 실질적으로 표시 장치(300)의 전면을 커버하며 공통 전극으로 제공될 수 있다. 이와 달리, 제2 전극(384)은 각 화소 마다 패터닝될 수도 있다. 이 경우, 제2 전극(384)은 유기 발광층(383)과 함께 화소 정의막(382)의 측벽에 의해 한정된 형태를 가질 수 있다.
일 실시예에 있어서, 제2 전극(384) 및 유기 발광층(383) 사이에 전자 수송층(electron transport layer, ETL)이 추가적으로 배치될 수 있다. 추가적으로, 제2 전극(384)을 덮는 보호층, 상부 기판 등이 배치될 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 기판들, 표시 기판의 제조 방법들 및 표시 기판을 포함하는 표시 장치들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 표시 기판
300: 표시 장치
101, 301: 베이스 기판 303: 반도체층
305: 게이트 절연층 306: 게이트 전극
307: 하부 전극 110, 310: 제1 도전층
120, 320: 제1 절연층 321: 상부 전극
130, 330: 제2 도전층 140, 340: 제2 절연층
150, 350: 접촉 구멍 151, 351: 제1 부분
152, 352: 제2 부분 355: 소스 전극
356: 드레인 전극 160, 360: 제3 도전층
381: 제1 전극 383: 유기 발광층
384: 제2 전극
101, 301: 베이스 기판 303: 반도체층
305: 게이트 절연층 306: 게이트 전극
307: 하부 전극 110, 310: 제1 도전층
120, 320: 제1 절연층 321: 상부 전극
130, 330: 제2 도전층 140, 340: 제2 절연층
150, 350: 접촉 구멍 151, 351: 제1 부분
152, 352: 제2 부분 355: 소스 전극
356: 드레인 전극 160, 360: 제3 도전층
381: 제1 전극 383: 유기 발광층
384: 제2 전극
Claims (20)
- 베이스 기판;
상기 베이스 기판 상에 배치되는 제1 도전층;
상기 제1 도전층 상에 배치되는 제1 절연층;
상기 제1 절연층 상에 배치되는 제2 도전층;
상기 제2 도전층 상에 배치되는 제2 절연층; 및
상기 제2 절연층 상에 배치되고, 상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하는 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 포함하고,
상기 접촉 구멍의 측벽은 계단 형상을 가지는, 표시 기판. - 제1항에 있어서,
상기 접촉 구멍은;
상기 제1 절연층 및 상기 제2 도전층을 관통하는 제1 부분; 및
상기 제2 절연층을 관통하고, 상기 제1 부분의 폭보다 큰 폭을 가지는 제2 부분을 포함하는, 표시 기판. - 제2항에 있어서,
상기 제1 부분과 상기 제2 부분은 중첩하는, 표시 기판. - 제1항에 있어서,
상기 제3 도전층은 상기 제2 도전층의 상면의 일부 및 측면과 접촉하는, 표시 기판. - 베이스 기판 상에 제1 도전층, 제1 절연층, 제2 도전층 및 제2 절연층을 순차적으로 적층하는 단계;
상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하고, 측벽이 계단 형상을 가지는 접촉 구멍을 형성하는 단계; 및
상기 제2 절연층 상에 상기 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 형성하는 단계를 포함하는, 표시 기판의 제조 방법. - 제5항에 있어서,
상기 접촉 구멍을 형성하는 단계는:
상기 제2 절연층의 제1 부분을 식각하는 단계;
상기 제2 도전층을 식각하는 단계;
상기 제2 절연층의 제2 부분을 식각하는 단계; 및
상기 제1 절연층을 식각하는 단계를 포함하는, 표시 기판의 제조 방법. - 제6항에 있어서,
상기 접촉 구멍을 형성하는 단계는:
상기 제2 절연층 상에 포토레지스트층을 형성하는 단계; 및
상기 제2 절연층의 상기 제1 부분에 대응하는 상기 포토레지스트층의 일부를 제거하여 포토레지스트 패턴을 형성하는 단계를 더 포함하는, 표시 기판의 제조 방법. - 제7항에 있어서,
상기 제2 절연층의 상기 제1 부분을 식각하는 단계는 상기 포토레지스터 패턴을 식각 방지막으로 이용하여 제2 절연층을 식각하는, 표시 기판의 제조 방법. - 제7항에 있어서,
상기 제2 도전층을 식각하는 단계는 상기 제2 절연층을 식각 방지막으로 이용하여 상기 제2 도전층을 식각하는, 표시 기판의 제조 방법. - 제7항에 있어서,
상기 접촉 구멍을 형성하는 단계는:
상기 제2 절연층의 상기 제2 부분에 대응하는 상기 포토레지스트 패턴의 일부를 에치백(etchback)하는 단계를 더 포함하는, 표시 기판의 제조 방법. - 제10항에 있어서,
상기 제2 절연층의 상기 제2 부분을 식각하는 단계는 상기 에치백된 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 제2 절연층을 식각하는, 표시 기판의 제조 방법. - 제10항에 있어서,
상기 제2 도전층을 식각하는 단계와 상기 포토레지스트 패턴의 일부를 에치백하는 단계는 동시에 수행되는, 표시 기판의 제조 방법. - 제7항에 있어서,
상기 제1 절연층을 식각하는 단계는 상기 제2 도전층을 식각 방지막으로 이용하여 상기 제1 도전층을 식각하는, 표시 기판의 제조 방법. - 제6항에 있어서,
상기 제2 절연층의 상기 제2 부분을 식각하는 단계와 상기 제1 절연층을 식각하는 단계는 동시에 수행되는, 표시 기판의 제조 방법. - 베이스 기판 상에 순차적으로 배치되는 반도체층, 게이트 절연층, 게이트 전극, 제1 절연층 및 제2 절연층, 그리고 상기 게이트 절연층, 상기 제1 절연층 및 상기 제2 절연층을 관통하여 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자;
상기 스위칭 소자와 전기적으로 연결되는 발광 소자;
상기 게이트 절연층 상에 배치되는 제1 도전층;
상기 제1 절연층 상에 배치되는 제2 도전층; 및
상기 제2 절연층 상에 배치되고, 상기 제1 절연층, 상기 제2 도전층 및 상기 제2 절연층을 관통하는 접촉 구멍을 통해 상기 제1 도전층 및 상기 제2 도전층과 연결되는 제3 도전층을 포함하고,
상기 접촉 구멍의 측벽은 계단 형상을 가지는, 표시 장치. - 제15항에 있어서,
상기 접촉 구멍은;
상기 제1 절연층 및 상기 제2 도전층을 관통하는 제1 부분; 및
상기 제2 절연층을 관통하고, 상기 제1 부분의 폭보다 큰 폭을 가지는 제2 부분을 포함하는, 표시 장치. - 제16항에 있어서,
상기 제1 부분과 상기 제2 부분은 중첩하는, 표시 장치. - 제15항에 있어서,
상기 제3 도전층은 상기 제2 도전층의 상면의 일부 및 측면과 접촉하는, 표시 장치. - 제15항에 있어서,
상기 게이트 절연층 상에 배치되는 하부 전극 및 상기 제1 절연층 상에 배치되며 상기 하부 전극과 중첩되는 상부 전극을 더 포함하고,
상기 하부 전극, 상기 제1 절연층 및 상기 상부 전극에 의해 커패시터가 정의되는, 표시 장치. - 제15항에 있어서,
상기 발광 소자는 상기 드레인 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 제2 전극을 포함하는, 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170610A KR102477608B1 (ko) | 2017-12-12 | 2017-12-12 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 |
| US16/202,595 US11183650B2 (en) | 2017-12-12 | 2018-11-28 | Display substrate, method of manufacturing the same, and display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170610A KR102477608B1 (ko) | 2017-12-12 | 2017-12-12 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190070384A true KR20190070384A (ko) | 2019-06-21 |
| KR102477608B1 KR102477608B1 (ko) | 2022-12-14 |
Family
ID=66697299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170170610A KR102477608B1 (ko) | 2017-12-12 | 2017-12-12 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11183650B2 (ko) |
| KR (1) | KR102477608B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11894355B2 (en) | 2020-10-12 | 2024-02-06 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544710A (zh) * | 2019-08-08 | 2019-12-06 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板及显示装置 |
| KR20220016373A (ko) * | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| KR20220065165A (ko) * | 2020-11-12 | 2022-05-20 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR20220072067A (ko) * | 2020-11-24 | 2022-06-02 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020025237A (ko) * | 1999-08-25 | 2002-04-03 | 마이클 골위저, 호레스트 쉐퍼 | 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법 |
| US20150076501A1 (en) * | 2013-09-18 | 2015-03-19 | Mitsubishi Electric Corporation | Thin film transistor array substrate |
| KR20160022438A (ko) * | 2014-08-19 | 2016-03-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US20160351546A1 (en) * | 2013-12-19 | 2016-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC Interconnect Apparatus and Method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| KR102280959B1 (ko) | 2013-12-16 | 2021-07-26 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
| KR102303605B1 (ko) | 2015-01-09 | 2021-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US10580581B2 (en) * | 2017-11-16 | 2020-03-03 | Globalfoundries Inc. | High-density metal-insulator-metal capacitors |
-
2017
- 2017-12-12 KR KR1020170170610A patent/KR102477608B1/ko active IP Right Grant
-
2018
- 2018-11-28 US US16/202,595 patent/US11183650B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020025237A (ko) * | 1999-08-25 | 2002-04-03 | 마이클 골위저, 호레스트 쉐퍼 | 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법 |
| US20150076501A1 (en) * | 2013-09-18 | 2015-03-19 | Mitsubishi Electric Corporation | Thin film transistor array substrate |
| US20160351546A1 (en) * | 2013-12-19 | 2016-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC Interconnect Apparatus and Method |
| KR20160022438A (ko) * | 2014-08-19 | 2016-03-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11894355B2 (en) | 2020-10-12 | 2024-02-06 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102477608B1 (ko) | 2022-12-14 |
| US20190181360A1 (en) | 2019-06-13 |
| US11183650B2 (en) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
| US9935163B2 (en) | Display device and method for manufacturing the same | |
| KR102477608B1 (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| US10797124B2 (en) | Organic light emitting display substrate and manufacturing method thereof | |
| US20180122877A1 (en) | Organic Light Emitting Display Device and Method of Manufacturing the Same | |
| US11817462B2 (en) | Thin film transistor, array substrate, and method for fabricating array substrate | |
| JP4113197B2 (ja) | 有機電界発光表示装置 | |
| KR102151235B1 (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| US7981708B1 (en) | Method of fabricating pixel structure and method of fabricating organic light emitting device | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
| WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
| KR20100130490A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2007193313A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| CN109427820B (zh) | 一种显示装置用基板及其制备方法、显示面板 | |
| CN110718571A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113707725B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN110931510B (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| KR20220002795A (ko) | 표시 장치 및 그 제조 방법 | |
| CN101950733B (zh) | 像素结构的制造方法及有机发光元件的制造方法 | |
| WO2022017050A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN110931566A (zh) | 晶体管基底及制造其的方法和包括其的显示装置 | |
| US9640554B2 (en) | Pixel structure | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |