KR20220002795A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220002795A
KR20220002795A KR1020200080570A KR20200080570A KR20220002795A KR 20220002795 A KR20220002795 A KR 20220002795A KR 1020200080570 A KR1020200080570 A KR 1020200080570A KR 20200080570 A KR20200080570 A KR 20200080570A KR 20220002795 A KR20220002795 A KR 20220002795A
Authority
KR
South Korea
Prior art keywords
pattern
layer
inorganic
inorganic layer
insulating layer
Prior art date
Application number
KR1020200080570A
Other languages
English (en)
Inventor
문유한
김덕회
김쇄현
이정호
하정우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200080570A priority Critical patent/KR20220002795A/ko
Priority to US17/209,498 priority patent/US11832471B2/en
Priority to CN202110703605.7A priority patent/CN113870693A/zh
Publication of KR20220002795A publication Critical patent/KR20220002795A/ko
Priority to US18/489,939 priority patent/US20240049502A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2227/323—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치의 제조 방법은, 화소 영역과 벤딩 영역을 갖는 베이스 기판 위에, 제1 무기층, 제2 무기층, 액티브 패턴, 제3 무기층, 제1 게이트 금속 패턴, 제4 무기층, 제2 게이트 금속 패턴 및 제5 무기층을 형성하는 단계, 상기 제5 무기층 위에, 제1 포토레지스트 패턴을 형성하는 단계, 상기 벤딩 영역에서 상기 제1 포토레지스 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 잔류 포토레지스트 패턴을 형성하는 단계, 및 상기 잔류 포토레지스트 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하는 단계를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는, 본 발명은 벤딩 영역을 갖는 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 별도의 광원이 불필요하여 저전력으로 구동이 가능하고, 경량의 박형으로 제조될 수 있으며, 표시 장치로서 우수한 특성들을 갖는다.
유기 발광 표시 장치의 표시 패널은 고분자 등으로 형성된 플렉서블 베이스 기판을 포함할 수 있다. 상기 플렉서블 베이스 기판을 포함하는 표시 패널은 벤딩 영역을 갖도록 디자인될 수 있으며, 상기 벤딩 영역에 가해지는 벤딩 스트레스에 의한 무기막의 크랙 등을 방지하기 위하여, 상기 벤딩 영역에서는 무기막을 제거할 수 있다.
본 발명의 목적은, 마스크의 수를 감소시킬 수 있는 표시 장치의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 벤딩 영역을 갖는 표시 장치를 제공하는데 있다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법은, 화소 영역과 벤딩 영역을 갖는 베이스 기판 위에, 제1 무기층, 상기 제1 무기층 위에 배치되는 제2 무기층, 상기 화소 영역에서 상기 제2 무기층 위에 배치된 액티브 패턴, 상기 액티브 패턴을 커버하는 제3 무기층, 상기 제3 무기층 위에 배치되며 상기 액티브 패턴과 중첩하는 게이트 전극을 포함하는 제1 게이트 금속 패턴, 상기 제1 게이트 금속 패턴을 커버하는 제4 무기층, 상기 화소 영역에서 상기 제4 무기층 위에 배치된 제2 게이트 금속 패턴 및 상기 제2 게이트 금속 패턴을 커버하는 제5 무기층을 형성하는 단계, 상기 제5 무기층 위에, 상기 화소 영역에 배치되는 제1 영역, 상기 액티브 패턴의 일부와 중첩하며 상기 제1 영역보다 낮은 상면 높이를 갖는 제2 영역 및 상기 벤딩 영역과 중첩하는 제1 개구부를 포함하는 제1 포토레지스트 패턴을 형성하는 단계, 상기 벤딩 영역에서 상기 제1 포토레지스 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 벤딩 영역과 중첩하는 제1 개구부 및 상기 액티브 패턴의 일부와 중첩하는 제2 개구부를 포함하는 잔류 포토레지스트 패턴을 형성하는 단계, 및 상기 잔류 포토레지스트 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하여, 상기 액티브 패턴을 노출하는 제1 콘택홀을 형성하고, 상기 벤딩 영역에서 상기 베이스 기판의 적어도 일부를 노출시키는 단계를 포함한다.
일 실시예에 따르면, 상기 제1 내지 제5 무기층들은 각각 독립적으로, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 벤딩 영역에서 상기 제1 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계는, 적어도 상기 제5 무기층, 상기 제4 무기층 및 상기 제3 무기층을 제거한다.
일 실시예에 따르면, 상기 벤딩 영역에서 상기 제1 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계는, 상기 제5 무기층, 상기 제4 무기층, 상기 제3 무기층 및 상기 제2 무기층의 일부를 제거한다.
일 실시예에 따르면, 상기 제1 포토레지스 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각할 때 식각되는 두께의 합은, 상기 잔류 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각할 때 식각되는 두께의 합보다 크다.
일 실시예에 따르면, 상기 표시 장치의 제조 방법은, 상기 제5 무기층 위에 제1 소스 금속 패턴을 형성하는 단계를 더 포함한다. 상기 제1 소스 금속 패턴은 상기 제1 콘택홀을 통해 상기 액티브 패턴과 전기적으로 접촉하는 소스 패턴 및 상기 벤딩 영역에 배치되는 전달 배선을 포함한다.
일 실시예에 따르면, 상기 액티브 패턴은 폴리실리콘을 포함한다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법은, 화소 영역과 벤딩 영역을 갖는 베이스 기판 위에, 제1 무기층, 상기 제1 무기층 위에 배치되는 제2 무기층, 상기 화소 영역에서 상기 제2 무기층 위에 배치된 제1 액티브 패턴, 상기 제1 액티브 패턴을 커버하는 제3 무기층, 상기 제3 무기층 위에 배치되며 상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극을 포함하는 제1 게이트 금속 패턴, 상기 제1 게이트 금속 패턴을 커버하는 제4 무기층, 상기 화소 영역에서 상기 제4 무기층 위에 배치된 제2 게이트 금속 패턴, 상기 제2 게이트 금속 패턴을 커버하는 제5 무기층, 상기 화소 영역에서 상기 제5 무기층 위에 배치되는 제2 액티브 패턴, 상기 제2 액티브 패턴을 커버하는 제6 무기층, 상기 제6 무기층 위에 배치되며 상기 제2 액티브 패턴과 중첩하는 제2 게이트 전극을 포함하는 제3 게이트 금속 패턴 및 상기 제3 게이트 금속 패턴을 커버하는 제7 무기층을 형성하는 단계, 상기 제7 무기층 위에, 상기 화소 영역에 배치되는 제1 영역, 상기 제2 액티브 패턴의 일부와 중첩하며 상기 제1 영역보다 낮은 상면 높이를 갖는 제2 영역, 상기 벤딩 영역과 중첩하는 제1 개구부 및 상기 제1 액티브 패턴의 일부와 중첩하는 제2 개구부를 포함하는 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하는 단계, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 벤딩 영역과 중첩하는 제1 개구부, 상기 제1 액티브 패턴의 일부와 중첩하는 제2 개구부 및 상기 제2 액티브 패턴의 일부와 중첩하는 제3 개구부를 포함하는 잔류 포토레지스트 패턴을 형성하는 단계, 및 상기 잔류 포토레지스트 패턴의 상기 제1 개구부, 상기 제2 개구부 및 상기 제3 개구부와 중첩하는 무기층들을 식각하여, 상기 제1 액티브 패턴을 노출하는 제1 콘택홀 및 상기 제2 액티브 패턴을 노출하는 제2 콘택홀을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 표시 장치는, 화소 영역과 벤딩 영역을 갖는 베이스 기판, 상기 베이스 기판 위에 배치되는 배리어층, 상기 화소 영역에서 상기 배리어층 위에 배치된 액티브 패턴, 상기 액티브 패턴을 커버하는 제1 절연층, 상기 제1 절연층 위에 배치되며 상기 액티브 패턴과 중첩하는 게이트 전극을 포함하는 제1 게이트 금속 패턴, 상기 제1 게이트 금속 패턴을 커버하는 제2 절연층, 상기 화소 영역에서 상기 제2 절연층 위에 배치된 제2 게이트 금속 패턴, 상기 제2 게이트 금속 패턴을 커버하는 제3 절연층, 상기 제3 절연층 위에 배치되는 소스 금속 패턴, 상기 소스 금속 패턴 위에 배치되는 비아 절연층 및 상기 비아 절연층 위에 배치되는 유기 발광 다이오드를 포함한다. 상기 벤딩 영역에는 무기층이 배치되지 않으며, 상기 벤딩 영역의 경계에서 적층된 무기층들의 측면들은 서로 연결되어 스트레이트한 경계면을 형성한다.
본 발명의 예시적인 실시예들에 따르면, 동일한 포토리소그라피 공정에서 화소 영역의 무기층과 벤딩 영역의 무기층을 제거할 수 있다. 따라서, 벤딩 영역의 무기층을 추가로 식각하기 위한 포토리소그리피 공정을 생략할 수 있다.
또한, 상기 벤딩 영역과 인접하는 영역의 경계에서 무기층들의 측면들이 수평 돌출부를 형성하지 않고 연속적으로 이어짐에 따라 주변 영역의 폭을 실질적으로 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 3a, 도 3b, 도 4, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a, 도 7b, 도 8a, 도 8b 및 도 8c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다.
도 9a, 도 9b, 도 10a, 도 10b, 도 11a, 도 11b, 도 12a, 도 12b, 도 13a, 도 13b, 도 14a, 도 14b, 도 14c, 도 15a 및 도 15b는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 단면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다. 도 2는 벤딩 영역과 연결 영역을 평면도 상에서 도시하기 위하여 펼쳐진 상태를 도시할 수 있다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하는 주변 영역(PA)을 포함한다. 상기 표시 영역(DA)은 복수의 화소 영역들(PX)을 포함할 수 있다. 일 실시예에 따르면, 각 화소 영역(PX)에는 발광 소자 및 상기 발광 소자와 전기적으로 연결되는 구동 소자가 배치될 수 있다. 평면도 상에서, 상기 주변 영역(PA)은 상기 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
상기 표시 장치(100)는 벤딩 영역(BA)과 연결 영역(CA)을 더 포함한다. 상기 벤딩 영역(BA)은 상기 주변 영역(PA)의 일측으로부터 연장될 수 있으며, 하부 방향으로 벤딩될 수 있다. 상기 연결 영역(CA)은 상기 벤딩 영역(BA)으로부터 연장되어 상기 표시 영역(DA) 또는 상기 주변 영역(PA) 아래에 배치될 수 있다. 도 2를 참조하면, 펼쳐진 상태에서, 상기 벤딩 영역(BA)은 상기 표시 영역(DA)과 상기 연결 영역(CA) 사이에 배치될 수 있다.
상기 연결 영역(CA)은 구동 장치와 전기적으로 연결될 수 있다. 상기 연결 영역(CA)에는, 상기 구동 장치로부터 제공되는 구동 신호 또는 전원 전압이 인가되는 연결 패드(PD)들이 배치될 수 있다. 상기 연결 패드(PD)들은 상기 벤딩 영역(BA)과 상기 주변 영역(PA)에 배치되는 전달 배선(TL)들과 전기적으로 연결될 수 있다. 상기 전달 배선(TL)은 상기 표시 영역의 화소들(PX)에 구동 신호 또는 전원 전압을 전달하거나, 상기 주변 영역(PA)에 배치되는 구동 회로에 구동 신호를 전달할 수 있다. 예를 들어, 상기 전달 배선(TL)은 상기 벤딩 영역(BA)에서 제1 방향(D1)을 따라 연장될 수 있다.
도 3a, 도 3b, 도 4, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a, 도 7b, 도 8a, 도 8b 및 도 8c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다. 도 3a, 도 5a, 도 6a, 도 7a 및 도 8a은 표시 영역의 화소 영역을 도시할 수 있고, 도 3b, 도 4, 도 5b, 도 6b, 도 7b, 도 8b 및 도 8c는 벤딩 영역을 도시할 수 있다.
도 3a 및 도 3b를 참조하면, 베이스 기판(110) 위에 배리어층(112) 및 버퍼층(114)을 형성한다.
상기 베이스 기판(110)은 적어도 하나의 고분자 필름을 포함한다. 예를 들어, 상기 고분자 필름은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 또는 이들의 조합을 포함할 수 있다. 상기 베이스 기판(110)은 둘 이상의 고분자 필름을 포함할 수 있으며, 상기 고분자 필름들 사이에 배치된 무기 배리어층을 포함할 수 있다.
상기 배리어층(112) 및 상기 버퍼층(114)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 배리어층(112) 및 상기 버퍼층(114)은 각각 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 단일층 구조 또는 다층 구조를 가질 수 있다. 일 실시예에 따르면, 상기 배리어층(112)은 실리콘 산화물을 포함할 수 있고, 상기 버퍼층(114)은 실리콘 질화물을 포함하는 하부층과 실리콘 산화물을 포함하는 상부층을 포함하는 다층 구조를 가질 수 있다.
상기 버퍼층(114) 위에는 액티브 패턴(AP) 및 상기 액티브 패턴(AP)을 커버하는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120) 위에는 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함하는 제1 게이트 금속 패턴이 형성된다.
예를 들어, 상기 액티브 패턴(AP)은 다결정 실리콘(폴리실리콘)을 포함할 수 있다. 예를 들어, 상기 버퍼층(114) 위에 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 결정화하여, 다결정 실리콘층을 형성할 수 있다.
예를 들어, 상기 비정질 실리콘층은, 스퍼터링, 저압화학증착(low-pressure chemical vapor deposition, LPCVD), 플라즈마강화 화학증착(plasma-enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다. 상기 비정질 실리콘층은 엑시머 레이저 어닐링(Excimer Laser Annealing), 순차 측면 고상화(Sequential Lateral Solidification) 등에 의해 결정화될 수 있다.
상기 다결정 실리콘층은, 포토리소그라피 등에 의해 패터닝되어, 반도체 패턴이 형성될 수 있다.
상기 반도체 패턴의 적어도 일부는 불순물로 도핑된다. 일 실시예에 따르면, 상기 불순물은 보론 등과 같은 P형 불순물일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 인, 비소 등과 같은 N형 불순물이 도핑될 수도 있다. 예를 들어, 상기 N형 불순물은 서로 다른 영역에 고농도 및 저농도로 도핑될 수 있다.
예를 들어, 상기 제1 절연층(120) 위에 상기 제1 게이트 금속 패턴을 형성한 후, 상기 제1 게이트 금속 패턴 또는 상기 제1 게이트 금속 패턴을 형성하기 위한 포토레지스트 패턴을 마스크로 이용하여, 상기 반도체 패턴을 도핑할 수 있다.
이에 따라, 상기 제1 게이트 금속 패턴과 중첩하지 않는, 상기 반도체 패턴의 영역에는 불순물이 도핑되어, 소스 영역 및 드레인 영역을 형성할 수 있다. 예를 들어, 상기 액티브 패턴(AP)은, 상기 제1 게이트 전극(GE1)과 중첩하는 제1 채널 영역(C1) 및 상기 제2 게이트 전극(GE2)과 중첩하는 제2 채널 영역(CH2)을 포함할 수 있다. 상기 액티브 패턴(AP)에서 상기 제1 게이트 금속 패턴들과 중첩하지 않으며 도핑된 영역들은 소스 영역 및 드레인 영역을 형성할 수 있다. 예를 들어, 상기 액티브 패턴(AP)은 상기 제1 채널 영역(C1) 및 상기 제2 채널 영역(CH2)과 인접하는 제1 소스 영역(S1), 제1 드레인 영역(D1), 제2 소스 영역(S2) 및 제2 드레인 영역(D2)을 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 회로 영역의 회로 구성에 따라, 상기 액티브 패턴(AP)은 셋 이상의 채널 영역들과 이에 대응하는 소스 영역들 및 드레인 영역들을 포함할 수 있다.
상기 제1 절연층(120)은 무기 물질을 포함할 수 있으며, 단일층 구조또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 산화물을 포함할 수 있다. 상기 제1 절연층(120)은 제1 게이트 절연층으로 지칭될 수 있다.
상기 제1 절연층(120) 위에 제1 게이트 금속층을 형성하고, 상기 제1 게이트 금속층을 패터닝하여 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)을 포함하는 제1 게이트 금속 패턴을 형성한다. 상기 제1 게이트 금속 패턴 위에 제2 절연층(130)을 형성한다. 상기 제2 절연층(130) 위에 제2 게이트 금속층을 형성하고, 상기 제2 게이트 금속층을 패터닝하여, 커패시터 패턴(CP)을 포함하는 제2 게이트 금속 패턴을 형성한다. 상기 제2 게이트 금속 패턴 위에 제3 절연층(140)을 형성한다.
상기 제1 게이트 금속층 및 상기 제2 게이트 금속층은 각각, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 게이트 금속층 및 상기 제2 게이트 금속층은 각각, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
예를 들어, 상기 커패시터 패턴(CP)은 스토리지 커패시터의 커패시터 전극을 정의할 수 있다. 상기 제2 게이트 금속 패턴은 초기화 신호를 제공하기 위한 신호 배선, 차폐 패턴 등을 더 포함할 수 있다.
상기 제2 절연층(130) 및 상기 제3 절연층(140)은 각각, 무기 물질을 포함할 수 있으며, 단일층 구조또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제2 절연층(130) 및 상기 제3 절연층(140)은 각각, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제2 절연층(130)은 실리콘 질화물을 포함할 수 있으며, 상기 제3 절연층(140)은 실리콘 산화물을 포함하는 하부층과 실리콘 질화물을 포함하는 상부층을 포함할 수 있다. 상기 제2 절연층(130)은 제2 게이트 절연층으로 지칭될 수 있고, 상기 제3 절연층(140)은 제1 층간 절연층으로 지칭될 수 있다.
상기 제3 절연층(140) 위에는 제1 포토레지스트 패턴(PR1)이 형성된다. 도 3a를 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 상기 화소 영역(PX)에서 서로 두께가 다른 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 예를 들어, 상기 제2 영역(A2)은 상기 액티브 패턴(AP)의 일부와 중첩할 수 있으며, 상기 제2 영역(A2)에서 상면의 높이는, 상기 제1 영역(A1)에서 상면의 높이보다 작다.
도 3b를 참조하면, 상기 벤딩 영역(BA)에는 상기 배리어층(112), 상기 버퍼층(114), 상기 제1 절연층(120), 상기 제2 절연층(130) 및 상기 제3 절연층(140)이 배치된다.
상기 제1 포토레지스트 패턴(PR1)은 상기 벤딩 영역(BA)에 배치되지 않는다. 예를 들어, 상기 제1 포토레지스트 패턴(PR1)은 상기 벤딩 영역(BA)에 중첩하는 제1 개구부(OP1)를 포함할 수 있으며, 상기 벤딩 영역(BA)에서 상기 제3 절연층(140)의 상면이 노출될 수 있다.
상기 두께 차이를 갖는 제1 포토레지스트 패턴(PR1)은 하프 톤 노광을 이용하여 형성될 수 있다.
일 실시예에서, 상기 배리어층(112)은 제1 무기층, 상기 버퍼층(114)은 제2 무기층, 상기 제1 절연층(120)은 제3 무기층, 상기 제2 절연층(130)은 제4 무기층, 상기 제3 절연층(140)은 제5 무기층으로 지칭될 수 있다.
도 4를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여, 상기 벤딩 영역(BA)에서 무기층들을 식각한다. 예를 들어, 상기 무기층들은 건식 식각에 의해 식각될 수 있다.
상기 무기층들의 식각 두께는 필요에 따라 조절될 수 있다. 일 실시예에 따르면, 상기 벤딩 영역(BA)에서, 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)이 제거될 수 있다. 그러나, 이는 설명을 위한 예시이며, 상기 제거되는 무기층들은, 각 무기층의 두께 및 식각 두께에 따라 달라질 수 있다. 예를 들어, 상기 제1 절연층(120)의 일부가 상기 벤딩 영역(BA)에서 잔류하거나, 상기 버퍼층(114)의 일부가 더 제거될 수 있다. 예를 들어, 상기 벤딩 영역(BA)에서 제거되는 무기층들의 두께의 합은 약 5,000Å 내지 15,000Å일 수 있다. 상기 식각 두께는 이후의 2차 식각 공정에서의 식각 두께를 고려하여 조절될 수 있다.
도 5a 및 도 5b를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거하여 잔류 포토레지스트 패턴(PR1')을 형성한다. 예를 들어, 애싱(ashing) 등에 의해 상기 제1 포토레지스트 패턴(PR1)의 두께를 전체적으로 감소시킬 수 있다. 이에 따라, 상기 제2 영역(A2)이 완전히 제거됨으로써, 상기 액티브 패턴(AP)의 일부와 중첩하며 상기 제3 절연층(140)을 노출하는 제2 개구부(OP2)가 형성될 수 있다.
도 6a 및 도 6b를 참조하면, 상기 잔류 포토레지스트 패턴(PR1')을 마스크로 이용하여, 상기 벤딩 영역(BA)과 상기 화소 영역(PX)에서 무기층들을 식각한다. 예를 들어, 상기 무기층들은 건식 식각에 의해 식각될 수 있다.
예를 들어, 상기 제1 개구부(OP1)와 중첩하는 상기 벤딩 영역(BA)에서 상기 버퍼층(114) 및 상기 배리어층(112)이 제거되어 상기 베이스 필름(110)의 상면이 노출될 수 있다. 또한, 상기 화소 영역(PX)에서 상기 제2 개구부(OP2)와 중첩하는 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)이 제거되어 상기 액티브 패턴(AP)을 부분적으로 노출하는 제1 콘택홀(CT1)이 형성될 수 있다.
일 실시예에 따르면, 상기 2차 식각에서 상기 벤딩 영역(BA)에서 제거되는 무기층들의 두께의 합은 상기 1차 식각에서 상기 벤딩 영역(BA)에서 제거되는 무기층들의 두께의 합보다 작을 수 있다. 예를 들어, 상기 벤딩 영역(BA)에서 제거되는 무기층들의 두께의 합은 약 5,000Å 내지 10,000Å일 수 있다.
일 실시예에 따르면, 상기 벤딩 영역(BA)에서, 무기층들은 실질적으로 단일의 마스크를 이용하여 제거된다. 따라서, 상기 벤딩 영역(BA)과 인접하는 영역의 경계에서, 상기 무기층들의 측면들은 실질적으로 연속적으로 이어질 수 있다. 따라서, 상기 벤딩 영역(BA)과 인접하는 영역의 경계에서, 상기 무기층들의 적층 구조는 수평 방향으로 돌출하지 않고 실질적으로 스트레이트하게 연장되는 경계면을 형성할 수 있다. 예를 들어, 상기 적층 구조의 테이퍼 각은 70도 내지 90도 또는 80도 내지 90도일 수 있다.
도 7a 및 도 7b를 참조하면, 상기 잔류 포토레지스트 패턴을 제거하고, 상기 제3 절연층(140) 위에 소스 금속 패턴을 형성한다. 상기 소스 금속 패턴은, 상기 화소 영역(PX)에서 상기 제1 콘택홀을 통해 상기 액티브 패턴(AP)과 전기적으로 접촉하는 소스 패턴(SP) 및 상기 벤딩 영역(BA)에 배치되는 전달 배선(TL)을 포함할 수 있다. 또한, 상기 소스 금속 패턴은, 상기 액티브 패턴(AP)의 드레인 영역과 전기적으로 접촉하여 발광 다이오드에 전원 전압을 전달하는 드레인 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 소스 패턴(SP)은 전원 전압을 전달하는 전원 배선일 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 소스 패턴(SP)은 데이터 신호를 전달하는 데이터 라인 또는 다른 소스 신호를 전달하는 연결 패턴일 수도 있다.
예를 들어, 상기 제3 절연층(140) 위에 소스 금속층을 형성하고, 상기 소스 금속층을 패터닝하여 상기 소스 금속 패턴을 형성할 수 있다. 예를 들어, 상기 소스 금속층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 소스 금속층, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
도 8a를 참조하면, 상기 소스 금속 패턴을 커버하는 제4 절연층(150)을 형성한다. 예를 들어, 상기 제4 절연층(150)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 제4 절연층(150)은 비아 절연층 또는 유기 절연층으로 지칭될 수 있다.
상기 제4 절연층(150) 위에는 유기 발광 다이오드의 제1 전극(EL1)및 화소 정의층(PXL)이 형성된다.
상기 제1 전극(EL1)은 애노드로 작동할 수 있다. 예를 들어, 상기 제1 전극(EL1)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 제1 전극(EL1)이 투과 전극으로 형성되는 경우, 상기 제1 전극(EL1)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함할 수 있다. 상기 제1 전극(EL1)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
상기 화소 정의층(190)은 상기 제1 전극(EL1)의 적어도 일부를 노출하는 개구부를 갖는다. 예를 들어, 상기 화소 정의층(190)은 유기 절연 물질을 포함할 수 있다.
상기 제1 전극(EL1) 위에는 유기 발광층(OL)이 형성된다. 상기 유기 발광층(OL)은 적어도 발광층을 포함할 수 있으며, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다.
일 실시예에서, 상기 유기 발광층(OL)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에서 상기 유기 발광층(OL)이 백색을 발광하는 경우, 상기 유기 발광층(OL)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다층구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
예를 들어, 상기 유기 발광층(OL)은 스크린 인쇄, 잉크젯 인쇄, 증착 등의 방법으로 형성될 수 있다.
상기 유기 발광층(OL) 위에는 제2 전극(EL2)이 형성된다. 상기 제2 전극(EL2)은 상기 박막 트랜지스터 기판을 포함하는 표시 장치의 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극(EL2)은, 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다.
예를 들어, 상기 제2 전극(EL2)은 복수의 화소에 걸쳐, 표시 영역 상에서 연속적으로 연장될 수 있다. 일 실시예에 따르면, 상기 제2 전극(EL2) 위에는 캡핑층 및 차단층이 더 형성될 수 있다.
다음으로, 상기 유기 발광 다이오드 위에는 봉지층(210)이 형성될 수 있다. 예를 들어, 상기 봉지층(210)은 무기 박막(212, 216) 및 유기 박막(214)의 적층 구조를 가질 수 있다.
예를 들어, 상기 유기 박막(214)은, 폴리아크릴레이트, 에폭시 수지 등과 같은 고분자 경화물을 포함할 수 있다.
예를 들어, 상기 무기 박막(212, 216)은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
도 8b를 참조하면, 상기 벤딩 영역(BA)에서 상기 전달 배선(TL)을 커버하며 상기 무기층이 제거된 영역을 충진하는 충진부(FL)가 형성될 수 있다. 상기 충진부(FL)는 유기 물질을 포함할 수 있다. 예를 들어, 상기 충진부(FL)는 상기 제4 절연층(150)을 형성하는 공정에서 형성되어 상기 제4 절연층(150)과 동일한 물질을 포함할 수 있다. 다른 실시예에서, 상기 충진부(FL)의 적어도 일부는 상기 화소 정의층(PXL)을 형성하는 공정에서 형성되어 상기 화소 정의층(PXL)과 동일한 물질을 포함할 수 있다.
다른 실시예에 따르면, 도 8c에 도시된 것과 같이, 유기 물질을 포함하는 충진부(FL)는 전달 배선(TL) 아래에 배치될 수 있으며, 상기 전달 배선(TL)을 커버하는 보호층(PL)이 형성될 수 있다. 예를 들어, 상기 충진부(FL)는 별도의 공정을 통해 형성될 수 있으며, 상기 보호층(PXL)은 상기 제4 절연층(150) 및/또는 상기 화소 정의층(PXL)과 함께 형성될 수 있다.
일 실시예에 따르면, 동일한 포토리소그라피 공정에서 화소 영역의 무기층과 벤딩 영역의 무기층을 제거할 수 있다. 따라서, 벤딩 영역의 무기층을 추가로 식각하기 위한 마스크 공정을 생략할 수 있다.
또한, 상기 벤딩 영역과 인접하는 영역의 경계에서 무기층들의 측면들이 수평 돌출부를 형성하지 않고 연속적으로 이어짐에 따라 주변 영역의 폭을 실질적으로 감소시킬 수 있다.
도 9a, 도 9b, 도 10a, 도 10b, 도 11a, 도 11b, 도 12a, 도 12b, 도 13a, 도 13b, 도 14a, 도 14b, 도 14c, 도 15a 및 도 15b는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다. 도 9a, 도 10a, 도 11a, 도 12a, 도 13a, 도 14a 및 도 15a는 표시 영역의 화소 영역을 도시할 수 있고, 도 9b, 도 10b, 도 11b, 도 12b, 도 13b, 도 14b 및 도 14c 및 도 15b는 벤딩 영역을 도시할 수 있다.
도 9a 및 도 9b를 참조하면, 베이스 기판(110) 위에 배리어층(112) 및 버퍼층(114)을 형성한다.
상기 버퍼층(114) 위에는 제1 액티브 패턴(AP1) 및 상기 제1 액티브 패턴(AP1)을 커버하는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120) 위에는 제1 게이트 전극(GE1)을 포함하는 제1 게이트 금속 패턴이 형성된다. 일 실시예에 따르면, 상기 제1 액티브 패턴(AP1)은 다결정 실리콘(폴리실리콘)을 포함할 수 있다.
예를 들어, 상기 제1 액티브 패턴(AP1)은, 상기 제1 게이트 전극(GE1)과 중첩하는 제1 채널 영역(C1), 상기 제1 채널 영역(C1)과 인접하는 제1 소스 영역(S1) 및 제1 드레인 영역(D1)을 포함할 수 있다.
상기 제1 절연층(120) 위에 제1 게이트 금속층을 형성하고, 상기 제1 게이트 금속층을 패터닝하여 상기 제1 게이트 전극(GE1)을 포함하는 제1 게이트 금속 패턴을 형성한다. 상기 제1 게이트 금속 패턴 위에 제2 절연층(132)을 형성한다. 상기 제2 절연층(132) 위에 제2 게이트 금속층을 형성하고, 상기 제2 게이트 금속층을 패터닝하여, 커패시터 패턴(CP)을 포함하는 제2 게이트 금속 패턴을 형성한다.
상기 제2 게이트 금속 패턴은, 바텀 게이트 패턴(BP)을 더 포함할 수 있다. 상기 바텀 게이트 패턴(BP)은 상기 바텀 게이트 패턴(BP) 위에 배치되는 제2 액티브 패턴(AP2)의 제2 채널 영역(C2)과 중첩할 수 있다. 상기 바텀 게이트 패턴(BP)은 상기 제2 채널 영역(C2)의 하면으로 입사되는 광을 차단하여, 상기 제2 채널 영역(C2)을 포함하는 구동 소자의 특성 저하를 방지할 수 있다. 예를 들어, 상기 바텀 게이트 패턴(BP)에는 제2 게이트 전극(GE2)과 동일한 게이트 신호가 인가될 수 있다.
상기 제2 게이트 금속 패턴 위에 제3 절연층(134)을 형성한다. 다음으로, 상기 제3 절연층(134) 위에 배치되는 제2 액티브 패턴(AP2), 상기 제2 액티브 패턴(AP2)을 커버하는 제4 절연층(136), 상기 제4 절연층(136) 위에 배치되는 제3 게이트 금속 패턴 및 상기 제3 게이트 금속 패턴을 커버하는 제5 절연층(142)을 형성한다.
상기 제2 액티브 패턴(AP2)은 산화물 반도체를 포함한다. 예를 들어, 상기 제2 액티브 패턴(AP2)은, 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들면, 제2 액티브 패턴(AP2)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다.
상기 제3 게이트 금속 패턴은 상기 제2 액티브 패턴(AP2)의 제2 채널 영역(C2)과 중첩하는 제2 게이트 전극(GE2)을 포함한다. 상기 제3 게이트 금속 패턴은 상기 제1 게이트 금속 패턴 또는 상기 제2 게이트 금속 패턴과 동일한 물질을 포함할 수 있다.
예를 들어, 상기 제3 절연층(134) 위에 산화물 반도체 패턴, 상기 산화물 반도체 패턴을 커버하는 제4 절연층(136) 및 상기 산화물 반도체 패턴과 부분적으로 중첩하는 상기 제2 게이트 전극(GE2)을 형성한다. 다음으로, 상기 제2 게이트 전극(GE2) 또는 상기 제2 게이트 전극(GE2)을 형성하기 위한 포토레지스트 패턴을 마스크로 이용하여, 상기 산화물 반도체 패턴을 도핑하여 제2 소스 영역(S2) 및 제2 드레인 영역(D2)을 형성할 수 있다.
상기 제1 절연층(120), 상기 제2 절연층(132), 상기 제3 절연층(134), 상기 제4 절연층(136) 및 상기 제5 절연층(142)은 각각 무기 물질을 포함할 수 있으며, 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120), 상기 제2 절연층(132), 상기 제3 절연층(134), 상기 제4 절연층(136) 및 상기 제5 절연층(142)은 각각 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 또한, 상기 제1 절연층(120), 상기 제2 절연층(132), 상기 제3 절연층(134), 상기 제4 절연층(136) 및 상기 제5 절연층(142)은 각각 단일층 구조 또는 다층 구조를 가질 수 있다.
일 실시예에 따르면, 상기 제1 절연층(120)은 실리콘 산화물을 포함할 수 있고, 상기 제2 절연층(132)은 실리콘 질화물을 포함할 수 있고, 상기 제3 절연층(134)은 실리콘 질화물을 포함하는 하부층과 실리콘 산화물을 포함하는 상부층을 포함할 수 있고, 상기 제4 절연층(136)은 실리콘 산화물을 포함할 수 있고, 상기 제5 절연층(142)은 실리콘 산화물을 포함하는 하부층과 실리콘 질화물을 포함하는 상부층을 포함할 수 있다.
상기 제5 절연층(142) 위에는 제1 포토레지스트 패턴(PR1)이 형성된다. 도 9a를 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 상기 화소 영역(PX)에서 서로 두께가 다른 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 예를 들어, 상기 제2 영역(A2)은 상기 제2 액티브 패턴(AP2)의 일부와 중첩할 수 있으며, 상기 제2 영역(A2)에서 상면의 높이는, 상기 제1 영역(A1)에서 상면의 높이보다 작다. 또한, 상기 제1 포토레지스트 패턴(PR1)은 상기 화소 영역(PX)에서 상기 제1 액티브 패턴(AP1)의 일부와 중첩하는 제2 개구부(OP2)를 포함할 수 있다.
도 9b를 참조하면, 상기 벤딩 영역(BA)에는 상기 배리어층(112), 상기 버퍼층(114), 상기 제1 절연층(120), 상기 제2 절연층(132), 상기 제3 절연층(134), 상기 제4 절연층(136) 및 상기 제5 절연층(142)이 배치된다.
상기 제1 포토레지스트 패턴(PR1)은 상기 벤딩 영역(BA)에 배치되지 않는다. 예를 들어, 상기 제1 포토레지스트 패턴(PR1)은 상기 벤딩 영역(BA)에 중첩하는 제1 개구부(OP1)를 포함 수 있으며, 상기 벤딩 영역(BA)에서 상기 제5 절연층(140)의 상면이 노출될 수 있다.
상기 두께 차이를 갖는 제1 포토레지스트 패턴(PR1)은 하프 톤 노광을 이용하여 형성될 수 있다.
일 실시예에서, 상기 배리어층(112)은 제1 무기층, 상기 버퍼층(114)은 제2 무기층, 상기 제1 절연층(120)은 제3 무기층, 상기 제2 절연층(132)은 제4 무기층, 상기 제3 절연층(134)은 제5 무기층, 상기 제4 절연층(136)은 제6 무기층, 상기 제5 절연층(142)은 제7 무기층으로 지칭될 수 있다.
도 10a 및 도 10b를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 마스크로 이용하여, 상기 벤딩 영역(BA) 및 상기 제2 개구부(OP2)와 중첩하는 상기 화소 영역(PX)에서 무기층들을 식각한다. 예를 들어, 상기 무기층들은 건식 식각에 의해 식각될 수 있다.
상기 무기층들의 식각 두께는 필요에 따라 조절될 수 있다. 일 실시예에 따르면, 상기 벤딩 영역(BA) 및 상기 제2 개구부(OP2)와 중첩하는 상기 화소 영역(PX)에서 상기 제5 절연층(142) 및 상기 제4 절연층(136)이 제거될 수 있다. 그러나, 이는 설명을 위한 예시이며, 상기 제거되는 무기층들은, 각 무기층의 두께 및 식각 두께에 따라 달라질 수 있다. 예를 들어, 상기 벤딩 영역(BA) 및 상기 제2 개구부(OP2)와 중첩하는 상기 화소 영역(PX)에서, 상기 제4 절연층(136)의 일부가 잔류하거나, 상기 제3 절연층(134)의 적어도 일부가 더 제거될 수 있다. 예를 들어, 상기 1차 식각에서 제거되는 무기층들의 두께의 합은 약 4,000Å 내지 10,000Å일 수 있다. 상기 식각 두께는 이후의 2차 식각 공정에서의 식각 두께를 고려하여 조절될 수 있다.
도 11a 및 도 11b를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거하여 잔류 포토레지스트 패턴(PR1')을 형성한다. 예를 들어, 애싱(ashing) 등에 의해 상기 제1 포토레지스트 패턴(PR1)의 두께를 전체적으로 감소시킬 수 있다. 이에 따라, 상기 제2 영역(A2)이 완전히 제거됨으로써, 상기 제2 액티브 패턴(AP2)의 일부와 중첩하며 상기 제5 절연층(142)을 노출하는 제3 개구부(OP3)가 형성될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 잔류 포토레지스트 패턴(PR1')을 마스크로 이용하여, 상기 벤딩 영역(BA)과 상기 제2 및 제3 개구부들(OP2, OP3)과 중첩하는 상기 화소 영역(PX)에서 무기층들을 식각한다. 예를 들어, 상기 무기층들은 건식 식각에 의해 식각될 수 있다.
예를 들어, 상기 제1 개구부(OP1)와 중첩하는 상기 벤딩 영역(BA)에서 상기 제3 절연층(134), 상기 제2 절연층(132) 및 상기 제1 절연층(120)이 제거될 수 있으며, 상기 버퍼층(114)의 적어도 일부가 더 제거될 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 오버 에치를 증가시키면, 상기 배리어층(112)의 적어도 일부가 더 제거될 수도 있다.
또한, 상기 제2 개구부(OP2)와 중첩하는 상기 제3 절연층(134), 상기 제2 절연층(132) 및 상기 제1 절연층(120)이 제거되어, 상기 제1 액티브 패턴(AP1)을 부분적으로 노출하는 제1 콘택홀(CT1)이 형성될 수 있다.
또한, 상기 제3 개구부(OP3)와 중첩하는 상기 제5 절연층(142) 및 상기 제4 절연층(136)이 제거되어 상기 제2 액티브 패턴(AP1)을 부분적으로 노출하는 제2 콘택홀(CT2)이 형성될 수 있다.
도 13a 및 도 13b를 참조하면, 상기 잔류 포토레지스트 패턴(PR1')을 제거하고, 상기 제5 절연층(142) 위에 제1 소스 금속 패턴을 형성한다.
상기 제1 소스 금속 패턴은, 상기 화소 영역(PX)에서 상기 제1 콘택홀을 통해 상기 제1 액티브 패턴(AP1)과 전기적으로 접촉하는 제1 드레인 패턴(DP1), 상기 제2 콘택홀을 통해 상기 제2 액티브 패턴(AP2)과 전기적으로 접촉하는 소스 패턴(SP) 및 제2 드레인 패턴(DP2)을 포함할 수 있다.
예를 들어, 상기 제1 드레인 패턴(DP1)은 상기 액티브 패턴(AP1)의 드레인 영역(D1)과 전기적으로 접촉하여 발광 다이오드에 전원 전압을 전달할 수 있다. 예를 들어, 상기 소스 패턴(SP)은 게이트 초기화 전압과 같은 소스 신호를 전달할 수 있다. 예를 들어, 상기 제2 드레인 패턴(DP2)은 상기 제1 게이트 전극(GE1) 또는 상기 제1 드레인 영역(D1)과 전기적으로 연결될 수 있다.
또한, 상기 제1 소스 금속 패턴은 상기 연결 영역(CA) 및 상기 주변 영역(PA)에 각각 배치되는 제1 전달 패턴(TP1) 및 제2 전달 패턴(TP2)을 더 포함할 수 있다. 상기 제1 전달 패턴(TP1)은 상기 벤딩 영역(BA)에 형성되는 전달 배선(TL)에 구동 신호 또는 전원 전압을 전달할 수 있다. 상기 제2 전달 패턴(TP2)은 상기 전달 배선(TL)으로부터 제공된 상기 구동 신호 또는 상기 전원 전압을 상기 화소 영역(PX)에 전달할 수 있다.
예를 들어, 상기 제5 절연층(142) 위에 제1 소스 금속층을 형성하고, 상기 제1 소스 금속층 위에 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 상기 제1 소스 금속 패턴에 대응되는 영역에 배치된다. 따라서, 상기 벤딩 영역(BA)에는 상기 제2 포토레지스트 패턴(PR2)이 배치되지 않는다.
다음으로, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 이용하여 상기 제1 소스 금속층을 식각하여 상기 제1 소스 금속 패턴을 형성한다. 일 실시예에 따르면, 상기 제1 소스 금속층은 건식 식각될 수 있다.
도 13b를 참조하면, 상기 제1 소스 금속층을 식각하는 과정에서 상기 벤딩 영역(BA)에서 잔류하는 무기층이 추가적으로 식각될 수 있다. 예를 들어, 상기 벤딩 영역(BA)에서 상기 제1 소스 금속층이 제거된 이후, 오버 에치에 의해 상기 배리어층(112)의 적어도 일부가 제거될 수 있다. 오버 에치를 증가시킴으로써, 상기 배리어층(112)이 전체적으로 제거될 수도 있다. 다만, 상기 오버 에치는 상기 픽셀 영역(PX)의 제5 절연층(142)의 손상이 과도하지 않은 범위에서 수행되는 것이 바람직할 수 있다. 예를 들어, 상기 오버 에치에 의한 추가 식각 두께는 1,000Å 내지 3,000Å일 수 있다.
도 14a 및 도 14b를 참조하면, 상기 제2 포토레지스트 패턴(PR1')을 제거하고, 상기 제1 소스 금속 패턴을 커버하는 제6 절연층(152)을 형성한다. 상기 제6 절연층(152)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함한다. 상기 제6 절연층(152)은 제1 비아 절연층 또는 제1 유기 절연층으로 지칭될 수 있다. 상기 벤딩 영역(BA)에는 무기층들이 제거된 영역을 충진하는 충진부(FL)가 형성될 수 있다.다. 상기 충진부(FL)는 유기 물질을 포함할 수 있다. 예를 들어, 상기 충진부(FL)는 상기 제6 절연층(152)을 형성하는 공정에서 형성되어 상기 제4 절연층(152)과 동일한 물질을 포함할 수 있다.
상기 제6 절연층(152) 위에 제2 소스 금속 패턴을 형성한다. 예를 들어, 상기 제2 소스 금속 패턴은, 상기 제6 절연층(152)을 관통하여 상기 제1 드레인 패턴(DP1)과 전기적으로 접촉하는 연결 전극(CE)을 포함할 수 있다. 또한, 상기 제2 소스 금속 패턴은 전원 전압을 전달하는 전원 배선(PL)을 더 포함할 수 있다. 예를 들어, 상기 제2 소스 금속 패턴은 상기 제1 소스 금속 패턴과 동일한 물질을 포함할 수 있다.
도 14b를 참조하면, 상기 제2 소스 금속 패턴은 상기 벤딩 영역(BA)에 배치되는 전달 배선(TL)을 더 포함할 수 있다. 상기 전달 배선(TL)은 상기 충진부(FL) 위에 배치될 수 있으며, 상기 연결 영역(CA) 및 상기 주변 영역(PA)에 배치되는 전달 패턴들(TP1, TP2)과 전기적으로 연결될 수 있다.
도 14b는, 상기 배리어층(112)의 일부가 상기 벤딩 영역(BA)에서 잔류하는 것을 도시하고 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 제1 소스 금속 패턴을 형성할 때 오버 에치를 증가시킴으로써 상기 배리어층(112)이 상기 벤딩 영역(BA)에서 전체적으로 제거된 경우, 상기 충진부(FL)가 상기 베이스 기판(110)과 접촉할 수도 있다.
도 15a를 참조하면, 상기 제2 소스 금속 패턴을 커버하는 제7 절연층(162)을 형성한다. 상기 제7 절연층(162)은 유기 절연 물질을 포함한다. 상기 제7 절연층(162)은 제2 비아 절연층 또는 제2 유기 절연층으로 지칭될 수 있다.
상기 제7 절연층(162) 위에는 유기 발광 다이오드의 제1 전극(EL1)및 화소 정의층(PXL)이 형성된다. 상기 제1 전극(EL1) 위에는 유기 발광층(OL)이 형성된다. 상기 유기 발광층(OL) 위에는 제2 전극(EL2)이 형성된다.
상기 유기 발광 다이오드 위에는 봉지층(210)이 형성될 수 있다. 예를 들어, 상기 봉지층(210)은 무기 박막(212, 216) 및 유기 박막(214)의 적층 구조를 가질 수 있다.
도 15b를 참조하면, 상기 벤딩 영역(BA)에서 상기 전달 배선(TL)을 커버하는 보호층(PL)이 형성될 수 있다. 상기 보호층(PL)은 유기 물질을 포함할 수 있다. 예를 들어, 상기 보호층(PL)은 상기 제7 절연층(162)을 형성하는 공정에서 형성되어 상기 제7 절연층(162)과 동일한 물질을 포함할 수 있다. 다른 실시예에서, 상기 보호층(PL)의 적어도 일부는 상기 화소 정의층(PXL)을 형성하는 공정에서 형성되어 상기 화소 정의층(PXL)과 동일한 물질을 포함할 수 있다.
본 발명의 실시예들에 따르면, 동일한 포토리소그라피 공정에서 화소 영역의 무기층과 벤딩 영역의 무기층을 제거할 수 있다. 또한, 후속 공정에서의 오버 에치를 이용하여 벤딩 영역에서의 잔여 무기층을 제거할 수 있다. 따라서, 벤딩 영역의 무기층을 추가로 식각하기 위한 추가 포토리소그라피 공정을 생략할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.

Claims (20)

  1. 화소 영역과 벤딩 영역을 갖는 베이스 기판 위에, 제1 무기층, 상기 제1 무기층 위에 배치되는 제2 무기층, 상기 화소 영역에서 상기 제2 무기층 위에 배치된 액티브 패턴, 상기 액티브 패턴을 커버하는 제3 무기층, 상기 제3 무기층 위에 배치되며 상기 액티브 패턴과 중첩하는 게이트 전극을 포함하는 제1 게이트 금속 패턴, 상기 제1 게이트 금속 패턴을 커버하는 제4 무기층, 상기 화소 영역에서 상기 제4 무기층 위에 배치된 제2 게이트 금속 패턴 및 상기 제2 게이트 금속 패턴을 커버하는 제5 무기층을 형성하는 단계;
    상기 제5 무기층 위에, 상기 화소 영역에 배치되는 제1 영역, 상기 액티브 패턴의 일부와 중첩하며 상기 제1 영역보다 낮은 상면 높이를 갖는 제2 영역 및 상기 벤딩 영역과 중첩하는 제1 개구부를 포함하는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 벤딩 영역에서 상기 제1 포토레지스 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계;
    상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 벤딩 영역과 중첩하는 제1 개구부 및 상기 액티브 패턴의 일부와 중첩하는 제2 개구부를 포함하는 잔류 포토레지스트 패턴을 형성하는 단계; 및
    상기 잔류 포토레지스트 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하여, 상기 액티브 패턴을 노출하는 제1 콘택홀을 형성하고, 상기 벤딩 영역에서 상기 베이스 기판의 적어도 일부를 노출시키는 단계를 포함하는 표시 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 내지 제5 무기층들은 각각 독립적으로, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  3. 제1항에 있어서, 상기 벤딩 영역에서 상기 제1 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계는, 적어도 상기 제5 무기층, 상기 제4 무기층 및 상기 제3 무기층을 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  4. 제4항에 있어서, 상기 벤딩 영역에서 상기 제1 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각하는 단계는, 상기 제5 무기층, 상기 제4 무기층, 상기 제3 무기층 및 상기 제2 무기층의 일부를 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제1 포토레지스 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각할 때 식각되는 두께의 합은, 상기 잔류 포토레지스트 패턴의 상기 제1 개구부와 중첩하는 무기층들을 식각할 때 식각되는 두께의 합보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
  6. 제1항에 있어서, 상기 제5 무기층 위에 제1 소스 금속 패턴을 형성하는 단계를 더 포함하며,
    상기 제1 소스 금속 패턴은 상기 제1 콘택홀을 통해 상기 액티브 패턴과 전기적으로 접촉하는 소스 패턴 및 상기 벤딩 영역에 배치되는 전달 배선을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  7. 제1항에 있어서, 상기 액티브 패턴은 폴리실리콘을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  8. 화소 영역과 벤딩 영역을 갖는 베이스 기판 위에, 제1 무기층, 상기 제1 무기층 위에 배치되는 제2 무기층, 상기 화소 영역에서 상기 제2 무기층 위에 배치된 제1 액티브 패턴, 상기 제1 액티브 패턴을 커버하는 제3 무기층, 상기 제3 무기층 위에 배치되며 상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극을 포함하는 제1 게이트 금속 패턴, 상기 제1 게이트 금속 패턴을 커버하는 제4 무기층, 상기 화소 영역에서 상기 제4 무기층 위에 배치된 제2 게이트 금속 패턴, 상기 제2 게이트 금속 패턴을 커버하는 제5 무기층, 상기 화소 영역에서 상기 제5 무기층 위에 배치되는 제2 액티브 패턴, 상기 제2 액티브 패턴을 커버하는 제6 무기층, 상기 제6 무기층 위에 배치되며 상기 제2 액티브 패턴과 중첩하는 제2 게이트 전극을 포함하는 제3 게이트 금속 패턴 및 상기 제3 게이트 금속 패턴을 커버하는 제7 무기층을 형성하는 단계;
    상기 제7 무기층 위에, 상기 화소 영역에 배치되는 제1 영역, 상기 제2 액티브 패턴의 일부와 중첩하며 상기 제1 영역보다 낮은 상면 높이를 갖는 제2 영역, 상기 벤딩 영역과 중첩하는 제1 개구부 및 상기 제1 액티브 패턴의 일부와 중첩하는 제2 개구부를 포함하는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하는 단계;
    상기 제1 포토레지스트 패턴을 부분적으로 제거하여, 상기 벤딩 영역과 중첩하는 제1 개구부, 상기 제1 액티브 패턴의 일부와 중첩하는 제2 개구부 및 상기 제2 액티브 패턴의 일부와 중첩하는 제3 개구부를 포함하는 잔류 포토레지스트 패턴을 형성하는 단계; 및
    상기 잔류 포토레지스트 패턴의 상기 제1 개구부, 상기 제2 개구부 및 상기 제3 개구부와 중첩하는 무기층들을 식각하여, 상기 제1 액티브 패턴을 노출하는 제1 콘택홀 및 상기 제2 액티브 패턴을 노출하는 제2 콘택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  9. 제8항에 있어서, 상기 제1 내지 제7 무기층들은 각각 독립적으로, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제8항에 있어서, 상기 벤딩 영역에서 상기 제1 포토레지스트 패턴의 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 무기층들을 식각하는 단계는, 적어도 상기 제7 무기층 및 상기 제6 무기층을 제거하는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 제7 무기층 위에 제1 소스 금속층을 형성하는 단계;
    상기 제1 소스 금속층 위에 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 마스크로 이용하여 상기 제1 소스 금속층을 식각하여 제1 소스 금속 패턴을 형성하는 단계를 포함하고,
    상기 소스 금속층을 식각할 때, 상기 벤딩 영역에서 잔류하는 무기층의 적어도 일부가 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제11항에 있어서, 상기 제1 소스 금속층을 식각할 때, 상기 벤딩 영역에서 잔류하는 무기층의 전부가 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제11항에 있어서, 상기 제1 소스 금속 패턴은 상기 제1 콘택홀을 통해 상기 제1 액티브 패턴과 전기적으로 접촉하는 드레인 패턴 및 상기 제2 콘택홀을 통해 상기 제2 액티브 패턴과 전기적으로 접촉하는 소스 패턴을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제11항에 있어서, 상기 제1 소스 금속 패턴을 커버하는 제1 유기 절연층을 형성하는 단계; 및
    상기 제1 유기 절연층 위에 제2 소스 금속 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 유기 절연층은 상기 벤딩 영역에서 상기 무기층들이 제거된 영역을 충진하는 충진부를 형성하고, 상기 제2 소스 금속 패턴은 상기 충진부 위에 배치되는 전달 배선을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제8항에 있어서, 상기 제1 액티브 패턴은 폴리실리콘을 포함하고, 상기 제2 액티브 패턴은 금속 산화물을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 화소 영역과 벤딩 영역을 갖는 베이스 기판;
    상기 베이스 기판 위에 배치되는 배리어층;
    상기 화소 영역에서 상기 배리어층 위에 배치된 액티브 패턴,
    상기 액티브 패턴을 커버하는 제1 절연층,
    상기 제1 절연층 위에 배치되며 상기 액티브 패턴과 중첩하는 게이트 전극을 포함하는 제1 게이트 금속 패턴;
    상기 제1 게이트 금속 패턴을 커버하는 제2 절연층;
    상기 화소 영역에서 상기 제2 절연층 위에 배치된 제2 게이트 금속 패턴;
    상기 제2 게이트 금속 패턴을 커버하는 제3 절연층;
    상기 제3 절연층 위에 배치되는 소스 금속 패턴;
    상기 소스 금속 패턴 위에 배치되는 비아 절연층; 및
    상기 비아 절연층 위에 배치되는 유기 발광 다이오드를 포함하고,
    상기 벤딩 영역에는 무기층이 배치되지 않으며, 상기 벤딩 영역의 경계에서 적층된 무기층들의 측면들은 서로 연결되어 스트레이트한 경계면을 형성하는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 벤딩 영역의 경계에서 상기 적층된 무기층들의 테이퍼 각은 70도 내지 90도인 것을 특징으로 하는 표시 장치.
  19. 제17항에 있어서, 상기 배리어층과 상기 액티브 패턴 사이에 배치되는 버퍼층을 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 배리어층, 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 각각 독립적으로, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
KR1020200080570A 2020-06-30 2020-06-30 표시 장치 및 그 제조 방법 KR20220002795A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200080570A KR20220002795A (ko) 2020-06-30 2020-06-30 표시 장치 및 그 제조 방법
US17/209,498 US11832471B2 (en) 2020-06-30 2021-03-23 Inorganic layer structure in bending area of display device and method of providing the same
CN202110703605.7A CN113870693A (zh) 2020-06-30 2021-06-24 显示装置和提供其的方法
US18/489,939 US20240049502A1 (en) 2020-06-30 2023-10-19 Display device and method of providing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200080570A KR20220002795A (ko) 2020-06-30 2020-06-30 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220002795A true KR20220002795A (ko) 2022-01-07

Family

ID=78989937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080570A KR20220002795A (ko) 2020-06-30 2020-06-30 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11832471B2 (ko)
KR (1) KR20220002795A (ko)
CN (1) CN113870693A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220149140A1 (en) * 2020-11-06 2022-05-12 Samsung Display Co., Ltd. Display device
KR102641554B1 (ko) 2023-12-04 2024-02-28 주식회사 와이엘컴퍼니 반려동물 질병 진단장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255664B (zh) * 2020-09-24 2023-11-17 京东方科技集团股份有限公司 显示基板及其制备方法、驱动方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102037883B1 (ko) 2012-11-28 2019-10-30 삼성디스플레이 주식회사 컨택홀 형성 방법
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102426616B1 (ko) 2017-09-01 2022-07-27 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
KR102467064B1 (ko) 2018-03-13 2022-11-15 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102468370B1 (ko) 2017-12-29 2022-11-16 엘지디스플레이 주식회사 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치
KR20210043792A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220149140A1 (en) * 2020-11-06 2022-05-12 Samsung Display Co., Ltd. Display device
KR102641554B1 (ko) 2023-12-04 2024-02-28 주식회사 와이엘컴퍼니 반려동물 질병 진단장치 및 방법

Also Published As

Publication number Publication date
CN113870693A (zh) 2021-12-31
US20210408475A1 (en) 2021-12-30
US11832471B2 (en) 2023-11-28
US20240049502A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
CN106469746B (zh) 有机发光显示设备及其制造方法
US11527594B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
US20210029446A1 (en) Organic light-emitting diode display device and method of manufacturing the same
KR102022396B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200023573A (ko) 표시 장치 및 그 제조 방법
KR20220002795A (ko) 표시 장치 및 그 제조 방법
CN107452768B (zh) 有机发光二极管显示器及其制造方法
US11889738B2 (en) Organic light-emitting display device and method for manufacturing the same
KR20200133890A (ko) 표시 장치 및 그 제조 방법
KR20210018687A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20190118221A (ko) 유기 발광 표시 장치
KR20190070384A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR20210011529A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20170021428A (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US20220059630A1 (en) Display device and method for manufacturing the same
US11257885B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR20210109090A (ko) 표시 장치 및 그 제조 방법
KR20210055131A (ko) 표시 장치 및 그 제조 방법
KR102524533B1 (ko) 유기 발광 표시 장치의 제조 방법
KR102537439B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20220049086A (ko) 표시 장치
KR20230102327A (ko) 표시 장치 및 그의 제조 방법
KR20220057825A (ko) 기판 홀을 포함하는 디스플레이 장치
KR20220007810A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination