KR102468370B1 - 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 - Google Patents
콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 Download PDFInfo
- Publication number
- KR102468370B1 KR102468370B1 KR1020170184387A KR20170184387A KR102468370B1 KR 102468370 B1 KR102468370 B1 KR 102468370B1 KR 1020170184387 A KR1020170184387 A KR 1020170184387A KR 20170184387 A KR20170184387 A KR 20170184387A KR 102468370 B1 KR102468370 B1 KR 102468370B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- inorganic insulating
- transparent conductive
- layer
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 157
- 238000005530 etching Methods 0.000 claims abstract description 92
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 76
- 238000001312 dry etching Methods 0.000 claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000012044 organic layer Substances 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 209
- 239000010409 thin film Substances 0.000 claims description 41
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 33
- 230000008021 deposition Effects 0.000 claims description 18
- 235000006408 oxalic acid Nutrition 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 6
- 238000003475 lamination Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003112 inhibitor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 101150037603 cst-1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- -1 acryl Chemical group 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H01L51/56—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H01L27/3262—
-
- H01L51/0018—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 고해상도의 구현을 가능하게 하는 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치를 개시한다. 개시된 본 발명의 실시예에 따른 콘택홀 형성방법은, 도전패턴을 덮도록 적어도 한 층 이상의 무기절연막이 형성된 기판의 상기 무기절연막 상에 제1크기의 개구를 갖는 포토레지스트 패턴을 형성하는 단계, 및 도전패턴이 노출되도록 포토레지스트 패턴을 식각마스크로 이용하여 제1크기의 개구를 통해 노출된 무기절연막 부분을 식각하는 단계를 포함하며, 무기절연막의 식각은, 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행하는 방식, 상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식 및 상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식 중 어느 하나로 진행한다.
Description
본 발명은 유기발광표시장치에 관한 것으로, 더욱 상세하게는, 고해상도의 구현을 가능하게 하는 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치에 관한 것이다.
다양한 정보를 화면으로 구현해주는 표시장치(Display Device)는 정보 통신 시대의 핵심 기술로서, 더 얇고, 더 가볍고, 휴대가 가능하면서도 고성능을 갖도록 하는 방향으로 발전하고 있다. 표시장치로는 액정표시장치(Liquid Crystal Display device: LCD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등이 대표적이다. 이러한 표시장치들은 상호 대향하여 합착된 한 쌍의 기판과 이들 사이에 배치된 편광물질 또는 발광물질을 포함하여 구성되는 것이 일반적이며, 한 쌍의 기판 중 적어도 하나는 영상이 표시되는 표시영역에 복수의 화소영역을 정의하고, 각 화소영역마다 적어도 하나의 박막트랜지스터(Thin Film Transistor)가 설치되는 박막트랜지스터 어레이 기판을 포함한다.
한편, 표시장치는 더욱 선명한 화질을 구현하기 위해 고해상도가 요구되고 있다. 이에 따라, 화소영역의 면적이 감소됨으로써 이에 따른 설계 마진의 감소로 인해 상하로 수직하게 적층되는 박막 수가 증가하게 된다. 이 경우, 상하로 적층된 상부 도전패턴과 하부 도전패턴을 접속시키기 위해서는 상부 도전패턴과 하부 도전패턴 사이에 배치된 고두께의 절연막을 관통하는 미세 콘택홀이 필요하다.
여기서, 미세 콘택홀의 형성 시, 고두께의 절연막을 식각하기 위해서는 절연막 두께에 비례하여 포토레지스트의 두께 또한 증가시킬 수 밖에 없다. 그런데, 포토레지스트의 두께가 증가할수록 노광 공정의 해상력이 감소되므로, 기판 상에는 노광마스크에 설계된 콘택홀의 크기 보다 큰 콘택홀이 형성된다. 이에 따라, 미세 콘택홀을 형성하기 어려워 고해상도의 표시장치를 구현하지 못하게 된다.
일 례로, VR 장치(Virtual Reality Device)의 경우, 각 화소영역, 특히, 서브 화소영역의 면적이 일반적인 표시장치의 그것에 비해 1/20배 이상 축소될 수 있다. 이에 따라, 일반적인 표시장치를 제조할 때 대략 3㎛ 크기의 콘택홀을 형성하는 것에 비해, VR 장치는 콘택홀 크기가 1㎛ 정도로 설계되는바, 현재의 노광장비로는 1㎛ 크기의 콘택홀을 형성하기 어렵다.
그러므로, 종래기술로는 VR 장치 등의 고해상도 표시장치의 구현이 어려운 문제점이 있다.
본 발명은 고해상도 표시장치의 구현을 가능하게 하는 콘택홀 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 이와 같은 콘택홀 형성방법을 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치를 제공함에 그 다른 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시 예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적들 및 장점들은 청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 실시예는, 도전패턴을 덮도록 적어도 한 층 이상의 무기절연막이 형성된 기판의 상기 무기절연막 상에 제1크기의 개구를 갖는 포토레지스트 패턴을 형성하는 단계, 및 도전패턴이 노출되도록 포토레지스트 패턴을 식각마스크로 이용하여 제1크기의 개구를 통해 노출된 무기절연막 부분을 식각하는 단계를 포함하며, 무기절연막의 식각은, 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행하는 방식, 상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식 및 상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식 중 어느 하나로 진행하는 콘택홀 형성방법을 제공한다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 유기절연막 증착 및 건식식각 과정은 3∼5회 반복 수행할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 유기절연막 증착을 위한 가스는 C4F8 가스를 포함하고, 유기절연막은 CF 폴리머를 포함할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 건식식각은 CF4 또는 SF6 가스를 사용하여 수행할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 무기절연막과 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식은, 포토레지스트 패턴의 개구를 통해 노출된 투명전도막 부분을 식각하는 단계, 및 도전패턴이 노출되도록 포토레지스트 패턴을 식각마스크로 이용하여 투명전도막이 식각되어 노출된 무기절연막 부분을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 무기절연막의 식각은 CF4 또는 SF6 가스를 이용하여 건식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 무기절연막과 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식은, 포토레지스트 패턴의 개구를 통해 노출된 제2투명전도막 부분과 그 아래의 평탄화유기막 부분을 식각하는 단계, 포토레지스트 패턴을 제거하는 단계, 식각된 평탄화유기막 부분에 의해 노출된 제1투명전도막 부분을 식각하는 단계, 및 도전패턴이 노출되도록 평탄화유기막을 식각마스크로 이용하여 제1투명전도막이 식각되어 노출된 무기절연막 부분을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 제2 및 제1 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 콘택홀 형성방법에 있어서, 무기절연막의 식각은 CF4 또는 SF6 가스를 이용한 건식식각으로 수행할 수 있다.
본 발명의 실시예는, 기판 상부에 스위칭 박막트랜지스터를 형성하는 단계, 스위칭 박막트랜지스터와 접속되는 구동 박막트랜지스터를 형성하는 단계, 및 구동 박막트랜지스터와 접속되는 유기발광소자를 형성하는 단계를 포함하며, 스위칭 박막트랜지스터를 형성하는 단계와 구동 박막트랜지스터를 형성하는 단계 중 적어도 어느 하나는, 하부 도전패턴을 구비한 기판 상에 적어도 한 층의 무기절연막을 형성하는 단계, 무기절연막 상에 개구를 갖는 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴의 개구에 의해 노출된 무기절연막 부분을 식각하여 하부 도전패턴을 노출하는 콘택홀을 형성하는 단계, 및 무기절연막 상에 콘택홀을 통해 하부 도전패턴과 접속되는 상부 도전패턴을 형성하는 단계를 포함하며, 상기 무기절연막의 식각은, 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행하는 방식, 상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식 및 상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식 중 어느 하나로 진행하는 유기발광표시장치의 제조방법을 제공한다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 하부 도전패턴은 액티브층을 포함하고, 상부 도전패턴은 소오스/드레인 전극을 포함할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 유기절연막 증착 및 건식식각 과정은 3∼5회 반복 수행할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 유기절연막 증착을 위한 가스는 C4F8 가스를 포함하고, 유기절연막은 CF 폴리머를 포함할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 건식식각은 CF4 또는 SF6 가스를 포함할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 콘택홀은 상기 포토레지스트 패턴의 개구보다 작은 크기를 가질 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 무기절연막과 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식은, 포토레지스트 패턴의 개구를 통해 노출된 투명전도막 부분을 식각하는 단계, 및 도전패턴이 노출되도록 포토레지스트 패턴을 식각마스크로 이용하여 투명전도막이 식각되어 노출된 무기절연막 부분을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 무기절연막의 식각은 CF4 또는 SF6 가스를 이용하여 건식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 무기절연막과 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식은, 포토레지스트 패턴의 개구를 통해 노출된 제2투명전도막 부분과 그 아래의 평탄화유기막 부분을 식각하는 단계, 포토레지스트 패턴을 제거하는 단계, 식각된 평탄화유기막 부분에 의해 노출된 제1투명전도막 부분을 식각하는 단계, 및 도전패턴이 노출되도록 평탄화유기막을 식각마스크로 이용하여 제1투명전도막이 식각되어 노출된 무기절연막 부분을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 제2 및 제1 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행할 수 있다.
본 발명의 실시예에 따른 유기발광표시장치의 제조방법에 있어서, 무기절연막의 식각은 CF4 또는 SF6 가스를 이용한 건식식각으로 수행할 수 있다.
본 발명의 실시예는, 기판, 기판 상부에 배치되는 스위칭 박막트랜지스터, 스위칭 박막트랜지스터와 접속되는 구동 박막트랜지스터, 및 구동 박막트랜지스터와 접속되는 유기발광소자를 구비하며, 스위칭 박막트랜지스터와 구동 박막트랜지스터 중 적어도 어느 하나는, 기판 상에 배치되는 하부 도전패턴과, 하부 도전패턴을 덮는 적어도 한 층의 무기절연막과, 무기절연막 내에 하부 도전패턴을 노출하도록 형성된 콘택홀과, 무기절연막 상에 배치되어 콘택홀을 통해 하부 도전패턴과 접속되는 상부 도전패턴을 포함하는 유기발광표시장치를 제공한다.
본 발명의 실시예에 따른 유기발광표시장치는, 콘택홀의 테두리에서 무기절연막과 상부 도전패턴 사이에 배치된 투명전도막을 더 포함할 수 있다.
본 발명은 콘택홀 형성을 위한 식각을 인-시튜의 유기절연막 증착 및 건식식각을 적어도 2회 이상 반복 수행하는 방식으로 진행한다. 이에 따라, 홀 벽면에 증착되는 유기절연막이 식각 억제제(etch inhibitor)의 역할을 하므로, 최종적으로 얻어지는 콘택홀은 최초 설계된 콘택홀 크기보다 작은 크기를 갖게 된다.
또한, 본 발명은 콘택홀 형성을 위한 식각을 투명전도막을 식각 베리어로 이용하여 수행한다. 이에 따라, 투명전도막이 콘택홀의 크기 증가를 억제하므로, 최종적으로 얻어지는 콘택홀은 최초 설계된 콘택홀의 크기와 유사한 크기를 갖게 된다.
따라서, 본 발명은 유기절연막의 증착 및 건식 식각의 과정을 적어도 2회 이상 반복 수행하는 방식, 또는, 투명전도막을 식각 베리어로 이용하는 방식 등을 적용함으로써 1㎛ 이하 크기의 콘택홀을 형성할 수 있으며, 그래서, VR 장치와 같은 고해상도 표시장치를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광표시장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 유기발광표시장치의 단면도이다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 적용한 실제 예에 대한 SEM(Scanning Electron Microscope) 사진들이다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 6a 내지 도 6e는 본 발명의 제3실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 7은 본 발명에 따라 형성된 콘택홀을 통해서 전극이 형성된 상태를 보여주는 단면도이다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 유기발광표시장치의 단면도이다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 적용한 실제 예에 대한 SEM(Scanning Electron Microscope) 사진들이다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 6a 내지 도 6e는 본 발명의 제3실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 7은 본 발명에 따라 형성된 콘택홀을 통해서 전극이 형성된 상태를 보여주는 단면도이다.
전술한 목적들, 특징들 및 효과는 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 유기발광표시장치를 나타내는 평면도이고, 도 2는 도 1에 도시된 유기발광표시장치를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 유기발광표시장치는 액티브 영역(AA)과 패드 영역(PA)을 구비한다. 패드 영역(PA)에는 액티브 영역(AA)에 배치되는 스캔라인(SL), 데이터라인(DL), 고전압(VDD) 공급라인 및 저전압(VSS) 공급라인 각각에 구동 신호를 공급하는 다수의 패드들이 형성된다.
액티브 영역(AA)은 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G) 및 청색(B) 서브 화소로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소로 구성될 수 있다. 각 서브 화소는 발광소자(130)와, 발광소자(130)를 독립적으로 구동하는 화소 구동회로를 구비한다.
화소 구동회로는 스위칭 박막트랜지스터(TS), 구동 박막트랜지스터(TD) 및 스토리지 커패시터(Cst)를 구비할 수 있다.
스위칭 박막트랜지스터(TS)는 스캔라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터라인(DL)에 공급된 데이터신호를 스토리지 캐패시터(Cst) 및 구동 박막트랜지스터(TD)의 제2게이트전극(156)으로 공급한다.
이러한 스위칭 박막트랜지스터(TS)는, 도 2에 도시된 바와 같이, 제1게이트전극(106), 제1소오스전극(108), 제1드레인전극(110) 및 제1액티브층(104)을 구비한다.
제1게이트전극(106)은 게이트절연막(176) 상에 배치되어 스캔라인(SL)과 접속된다. 이러한 제1게이트전극(106)은 게이트절연막(176)을 사이에 두고 제1액티브층(104)과 중첩된다. 제1게이트전극(106)은 제1액티브층(104)보다 상부에 배치되므로 스위칭 박막트랜지스터(TS)는 탑-게이트 구조를 갖는다.
제1소오스전극(108)은 제2층간절연막(180) 상에 배치되어 데이터 라인(DL)과 접속된다. 이러한 제1소오스전극(108)은 제1액티브층(104), 게이트절연막(176), 제1및 제2층간절연막(178,180)을 관통하는 제1소오스콘택홀(124S)을 통해 제1액티브층(104)과 접속된다. 즉, 제1소오스전극(108)은 제1소오스콘택홀(124S)에 의해 노출된 제1액티브층(104)의 측면과 접속된다.
제1드레인전극(110)은 제2보호막(184) 상에 배치되며, 구동 박막트랜지스터(TD)의 제2게이트전극(156)과 접속된다. 제1드레인전극(110)은 제2버퍼막(174), 제1액티브층(104), 게이트절연막(176), 제1 및 제2 층간절연막(178,180), 및 제1보호막(182)을 관통하는 제1드레인콘택홀(124D)을 통해 제1액티브층(104) 및 구동 박막트랜지스터(TD)의 제2게이트전극(156)과 접속된다. 즉, 제1드레인전극(110)은 제1드레인콘택홀(124D)에 의해 노출된 제1액티브층(104)의 측면과 접속되며, 제1드레인 콘택홀(124D)에 의해 노출된 제2게이트전극(156)의 상부면과 접속된다.
제1액티브층(104)은 제1소오스전극(108) 및 제1드레인전극(110) 사이에 채널영역를 형성한다. 제1액티브층(104)은 제1게이트전극(106)의 아래에 배치되도록 제2버퍼막(174) 상에 형성된다. 이러한 제1액티브층(104)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다.
구동 트랜지스터(TD)는 그의 제2게이트전극(156)에 공급되는 데이터신호에 응답하여 고전압(VDD) 공급라인으로부터 유기발광소자(130)로 공급되는 전류를 제어함으로써 유기발광소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 박막트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 유기발광소자(130)가 발광을 유지하게 한다.
이러한 구동 트랜지스터(TD)는 제2게이트전극(156), 제2소오스전극(158), 제2드레인전극(160) 및 제2액티브층(154)을 구비한다.
제2게이트전극(156)은 제1버퍼막(172) 상에 배치되어 스위칭 박막트랜지스터(TS)의 제1드레인전극(110)과 접속된다. 제2게이트전극(156)은 제2버퍼막(174)을 사이에 두고 제2액티브층(154)과 중첩된다. 여기서, 제2게이트전극(156)이 제2액티브층(154)보다 하부에 배치되므로, 구동 박막트랜지스터(TD)는 버텀-게이트 구조를 갖는다.
제2소오스전극(158)은 제1층간절연막(178) 상에 배치되어 고전압(VDD) 공급 라인과 접속된다. 제2소오스전극(158)은 제2액티브층(154), 게이트절연막(176), 제1층간절연막(178)을 관통하는 제2소오스콘택홀(174S)을 통해 제2액티브층(154)과 접속된다. 즉, 제2소오스전극(158)은 제2소오스콘택홀(174S)에 의해 노출된 제2액티브층(154)의 측면과 접속된다.
제2드레인전극(160)은 제2보호막(184) 상에 배치되어 유기발광소자(130)의 애노드전극(도시안됨) 및 스토리지전극(170)과 접속된다.
제2드레인전극(160)은 제1 및 제2 버퍼막(172,174), 제2액티브층(154), 게이트절연막(176), 제1 및 제2 층간절연막(178,180), 제1 및 제2 보호막(182,184)을 관통하는 제2드레인콘택홀(174D)을 통해 제2액티브층(154) 및 스토리지전극(170)과 접속된다. 즉, 제2드레인전극(160)은 제2드레인콘택홀(174D)에 의해 노출된 제2액티브층(154)의 측면과 접속되며, 제2드레인콘택홀(174D)에 의해 노출된 스토리지전극(170)의 상부면과 접속된다. 또한, 제2드레인전극(160)은 유기발광소자(130)의 애노드전극(도시안됨)과 접속된다.
제2액티브층(154)은 제2소오스전극(158) 및 제2드레인전극(160) 사이에 채널영역영역을 형성한다. 제2액티브층(154)은 제2게이트전극(156) 보다 상부에 배치되도록 제2버퍼막(174) 상에 형성된다. 제2액티브층(154)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다.
스토리지캐패시터(Cst)는 병렬로 접속된 제1 및 제2 스토리지캐패시터(Cst1, Cst2)를 구비한다. 제1스토리지커패시터(Cst1)는 제1버퍼막(172)을 사이에 두고 스토리지전극(170) 및 구동 박막트랜지스터(TD)의 제2게이트전극(156)이 중첩됨으로써 형성된다. 제2스토리지커패시터(Cst2)는 제2보호막(184)을 사이에 두고 스위칭 박막트랜지스터(TS)의 드레인전극(110)과 구동 박막트랜지스터(TD)의 제2드레인전극(160)이 중첩됨으로써 형성된다.
여기서, 제1버퍼막(172), 제2버퍼막(174), 게이트절연막(176), 제1 및 제2 층간절연막(178, 180), 제1 및 제2 보호막(182, 184)은 각각 무기절연막, 즉, 실리콘산화막이나 실리콘질화막의 단일막 또는 이들의 적층막으로 이루어질 수 있다.
유기발광소자(130)는 구동 트랜지스터(TD)의 제2드레인전극(160)과 접속된 애노드 전극(도시안됨)과, 애노드 전극 상에 형성되는 적어도 하나의 발광 스택 및 발광 스택 위에 배치되는 캐소드전극(도시안됨)을 구비한다.
한편, 이와 같은 본 발명의 실시예에 따른 유기발광표시장치에 있어서, 제1 및 제2 소오스전극들(108, 158)과 제1 및 제2 드레인전극들(110, 160)과 같은 상부 도전패턴은 제1 및 제2 버퍼막(172, 174), 게이트절연막(176), 제1 및 제2 층간절연막(178, 180), 그리고, 제1 및 제2 보호막(182, 184) 중 적어도 둘 이상을 포함하는 고두께의 무기절연막을 관통하도록 형성되어 제1액티브층(104) 및 제2액티브층(154)과 같은 하부 도전패턴과 접속된다. 그리고, 이를 위해 고두께의 무기절연막을 식각하여 제1 및 제2 소오스콘택홀(124S, 174S)과 제1 및 제2 드레인콘택홀들(124D, 174D)을 형성한 다음, 이러한 제1 및 제2 소오스콘택홀(124S, 174S)과 제1 및 제2 드레인콘택홀들(124D, 174D)을 매립하도록 도전패턴을 증착 및 패터닝한다.
여기서, 본 발명의 실시예에서는 제1 및 제2 소오스콘택홀(124S, 174S)과 제1 및 제2 드레인콘택홀들(124D, 174D)을 0.6∼1.0㎛ 크기의 미세 콘택홀로 형성한다.
이를 위해, 본 발명은 고두께 무기절연막을 건식식각 공정으로 식각하되, 플라즈마 식각 장비내에서 플라즈마를 해제하지 않는 인-시튜(In-situ) 상태로 연속하는 유기절연막의 증착과 건식식각 과정(cycle)을 적어도 2회 이상, 바람직하게, 3∼5회 실시한다.
이와 같이 하면, 홀 측벽에 증착되는 유기절연막이 후속하는 건식식각에서 식각 억제제(etch inhibitor)의 역할을 하게 되므로, 최초 노광마스크에 설계된 콘택홀의 크기보다 작은 크기의 미세 콘택홀을 형성할 수 있다.
따라서, 본 발명은 1㎛ 이하 크기의 미세 콘택홀을 형성할 수 있어서 VR 장치와 같은 고해상도의 유기발광표시장치를 구현할 수 있다.
자세하게, 이하에서는 본 발명의 실시예에 따른 콘택홀 형성방법을 설명하도록 한다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 상면에 제1무기절연막(204)이 형성되고, 이러한 제1무기절연막(204) 상에 도전패턴(206)이 형성된 기판(202)의 상부에 도전패턴(206)을 덮도록 제2무기절연막(210)을 형성한다. 여기서, 도전패턴(206)은 액티브층일 수 있으며, 제1무기절연막(204)은 제1버퍼막일 수 있고, 제2무기절연막(210)은 제2버퍼막, 게이트절연막, 층간절연막 및 보호막 중 적어도 한 층 이상을 포함할 수 있다. 또한, 제1 및 제2 무기절연막(204, 210)은 각각 실리콘산화막 및 실리콘질화막 중 어느 하나 또는 이들의 적층막으로 이루어질 수 있으며, 제2무기절연막(210)은, 예를 들어, 0.8㎛ 이상의 두께를 갖도록 형성될 수 있다.
그 다음, 제2무기절연막(210) 상에 포토레지스트를 도포한 후, 이를 노광 및 현상하여 제1크기(d1)의 개구를 갖는 포토레지스트 패턴(220)을 형성한다.
도 3b를 참조하면, 포토레지스트 패턴(220)이 형성된 기판 결과물을 플라즈마를 이용하는 건식식각 장비내에 장입한 후, C4F8 가스 플라즈마 처리를 실시한다. 이 결과, 포토레지스트 패턴(220)의 표면 및 포토레지스트 패턴(220)에 의해 노출된 제2무기절연막(210)의 표면 상에 유기절연막(222)이 증착된다.
여기서, 유기절연막(222)은 CF 폴리머일 수 있으며, 예를 들어, 0.2∼0.5㎛의 두께(x)로 증착된다.
도 3c를 참조하면, 플라즈마를 해제하지 않는 인-시튜(In-situ) 상태로, 식각 장비내에 식각 가스인 SF6 또는 CF4 가스와 Ar 가스를 주입하여 최종 얻고자 하는 콘택홀의 깊이보다는 얕은 깊이로 제2무기절연막(210)을 건식식각한다. 이때, 식각 깊이는 식각 횟수에 따라 정해질 수 있다. 예를 들어, 제2무기절연막(210)과 도전패턴(206) 및 제1무기절연막(204)의 두께 합이 1.2㎛ 정도이고, 식각을 3회 수행한다고 가정하면, 각 식각 단계에서의 식각 깊이는 0.4㎛ 정도가 될 수 있으며, 이러한 식각 깊이는 식각 시간 등으로 제어한다.
여기서, 건식식각 시, 유기절연막(222)이, 특히, 포토레지스트 패턴(220)의 개구 벽면에 증착된 유기절연막(222) 부분이 식각 억제제의 역할을 하게 되며, 이에 따라, 건식식각에 의해 형성되는 홀(h)의 제2크기(d2)는 포토레지스트 패턴(220)에 마련한 개구의 제1크기(d1)에서 유기절연막(222)의 두께(x)에 대응하는 크기만큼 줄어들게 된다. 물론, 홀(h)의 깊이가 깊어질수록 제1크기(d1)로부터 감소되는 홀(h)의 제2크기(d2)는 유기절연막(222)의 두께(x) 보다 더 감소하게 된다.
한편, 식각 과정에서 포토레지스트 패턴(220)의 상면 및 제2무기절연막(210) 상에 증착된 유기절연막(222) 부분은 함께 식각되어 제거된다.
도 3d를 참조하면, 계속해서 플라즈마를 해제하지 않는 인-시튜 상태로 전술한 C4F8 가스 플라즈마 처리를 통한 유기절연막(222)의 증착과 SF6 또는 CF4 가스를 이용한 건식식각을 차례로 진행하는 과정(cycle)을 적어도 2회 이상, 바람직하게, 2∼4회 반복해서 더 실시하고, 이를 통해, 최종적으로 도전패턴(206)의 측면을 노출하는 콘택홀(C)을 형성한다. 이때, 콘택홀(C)은 제3크기(d3)를 갖는다.
여기서, 전술한 바와 같이, 식각을 진행하기 전에 증착되는 유기절연막(222)이 연이어 진행되는 식각에서 식각 억제제의 역할을 하므로, 유기절연막(222)의 증착 및 건식 식각 과정의 반복 횟수만큼 최종적으로 얻어지는 콘택홀(C)의 제3크기(d3) 또한 줄어들게 된다.
따라서, 본 발명의 실시예에 따라 형성되는 고두께 제2무기절연막(210)에서의 실제 콘택홀(C)의 최종 제3크기(d3)는 유기절연막(222) 증착 및 식각 과정의 반복 횟수에 비례하여 최초 설계된 콘택홀 크기에 비해 현저히 감소될 수 있다. 예를 들어, 상기 콘택홀(C)은, 최초 1㎛로 설계될 때 최종적으로 0.6∼1.0㎛ 크기를 갖게 된다.
도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 콘택홀 형성방법을 적용한 실제 예에 대한 SEM 사진들로서, 이를 설명하면 다음과 같다.
여기서, 도 4a는 포토레지스트 패턴이 형성된 식각 전 상태를 나타내고, 도 4b는 유기절연막 증착 및 식각의 과정이 반복 수행된 하프 식각(Half Etch) 후의 상태를 나타내며, 도 4c는 완전 식각 후의 상태를 나타낸다.
도시된 바와 같이, 콘택홀 크기가 1㎛로 설계될 때, 포토레지스트 패턴에 형성된 개구의 크기는 1.23㎛ 이고, 본 발명에 따른 콘택홀 형성방법에 따라 하프 식각을 진행한 후의 콘택홀 크기는 1.10㎛ 정도로서, 포토레지스트 패턴의 개구 크기보다 0.13㎛가 감소됨을 볼 수 있다. 이때, C-F 폴리머의 증착 두께는 0.2㎛이다.
그리고, 최종 식각 후에 얻어지는 콘택홀의 크기는 0.86㎛로서, 포토레지스트 패턴의 개구 크기보다 0.37㎛가 감소됨을 볼 수 있다.
그러므로, 무기절연막(또는 무기막)에 형성되는 실제 콘택홀의 크기는 본 발명에 따른 콘택홀 형성방법에서의 유기절연막 증착 및 식각의 반복 횟수에 비례하여 최초 설계된 콘택홀 크기보다 감소됨을 알 수 있으며, 따라서, 본 발명에 따른 콘택홀 형성방법을 적용하는 경우, 1㎛ 이하의 미세 콘택홀 형성이 가능하므로, VR 장치와 같은 고해상도 유기발광표시장치의 구현이 가능하게 된다.
한편, 유기절연막의 증착 및 식각 과정을 반복 수행하는 경우, 콘택홀 크기는 줄일 수 있겠지만, 전체적인 공정 시간 및 비용이 1회의 식각으로 콘택홀을 형성하는 방법 대비 증가할 수 있다. 따라서, 유기절연막의 증착 및 식각 과정의 반복 횟수는 적절하게 제한할 필요가 있으며, 본 발명에서는 3∼5회로 한정한다.
그러므로, 본 발명은 하부 도전패턴과 상부 도전패턴을 접속시키기 위한 콘택홀의 형성 시, 고두께 무기절연막의 식각을 인-시튜의 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행함으로써 1㎛ 이하, 예를 들어, 0.6∼1.0㎛ 크기의 미세 콘택홀을 신뢰성있게 형성할 수 있으며, 따라서, VR 장치와 같은 고해상도의 유기발광표시장치를 구현을 가능하게 할 수 있다.
한편, 전술한 본 발명의 제1실시예는 콘택홀(C)이 도전패턴(206)의 측면을 노출시킴으로써 도전패턴(206)과 측면 콘택이 이루어지도록 형성되는 것에 대해 도시하고 설명하지만, 본 발명은 이에 한정되지 않으며, 콘택홀(C)은 도전패턴(206)의 상면을 노출시킴으로써 면 콘택이 이루어지도록 형성되는 것도 가능하다.
또한, 본 발명의 제1실시예는 도전패턴(606)이 액티브층인 것을 예로 설명하였으나, 게이트전극 또는 연결배선일 수도 있다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 5a를 참조하면, 상면에 제1무기절연막(604)이 형성되고, 이러한 제1무기절연막(604) 상에 액티브층과 같은 도전패턴(606)이 형성된 기판(602)의 상부에 도전패턴(606)을 덮도록 고두께의 제2무기절연막(610)을 형성한다. 여기서, 제1무기절연막(604)은 제1버퍼막일 수 있고, 도전패턴(606)은 액티브층일 수 있으며, 고두께의 제2무기절연막(610)은 제2버퍼막, 게이트절연막, 층간절연막 및 보호막 중 적어도 한 층 이상을 포함할 수 있다. 또한, 제1 및 제2 무기절연막(604, 610)은 각각 실리콘산화막 및 실리콘질화막 중 어느 하나 또는 이들의 적층막으로 이루어질 수 있다.
그 다음, 제2무기절연막(610) 상에 투명전도막(612)을 형성한다. 투명전도막(612)은 후속하는 제2무기절연막(610), 도전패턴(606) 및 제1무기절연막(604)의 식각에서 식각 베리어(etch barrier)로 이용하기 위한 것으로, ITO막 또는 IZO막을 포함할 수 있다.
이어서, 투명전도막(612) 상에 포토레지스트를 도포한 후, 이를 노광 및 현상하여 제1크기(d1)의 개구를 갖는 포토레지스트 패턴(620)을 형성한다. 여기서, 제1크기(d1)는 VR 장치와 같은 고해상도 유기발광표시장치의 구현을 위한 콘택홀 크기에 대응하며, 예를 들어, 1.5㎛ 정도일 수 있다.
도 5b를 참조하면, 식각마스크로서 포토레지스트 패턴(620)을 이용하여 투명전도막(612)을 식각한다. 투명전도막(612)의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 진행하며, 이때, 포토레지스트 패턴(620)의 개구 아래로 약간의 과도 식각이 일어남으로써 투명전도막에 의해 노출되는 제2무기절연막(610)의 제2크기(d2)는 포토레지스트 패턴(620)의 개구 제1크기(d1) 보다 약간 증가된다. 예를 들어, 포토레지스트 패턴의 개구 제1크기(d1)가 1.5㎛일 때, 제2무기절연막(610)의 노출 제2크기(d2)는 대략 1.52㎛ 정도이다.
도 5c를 참조하면, 투명전도막(612)의 식각이 이루어진 결과물을 건식식각 장비 내에 장입한 상태로, 식각 장비내에 SF6 또는 CF4 가스와 Ar 가스를 주입하여 제2무기절연막(610), 도전패턴(606) 및 제1무기절연막(604)을 건식식각하고, 이를 통해, 최종적으로 도전패턴(606)의 측면을 노출하는 콘택홀(C)을 형성한다.
여기서, 상기한 건식식각 동안, 제2무기절연막(610)과 도전패턴(606) 및 제1무기절연막(604)은 측면이 슬로프(slope)지게 식각되며, 특히, 투명전도막(612)이 식각 베리어(etch barrier)로서 역할을 하게 되므로, 투명전도막(612) 아래에 있는 제2무기절연막(610)의 과도 식각이 억제되어, 최종적으로 형성된 콘택홀(C)은 소망하는 제3크기(d3), 예를 들어, 1.0㎛ 정도의 크기를 갖는다.
도 5d를 참조하면, 포토레지스트 패턴을 제거하고, 연이어, 식각 베리어로 이용된 투명전도막을 제거하여 콘택홀(C)의 형성을 완성한다. 본 실시예에서, 콘택홀(C)은 대략 1.0㎛의 최종 제3크기(d3), 구체적으로, 1.52㎛의 상부 CD 및 1.0㎛의 하부 CD를 갖도록 형성된다.
따라서, 본 발명의 제2실시예에 따라 형성되는 콘택홀(C) 또한 1.0㎛의 크기로 형성될 수 있는 바, 고해상도 유기발광표시장치의 구현을 가능하게 할 수 있다.
한편, 전술한 본 발명의 제2실시예 또한 콘택홀(C)이 도전패턴(606)과 측면 콘택이 이루어지도록 형성되는 것에 대해 도시하고 설명하지만, 본 발명은 이에 한정되지 않으며, 콘택홀(C)은 면 콘택이 이루어지도록 형성되는 것도 가능하다. 아울러, 도전패턴(606)은 액티브층인 것을 예로 설명하였으나, 게이트전극 및 연결배선일 수도 있다.
도 6a 내지 도 6e는 본 발명의 제3실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정별 단면도이다.
도 6a를 참조하면, 상면에 제1무기절연막(704)이 형성되고, 이러한 제1무기절연막(704) 상에 도전패턴(706)이 형성된 기판(702)의 상부에 도전패턴(706)을 덮도록 고두께의 제2무기절연막(710)을 형성한다. 여기서, 제1무기절연막(704)은 제1버퍼막일 수 있고, 도전패턴(706)은 액티브층일 수 있으며, 고두께의 제2무기절연막(710)은 제2버퍼막, 게이트절연막, 층간절연막 및 보호막 중 적어도 한 층 이상을 포함할 수 있다. 또한, 제1 및 제2 무기절연막(704, 710)은 각각 실리콘산화막 및 실리콘질화막 중 어느 하나 또는 이들의 적층막으로 이루어질 수 있다.
그 다음, 제2무기절연막(710) 상에 제1투명전도막(712)을 형성하고, 제1투명전도막(712) 상에 차례로 평탄화유기막(714) 및 제2투명전도막(716)을 형성한다. 여기서, 제1 및 제2 투명전도막들(712, 716)은, 특히, 제1투명전도막(712)은 후속하는 제2무기절연막(710), 도전패턴(706) 및 제1무기절연막(704)의 식각에서 식각 베리어(etch barrier)로 이용하기 위한 것으로, ITO막 또는 IZO막으로 이루어질 수 있다. 평탄화유기막(714)은 포토아크릴(Photo Acryl)로 형성될 수 있다.
이어서, 제2투명전도막(716) 상에 포토레지스트를 도포한 후, 이를 노광 및 현상하여 제1크기(d1)의 개구를 갖는 포토레지스트 패턴(720)을 형성한다. 여기서, 제1크기(d1)는 VR 장치와 같은 고해상도 유기발광표시장치의 구현을 위한 콘택홀 크기에 대응하며, 예를 들어, 1.5㎛ 정도일 수 있다.
도 6b를 참조하면, 식각마스크로서 포토레지스트 패턴(720)을 이용하여 제1투명전도막(716) 및 평탄화유기막(714)을 식각한다. 이때, 제2투명전도막(712) 및 평탄화유기막(714)의 식각은 옥살릭에시드를 이용한 습식식각으로 진행하며, 제2투명전도막(716)은 포토레지스트 패턴(720)의 개구 아래로 약간의 과도 식각이 일어남으로써 제2투명전도막에 의해 노출되는 평탄화유기막(714)의 노출 크기는 포토레지스트 패턴(720)의 개구 제1크기(d1) 보다 약간 증가된다.
도 6c를 참조하면, 포토레지스트 패턴을 제거한다. 그런 다음, 식각된 평탄화유기막(714)에 의해 노출된 제1투명전도막(712) 부분을 식각한다. 이때, 제1투명전도막(712)의 식각은 옥살릭에시드 등을 이용한 습식식각으로 진행하며, 노출된 제1투명전도막(712)의 식각 시, 평탄화유기막(714) 상에 배치된 제2투명전도막(716)이 함께 식각되어 제거된다.
한편, 제1투명전도막(712)은 식각된 평탄화유기막(714)의 노출 부위 아래에서 약간의 과도식각이 일어나며, 이에 따라, 제1투명전도막(712)에서의 노출 크기인 제2크기(d2)는 평탄화유기막(714)에서의 식각 크기보다 약간 증가된다. 예를 들어, 평탄화유기막(714)의 식각 크기가 1.0㎛ 정도일 때, 제1투명전도막(712)의 노출 크기인 제2크기(d2)는 1.1㎛ 정도가 된다.
도 6d를 참조하면, 식각된 평탄화유기막(714)을 식각마스크로 이용하여 제2무기절연막(710)과 도전패턴(706) 및 제1무기절연막(704)을 SF6 또는 CF4 가스와 Ar 가스를 이용하여 건식식각하고, 이를 통해, 최종적으로 도전패턴(706)의 측면을 노출하는 콘택홀(C)을 형성한다.
여기서, 평탄화유기막(714)의 상부 일부 두께는 건식식각 동안 제거된다. 특히, 제2무기절연막(710)과 도전패턴(706) 및 제1무기절연막(704)은 측면이 슬로프지게 식각되며, 특히, 상기한 건식식각 동안에 제1투명전도막(712)이 식각 베리어로서 역할하게 되므로, 최종적으로 형성된 콘택홀(C)의 제3크기(d3)는 제1투명전도막(712)의 노출 크기인 제2크기(d2)보다 감소된다.
도 6e를 참조하면, 식각마스크로 이용된 평탄화유기막(714)을 제거하고, 이를 통해, 콘택홀(C)의 형성을 완성한다. 본 실시예에서, 콘택홀(C)은 포토레지스트 패턴에 형성한 개구의 제1크기(d1)보다 작은 제3크기(d3)를 갖도록 형성된다.
따라서, 본 발명의 제3실시예에 따라 형성되는 콘택홀(C) 또한 1.0㎛ 이하의 크기로 형성될 수 있는 바, 고해상도 유기발광표시장치의 구현을 가능하게 할 수 있다.
한편, 본 발명의 제2실시예는 식각 베리어로 이용한 제1투명전도막(712)을 제거하지 않고 그대로 잔류시킨다. 이것은 제1투명전도막(712)을 남겨두어도 공정상에 영향을 미치지 않음은 물론, 도 7에 도시된 바와 같이, 후속하는 배선 형성 공정에서 금속막(730)과 함께 제1투명전도막(712)을 함께 패터닝하면 되기 때문이다. 이때, 제1투명전도막(712)은 콘택홀(C)의 테두리에만 잔류하게 된다.
도 7에서, 제1투명전도막(712)과 함께 패터닝된 금속막(730)은 콘택홀을 통해 도전패턴(706)과 연결되는 전극, 예를 들어, 소오스전극 및 드레인전극 중 어느 하나일 수 있다.
전술한 본 발명의 제3실시예 또한 콘택홀(C)이 도전패턴(706)과 측면 콘택이 이루어지도록 형성되는 것에 대해 도시하고 설명하지만, 본 발명은 이에 한정되지 않으며, 콘택홀(C)은 면 콘택이 이루어지도록 형성되는 것도 가능하다. 아울러, 도전패턴(706)은 액티브층인 것을 예로 설명하였으나, 게이트전극 및 연결배선일 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
202,602,702: 기판 204,604,704: 제1무기절연막
206,606,706: 도전패턴 210,610,710: 제2무기절연막
220,620,720: 포토레지스트 패턴 222: 유기절연막
612: 투명전도막 712: 제1투명전도막
714: 평탄화유기막 716: 제2투명전도막
730: 금속막 h: 홀
C: 콘택홀
206,606,706: 도전패턴 210,610,710: 제2무기절연막
220,620,720: 포토레지스트 패턴 222: 유기절연막
612: 투명전도막 712: 제1투명전도막
714: 평탄화유기막 716: 제2투명전도막
730: 금속막 h: 홀
C: 콘택홀
Claims (25)
- 도전패턴을 덮도록 적어도 한 층 이상의 무기절연막이 형성된 기판의 상기 무기절연막 상에 제1크기의 개구를 갖는 포토레지스트 패턴을 형성하는 단계; 및
상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 제1크기의 개구를 통해 노출된 무기절연막 부분을 식각하는 단계;
를 포함하며,
상기 무기절연막의 식각은, 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행하는 방식, 상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식 및 상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식 중 어느 하나로 진행하여 상기 포토레지스트 패턴의 제1크기의 개구보다 작은 크기를 가지고, 적어도 상기 도전패턴의 측면을 노출시키는 콘택홀을 형성하는 단계를 포함하는 콘택홀 형성방법.
- 제 1 항에 있어서,
상기 유기절연막 증착 및 건식식각 과정은 3∼5회 반복 수행하는 콘택홀 형성방법.
- 제 1 항에 있어서,
상기 유기절연막 증착을 위한 가스는 C4F8 가스를 포함하고, 상기 유기절연막은 CF 폴리머를 포함하는 콘택홀 형성방법.
- 제 1 항에 있어서,
상기 건식식각은 CF4 또는 SF6 가스를 사용하여 수행하는 콘택홀 형성방법.
- 제 1 항에 있어서,
상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식은,
상기 포토레지스트 패턴의 개구를 통해 노출된 상기 투명전도막 부분을 식각하는 단계; 및
상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 도전패턴이 노출되도록 상기 투명전도막이 식각되어 노출된 상기 무기절연막 부분을 식각하는 단계;
를 포함하는 콘택홀 형성방법.
- 제 5 항에 있어서,
상기 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행하는 콘택홀 형성방법.
- 제 5 항에 있어서,
상기 무기절연막의 식각은 CF4 또는 SF6 가스를 이용하여 건식식각으로 수행하는 콘택홀 형성방법.
- 제 1 항에 있어서,
상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식은,
상기 포토레지스트 패턴의 개구를 통해 노출된 제2투명전도막 부분과 그 아래의 평탄화유기막 부분을 식각하는 단계;
상기 포토레지스트 패턴을 제거하는 단계;
상기 식각된 평탄화유기막 부분에 의해 노출된 제1투명전도막 부분을 식각하는 단계; 및
상기 평탄화유기막을 식각마스크로 이용하여 상기 도전패턴이 노출되도록 상기 제1투명전도막이 식각되어 노출된 상기 무기절연막 부분을 식각하는 단계;
를 포함하는 콘택홀 형성방법.
- 제 8 항에 있어서,
상기 제2 및 제1 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행하는 콘택홀 형성방법.
- 제 8 항에 있어서,
상기 무기절연막의 식각은 CF4 또는 SF6 가스를 이용한 건식식각으로 수행하는 콘택홀 형성방법.
- 기판 상부에 스위칭 박막트랜지스터를 형성하는 단계;
상기 스위칭 박막트랜지스터와 접속되는 구동 박막트랜지스터를 형성하는 단계; 및
상기 구동 박막트랜지스터와 접속되는 유기발광소자를 형성하는 단계;
를 포함하며,
상기 스위칭 박막트랜지스터를 형성하는 단계와 상기 구동 박막트랜지스터를 형성하는 단계 중 적어도 어느 하나는,
하부 도전패턴을 구비한 기판 상에 적어도 한 층의 무기절연막을 형성하는 단계;
상기 무기절연막 상에 개구를 갖는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴의 개구에 의해 노출된 무기절연막 부분을 식각하여 상기 하부 도전패턴을 노출하는 콘택홀을 형성하는 단계; 및
상기 무기절연막 상에 상기 콘택홀을 통해 상기 하부 도전패턴과 접속되는 상부 도전패턴을 형성하는 단계;
를 포함하며,
상기 무기절연막의 식각은, 유기절연막 증착 및 건식식각 과정을 적어도 2회 이상 반복 수행하는 방식, 상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식 및 상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식 중 어느 하나로 진행하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 하부 도전패턴은 액티브층을 포함하고, 상기 상부 도전패턴은 소오스/드레인 전극을 포함하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 유기절연막 증착 및 건식식각 과정은 3∼5회 반복 수행하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 유기절연막 증착을 위한 가스는 C4F8 가스를 포함하고, 상기 유기절연막은 CF 폴리머를 포함하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 건식식각은 CF4 또는 SF6 가스를 포함하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 콘택홀은 상기 포토레지스트 패턴의 개구보다 작은 크기를 갖는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 무기절연막과 상기 포토레지스트 패턴 사이에 투명전도막을 개재하여 수행하는 방식은,
상기 포토레지스트 패턴의 개구를 통해 노출된 상기 투명전도막 부분을 식각하는 단계; 및
상기 도전패턴이 노출되도록 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 투명전도막이 식각되어 노출된 상기 무기절연막 부분을 식각하는 단계;
를 포함하는 유기발광표시장치의 제조방법.
- 제 17 항에 있어서,
상기 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행하는 유기발광표시장치의 제조방법.
- 제 17 항에 있어서,
상기 무기절연막의 식각은 CF4 또는 SF6 가스를 이용하여 건식식각으로 수행하는 유기발광표시장치의 제조방법.
- 제 11 항에 있어서,
상기 무기절연막과 상기 포토레지스트 패턴 사이에 제1투명전도막, 평탄화유기막 및 제2투명전도막의 적층 막을 개재하여 수행하는 방식은,
상기 포토레지스트 패턴의 개구를 통해 노출된 제2투명전도막 부분과 그 아래의 평탄화유기막 부분을 식각하는 단계;
상기 포토레지스트 패턴을 제거하는 단계;
상기 식각된 평탄화유기막 부분에 의해 노출된 제1투명전도막 부분을 식각하는 단계; 및
상기 평탄화유기막을 식각마스크로 이용하여 상기 도전패턴이 노출되도록 상기 제1투명전도막이 식각되어 노출된 상기 무기절연막 부분을 식각하는 단계;
를 포함하는 유기발광표시장치의 제조방법.
- 제 20 항에 있어서,
상기 제2 및 제1 투명전도막의 식각은 옥살릭에시드(Oxalic Acid)를 이용한 습식식각으로 수행하는 유기발광표시장치의 제조방법.
- 제 20 항에 있어서,
상기 무기절연막의 식각은 CF4 또는 SF6 가스를 이용한 건식식각으로 수행하는 유기발광표시장치의 제조방법.
- 기판;
상기 기판 상부에 배치되는 스위칭 박막트랜지스터;
상기 스위칭 박막트랜지스터와 접속되는 구동 박막트랜지스터; 및
상기 구동 박막트랜지스터와 접속되는 유기발광소자;
를 구비하며,
상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터 중 적어도 어느 하나는,
상기 기판 상에 배치되는 하부 도전패턴과,
상기 하부 도전패턴을 덮는 적어도 한 층의 무기절연막과,
상기 무기절연막 내에 적어도 상기 하부 도전패턴의 측면을 노출하도록 형성된 콘택홀과,
상기 무기절연막 상에 배치되어 상기 콘택홀에 의해 노출된 상기 하부 도전패턴과 접속되는 상부 도전패턴을 포함하는 유기발광표시장치.
- 제 23 항에 있어서,
상기 하부 도전패턴은 액티브층을 포함하고, 상기 상부 도전패턴은 소오스/드레인 전극을 포함하는 유기발광표시장치.
- 제 23 항에 있어서,
상기 콘택홀의 테두리에서 상기 무기절연막과 상기 상부 도전패턴 사이에 배치되는 투명전도막을 더 포함하는 유기발광표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170184387A KR102468370B1 (ko) | 2017-12-29 | 2017-12-29 | 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170184387A KR102468370B1 (ko) | 2017-12-29 | 2017-12-29 | 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190081674A KR20190081674A (ko) | 2019-07-09 |
| KR102468370B1 true KR102468370B1 (ko) | 2022-11-16 |
Family
ID=67261013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170184387A KR102468370B1 (ko) | 2017-12-29 | 2017-12-29 | 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102468370B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110453173B (zh) * | 2019-07-29 | 2021-09-21 | 京东方科技集团股份有限公司 | 掩膜板及其制作方法、oled显示基板的制作方法 |
| KR20220002795A (ko) | 2020-06-30 | 2022-01-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060037809A (ko) * | 2004-10-28 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈콘택홀 제조 방법 |
| KR100773938B1 (ko) * | 2005-12-19 | 2007-11-07 | 주식회사 대우일렉트로닉스 | 유기 발광 소자의 제조 방법 |
| KR101719372B1 (ko) * | 2010-12-07 | 2017-03-24 | 엘지디스플레이 주식회사 | 반사 전극을 구비한 유기전계발광 표시장치 제조 방법 |
-
2017
- 2017-12-29 KR KR1020170184387A patent/KR102468370B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190081674A (ko) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11716877B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US11322564B2 (en) | Display device | |
| US7948168B2 (en) | Organic light emitting display and method of manufacturing the same | |
| KR20180025054A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| CN107425010B (zh) | 阵列基板及其制作方法、显示面板 | |
| US11257868B2 (en) | Display substrate, fabricating method thereof and display device | |
| JP7079548B2 (ja) | アレイ基板、表示装置およびアレイ基板の製造方法 | |
| US20240049539A1 (en) | Display substrate, method for fabricating the same, and display panel | |
| KR20170124070A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| CN111146215A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US8716927B2 (en) | Display panel and system for displaying images utilizing the same | |
| US20050158981A1 (en) | Method of fabricating display panel | |
| KR20190016639A (ko) | 박막 트랜지스터 어레이 기판, 디스플레이 장치 및 이의 제조 방법 | |
| JP5355494B2 (ja) | 表示装置及びその製造方法 | |
| KR102468370B1 (ko) | 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치 | |
| KR102019191B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20180003965A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR102600693B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| US10685989B2 (en) | Method for manufacturing display panel, display panel, and display device | |
| KR102612736B1 (ko) | 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 | |
| WO2017166398A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN108987411A (zh) | 阵列基板及其制备方法和显示装置 | |
| JP2010097030A (ja) | 表示装置及びその製造方法 | |
| KR102526612B1 (ko) | 신호 배선들의 교차 영역을 포함하는 유기 발광 표시 장치 | |
| KR20230095215A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |