JP2022180090A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2022180090A JP2022180090A JP2021087007A JP2021087007A JP2022180090A JP 2022180090 A JP2022180090 A JP 2022180090A JP 2021087007 A JP2021087007 A JP 2021087007A JP 2021087007 A JP2021087007 A JP 2021087007A JP 2022180090 A JP2022180090 A JP 2022180090A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- conductive layer
- electrode
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 239000000463 material Substances 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000003086 colorant Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 439
- 239000000758 substrate Substances 0.000 description 82
- 239000004973 liquid crystal related substance Substances 0.000 description 58
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000010408 film Substances 0.000 description 20
- 230000003287 optical effect Effects 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000005286 illumination Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【課題】 高精細化を図ることが可能な表示装置を提供する。
【解決手段】 表示装置は、半導体層SC1と、第1絶縁層(14)と、ゲート電極GE1と、第2絶縁層(15)と、第3絶縁層(18)と、カラーフィルタCFと、画素電極PE、第1導電層(TE1)、及び第2導電層(TE2)を有する複数の透明導電層TEと、を備える。前記第1導電層は、前記第2絶縁層と前記第3絶縁層との間に位置し、前記第1絶縁層及び前記第2絶縁層に形成された第1コンタクトホール(h7)を通り半導体層SC1の第2領域に接触している。前記第2導電層は、カラーフィルタCFの上に位置し、前記第1導電層に接触している。画素電極PEは、前記第2導電層の上に位置し、前記第2導電層に接触している。
【選択図】図5
【解決手段】 表示装置は、半導体層SC1と、第1絶縁層(14)と、ゲート電極GE1と、第2絶縁層(15)と、第3絶縁層(18)と、カラーフィルタCFと、画素電極PE、第1導電層(TE1)、及び第2導電層(TE2)を有する複数の透明導電層TEと、を備える。前記第1導電層は、前記第2絶縁層と前記第3絶縁層との間に位置し、前記第1絶縁層及び前記第2絶縁層に形成された第1コンタクトホール(h7)を通り半導体層SC1の第2領域に接触している。前記第2導電層は、カラーフィルタCFの上に位置し、前記第1導電層に接触している。画素電極PEは、前記第2導電層の上に位置し、前記第2導電層に接触している。
【選択図】図5
Description
本発明の実施形態は、表示装置に関する。
表示装置として、例えば液晶表示装置が知られている。液晶表示装置は、高輝度及び高信頼性を得ることができるという特長を有している。上記表示装置においては、高精細化が求められている。一定以上の輝度レベルを確保するためには、開口率の向上が必要である。しかしながら、配線のレイアウトの問題等により、開口率向上の難易度は高いものである。
本実施形態は、高精細化を図ることが可能な表示装置を提供する。
一実施形態に係る表示装置は、
第1領域と、第2領域と、前記第1領域と前記第2領域との間のチャネル領域と、を有する半導体層と、前記半導体層の上に位置した第1絶縁層と、前記第1絶縁層の上に位置し、前記チャネル領域と対向したゲート電極と、前記第1絶縁層及び前記ゲート電極の上に位置した第2絶縁層と、前記第2絶縁層の上に位置し、有機絶縁材料で形成された第3絶縁層と、前記第3絶縁層の上に位置したカラーフィルタと、前記第2絶縁層の上に位置し、画素電極、第1導電層、及び第2導電層を有する複数の透明導電層と、を備え、前記第1導電層は、前記第2絶縁層と前記第3絶縁層との間に位置し、前記第1絶縁層及び前記第2絶縁層に形成された第1コンタクトホールを通り前記半導体層の前記第2領域に接触し、前記第2導電層は、前記カラーフィルタの上に位置し、前記第1導電層に接触し、前記画素電極は、前記第2導電層の上に位置し、前記第2導電層に接触している。
第1領域と、第2領域と、前記第1領域と前記第2領域との間のチャネル領域と、を有する半導体層と、前記半導体層の上に位置した第1絶縁層と、前記第1絶縁層の上に位置し、前記チャネル領域と対向したゲート電極と、前記第1絶縁層及び前記ゲート電極の上に位置した第2絶縁層と、前記第2絶縁層の上に位置し、有機絶縁材料で形成された第3絶縁層と、前記第3絶縁層の上に位置したカラーフィルタと、前記第2絶縁層の上に位置し、画素電極、第1導電層、及び第2導電層を有する複数の透明導電層と、を備え、前記第1導電層は、前記第2絶縁層と前記第3絶縁層との間に位置し、前記第1絶縁層及び前記第2絶縁層に形成された第1コンタクトホールを通り前記半導体層の前記第2領域に接触し、前記第2導電層は、前記カラーフィルタの上に位置し、前記第1導電層に接触し、前記画素電極は、前記第2導電層の上に位置し、前記第2導電層に接触している。
以下に、本発明の一実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
また、本開示において、「上に」「下に」との表現は、ある構造に対し、対象物が当該構造の上面/下面に直接接して位置する場合と、有る構造に対し、対象物と当該構造との間に他の構造を含んで上方/下方に位置する場合との双方を含むものとする。
図1は、本実施形態に係る液晶表示装置DSPの構成を示す斜視図である。ここでは、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。第3方向Zは、第1方向X及び第2方向Yのそれぞれと互いに直交している。
図1に示すように、液晶表示装置DSPは、アクティブマトリクス型の液晶表示パネルPNL、液晶表示パネルPNLを駆動する駆動部1、液晶表示パネルPNLを照明する照明装置IL、配線基板2等を備えている。
図1に示すように、液晶表示装置DSPは、アクティブマトリクス型の液晶表示パネルPNL、液晶表示パネルPNLを駆動する駆動部1、液晶表示パネルPNLを照明する照明装置IL、配線基板2等を備えている。
液晶表示パネルPNLは、平板状のアレイ基板ARと、平板状の対向基板CTと、を備えている。本実施形態において、アレイ基板ARは第1基板として機能し、対向基板CTは第2基板として機能している。液晶表示パネルPNLは、画像を表示する表示領域DA、及び表示領域DA以外の非表示領域NDAを備えている。非表示領域NDAは、表示領域DAの外側に位置し、表示領域DAを囲んでいる。液晶表示パネルPNLは、表示領域DAの中で第1方向X及び第2方向Yにマトリクス状に配列された複数の画素PXを備えている。
照明装置ILは、アレイ基板ARの背面に配置されている。本実施形態において、照明装置ILは、バックライトユニットとして機能している。
駆動部1は、アレイ基板AR上に実装されている。配線基板2は、液晶表示パネルPNL連結され固定されている。例えば、駆動部1は例えばドライバICなどの外部回路であり、配線基板2はフレキシブル配線基板(FPC)である。また駆動部1はアレイ基板AR状に実装される例に限らず、配線基板2に実装される構造であってもよい。
駆動部1は、アレイ基板AR上に実装されている。配線基板2は、液晶表示パネルPNL連結され固定されている。例えば、駆動部1は例えばドライバICなどの外部回路であり、配線基板2はフレキシブル配線基板(FPC)である。また駆動部1はアレイ基板AR状に実装される例に限らず、配線基板2に実装される構造であってもよい。
図2は、上記液晶表示パネルPNLを示す断面図である。
図2に示すように、対向基板CTは、アレイ基板ARに所定の隙間を置いて対向配置されている。液晶表示パネルPNLは、さらに、シール材SE、液晶層LC,第1光学素子OD1、及び第2光学素子OD2を備えている。シール材SEは、非表示領域NDAに配置され、アレイ基板ARと対向基板CTとを接合している。液晶層LCは、アレイ基板ARと対向基板CTとの間に保持され、アレイ基板AR、対向基板CT及びシール材SEで囲まれた空間に形成されている。
図2に示すように、対向基板CTは、アレイ基板ARに所定の隙間を置いて対向配置されている。液晶表示パネルPNLは、さらに、シール材SE、液晶層LC,第1光学素子OD1、及び第2光学素子OD2を備えている。シール材SEは、非表示領域NDAに配置され、アレイ基板ARと対向基板CTとを接合している。液晶層LCは、アレイ基板ARと対向基板CTとの間に保持され、アレイ基板AR、対向基板CT及びシール材SEで囲まれた空間に形成されている。
第1光学素子OD1は、アレイ基板ARの液晶層LCに接する面の反対側に配置されている。第2光学素子OD2は、対向基板CTの液晶層LCに接する面の反対側に配置されている。第1光学素子OD1及び第2光学素子OD2は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。第1光学素子OD1に含まれる偏光板の吸収軸は、例えば、第2光学素子OD2に含まれる偏光板の吸収軸と直交している。
図3は、図1に示した液晶表示パネルPNL及び駆動部1を示す回路図であり、一画素PXの回路構成を併せて示す図である。なお、ここでは、液晶表示パネルPNL及び駆動部1の回路図の一例を示すものであり、液晶表示パネルPNL及び駆動部1の回路図は図3に示す回路図に限定されるものではない。
図3に示すように、液晶表示パネルPNLは、表示領域DAにおいて、複数の画素PXと、複数本のゲート線Gと、複数本のソース線Sと、第1共通電極CE1と、を備えている。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に配置されている。各々の画素PXは、第1色画素PX1と、第2色画素PX2と、第3色画素PX3と、を有している。なお、第1色、第2色、及び第3色が、互いに異なる色であることは言うまでもない。本実施形態において、上記第1色は赤色であり、上記第2色は緑色であり、上記第3色は青色である。
表示領域DAにおいて、複数のゲート線Gは第1方向Xに延出し第2方向Yに間隔を置いて並べられ、複数のソース線Sは第2方向Yに延出し第1方向Xに間隔を置いて並べられている。非表示領域NDAにおいて、液晶表示パネルPNLは、第1ドライバDR1、第2ドライバDR2、及び第3ドライバDR3を有している。本実施形態において、第1ドライバDR1及び第2ドライバDR2は、第1方向Xに表示領域DAを挟み、それぞれゲート線駆動回路として機能している。第3ドライバDR3は、選択回路として機能している。第1ドライバDR1、第2ドライバDR2、及び第3ドライバDR3は駆動部1のような外部回路ではなく、後述するように第1絶縁基板10上に形成されたスイッチング素子SW2からなる内蔵回路である。
ゲート線Gの各々は、非表示領域NDAに延出し、第1ドライバDR1及び第2ドライバDR2に接続されている。但し、液晶表示パネルPNLは、第1ドライバDR1及び第2ドライバDR2の両方を備えていなくともよく、少なくとも第1ドライバDR1及び第2ドライバDR2の一方を備えていればよい。ソース線Sの各々は、非表示領域NDAに延出し、第3ドライバDR3に接続されている。第1共通電極CE1は、複数の画素PXで共用されている。
第1ドライバDR1は、配線WL1を介して駆動部1に電気的に接続されている。第2ドライバDR2は、配線WL2を介して駆動部1に電気的に接続されている。第3ドライバDR3は、配線WL3を介して駆動部1に電気的に接続されている。第1共通電極CE1は、配線WL4を介して駆動部1内の共通電極駆動回路に接続されている。駆動部1は、配線WL5を介して液晶表示パネルPNLのアウタリードボンディング(Outer Lead Bonding)のパッド群(OLBパッド群)PGに電気的に接続されている。なお、図1に示した上記配線基板2は、OLBパッド群PGに電気的に接続されている。駆動部1には、配線基板2を介して各種の信号や電圧が与えられる。
なお、本実施形態と異なり、上記共通電極駆動回路は、駆動部1から独立して非表示領域NDAに位置し、配線を介して駆動部1に電気的に接続されていてもよい。又は、第3ドライバDR3は、駆動部1から独立することなく、駆動部1内に組み込まれていてもよい。
各画素PXは、スイッチング素子SW1、画素電極PE、第1共通電極CE1、液晶層LC等を備えている。スイッチング素子SW1は、薄膜トランジスタ(TFT)によって構成され、ゲート線G及びソース線Sと電気的に接続されている。画素電極PEは、スイッチング素子SW1と電気的に接続されている。各画素PXの画素電極PEは、それぞれ第1共通電極CE1と対向している。液晶層LCは、画素電極PEと第1共通電極CE1との間に生じる電界によって駆動される。画素電極PEには、保持容量CSが結合されている。保持容量CSは、例えば、第1共通電極CE1又は第1共通電極CE1に電気的に接続された電極と、画素電極PE又は画素電極PEに電気的に接続された電極と、の間に形成されている。
ここでは画素PXの詳細な構成についての説明を省略するが、画素PXは、アレイ基板ARの主面に沿った横電界を利用する表示モードに対応した構成を有している。ここで言うアレイ基板ARの主面とは、第1方向X及び第2方向Yで規定されるX-Y平面と平行な面である。
複数のソース線Sは、第1方向Xに第1ピッチp1で並べられている。複数のゲート線Gは、第2方向Yに第2ピッチp2で並べられている。
複数のソース線Sは、第1方向Xに第1ピッチp1で並べられている。複数のゲート線Gは、第2方向Yに第2ピッチp2で並べられている。
図4は、液晶表示パネルPNLにおける画素PX配列を示す平面図である。図4に示すように、液晶表示パネルPNLは、カラーフィルタCFを備えている。カラーフィルタCFは、複数色の着色層CLを有している。本実施形態において、複数色の着色層CLは、複数の第1色層CL1、複数の第2色層CL2、及び複数の第3色層CL3を含んでいる。図中、第1色層CL1には右上がりの斜線を付し、第2色層CL2、には右下がりの斜線を付し、第3色層CL3にはドットパターンを付している。
複数の画素PXは、複数の第1色画素PX1と、複数の第2色画素PX2と、複数の第3色画素PX3と、を有している。複数の第1色画素PX1は、それぞれ第1色層CL1を備えている。複数の第2色画素PX2は、それぞれ第2色層CL2を備えている。複数の第3色画素PX3は、それぞれ第3色層CL3を備えている。
複数の画素PXのうち各行の複数の画素PXにおいて、第1色画素PX1、第2色画素PX2、及び第3色画素PX3は、第1方向Xに、この順序で繰返し並べられている。複数の画素PXのうち各列の複数の画素PXにおいて、第1色画素PX1、第3色画素PX3、及び第2色画素PX2は、第2方向Yに、この順序で繰返し並べられている。
ここで、第1方向X及び第2方向Yに傾斜する方向に延在する仮想の直線を直線SL1とする。直線SL1に平行であり直線SL1に間隔を置いた仮想の直線を直線SL3とする。直線SL1に平行であり直線SL1と直線SL3との間に位置する仮想の直線を直線SL2とする。複数の第1色画素PX1は、直線SL1上に並べられている。複数の第2色画素PX2は、直線SL2上に並べられている。複数の第3色画素PX3は、直線SL3上に並べられている。
液晶表示パネルPNLの表示領域DAにおける複数の画素PXの精細度は、2000ppi(pixel per inch)以上である。本実施形態において、上記精細度は、2015ppiである。画素PXは、第1方向Xの距離である幅W1と、第2方向Yの距離である長さL1と、を有している。なお、幅W1は図3の第1ピッチp1に相当し、長さL1は図3の第2ピッチp2に相当している。着色層CLは、第1方向Xの距離である幅W2と、第2方向Yの距離である長さL2と、を有している。
本実施形態において、幅W1は6.3μmであり、長さL1は8.4μmであり、幅W2は4.9μmであり、長さL2は6.3μmである。
本実施形態において、幅W1は6.3μmであり、長さL1は8.4μmであり、幅W2は4.9μmであり、長さL2は6.3μmである。
図5は、液晶表示パネルPNLの表示領域DA及び非表示領域NDAの構成を示す断面図である。図5においては、第3方向Zの積層順を説明するための図である。なお、第3方向Zに直交する方向における部材間の相対的な位置関係は、図4の例と異なる場合があり得る。
図5に示すように、アレイ基板ARは、光透過性を有するガラス基板や可撓性を有する樹脂基板等の第1絶縁基板10を備えている。アレイ基板ARは、さらに、絶縁層11乃至22と、スイッチング素子SW1と、スイッチング素子SW2と、複数の導電層と、遮光材LSと、スペーサ28と、配向膜29と、を備えている。
絶縁層11は、第1絶縁基板10の上に設けられている。例えば、絶縁層11は、シリコン酸化物(SiO)で形成された絶縁層と、シリコン窒化物(SiN)で形成された絶縁層との積層体で構成されている。絶縁層11の厚みは、例えば500nm以下である。
半導体層SC2は、絶縁層11の上に設けられ、非表示領域NDAに位置している。半導体層SC2は、多結晶シリコンとして、例えば低温多結晶シリコンで形成されている。半導体層SC2の厚みは、例えば50nm以下である。半導体層SC2は、第3領域R3と、第4領域R4と、第3領域R3と第4領域R4との間のチャネル領域RC2と、を有している。
照明装置ILから液晶表示パネルPNLの表示領域DAに光は入射されるが、照明装置ILから液晶表示パネルPNLの非表示領域NDAに光は入射されないよう、液晶表示装置DSPは構成されている。そのため、半導体層SC2の下に遮光部は設けられていない。ただし、半導体層SC2の下に遮光部を設ける構造であってもよく、その場合遮光部は絶縁層11と第1絶縁基板10との間に形成することになる。
絶縁層12は、絶縁層11及び半導体層SC2の上に設けられ、半導体層SC2等を覆っている。例えば、絶縁層12は、TEOS(テトラエトキシシラン)を用いたシリコン酸化膜で形成されている。絶縁層12の厚みは、例えば50乃至150nmである。
ゲート線G及びゲート電極GE2は、絶縁層12の上に設けられている。ゲート線Gは、表示領域DAに位置している。ゲート電極GE2は、非表示領域NDAに位置し、半導体層SC2のチャネル領域RC2と対向している。半導体層SC2、ゲート電極GE2等は、TFTであるスイッチング素子SW2を構成している。
ゲート線G及びゲート電極GE2は、それぞれ二層積層構造(Ti系/Al系)を有している。ゲート線G及びゲート電極GE2は、それぞれ、Al(アルミニウム)、Alを含む合金等Alを主成分とする金属材料からなる下層と、Ti、Tiを含む合金等Tiを主成分とする金属材料からなる上層と、を有している。ゲート線G及びゲート電極GE2のそれぞれの厚みは、例えば500nm以下である。
上記のように、ゲート線G及びゲート電極GE2において、第1絶縁基板10側に位置する下層は、Alを主成分とする金属材料で形成されている。そのため、上記下層は、照明装置ILから出射される光のリサイクル率の向上に寄与することができる。
上記のように、ゲート線G及びゲート電極GE2において、第1絶縁基板10側に位置する下層は、Alを主成分とする金属材料で形成されている。そのため、上記下層は、照明装置ILから出射される光のリサイクル率の向上に寄与することができる。
絶縁層13は、絶縁層12、ゲート線G、及びゲート電極GE2の上に設けられ、ゲート線G、ゲート電極GE2等を覆っている。例えば、絶縁層13は、SiOで形成された絶縁層と、SiNで形成された絶縁層との積層体で構成されている。絶縁層13の厚みは、例えば1000nm以下である。
半導体層SC1は、絶縁層12の上に設けられ、表示領域DAに位置している。半導体層SC1は、透明な半導体である酸化物半導体(OS)で形成されている。酸化物半導体の体表的な例としては、例えば、インジウムガリウム亜鉛酸化物(InGaZnO)、インジウムガリウム酸化物(InGaO)、インジウム亜鉛酸化物(InZnO)、亜鉛スズ酸化物(ZnSnO)、亜鉛酸化物(ZnO)、及び透明アモルファス酸化物半導体(TAOS)等が挙げられる。本実施形態において、半導体層SC1は、インジウムガリウム亜鉛酸化物で形成されている。半導体層SC1の厚みは、例えば30乃至100nmである。
半導体層SC1は、第1領域R1と、第2領域R2と、第1領域R1と第2領域R2との間のチャネル領域RC1と、を有している。本実施形態において、半導体層SC1の少なくともチャネル領域RC1は、ゲート線Gと対向している。そのため、ゲート線Gは、スイッチング素子SW1のゲート電極として機能し、かつ、照明装置ILから半導体層SC1に向かう光を遮蔽する遮光部として機能している。
なお、本実施形態と異なり、半導体層SC1は、非晶質シリコン、多結晶シリコン、有機物半導体等の酸化物半導体以外の半導体で形成されてもよい。
なお、本実施形態と異なり、半導体層SC1は、非晶質シリコン、多結晶シリコン、有機物半導体等の酸化物半導体以外の半導体で形成されてもよい。
絶縁層14は、絶縁層13及び半導体層SC1の上に設けられ、半導体層SC1等を覆っている。例えば、絶縁層14は、SiO等の無機絶縁材料で形成されている。絶縁層14の厚みは、例えば50乃至150nmである。本実施形態において、絶縁層14は、第1絶縁層と称される場合がある。
ゲート電極GE1及び下部コンタクト電極BC1,BC2は、絶縁層14の上に設けられている。
ゲート電極GE1は、表示領域DAに位置し、半導体層SC1のチャネル領域RC1と対向している。また、ゲート電極GE1は、絶縁層13,14に形成されたコンタクトホールh1を通りゲート線Gにコンタクトしている。なお、コンタクトホールh1は、半導体層SC1から離れて位置している。
ゲート電極GE1は、表示領域DAに位置し、半導体層SC1のチャネル領域RC1と対向している。また、ゲート電極GE1は、絶縁層13,14に形成されたコンタクトホールh1を通りゲート線Gにコンタクトしている。なお、コンタクトホールh1は、半導体層SC1から離れて位置している。
ゲート電極GE1、半導体層SC1等は、TFTであるスイッチング素子SW1を構成している。本実施形態において、ゲート線Gはスイッチング素子SW1のゲート電極として機能しているため、スイッチング素子SW1は、デュアルゲート構造を有している。但し、ゲート線Gは、チャネル領域RC1と対向していなくともよい。言い換えると、ゲート線Gは、スイッチング素子SW1のゲート電極として機能していなくともよく、チャネル領域RC1の遮光部として機能していなくともよい。この場合、ゲート線Gは、ゲート電極GE1に給電するための給電配線として機能するものである。
下部コンタクト電極BC1,BC2は、非表示領域NDAに位置している。下部コンタクト電極BC1は、絶縁層12乃至14に形成されたコンタクトホールh2を通り第3領域R3にコンタクトしている。下部コンタクト電極BC2は、絶縁層12乃至14に形成されたコンタクトホールh3を通り第4領域R4にコンタクトしている。なお、コンタクトホールh2,h3は、それぞれゲート電極GE2から離れて位置している。
ゲート電極GE1及び下部コンタクト電極BC1,BC2は、それぞれ三層積層構造(Ti系/Al系/Ti系)を有している。ゲート電極GE1及び下部コンタクト電極BC1,BC2は、それぞれ、Tiを主成分とする金属材料からなる下層と、Alを主成分とする金属材料からなる中間層と、Tiを主成分とする金属材料からなる上層と、を有している。ゲート電極GE1及び下部コンタクト電極BC1,BC2のそれぞれの厚みは、例えば300nm以下である。
なお、本実施形態と異なり、アレイ基板ARは、半導体キャップ層をさらに備えてもよい。半導体キャップ層は、半導体層SC1と対向する領域において、絶縁層14とゲート電極GE1との間に位置している。半導体キャップ層は、少なくともチャネル領域RC1の全体と対向している。例えば、半導体キャップ層は、半導体層SC1の全体と対向してもよい。半導体キャップ層は、酸化アルミニウム(AlOx)、OS等の酸化物で形成されている。
絶縁層15は、絶縁層14、ゲート電極GE1、及び下部コンタクト電極BC1,BC2の上に設けられ、ゲート電極GE1、下部コンタクト電極BC1,BC2等を覆っている。例えば、絶縁層15は、SiOで形成された絶縁層と、SiNで形成された絶縁層との積層体で構成されている。絶縁層15の厚みは、例えば300nm以下である。
ソース線S及び上部コンタクト電極UC1,UC2は、絶縁層15の上に設けられている。
ソース線Sは、表示領域DAに位置している。ソース線Sは、絶縁層14,15に形成されたコンタクトホールh4を通り、半導体層SC1の第1領域R1にコンタクトしている。なお、コンタクトホールh4は、ゲート電極GE1から離れて位置している。
ソース線Sは、表示領域DAに位置している。ソース線Sは、絶縁層14,15に形成されたコンタクトホールh4を通り、半導体層SC1の第1領域R1にコンタクトしている。なお、コンタクトホールh4は、ゲート電極GE1から離れて位置している。
上部コンタクト電極UC1,UC2は、非表示領域NDAに位置している。上部コンタクト電極UC1は、絶縁層15に形成されたコンタクトホールh5を通り、下部コンタクト電極BC1にコンタクトしている。上部コンタクト電極UC2は、絶縁層15に形成されたコンタクトホールh6を通り、下部コンタクト電極BC2にコンタクトしている。
ソース線S及び上部コンタクト電極UC1,UC2は、それぞれ三層積層構造(Ti系/Al系/Ti系)を有している。ソース線S及び上部コンタクト電極UC1,UC2のそれぞれの厚みは、例えば500nm以下である。
なお、本実施形態と異なり、アレイ基板ARは、コンタクトホールh2,h3、及び下部コンタクト電極BC1,BC2無しに構成されてもよい。その場合、絶縁層12乃至15の4層を貫通したコンタクトホールh5,h6が形成される。しかしながら、コンタクトホールh5,h6を、コンタクトホールh4と同時に形成することが困難となる恐れがある。
そこで、本実施形態では、コンタクトホールh5,h6は絶縁層15を貫通すればよく、コンタクトホールh5,h6の深さをコンタクトホールh4の深さに近づけることができる。そのため、本実施形態では、コンタクトホールh5,h6を、コンタクトホールh4と同時に良好に形成することができる。
絶縁層16は、絶縁層15、ソース線S、及び上部コンタクト電極UC1,UC2の上に設けられ、ソース線S、上部コンタクト電極UC1,UC2等を覆っている。絶縁層16は、SiO、SiN等の絶縁材料で形成されている。本実施形態において、絶縁層16は、SiOで形成されている。絶縁層16の厚みは、例えば200nm以上である。
コンタクト電極CA1は、絶縁層16の上に設けられ、表示領域DAに位置している。コンタクト電極CA1は、絶縁層14乃至16に形成されたコンタクトホールh7を通り、半導体層SC1の第2領域R2にコンタクトしている。コンタクト電極CA1は、コンタクトホールh7に露出した半導体層SC1の全体を覆っている。なお、コンタクトホールh7は、ゲート電極GE1から離れて位置している。本実施形態において、コンタクトホールh7は、第1コンタクトホールと称される場合がある。
コンタクト電極CA1は、インジウム・ティン・オキサイド(ITO)、OS、インジウム・ジンク・オキサイド(IZO)等の光透過性を有する透明導電材料によって形成されている。本実施形態において、コンタクト電極CA1は、ITOで形成されている。コンタクト電極CA1の厚みは、例えば50nm以下である。
上記のことから、半導体層SC1にコンタクトする片側の電極は透明電極(コンタクト電極CA1)であり、半導体層SC1にコンタクトする別の電極は金属電極(ソース線S)である。
上記のことから、半導体層SC1にコンタクトする片側の電極は透明電極(コンタクト電極CA1)であり、半導体層SC1にコンタクトする別の電極は金属電極(ソース線S)である。
絶縁層16は、ソース線Sを覆っているため、ソース線Sの端部にITOが接触して存在することは無い。これにより、ソース線Sとの電気的なショートを防止することができる。本実施形態において、絶縁層15及び絶縁層16の積層体は、第2絶縁層と称される場合がある。
絶縁層17は、絶縁層16及びコンタクト電極CA1の上に設けられ、コンタクト電極CA1等を覆っている。絶縁層17は、SiO、SiN等の絶縁材料で形成されている。本実施形態において、絶縁層17は、SiNで形成されている。絶縁層17の厚みは、例えば50nm以上である。絶縁層17は、後述するカラーフィルタCFから第1絶縁基板10側に向かう水分、ガス等の異物を遮蔽する機能を有している。また、絶縁層17はコンタクト電極CA1を露出するコンタクトホールh17を有する。
なお、絶縁層17は、必要に応じてアレイ基板ARに設けられていればよい。例えば、スイッチング素子SW1と顔料を含んでいるカラーフィルタCFとの間に位置した絶縁層18は、顔料を含んでいない。そのため、絶縁層18が、十分な厚みを有し、スイッチング素子SW1の保護層として機能する場合、絶縁層17は、アレイ基板ARに設けられていなくともよい。
絶縁層18は、絶縁層16の上に位置している。本実施形態において、絶縁層18は絶縁層17の上に設けられている。絶縁層18は、有機絶縁材料として、例えば樹脂で形成されている。絶縁層18の厚みは、例えば3000nm以下である。但し、絶縁層18の厚みは、1μm以上である方が望ましい。本実施形態において、絶縁層18の厚みは、1μmである。なお、絶縁層18の厚みは、3000nmを超えてもよい。
絶縁層18は、コンタクトホールh17に重なった領域に形成されていない。絶縁層18は、コンタクト電極CA1及び絶縁層17とともにコンタクトホールh7を埋めている。絶縁層18は、カラーフィルタCFと対向する側に第1平坦面FS1を有している。本実施形態において、絶縁層17及び絶縁層18は、第3絶縁層と称される場合がある。
絶縁層18は、コンタクトホールh17に重なった領域に形成されていない。絶縁層18は、コンタクト電極CA1及び絶縁層17とともにコンタクトホールh7を埋めている。絶縁層18は、カラーフィルタCFと対向する側に第1平坦面FS1を有している。本実施形態において、絶縁層17及び絶縁層18は、第3絶縁層と称される場合がある。
カラーフィルタCFは、絶縁層18の上に設けられている。カラーフィルタCFは、複数色の着色層CLを有している。カラーフィルタCFは、コンタクト電極CA1を露出させたコンタクトホールh8を有している。各々の着色層CLは、画素電極PEと対向する側に第2平坦面SF2を有している。なお、第2平坦面FS2は、後述するコンタクト電極CA2と対向している。各々の着色層CLの厚みT2は、例えば2000nm以下である。但し、カラーフィルタCFの厚みは、2000nmを超えてもよい。厚みT2は、第3方向Zにおける第1平坦面FS1から第2平坦面SF2までの距離に相当している。
カラーフィルタCFは、第1色層CL1、上述した第2色層(CL2)、及び第3色層CL3を有している。本実施形態において、第1色層CL1は赤色層であり、第2色層は緑色層であり、第3色層CL3は青色層である。第1色画素PX1は第1色層CL1を有し、第2色画素PX2第2色層を有し、第3色画素PX3は第3色層CL3を有している。
アレイ基板ARはカラーフィルタCFを備えるため、液晶表示パネルPNLは、いわゆるカラーフィルタ・オン・アレイ(COA)の構造を有している。COAの構造は、画素PXの高精細化に寄与している。
ここで、着色層CLの厚みT2と、図4に示した着色層CLの幅W2及び長さL2と、に注目する。幅W2は厚みT2の5倍以下であり、長さL2は厚みT2の5倍以下である。本実施形態において、W2=4.9μmであり、L2=6.3μmである。また、第1色層CL1においてT2=2.00μmであり、第2色層CL2においてT2=1.84μmであり、第3色層CL3においてT2=1.90μmである。上記のことから、本実施形態では、第1色層CL1、第2色層CL2、及び第3色層CL3の各々において、幅W2は厚みT2の3倍以下であり、長さL2は厚みT2の4倍以下である。
絶縁層19は、絶縁層18及びカラーフィルタCFの上に設けられている。絶縁層19は、有機絶縁材料として、例えば樹脂で形成されている。絶縁層19の厚みは、例えば3000nm以下である。但し、絶縁層19の厚みは、3000nmを超えてもよい。絶縁層19は、コンタクトホールh8につながったコンタクトホールh9を有している。本実施形態において、コンタクトホールh9の中心軸と、コンタクトホールh8の中心軸とは、同一直線上に位置している。但し、コンタクトホールh9の中心軸と、コンタクトホールh8の中心軸とは、同一直線上に位置していなくともよい。コンタクトホールh8及びコンタクトホールh9は、コンタクトホールh10を構成している。本実施形態において、コンタクトホールh10は、第2コンタクトホールと称される場合がある。
絶縁層19は、カラーフィルタCFと後述するコンタクト電極CA2との間に位置し、コンタクト電極CA2と接する第3平坦面FS3を有している。なお、第3平坦面FS3は、絶縁層19のうち、カラーフィルタCFと対向する側とは反対側の面である。ここで、第1平坦面FS1、第2平坦面FS2、及び第3平坦面FS3は、X-Y平面と平行である。
本実施形態において、絶縁層19は、コンタクトホールh8におけるカラーフィルタCF及びコンタクトホールh17における絶縁層17の内周面を完全に覆っていない。しかしながら、絶縁層19は、カラーフィルタCF及び絶縁層17の内周面を完全に覆ってもよい。本実施形態において、絶縁層19は、第4絶縁層と称される場合がある。
コンタクト電極CA2及び接続電極CN1は、絶縁層18の上に設けられている。
コンタクト電極CA2は、表示領域DAに位置している。コンタクト電極CA2は、コンタクトホールh10及びコンタクトホールh17を通り、コンタクト電極CA1にコンタクトしている。コンタクト電極CA2は、コンタクトホールh10における絶縁層19、カラーフィルタCF、及び絶縁層17の内周面を覆っている。
コンタクト電極CA2は、表示領域DAに位置している。コンタクト電極CA2は、コンタクトホールh10及びコンタクトホールh17を通り、コンタクト電極CA1にコンタクトしている。コンタクト電極CA2は、コンタクトホールh10における絶縁層19、カラーフィルタCF、及び絶縁層17の内周面を覆っている。
また、コンタクト電極CA2はコンタクトホールh8にて隣合う画素PXの着色層CLに接している。本実施形態において、後述するが、コンタクト電極CA2は、絶縁層19、カラーフィルタCF、及び絶縁層17の上記内周面を完全に覆っていない。しかしながら、コンタクト電極CA2は、絶縁層19、カラーフィルタCF、及び絶縁層17の上記内周面を完全に覆ってもよい。
接続電極CN1は、非表示領域NDAに位置している。接続電極CN1は、コンタクト電極CA2から離れて位置している。
接続電極CN1は、非表示領域NDAに位置している。接続電極CN1は、コンタクト電極CA2から離れて位置している。
コンタクト電極CA2及び接続電極CN1は、ITO、OS、IZO等の光透過性を有する透明導電材料によって形成されている。本実施形態において、コンタクト電極CA2及び接続電極CN1は、ITOで形成されている。コンタクト電極CA2及び接続電極CN1の厚みは、例えば、それぞれ50nm以下である。
絶縁層20は、絶縁層19、コンタクト電極CA2、及び接続電極CN1の上に設けられ、コンタクト電極CA2、接続電極CN1等を覆っている。絶縁層20は、SiN等の絶縁材料で形成されている。本実施形態において、絶縁層20は、SiNで形成されている。絶縁層20の厚みは、例えば50乃至150nmである。本実施形態において、絶縁層20は、第5絶縁層と称される場合がある。
第2共通電極CE2は、絶縁層20の上に設けられ、表示領域DA及び非表示領域NDAに位置している。第2共通電極CE2は、コンタクト電極CA2と対向し、上記保持容量CS(図3)の一部を形成している。第2共通電極CE2は、コンタクト電極CA2と対向する領域に位置した開口OP1を有している。
第2共通電極CE2は、ITO、OS、IZO等の光透過性を有する透明導電材料によって形成されている。本実施形態において、第2共通電極CE2は、ITOで形成されている。第2共通電極CE2の厚みは、例えば、50nm以下である。
第2共通電極CE2は、ITO、OS、IZO等の光透過性を有する透明導電材料によって形成されている。本実施形態において、第2共通電極CE2は、ITOで形成されている。第2共通電極CE2の厚みは、例えば、50nm以下である。
金属層MEは、第2共通電極CE2の上に設けられ、第2共通電極CE2に接している。金属層MEは、金属等の遮光材料で形成されている。本実施形態において、金属層MEは、モリブデン・タングステン(MoW)で形成されている。金属層MEの厚みは、例えば10乃至150nmである。
絶縁層21は、絶縁層20、第2共通電極CE2、及び金属層MEの上に設けられ、第2共通電極CE2、金属層ME等を覆っている。絶縁層21は、SiN等の絶縁材料で形成されている。本実施形態において、絶縁層21は、SiNで形成されている。絶縁層21の厚みは、例えば50乃至150nmである。本実施形態において、絶縁層21は、第6絶縁層と称される場合がある。
遮光材LSは、コンタクトホールh10の上に位置している。遮光材LSは、絶縁層21の上に設けられ、絶縁層22で覆われている。遮光材LSは、コンタクト電極CA2、絶縁層20、及び絶縁層21とともにコンタクトホールh10を埋めている。遮光材LSは、着色された材料で形成されている。本実施形態において、遮光材LSは、黒色樹脂で形成されている。これにより、コンタクトホールh10に重なった領域における不所望な光抜けを抑制又は防止することができる。
画素電極PE及び接続電極CN2は、絶縁層21の上に設けられている。
画素電極PEは、表示領域DAに位置している。画素電極PEは、絶縁層20,21に形成され開口OP1で囲まれたコンタクトホールh11を通り、コンタクト電極CA2にコンタクトしている。画素電極PEは、第2共通電極CE2と対向し、上記保持容量CSの一部を形成している。
画素電極PEは、表示領域DAに位置している。画素電極PEは、絶縁層20,21に形成され開口OP1で囲まれたコンタクトホールh11を通り、コンタクト電極CA2にコンタクトしている。画素電極PEは、第2共通電極CE2と対向し、上記保持容量CSの一部を形成している。
接続電極CN2は、非表示領域NDAに位置している。接続電極CN2は、画素電極PEから離れて位置している。接続電極CN2は、一方で、絶縁層21に形成されたコンタクトホールh12を通り、第2共通電極CE2にコンタクトしている。接続電極CN2は、他方で、絶縁層20,21に形成されたコンタクトホールh13を通り、接続電極CN1にコンタクトしている。
画素電極PE及び接続電極CN2は、ITO、OS、IZO等の光透過性を有する透明導電材料によって形成されている。本実施形態において、画素電極PE及び接続電極CN2は、ITOで形成されている。画素電極PE及び接続電極CN2の厚みは、例えば、それぞれ50nm以下である。
絶縁層22は、絶縁層21、画素電極PE、及び接続電極CN2の上に設けられ、画素電極PE、接続電極CN2等を覆っている。絶縁層22は、SiN等の絶縁材料で形成されている。本実施形態において、絶縁層22は、SiNで形成されている。絶縁層22の厚みは、例えば50乃至150nmである。本実施形態において、絶縁層22は、第7絶縁層と称される場合がある。
第1共通電極CE1は、絶縁層22の上に設けられ、表示領域DA及び非表示領域NDAに位置している。第1共通電極CE1は、絶縁層22に形成されたコンタクトホールh14を通り、接続電極CN2にコンタクトしている。第1共通電極CE1は、画素電極PEと対向し、上記保持容量CSの一部を形成している。
第1共通電極CE1は、ITO、OS、IZO等の光透過性を有する透明導電材料によって形成されている。本実施形態において、第1共通電極CE1は、ITOで形成されている。第1共通電極CE1の厚みは、例えば50nm以下である。
スペーサ28は、第1共通電極CE1の上に設けられている。スペーサ28は、金属層MEに重なっている。本実施形態において、スペーサ28は、有機絶縁材料で形成された柱状スペーサである。スペーサ28の高さは、例えば3000nm以下である。
絶縁層22、第1共通電極CE1、及びスペーサ28の上に、配向膜29が設けられている。
絶縁層22、第1共通電極CE1、及びスペーサ28の上に、配向膜29が設けられている。
一方、対向基板CTは、光透過性を有するガラス基板や樹脂基板等の第2絶縁基板50と、配向膜51と、を備えている。配向膜51は、第2絶縁基板50の配向膜29と対向する側の面に設けられている。
各配向膜29,51は、液晶層LCに含まれる液晶分子を初期配向方向に配向する機能を有している。一例として、各配向膜29,51は、ポリイミドなどの高分子膜に紫外線を照射して異方性を持たせる光配向処理が施された光配向膜である。但し、各配向膜29,51は、ラビング処理が施されたラビング配向膜であってもよい。また、配向膜29,51の何れか一方が光配向膜であり、他方がラビング配向膜であってもよい。
上記のように、アレイ基板ARは、複数の透明導電層TEを備えている。複数の透明導電層TEは、絶縁層16の上に位置し、対向しつつ積層されている。そのため、平面視にて限られた領域内に、所望の容量を持った保持容量CSを形成することができる。複数の透明導電層TEのうちの一の透明導電層は、画素電極PEである。画素電極PEは、複数の透明導電層TEのうちの残りの複数の透明導電層を介して半導体層SC1の第2領域R2に電気的に接続されている。
本実施形態において、アレイ基板ARは、第1透明導電層TE1、第2透明導電層TE2、第3透明導電層TE3、第4透明導電層TE4、及び第5透明導電層TE5を備えている。
コンタクト電極CA1は、第1透明導電層TE1で構成されている。コンタクト電極CA1は、絶縁層15(絶縁層16)と絶縁層18(絶縁層17)との間に位置し、絶縁層14,15,16に形成されたコンタクトホールh7を通り半導体層SC1の第2領域R2に接触している。
コンタクト電極CA1は、第1透明導電層TE1で構成されている。コンタクト電極CA1は、絶縁層15(絶縁層16)と絶縁層18(絶縁層17)との間に位置し、絶縁層14,15,16に形成されたコンタクトホールh7を通り半導体層SC1の第2領域R2に接触している。
コンタクト電極CA2及び接続電極CN1は、それぞれ第2透明導電層TE2で構成されている。コンタクト電極CA2及び接続電極CN1は、絶縁層19の上に設けられ、絶縁層20で覆われている。コンタクト電極CA2は、カラーフィルタCFの上に位置し、コンタクト電極CA1に接触している。コンタクト電極CA2は、絶縁層19、カラーフィルタCF、及び絶縁層17に形成されたコンタクトホールh10を通りコンタクト電極CA1に接触している。
第2共通電極CE2は、第3透明導電層TE3で構成されている。第2共通電極CE2は、絶縁層20の上に設けられ、絶縁層21で覆われ、コンタクト電極CA2と対向している。
画素電極PE及び接続電極CN2は、それぞれ第4透明導電層TE4で構成されている。画素電極PEは、コンタクト電極CA2の上に位置している。画素電極PEは、絶縁層21の上に設けられ、絶縁層22で覆われ、第2共通電極CE2と対向し、コンタクト電極CA2に電気的に接続されている。画素電極PEは、コンタクト電極CA2に接触している。
第1共通電極CE1は、第5透明導電層TE5で構成されている。第1共通電極CE1は、絶縁層22の上に設けられ、第2共通電極CE2に電気的に接続され、画素電極PEと対向している。
コンタクト電極CA1、コンタクト電極CA2、及び画素電極PEは、互いに電気的に接続され、第1電気系統を構成している。例えば、画素電極PEは、コンタクト電極CA1及びコンタクト電極CA2を介して半導体層SC1の第2領域R2に電気的に接続されている。接続電極CN1、第2共通電極CE2、接続電極CN2、及び第1共通電極CE1は、互いに電気的に接続され、第2電気系統を構成している。そして、上記第1電気系統は、上記第2電気系統と電気的に独立している。
複数の画素PXのうち一の画素PXは、半導体層SC1、ゲート電極GE1、着色層CL、コンタクト電極CA1、コンタクト電極CA2、及び画素電極PEを有している。
複数の画素PXのうち一の画素PXは、半導体層SC1、ゲート電極GE1、着色層CL、コンタクト電極CA1、コンタクト電極CA2、及び画素電極PEを有している。
図6は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数の半導体層SC1、及び複数のゲート電極GE1を示す図である。図中、半導体層SC1にドットパターンを付している。
図6に示すように、ゲート線Gは、本線部Gaと、本線部Gaと一体に形成された複数の突出部Gbと、を有している。本線部Gaは、第1方向Xに延在している。本線部Gaは、第1方向Xに平行な側縁Ga1,Ga2を有している。表示領域DAにおいて、本線部Gaの第2方向Yの幅は、全長にわたって一定である。複数の突出部Gbは、本線部Gaの側縁Ga1側に位置し、側縁Ga1から第2方向Yと反対の方向に突出し、第1方向Xに互いに間隔を置いて並んでいる。本実施形態において、突出部Gbは四角形の形状を持っている。突出部Gbは、ゲート電極GE1のための台座として機能する面積を確保するために設けられている。言い換えると、突出部Gbは、コンタクトホールh1を形成可能な領域を拡張するために設けられている。
図6に示すように、ゲート線Gは、本線部Gaと、本線部Gaと一体に形成された複数の突出部Gbと、を有している。本線部Gaは、第1方向Xに延在している。本線部Gaは、第1方向Xに平行な側縁Ga1,Ga2を有している。表示領域DAにおいて、本線部Gaの第2方向Yの幅は、全長にわたって一定である。複数の突出部Gbは、本線部Gaの側縁Ga1側に位置し、側縁Ga1から第2方向Yと反対の方向に突出し、第1方向Xに互いに間隔を置いて並んでいる。本実施形態において、突出部Gbは四角形の形状を持っている。突出部Gbは、ゲート電極GE1のための台座として機能する面積を確保するために設けられている。言い換えると、突出部Gbは、コンタクトホールh1を形成可能な領域を拡張するために設けられている。
ゲート電極GE1は、複数のゲート線Gのうちの一のゲート線Gに電気的に接続され、上記ゲート線Gと重なった領域に位置している。ゲート電極GE1は、第2方向Yに延在し、本線部Ga及び突出部Gbに重なっている。コンタクトホールh1は、本線部Gaと突出部Gbとに跨って形成されている。コンタクトホールh1は、ゲート線Gの輪郭に隙間を空けて形成されている。コンタクトホールh1の全体は、ゲート電極GE1で覆われている。なお、図6に示したコンタクトホールh1の位置及びサイズは、コンタクトホールh1の底(上記ゲート線Gと上記絶縁層13と界面)におけるものである。
ゲート電極GE1の第1方向Xの幅は、全長にわたって一定ではない。ゲート電極GE1において、半導体層SC1に重なった領域の幅は、突出部Gbに重なった領域の幅より大きい。本実施形態において、第1方向Xにおいて、ゲート電極GE1の突出部Gbに重なった領域の幅は、突出部Gbの幅と同一である。そして、ゲート電極GE1は、突出部Gbに対して第1方向Xにずれて位置していない。第2方向Yにおいて、ゲート電極GE1は、突出部Gbの端を越え、隣のゲート線G側に向かって延出している。
半導体層SC1のチャネル領域RC1は、ゲート線G(本線部Ga)とゲート電極GE1の幅広部とに重なっている。チャネル領域RC1は、ゲート電極GE1(幅広部)と重なった領域にて屈曲している。本実施形態において、チャネル領域RC1は、第1方向Xに延在した部分と、第2方向Yに延在した部分とを有し、70°から110°の角度で屈曲している。好ましくは、チャネル領域RC1の、第1方向Xに延在した部分と、第2方向Yに延在下部分は80°から100°の角度であり、より好ましくは90°の角度で屈曲している。チャネル幅は、チャネル領域RC1の全長にわたって一定であるが、製造上のばらつきなどによる多少のチャネル幅のばらつきは一定の範囲として許容される。チャネル領域RC1の第1領域R1側の端は、第1方向Xにおいて、ゲート電極GE1(幅広部)の側縁に隙間を空けて位置している。
高精細な画素PXであっても、半導体層SC1に屈曲したチャネル領域RC1を持たせることで、十分な長さのチャネル長を確保することができる。なお、十分な長さのチャネル長を確保できない場合、チャネル領域RC1が導体化(メタル化)し、半導体としての特性が得られ難くなるものである。
十分な長さのチャネル長の確保、及び半導体層SC1とゲート電極GE1との位置合わせを考慮すると、ゲート電極GE1は、上記のように幅広部を有していた方がより望ましい。但し、ゲート電極GE1は上記幅広部を有していなくともよく、言い換えると、ゲート電極GE1の第1方向Xの幅は全長にわたって一定でもよい。
十分な長さのチャネル長の確保、及び半導体層SC1とゲート電極GE1との位置合わせを考慮すると、ゲート電極GE1は、上記のように幅広部を有していた方がより望ましい。但し、ゲート電極GE1は上記幅広部を有していなくともよく、言い換えると、ゲート電極GE1の第1方向Xの幅は全長にわたって一定でもよい。
第2方向Yにて、チャネル領域RC1は、コンタクトホールh1に隙間を空けて位置している。コンタクトホールh1からチャネル領域RC1までのマージンを確保することで、コンタクトホールh1がチャネル領域RC1に重ならないようにすることができる。これにより、ゲート電極GE1と半導体層SC1とが接触して電気的にショートする事態を回避することが出来る。
半導体層SC1の第1領域R1は、第2方向Yに延在し、側縁Ga2を跨いで位置した拡張部を有している。ゲート線Gから外れた領域において、第1領域R1の拡張部は、第1辺R1aと、第2辺R1bと、第1辺R1aと第2辺R1bとの間の第3辺R1cと、を有し、台形の形状を持っている。第3辺R1cは、第1方向Xに平行であり、第2方向Yにてコンタクトホールh1に隙間を空けて位置している。コンタクトホールh1から第1領域R1までのマージンを確保することにより、第2方向に隣り合う画素間で電気的にショートする事態を回避することが出来る。
また、第1方向Xに並ぶ複数の第1領域R1(拡張部)は、第1方向Xに互いに間隔を空けて設けられている。
また、第1方向Xに並ぶ複数の第1領域R1(拡張部)は、第1方向Xに互いに間隔を空けて設けられている。
半導体層SC1の第2領域R2は、ゲート線G(本線部Ga)と重なった領域にて屈曲している。本実施形態において、第2領域R2は、第1方向Xに延在した部分と、第2方向Yに延在した部分とを有し、70°から110°の角度で屈曲している。また、好ましくは第2領域R2の第1方向Xに延在した部分と第2方向Yに延在下部分は80°から100°の角度で屈曲し、より好ましくは90°の角度で屈曲している。第2領域R2は、側縁Ga1を跨いで位置した拡張部を有している。ゲート線Gから外れた領域において、第2領域R2の拡張部は、第1辺R2aと、第2辺R2bと、を有し、三角形の形状を持っている。
第2領域R2の第1辺R2aは、右上の第1領域R1の第1辺R1aに隙間を空けて対向している。例えば、第1辺R2aと第1辺R1aとは、平行であることが望ましい。第2領域R2の第2辺R2bは、左上の第1領域R1の第2辺R1bに隙間を空けて対向している。例えば、第2辺R2bと第2辺R1bとは、平行であることが望ましい。
上記のように、第1領域R1に第1辺R1a及び第2辺R1bを持たせ、第2領域R2に第1辺R2a及び第2辺R2bを持たせることで、第2領域R2と別の半導体層SC1第1領域R1との間の絶縁距離を確保することができ、かつ、第1領域R1及び第2領域R2の各々の拡張部を効率よく拡張することができる。
さらに、半導体層SC1の第2領域R2は、第1辺R2aから連続した第3辺R2cと、第2辺R2bから連続した第4辺R2dと、をさらに有している。第3辺R2c及び第4辺R2dは、それぞれ、第2方向Yに平行であり、側縁Ga1と交差している。第3辺R2cは、右隣りのゲート電極GE1(同一の画素PXのゲート電極GE1)に隙間を空けて対向している。第4辺R2dは、左隣りのゲート電極GE1(左隣りの画素PXのゲート電極GE1)に隙間を空けて対向している。
コンタクトホールh1から第2領域R2までのマージンを確保することにより、ゲート電極GE1と半導体層SC1とが電気的にショートすることを回避することが出来る。そして、上述したように、半導体層SC1は、マージンを確保できる範囲内にてできるだけ拡張して形成されている。
図7は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数の半導体層SC1、複数のソース線S、及び複数のコンタクト電極CA1(複数の第1透明導電層TE1)を示す図である。
図7に示すように、コンタクトホールh4は、半導体層SC1の第1領域R1の拡張部と対向する領域に形成されている。なお、図6に示したコンタクトホールh4の位置及びサイズは、コンタクトホールh4の底(上記半導体層SC1と上記絶縁層14と界面)におけるものである。
図7に示すように、コンタクトホールh4は、半導体層SC1の第1領域R1の拡張部と対向する領域に形成されている。なお、図6に示したコンタクトホールh4の位置及びサイズは、コンタクトホールh4の底(上記半導体層SC1と上記絶縁層14と界面)におけるものである。
各々のソース線Sは、第2方向Yに延在し、複数のゲート線Gと交差している。ソース線Sは、半導体層SC1及び上記ゲート電極GE1(図6)に重なっている。そのため、ゲート電極GE1は、ゲート線G及びソース線Sと重なった領域に位置している。半導体層SC1のチャネル領域RC1は、ゲート線G及びソース線Sと重なった領域にて屈曲している。
表示領域DAにおいて、ソース線Sの第1方向Xの幅は、全長にわたって一定である。本実施形態において、第1方向Xにおいて、ソース線Sの幅は、ゲート線G上を除く領域において突出部Gbの幅と同一、またはそれ以下であることが望ましい。ソース線Sは、コンタクトホールh4の全体を覆っている。複数のソース線Sのうちの一のソース線Sは、コンタクトホールh4を通り第1領域R1の拡張部に電気的に接続されている。
上記のことから、第1領域R1の拡張部は、ソース線Sのための台座として機能する面積を確保するために設けられている。
上記のことから、第1領域R1の拡張部は、ソース線Sのための台座として機能する面積を確保するために設けられている。
画素PXの開口領域OAは、複数のゲート線G及び複数のソース線Sのうち、隣合う一対のゲート線Gと隣合う一対のソース線Sとで囲まれている。半導体層SC1において、第1領域R1の拡張部の一部及び第2領域R2の拡張部の一部は、それぞれ開口領域OAに位置している。
図7に示すように開口領域OAの第2方向Yにおける幅D2は、ゲート線Gの第2方向Yにおける幅D1よりも小さい。一例では開口領域OAの第2方向Yにおける幅は、3nmであり、ゲート線Gの第2方向Yにおける幅は5nmである。
図7に示すように開口領域OAの第2方向Yにおける幅D2は、ゲート線Gの第2方向Yにおける幅D1よりも小さい。一例では開口領域OAの第2方向Yにおける幅は、3nmであり、ゲート線Gの第2方向Yにおける幅は5nmである。
コンタクトホールh7は、半導体層SC1の第2領域R2の拡張部と対向する領域に形成されている。なお、図7に示したコンタクトホールh7の位置及びサイズは、コンタクトホールh7の底(上記半導体層SC1と上記絶縁層14と界面)におけるものである。
画素PXは、コンタクト電極CA1を有している。複数のコンタクト電極CA1は、第1方向X及び第2方向Yにマトリクス状に配置されている。コンタクト電極CA1は、四角形の形状を持っている。コンタクト電極CA1は、第1方向Xに平行な第1辺CA1a及び第2辺CA1bと、第2方向Yに平行な第3辺CA1c及び第4辺CA1dと、を有している。
第1辺CA1aは、自画素PXの開口領域OAに位置している。
第2辺CA1bは、自画素PXのスイッチング素子SW1と電気的に接続されたゲート線Gに重なっている。
第3辺CA1cは、自画素PXのコンタクトホールh7より、右側(自画素PXのスイッチング素子SW1と電気的に接続されたソース線S側)に位置している。
第4辺CA1dは、自画素PXのコンタクトホールh7より、左側に位置している。
第2辺CA1bは、自画素PXのスイッチング素子SW1と電気的に接続されたゲート線Gに重なっている。
第3辺CA1cは、自画素PXのコンタクトホールh7より、右側(自画素PXのスイッチング素子SW1と電気的に接続されたソース線S側)に位置している。
第4辺CA1dは、自画素PXのコンタクトホールh7より、左側に位置している。
上記のことから、コンタクト電極CA1及びコンタクトホールh7は、第2領域R2の拡張部とともに開口領域OAに位置している。
第3辺CA1cは、自画素PXのコンタクトホールh7と、右側のソース線Sとの間に位置してもよく、右側のソース線Sに重なっていてもよい。第4辺CA1dは、自画素PXのコンタクトホールh7と、左側のソース線Sとの間に位置してもよく、左側のソース線Sに重なっていてもよい。
本実施形態において、第3辺CA1cは右側のソース線Sの左辺に重なり、第4辺CA1dは左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、コンタクト電極CA1の幅と、開口領域OAの幅と、は同一である。
本実施形態において、第3辺CA1cは右側のソース線Sの左辺に重なり、第4辺CA1dは左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、コンタクト電極CA1の幅と、開口領域OAの幅と、は同一である。
第1辺CA1a、第2辺CA1b、第3辺CA1c、及び第4辺CA1dは、それぞれ、コンタクトホールh7に隙間を空けて位置している。コンタクトホールh7から第1辺CA1a、第2辺CA1b、第3辺CA1c、及び第4辺CA1dまでのそれぞれのマージンを確保することで、コンタクトホールh7の全体をコンタクト電極CA1で覆うことができる。これにより、製造工程において、第2領域R2(半導体層SC1)が消失する事態を回避することができる。
コンタクトホールh7と第1辺CA1aとの第2方向Yの隙間、コンタクトホールh7と第3辺CA1cとの第1方向Xの隙間、及びコンタクトホールh7と第4辺CA1dとの第1方向Xの隙間は、同一であることが望ましい。これらの隙間の各々より、コンタクトホールh7と第2辺CA1bとの第2方向Yの隙間は大きい。これにより、コンタクトホールh7と第2辺CA1bとの間に、コンタクト電極CA1とコンタクト電極CA2とのコンタクト領域を確保することができる。
図8は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のソース線S、複数のコンタクト電極CA1(複数の第1透明導電層TE1)、及び複数のコンタクト電極CA2(複数の第2透明導電層TE2)を示す図である。
図8に示すように、コンタクトホールh8は、コンタクトホールh7と第2辺CA1bとの間に位置し、コンタクト電極CA1と対向する領域に形成されている。第2方向Yにおいて、コンタクトホールh8は、コンタクトホールh7から離れて位置している。但し、コンタクトホールh8の一部は、コンタクトホールh7に重なってもよい。コンタクトホールh9は、コンタクトホールh8に重なっている。コンタクトホールh9のサイズは、コンタクトホールh8のサイズより大きくしている。
なお、図8に示したコンタクトホールh8の位置及びサイズは、コンタクトホールh8の底(コンタクト電極CA1と上記絶縁層17と界面)におけるものである。図8に示したコンタクトホールh9の位置及びサイズは、コンタクトホールh9の底におけるものである。本実施形態において、コンタクトホールh9の底は、上記絶縁層19と上記カラーフィルタCFと界面に位置している。
また図8にて省略しているが、図5、図6、図7に示すように図8においてもコンタクトホールh7、コンタクトホールh8、及びコンタクトホールh9はゲート線Gに重なっている。
但し、上述したように、絶縁層19は、コンタクトホールh8におけるカラーフィルタCF及び絶縁層17の内周面を完全に覆っていてもよい。その場合、コンタクトホールh9の底は、コンタクト電極CA1と絶縁層19と界面に位置している。
画素PXは、コンタクト電極CA2を有している。複数のコンタクト電極CA2は、第1方向X及び第2方向Yにマトリクス状に配置されている。コンタクト電極CA2は、四角形の形状を持っている。コンタクト電極CA2は、コンタクトホールh9の一部を覆っている。コンタクト電極CA2は、コンタクトホールh8,h9を介してコンタクト電極CA1に部分的に接続されていればよい。コンタクト電極CA2の製造時に、コンタクト電極CA1のITOは結晶化している。そのため、コンタクト電極CA2がコンタクトホールh9の全体を覆っていなくとも、コンタクト電極CA1が消失することはない。
但し、コンタクト電極CA2は、コンタクトホールh9の全体を覆ってもよい。
但し、コンタクト電極CA2は、コンタクトホールh9の全体を覆ってもよい。
さらに図5に示すように、コンタクト電極CA2はコンタクトホールh8において、第1色層CL1、第1色層CL1と異なる色の第3色層CL3に接している。図8において図5に基づき説明すると、コンタクトホールh7は第3色層CL3に重なり、また、コンタクトホールh8は第1色層CL1と第3色層CL3の間の領域に形成されたカラーフィルタCFの開口である。このカラーフィルタCFの開口はゲート線Gに重なっている。カラーフィルタCFの開口は、異なる色層同士の境界に形成されるものであってもよい。
コンタクト電極CA2の右辺は、自画素PXのコンタクトホールh9と、右側のソース線Sとの間に位置してもよく、右側のソース線Sに重なっていてもよい。コンタクト電極CA2の左辺は、自画素PXのコンタクトホールh9と、左側のソース線Sとの間に位置してもよく、左側のソース線Sに重なっていてもよい。
本実施形態において、コンタクト電極CA2の右辺は右側のソース線Sの左辺に重なり、コンタクト電極CA2の左辺は左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、コンタクト電極CA2の幅は、コンタクト電極CA1の幅と同一である。
本実施形態において、コンタクト電極CA2の右辺は右側のソース線Sの左辺に重なり、コンタクト電極CA2の左辺は左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、コンタクト電極CA2の幅は、コンタクト電極CA1の幅と同一である。
例えば、コンタクト電極CA2は、コンタクト電極CA1に重なっていない上端部を有している。一方、コンタクト電極CA1は、コンタクト電極CA2に重なっていない下端部を有している。
図9は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数のソース線S、複数のコンタクト電極CA2(複数の第2透明導電層TE2)、及び複数の画素電極PE(複数の第4透明導電層TE4)を示す図である。
図9に示すように、コンタクトホールh11は、コンタクト電極CA2に重なった領域に位置している。本実施形態において、コンタクトホールh11の一部は、開口領域OAに位置している。コンタクトホールh11は、コンタクト電極CA2の各々の辺に隙間を空けて位置している。
図9に示すように、コンタクトホールh11は、コンタクト電極CA2に重なった領域に位置している。本実施形態において、コンタクトホールh11の一部は、開口領域OAに位置している。コンタクトホールh11は、コンタクト電極CA2の各々の辺に隙間を空けて位置している。
画素PXは、画素電極PEを有している。複数の画素電極PEは、第1方向X及び第2方向Yにマトリクス状に配置されている。画素電極PEは、四角形の形状を持っている。画素電極PEは、コンタクトホールh11の全体を覆っている。画素電極PEの一部は、コンタクトホールh10(h9)に重なっている。
画素電極PEの右辺は、自画素PXのコンタクトホールh11と、右側のソース線Sとの間に位置してもよく、右側のソース線Sに重なっていてもよい。画素電極PEの左辺は、自画素PXのコンタクトホールh11と、左側のソース線Sとの間に位置してもよく、左側のソース線Sに重なっていてもよい。
本実施形態において、画素電極PEの右辺は右側のソース線Sの左辺に重なり、画素電極PEの左辺は左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、画素電極PEの幅は、コンタクト電極CA2の幅と同一である。
本実施形態において、画素電極PEの右辺は右側のソース線Sの左辺に重なり、画素電極PEの左辺は左側のソース線Sの右辺に重なっている。言い換えると、第1方向Xにおいて、画素電極PEの幅は、コンタクト電極CA2の幅と同一である。
本実施例において、例えば、画素電極PEは、コンタクト電極CA2に重なっていない上端部を有している。一方、コンタクト電極CA2は、画素電極PEに重なっていない下端部を有している。
図10は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数のソース線S、第2共通電極CE2(第3透明導電層TE3)、及び金属層MEを示す図である。図中、金属層MEにドットパターンを付している。
図10に示すように、第2共通電極CE2は、表示領域DAにて格子状に形成されている。第2共通電極CE2は、第1方向Xに延在し第2方向Yに間隔を置いて並べられた複数の第1延在部CE2aと、第2方向Yに延在し第1方向Xに間隔を置いて並べられた複数の第2延在部CE2bと、が一体となって形成されている。隣合う一対の第1延在部CE2aと隣合う一対の第2延在部CE2bとは、コンタクトホールh11を囲んでいる。
また、図10に示すように格子状の第2共通電極CE2の開口は開口領域OAよりも大きく、格子状の金属層MEの開口よりも小さい。
第2方向Yにおいて、第1延在部CE2aとコンタクトホールh11との隙間が一定となるように、第1延在部CE2aは配置されている。本実施形態において、第1延在部CE2aの全体は、ゲート線Gに重なっていないが、ゲート線Gに重なってもよい。
第1方向Xにおいて、第2延在部CE2bとコンタクトホールh11との隙間が一定となるように、第2延在部CE2bは配置されている。本実施形態において、第2延在部CE2bの全体は、ソース線Sに重なっている。本実施形態において、第2延在部CE2bの第1方向Xの幅は、ソース線Sの第1方向Xの幅と同一である。但し、第2延在部CE2bの幅は、ソース線Sの幅より小さくともよく、ソース線Sの幅より大きくともよい。第2共通電極CE2は、複数の画素PXで共用されている。
金属層MEは、表示領域DAにて格子状に形成されている。金属層MEは、第1方向Xに延在し第2方向Yに間隔を置いて並べられた複数の第1金属層MEaと、第2方向Yに延在し第1方向Xに間隔を置いて並べられた複数の第2金属層MEbと、が一体となって形成されている。隣合う一対の第1金属層MEaと隣合う一対の第2金属層MEbとは、コンタクトホールh11を囲んでいる。
第2方向Yにおいて、第1金属層MEaの幅は、第1延在部CE2aの幅より小さい。本実施形態において、第1金属層MEaの全体は、第1延在部CE2aに重なっている。第1方向Xにおいて、第2金属層MEbとコンタクトホールh11との隙間が一定となるように、第2金属層MEbは配置されている。本実施形態において、第2金属層MEbの全体は、第2延在部CE2bとともにソース線Sに重なっている。本実施形態において、第2金属層MEbの第1方向Xの幅は、ソース線Sの第1方向Xの幅と同一である。但し、第2金属層MEbの幅は、ソース線Sの幅より小さくともよい。なお、第2金属層MEbの幅はソース線Sの幅より大きくともよいが、開口領域OAの縮小を招くため望ましくない。
金属層MEは、開口領域OAを囲んだ遮光層(いわゆる、ブラックマトリクス)として機能している。
金属層MEは、開口領域OAを囲んだ遮光層(いわゆる、ブラックマトリクス)として機能している。
図11は、アレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数のソース線S、複数の画素電極PE、及び第1共通電極CE1を示す図である。
図11に示すように、第1共通電極CE1は、表示領域DAに位置する複数の延在部CE1aを有している。複数の延在部CE1aは、それぞれ第1方向Xに延在し、第2方向Yに間隔を置いて並べられている。
図11に示すように、第1共通電極CE1は、表示領域DAに位置する複数の延在部CE1aを有している。複数の延在部CE1aは、それぞれ第1方向Xに延在し、第2方向Yに間隔を置いて並べられている。
各々の延在部CE1aは、本線部CE1bと、本線部CE1bと一体に形成された複数の突出部CE1cと、を有している。
本線部CE1bは第1方向Xに延在し、本線部CE1bの全体はゲート線Gに重なっている。本線部CE1bの第2方向Yの幅は、全長にわたって一定である。
突出部CE1cは、ソース線Sに重なった領域に設けられ、本線部CE1bから第2方向Yに突出している。突出部CE1cは、本線部CE1bの両側に設けられている。突出部CE1cは、本線部CE1bから離れるほど先細る形状を有している。本実施形態において、突出部CE1cは、台形の形状を持っている。
本線部CE1bは第1方向Xに延在し、本線部CE1bの全体はゲート線Gに重なっている。本線部CE1bの第2方向Yの幅は、全長にわたって一定である。
突出部CE1cは、ソース線Sに重なった領域に設けられ、本線部CE1bから第2方向Yに突出している。突出部CE1cは、本線部CE1bの両側に設けられている。突出部CE1cは、本線部CE1bから離れるほど先細る形状を有している。本実施形態において、突出部CE1cは、台形の形状を持っている。
延在部CE1aは、第1方向Xに平行な対称軸を有し、線対称な形状を持っている。第2方向Yに隣合う一対の延在部CE1aにおいて、一方の延在部CE1aの複数の突出部CE1cと、他方の延在部CE1aの複数の突出部CE1cとは、第1方向Xに交互に設けられている。
ここで、画素電極PEと、延在部CE1aの間の領域と、開口領域OAとが重なった領域を重畳領域とする。図中、重畳領域にドットパターンを付している。第1方向Xに隣合う一対の重畳領域は、第2方向Yの対称軸に対して線対称の位置関係にある。第2方向Yに隣合う一対の重畳領域は、第1方向Xの対称軸に対して線対称の位置関係にある。
上記液晶層LCは、画素電極PEと第1共通電極CE1との間に生じる電界によって駆動される。
上記液晶層LCは、画素電極PEと第1共通電極CE1との間に生じる電界によって駆動される。
なお、第1共通電極CE1の構成は、本実施形態の構成に限定されるものではなく、種々変形可能である。例えば、第1共通電極CE1は、図12に示すように構成されてもよい。図12は、本実施形態の変形例に係るアレイ基板ARの表示領域DAの一部を示す拡大平面図であり、複数のゲート線G、複数のソース線S、複数の画素電極PE、及び第1共通電極CE1を示す図である。図12において、第1共通電極CE1以外の構成は、図11と同一である。
図12に示すように、第1共通電極CE1は、表示領域DAに位置する複数の延在部CE1aを有している。複数の延在部CE1aは、それぞれ第2方向Yに延在し、第1方向Xに間隔を置いて並べられている。
各々の延在部CE1aは、本線部CE1bと、本線部CE1bと一体に形成された複数の第1突出部CE1dと、本線部CE1bと一体に形成された複数の第2突出部CE1eと、を有している。
本線部CE1bは第2方向Yに延在し、本線部CE1bの少なくとも一部はソース線Sに重なっている。本線部CE1bの第1方向Xの幅は、全長にわたって一定である。
本線部CE1bは第2方向Yに延在し、本線部CE1bの少なくとも一部はソース線Sに重なっている。本線部CE1bの第1方向Xの幅は、全長にわたって一定である。
第1突出部CE1dは、開口領域OAに設けられ、本線部CE1bから第1方向Xに突出している。
第2突出部CE1eは、ゲート線Gに重なった領域に設けられ、本線部CE1bから第1方向Xに突出している。
第2突出部CE1eは、ゲート線Gに重なった領域に設けられ、本線部CE1bから第1方向Xに突出している。
第1突出部CE1d及び第2突出部CE1eは、本線部CE1bの片側に設けられている。第1突出部CE1d及び第2突出部CE1eは、本線部CE1bから離れるほど先細る形状を有している。本実施形態において、第1突出部CE1d及び第2突出部CE1eは、台形の形状を持っている。第1突出部CE1dのうち第1方向Xに鋭角に傾斜した辺と第1方向Xとのなす角度は、第2突出部CE1eのうち第1方向Xに鋭角に傾斜した辺と第1方向Xとのなす角度より大きい。
ここでも、画素電極PEと、延在部CE1aの間の領域と、開口領域OAとが重なった領域を重畳領域とし、図中、重畳領域にドットパターンを付している。
ここでも、画素電極PEと、延在部CE1aの間の領域と、開口領域OAとが重なった領域を重畳領域とし、図中、重畳領域にドットパターンを付している。
図13は、図7の線XIII-XIIIに沿ったアレイ基板ARを示す断面図である。図中、配向膜29の図示を省略している。
図13に示すように、中心線CR1は、第2方向Yにおける開口領域OAの中心を通る第3方向Zの仮想の直線である。着色層CL等は、中心線CR1上に位置している。境界線BA1は、第2方向Yに隣合う画素PXの境界を通る第3方向Zの仮想の直線である。境界線BA1上にコンタクトホールh10等が位置している。
図13に示すように、中心線CR1は、第2方向Yにおける開口領域OAの中心を通る第3方向Zの仮想の直線である。着色層CL等は、中心線CR1上に位置している。境界線BA1は、第2方向Yに隣合う画素PXの境界を通る第3方向Zの仮想の直線である。境界線BA1上にコンタクトホールh10等が位置している。
コンタクトホールh10は、絶縁層17,18,19の内周面で囲まれた領域に形成されている。コンタクトホールh10は、遮光材LS等に加え、金属層MEでも埋められている。コンタクトホールh10に重なった領域における不所望な光抜けを一層抑制又は防止することができる。
第2方向Yにおいて、着色層CLの間隔は、例えば2.5μmである。
第2方向Yにおいて、着色層CLの間隔は、例えば2.5μmである。
図14は、図7の線XIV-XIVに沿ったアレイ基板ARを示す断面図である。図中、配向膜29の図示を省略している。
図14に示すように、ゲート電極GE1は、絶縁層13,14に形成されたコンタクトホールh1を通りゲート線Gにコンタクトしている。ソース線Sは、絶縁層14,15に形成されたコンタクトホールh4を通り、半導体層SC1の第1領域R1にコンタクトしている。
図14に示すように、ゲート電極GE1は、絶縁層13,14に形成されたコンタクトホールh1を通りゲート線Gにコンタクトしている。ソース線Sは、絶縁層14,15に形成されたコンタクトホールh4を通り、半導体層SC1の第1領域R1にコンタクトしている。
図15は、図8の線XV-XVに沿ったアレイ基板ARを示す断面図である。図中、配向膜29の図示を省略している。
図15に示すように、中心線CR2は、第1方向Xにおける開口領域OAの中心を通る第3方向Zの仮想の直線である。コンタクトホールh10等は、中心線CR2上に位置している。境界線BA2は、第1方向Xに隣合う画素PXの境界を通る第3方向Zの仮想の直線である。境界線BA2上に、ゲート電極GE1、ソース線S等が位置している。
図15に示すように、中心線CR2は、第1方向Xにおける開口領域OAの中心を通る第3方向Zの仮想の直線である。コンタクトホールh10等は、中心線CR2上に位置している。境界線BA2は、第1方向Xに隣合う画素PXの境界を通る第3方向Zの仮想の直線である。境界線BA2上に、ゲート電極GE1、ソース線S等が位置している。
コンタクトホールh10は、コンタクト電極CA2、絶縁層20、第2共通電極CE2、金属層ME、絶縁層21、及び遮光材LSで埋められている。
本実施形態の液晶表示装置DSPは、上記のように構成されている。
本実施形態の液晶表示装置DSPは、上記のように構成されている。
次に、本実施形態の液晶表示装置DSPの製造工程について説明する。ここでは、液晶表示装置DSPの製造工程のうち、アレイ基板ARの製造工程について説明する。図16乃至図28は、アレイ基板ARの製造方法を説明するための図である。図16乃至図28において、表示領域の一部を拡大して示している。
図16及び図5に示すように、アレイ基板ARの製造が開始されると、まず、第1絶縁基板10、又は第1絶縁基板10を含み第1絶縁基板10よりサイズの大きい大板を用意する。続いて、第1絶縁基板10(又は、大板)の上に、絶縁層11、複数の半導体層SC2、及び絶縁層12を順に形成する。
次いで、絶縁層12の上に、複数のゲート線G及び複数のゲート電極GE2を同時に形成する。なお、図16(及び図17乃至図10、及び図24乃至図28)には、仮想の基準線を格子状に付している。本実施形態において、第1方向Xの第1基準線RL1は本線部Gaを第2方向Yに二等分する線に相当し、第2方向Yの第2基準線RL2は突出部Gbを第1方向Xに二等分する線に相当している。隣合う2本の第1基準線RL1及び隣合う2本の第2基準線RL2で囲まれた領域は、画素PXの領域(サイズ)に相当している。本実施形態において、画素PXは、一辺が10μm以下であり、微細に構成されている。
その後、絶縁層12、複数のゲート線G、及び複数のゲート電極GE2の上に、絶縁層13を形成する。
その後、絶縁層12、複数のゲート線G、及び複数のゲート電極GE2の上に、絶縁層13を形成する。
例えば複数のゲート線Gの幅は5μmであり、隣り合うゲート線G同士のスペースは3nmである。また、ゲート線Gの幅及びゲート線G同士のスペースの上述の数字は突出部Gbを含んでいない数値としている。
図17及び図5に示すように、続いて、絶縁層13の上に、酸化物半導体を用いて半導体層SC1を形成する。次いで、絶縁層13及び半導体層SC1の上に、絶縁層14を形成する。その後、絶縁層14の上に、上述した半導体キャップ層を形成したままにしてもよく、上記半導体キャップ層を形成した後に上記半導体キャップ層を除去してもよい。次いで、ドライエッチングにより、コンタクトホールh1,h2,h3を同時に形成する。コンタクトホールh1は半導体層SC1に重ならないため、半導体層SC1が消失する事態を回避することができる。
図18及び図5に示すように、続いて、絶縁層14の上に、ゲート電極GE1及び下部コンタクト電極BC1,BC2を形成する。その後、半導体層SC1の第1領域R1及び第2領域R2を低抵抗化させる。例えば、半導体層SC1の第1領域R1及び第2領域R2にイオン注入法を用い、不純物を注入する。上記不純物としては、リン、ボロン等を挙げることができる。これにより、半導体層SC1、ゲート電極GE1等を備えたスイッチング素子SW1が形成される。
次いで、絶縁層14、ゲート電極GE1、及び下部コンタクト電極BC1,BC2の上に、絶縁層15を形成する。続いて、コンタクトホールh4,h5,h6を同時に形成する。
図19及び図5に示すように、続いて、絶縁層15の上に、ソース線S、及び上部コンタクト電極UC1,UC2を同時に形成する。その後、絶縁層15、ソース線S、及び上部コンタクト電極UC1,UC2の上に、絶縁層16を形成する。
図20に示すように、続いて、絶縁層14,15,16にコンタクトホールh7を形成した後、絶縁層16の上に、コンタクト電極CA1を形成する。コンタクト電極CA1はコンタクトホールh7の全体を覆っている。そのため、コンタクト電極CA1を形成する際のエッチングにより、半導体層SC1が消失する事態を回避することができる。その後、絶縁層16及びコンタクト電極CA1の上に、絶縁層17及びコンタクトホールh17を形成する。コンタクトホールh17は、ドライエッチングにより形成すればよい。
図21に示すように、さらにその後、コンタクト電極CA1及び絶縁層17の上に絶縁層18を形成する。絶縁層18は、コンタクトホールh17を埋めることができ、さらにコンタクトホールh7も埋めることができる。これにより、コンタクトホールh7にボイドが形成されたり、製造時に使用する残像液が残ったりする事態を回避することができる。そして、表示ムラの発生を抑制することができる。
図22に示すように、続いて、複数の第1色層CL1、複数の第2色層CL2、及び複数の第3色層CL3を順に形成する。着色層CLを形成する際、ネガ型の感光性レジストの塗布、フォトリソグラフィ法による上記感光性レジストパターニング等を行う。
なお、図23に示すように、第1絶縁基板10の上に絶縁層18を形成すること無しに、着色層CLを形成した場合、アンダーカットにより、着色層CLのうちコンタクトホールh7に位置する部分が不所望に削られてしまう。着色層CLの製造時にアンダーカットが生じると、コンタクトホールh7にボイドが形成される。又は、コンタクトホールh7に残像液が残ってしまう。又は、コンタクトホールh7にボイドが形成され、かつコンタクトホールh7に残像液が残ってしまう。そのため、図23の構成では、表示ムラの原因となってしまう。
図24及び図5に示すように、次いで、コンタクトホールh8を形成する。コンタクトホールh8はカラーフィルタCFに形成されたコンタクトホールであり、異なる色の着色層同士の境界に形成されている。続いて、カラーフィルタCFの上に、絶縁層19を形成する。
また、図24においてコンタクトホールh17を省略しているが、図5に示すようにコンタクトホールh17はコンタクトホールh8に重なるものである。
また、図24においてコンタクトホールh17を省略しているが、図5に示すようにコンタクトホールh17はコンタクトホールh8に重なるものである。
図25及び図5に示すように、次いで、コンタクトホールh9を形成する。その後、絶縁層19の上に、コンタクト電極CA2及び接続電極CN1を形成する。上述したように、コンタクト電極CA2は、コンタクトホールh9の全体を覆っていなくともよい。コンタクト電極CA2の製造時にコンタクト電極CA1のITOは結晶化しているため、コンタクト電極CA2を含む第2透明導電層TE2のためのエッチング液でコンタクト電極CA1が消失することはない。その後、絶縁層19、コンタクト電極CA2、及び接続電極CN1の上に、絶縁層20を形成する。
図26及び図5に示すように、続いて、絶縁層20の上に、第2共通電極CE2を形成する。
図27及び図5に示すように、続いて、第2共通電極CE2の上に、金属層MEを形成する。次いで、絶縁層20、第2共通電極CE2、及び金属層MEの上に、絶縁層21を形成する。
図27及び図5に示すように、続いて、第2共通電極CE2の上に、金属層MEを形成する。次いで、絶縁層20、第2共通電極CE2、及び金属層MEの上に、絶縁層21を形成する。
図28及び図5に示すように、続いて、コンタクトホールh11,h12,h13を同時に形成する。次いで、絶縁層21の上に、画素電極PE及び接続電極CN2を同時に形成する。
その後、絶縁層21、画素電極PE、及び接続電極CN2の上に、絶縁層22、第1共通電極CE1、スペーサ28、及び配向膜29を順に形成する。これにより、アレイ基板ARの製造は終了する。
上記のように構成された本実施形態に係る液晶表示装置DSPによれば、アレイ基板ARは、対向しつつ積層された複数の透明導電層TEを備えている。例えば、アレイ基板ARは、画素電極PEに重なった共通電極CE1及びCE2を備えている分、平面視にて画素電極PEを拡張しなくとも、保持容量CSを確保することができる。そのため、高精細化を図ることが可能な液晶表示装置DSPを得ることができる。
また、半導体層SC1のチャネル領域RC1は、ゲート電極GE1と重なった領域にて屈曲している。表示領域DAにおける複数の画素PXの精細度は、2000ppi以上である。着色層CLに関し、幅W2は厚みT2の5倍以下であり、長さL2は厚みT2の5倍以下である。そのため、高精細化を図ることが可能な液晶表示装置DSPを得ることができる。
さらに、高精細(超高精細)の液晶表示装置DSPにおいて、少しでも開口率の向上を図ることができ、かつ、設計マージンを確保することのできる液晶表示装置DSPを得ることができる。例えば、開口領域OAに位置するコンタクト電極CA1を透明導電材料で形成することで、開口率の向上に寄与することができる。上記の液晶表示装置DSPは、例えば、VR(Virtual Reality)用途に適用可能である。
本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述した実施形態は、上述した液晶表示装置DSP以外の液晶表示装置、液晶表示装置以外の表示装置にも適用可能である。
DSP…液晶表示装置、PNL…液晶表示パネル、PX…画素、AR…アレイ基板、
10…第1絶縁基板、11~22…絶縁層、h1~h14,h17…コンタクトホール、
G…ゲート線、S…ソース線、SC1…半導体層、R1…第1領域、R2…第2領域、
RC1…チャネル領域、GE1…ゲート電極、SW1…スイッチング素子、
CF…カラーフィルタ、CL…着色層、CL1…第1色層、CL2…第2色層、
CL3…第3色層、FS1,FS2,FS3…平坦面、CE1…第1共通電極、
CE2…第2共通電極、CA1,CA2…コンタクト電極、OP1…開口、
ME…金属層、LS…遮光材、PE…画素電極、TE,TE1~TE5…透明導電層、
CS…保持容量、29…配向膜、CT…対向基板、50…第2絶縁基板、51…配向膜、
LC…液晶層、DA…表示領域、NDA…非表示領域、OA…開口領域、W2…幅、
L2…長さ、T2…厚み、D1,D2…幅、p1…第1ピッチ、p2…第2ピッチ、
X…第1方向、Y…第2方向、Z…第3方向。
10…第1絶縁基板、11~22…絶縁層、h1~h14,h17…コンタクトホール、
G…ゲート線、S…ソース線、SC1…半導体層、R1…第1領域、R2…第2領域、
RC1…チャネル領域、GE1…ゲート電極、SW1…スイッチング素子、
CF…カラーフィルタ、CL…着色層、CL1…第1色層、CL2…第2色層、
CL3…第3色層、FS1,FS2,FS3…平坦面、CE1…第1共通電極、
CE2…第2共通電極、CA1,CA2…コンタクト電極、OP1…開口、
ME…金属層、LS…遮光材、PE…画素電極、TE,TE1~TE5…透明導電層、
CS…保持容量、29…配向膜、CT…対向基板、50…第2絶縁基板、51…配向膜、
LC…液晶層、DA…表示領域、NDA…非表示領域、OA…開口領域、W2…幅、
L2…長さ、T2…厚み、D1,D2…幅、p1…第1ピッチ、p2…第2ピッチ、
X…第1方向、Y…第2方向、Z…第3方向。
Claims (10)
- 第1領域と、第2領域と、前記第1領域と前記第2領域との間のチャネル領域と、を有する半導体層と、
前記半導体層の上に位置した第1絶縁層と、
前記第1絶縁層の上に位置し、前記チャネル領域と対向したゲート電極と、
前記第1絶縁層及び前記ゲート電極の上に位置した第2絶縁層と、
前記第2絶縁層の上に位置し、有機絶縁材料で形成された第3絶縁層と、
前記第3絶縁層の上に位置したカラーフィルタと、
前記第2絶縁層の上に位置し、画素電極、第1導電層、及び第2導電層を有する複数の透明導電層と、を備え、
前記第1導電層は、前記第2絶縁層と前記第3絶縁層との間に位置し、前記第1絶縁層及び前記第2絶縁層に形成された第1コンタクトホールを通り前記半導体層の前記第2領域に接触し、
前記第2導電層は、前記カラーフィルタの上に位置し、前記第1導電層に接触し、
前記画素電極は、前記第2導電層の上に位置し、前記第2導電層に接触している、
表示装置。 - 表示領域と、
前記表示領域に位置した複数の画素と、をさらに備え、
前記複数の画素のうち一の画素は、前記半導体層、前記ゲート電極、着色層、前記第1導電層、前記第2導電層、及び前記画素電極を有し、
前記表示領域における前記複数の画素の精細度は、2000ppi以上である、
請求項1に記載の表示装置。 - 表示領域と、
前記表示領域に位置し、互いに交差する第1方向及び第2方向にマトリクス状に並べられた複数の画素と、をさらに備え、
前記カラーフィルタは、複数色の着色層を有し、
前記複数の画素のうち一の画素は、前記半導体層、前記ゲート電極、前記着色層、前記第1導電層、前記第2導電層、及び前記画素電極を有し、
各々の前記着色層は、厚みと、前記第1方向の距離である幅と、前記第2方向の距離である長さと、を有し、
前記幅は、前記厚みの5倍以下であり、
前記長さは、前記厚みの5倍以下である、
請求項1に記載の表示装置。 - 表示領域と、
前記表示領域に位置し、互いに交差する第1方向及び第2方向にマトリクス状に並べられた複数の画素と、をさらに備え、
前記カラーフィルタは、複数の第1色層、複数の第2色層、及び複数の第3色層を含む複数色の着色層を有し、
前記複数の画素のうち一の画素は、前記半導体層、前記ゲート電極、前記着色層、前記第1導電層、前記第2導電層、及び前記画素電極を有し、
前記複数の画素は、それぞれ前記第1色層を含む複数の第1色画素と、それぞれ前記第2色層を含む複数の第2色画素と、それぞれ前記第3色層を含む複数の第3色画素と、を有し、
前記複数の画素のうち各行の複数の画素において、前記第1色画素、前記第2色画素、及び前記第3色画素は、前記第1方向に、この順序で繰返し並べられ、
前記複数の画素のうち各列の複数の画素において、前記第1色画素、前記第3色画素、及び前記第2色画素は、前記第2方向に、この順序で繰返し並べられている、
請求項1に記載の表示装置。 - 前記カラーフィルタと前記第2導電層との間に位置した第4絶縁層と、
前記第4絶縁層の上に位置した第5絶縁層と、
前記第5絶縁層の上に位置した第6絶縁層と、
前記第6絶縁層の上に位置した第7絶縁層と、をさらに備え、
前記複数の透明導電層は、さらに、第3導電層と、第4導電層と、第5導電層と、をさらに備え、
前記第2導電層は、前記第4絶縁層の上に設けられ、前記第5絶縁層で覆われ、前記第4絶縁層、前記カラーフィルタ、及び前記第3絶縁層に形成された第2コンタクトホールを通り前記第1導電層に接触し、
前記第3導電層は、前記第5絶縁層の上に設けられ、前記第6絶縁層で覆われ、前記第2導電層と対向し、
前記第4導電層は、前記第6絶縁層の上に設けられ、前記第7絶縁層で覆われ、前記第2導電層に電気的に接続され、前記第3導電層と対向し、
前記第5導電層は、前記第7絶縁層の上に設けられ、前記第3導電層に電気的に接続され、前記第4導電層と対向し、
前記画素電極は、前記第4導電層で構成され、
前記第1導電層、前記第2導電層、及び前記第4導電層を含む第1電気系統は、前記第3導電層及び前記第5導電層を含む第2電気系統と電気的に独立している、
請求項1に記載の表示装置。 - 前記第2コンタクトホールの上に位置し、前記第6絶縁層の上に設けられ、前記第7絶縁層で覆われ、前記第2導電層、前記第5絶縁層、及び前記第6絶縁層とともに前記第2コンタクトホールを埋めた遮光材をさらに備える、
請求項5に記載の表示装置。 - 前記半導体層は、酸化物半導体で形成されている、
請求項1に記載の表示装置。 - 第1方向に延在し、前記第1方向に交差する第2方向に間隔を置いて並べられた複数のゲート線と、
前記第2方向に延在し、前記第1方向に間隔を置いて並べられ、前記複数のゲート線と交差した複数のソース線と、をさらに備え、
前記ゲート電極は、前記複数のゲート線のうちの一のゲート線に電気的に接続され、前記ゲート線及び前記ソース線と重なった領域に位置し、
前記第1領域は、前記複数のソース線のうちの一のソース線に電気的に接続され、
前記第2領域、前記第1導電層、及び前記第1コンタクトホールは、前記複数のゲート線及び前記複数のソース線のうち、隣合う一対のゲート線と隣合う一対のソース線とで囲まれた開口領域に位置している、
請求項1に記載の表示装置。 - 前記開口領域の前記第2方向における幅は、前記ゲート線の前記第2方向における幅よりも小さい、
請求項8に記載の表示装置。 - 前記第3絶縁層は、前記カラーフィルタと対向する側に第1平坦面を持ち、
前記カラーフィルタは、前記画素電極と対向する側に第2平坦面を持つ着色層を有する、
請求項1に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021087007A JP2022180090A (ja) | 2021-05-24 | 2021-05-24 | 表示装置 |
US17/749,217 US11822194B2 (en) | 2021-05-24 | 2022-05-20 | Display device |
CN202210560855.4A CN115472628A (zh) | 2021-05-24 | 2022-05-23 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021087007A JP2022180090A (ja) | 2021-05-24 | 2021-05-24 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022180090A true JP2022180090A (ja) | 2022-12-06 |
Family
ID=84103608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021087007A Pending JP2022180090A (ja) | 2021-05-24 | 2021-05-24 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11822194B2 (ja) |
JP (1) | JP2022180090A (ja) |
CN (1) | CN115472628A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024033405A (ja) * | 2022-08-30 | 2024-03-13 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980280B2 (en) * | 2001-10-12 | 2005-12-27 | Eastman Kodak Company | Two level image writer |
JP4650153B2 (ja) * | 2005-08-05 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
JP4882662B2 (ja) * | 2006-01-12 | 2012-02-22 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4306737B2 (ja) * | 2007-02-08 | 2009-08-05 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
JP5176814B2 (ja) * | 2008-09-22 | 2013-04-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
KR101753802B1 (ko) * | 2010-09-20 | 2017-07-04 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
SG11201404460QA (en) | 2012-01-31 | 2014-11-27 | Sharp Kk | Semiconductor device and method for producing same |
JP6101357B2 (ja) | 2013-10-09 | 2017-03-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
CN111665668B (zh) * | 2019-03-08 | 2023-07-07 | 夏普株式会社 | 显示装置 |
CN111381411B (zh) * | 2020-04-30 | 2021-07-20 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
-
2021
- 2021-05-24 JP JP2021087007A patent/JP2022180090A/ja active Pending
-
2022
- 2022-05-20 US US17/749,217 patent/US11822194B2/en active Active
- 2022-05-23 CN CN202210560855.4A patent/CN115472628A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11822194B2 (en) | 2023-11-21 |
US20220373846A1 (en) | 2022-11-24 |
CN115472628A (zh) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7305510B2 (ja) | 表示装置及び半導体装置 | |
US8908116B2 (en) | Liquid crystal display device | |
JP5460123B2 (ja) | 液晶表示装置 | |
US10768496B2 (en) | Thin film transistor substrate and display panel | |
US9378669B2 (en) | Display with black matrix | |
JP2005004207A (ja) | アレー基板、アレー基板の製造方法及び液晶表示装置。 | |
JP2019191354A (ja) | 電気光学装置、電子機器 | |
JP2009276485A (ja) | 液晶表示装置 | |
US10890815B2 (en) | Display apparatus | |
JP2022180090A (ja) | 表示装置 | |
KR20180032236A (ko) | 표시 장치 | |
JP2008009433A (ja) | 表示基板及びこれを有する表示パネル | |
US11018164B2 (en) | Thin-film transistor substrate, display panel, and display device | |
JP2007086112A (ja) | 半透過型液晶表示装置 | |
KR20150142131A (ko) | 액정 표시 장치 | |
US8405805B2 (en) | Liquid crystal display device | |
KR102551694B1 (ko) | 액정표시장치용 어레이 기판 | |
KR20150136339A (ko) | 어레이 기판 및 이를 포함하는 액정 표시 장치 | |
US11003031B2 (en) | Display apparatus | |
JP2018205601A (ja) | 液晶表示パネル | |
KR20050038116A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
WO2023248785A1 (ja) | 液晶表示装置 | |
CN110412797B (zh) | 显示装置 | |
JP2005084104A (ja) | 半導体装置及び電気光学装置 | |
TW202416025A (zh) | 液晶顯示裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240418 |