CN115472628A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN115472628A CN115472628A CN202210560855.4A CN202210560855A CN115472628A CN 115472628 A CN115472628 A CN 115472628A CN 202210560855 A CN202210560855 A CN 202210560855A CN 115472628 A CN115472628 A CN 115472628A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- electrode
- color
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提供能够实现高分辨率的显示装置。显示装置包括半导体层(SC1)、第1绝缘层(14)、栅极电极(GE1)、第2绝缘层(15)、第3绝缘层(18)、滤色片(CF)和具有像素电极(PE)、第1导电层(TE1)和第2导电层(TE2)的多个透明导电层(TE)。所述第1导电层位于所述第2绝缘层与所述第3绝缘层之间,通过形成于所述第1绝缘层和所述第2绝缘层的第1接触孔(h7)而与半导体层(SC1)的第2区域接触。所述第2导电层位于滤色片(CF)之上,与所述第1导电层接触。像素电极(PE)位于所述第2导电层之上,与所述第2导电层接触。
Description
本申请主张日本专利申请2021-087007(申请日:2021年5月24日)的优先权。本申请通过参照该优先权申请,包括该优先权申请的全部内容。
技术领域
本发明的实施方式涉及显示装置。
背景技术
作为显示装置,例如已知液晶显示装置。液晶显示装置具有能够获得高亮度和高可靠性的特长。在上述显示装置中要求高分辨率。为了确保一定以上的亮度水平,需要提高开口率。但是,因配线的布局的问题等,提高开口率的难度很高。
发明内容
本实施方式提供能够实现高分辨率的显示装置。
一个实施方式的显示装置包括:半导体层,其具有第1区域、第2区域和位于所述第1区域与所述第2区域之间的沟道区域;位于所述半导体层之上的第1绝缘层;位于所述第1绝缘层之上,与所述沟道区域相对的栅极电极;位于所述第1绝缘层和所述栅极电极之上的第2绝缘层;位于所述第2绝缘层之上,由有机绝缘材料形成的第3绝缘层;位于所述第3绝缘层之上的滤色片;和位于所述第2绝缘层之上,具有像素电极、第1导电层和第2导电层的多个透明导电层,所述第1导电层位于所述第2绝缘层与所述第3绝缘层之间,通过形成于所述第1绝缘层和所述第2绝缘层的第1接触孔而与所述半导体层的所述第2区域接触,所述第2导电层位于所述滤色片之上,与所述第1导电层接触,所述像素电极位于所述第2导电层之上,与所述第2导电层接触。
附图说明
图1是表示一个实施方式的液晶显示装置的结构的立体图。
图2是表示图1所示的液晶显示面板的截面图。
图3是表示图1所示的液晶显示面板和驱动部的电路图,是一并表示一个像素的电路结构的图。
图4是表示上述液晶显示面板中的像素排列的平面图。
图5是表示上述液晶显示面板的显示区域和非显示区域的结构的截面图。
图6是表示上述液晶显示面板的阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个半导体层和多个栅极电极的图。
图7是表示上述阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个半导体层、多个源极线和多个接触电极的图。
图8是表示上述阵列基板的显示区域的一部分的放大平面图,是表示多个源极线和多个接触电极的图。
图9是表示上述阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个源极线、多个接触电极和多个像素电极的图。
图10是表示上述阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个源极线、第2共通电极和金属层的图。
图11是表示上述阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个源极线、多个像素电极和第1共用电极的图。
图12是表示上述实施方式的变形例的阵列基板的显示区域的一部分的放大平面图,是表示多个栅极线、多个源极线、多个像素电极和第1共用电极的图。
图13是表示沿图7的线XIII-XIII的阵列基板的截面图。
图14是表示沿图7的线XIV-XIV的阵列基板的截面图。
图15是表示沿图8的线XV-XV的阵列基板的截面图。
图16是用于说明上述实施方式的阵列基板的制造方法的平面图,是表示多个栅极线的图。
图17是接着图16的用于说明上述制造方法的平面图,是表示多个半导体层和多个接触孔的图。
图18是接着图17的用于说明上述制造方法的平面图,是表示多个栅极电极和多个接触孔的图。
图19是接着图18的用于说明上述制造方法的平面图,是表示多个源极线的图。
图20是接着图19的用于说明上述制造方法的截面图,是表示多个绝缘层、多个半导体层、多个接触电极等的图。
图21是接着图20的用于说明上述制造方法的截面图,是表示多个绝缘层、多个半导体层、多个接触电极等的图。
图22是接着图21的用于说明上述制造方法的截面图,是表示多个绝缘层、多个接触电极、滤色片等的图。
图23是用于说明比较例的阵列基板的制造方法的截面图,是表示接着图20形成了滤色片的状态的图。
图24是接着图22的用于说明上述制造方法的平面图,是表示多个接触电极和多个接触孔的图。
图25是接着图24的用于说明上述制造方法的平面图,是表示多个接触电极和多个接触孔的图。
图26是接着图25的用于说明上述制造方法的平面图,是表示第2共用电极的图。
图27是接着图26的用于说明上述制造方法的平面图,是表示金属层的图。
图28是接着图27的用于说明上述制造方法的平面图,是表示多个像素电极和多个接触孔的图。
具体实施方式
下面,参照附图,对本发明的一个实施方式进行说明。实施方式仅仅是一例,对本领域技术人员而言,在保持本发明的主旨的情况下容易想到的进行了适当的改变的方式,当然包括在本发明的范围内。关于附图,为了使说明更清楚,与实际的方式相比,各部分的宽度、厚度、形状等有时会被示意地表示,但是这仅仅是一例,并不是对本发明的限定。此外,在本说明书和各个附图中,对于与之前的图中已经说明了的要素相同的要素,有时为赋予相同的附图标记,适当地省略详细说明。
此外,在本说明书中,“在……上”、“在……下”之表述包括以下2种情况:对于某结构,对象物位于与该结构的上表面/下表面直接接触的位置的情况;和对于某结构,在对象物与该结构之间存在其他结构,对象物处于该结构的上方/下方的情况。
图1是表示本实施方式的液晶显示装置DSP的结构的立体图。这里,第1方向X和第2方向Y彼此正交,但是也可以以90°以外的角度交叉。第3方向Z与第1方向X和第2方向Y的各个方向正交。
如图1所示,液晶显示装置DSP包括有源矩阵型的液晶显示面板PNL、驱动液晶显示面板PNL的驱动部1、对液晶显示面板PNL进行照明的照明装置IL、配线基板2等。
液晶显示面板PNL包括平板状的阵列基板AR和平板状的相对基板CT。在本实施方式中,阵列基板AR作为第1基板发挥作用,相对基板CT作为第2基板发挥作用。液晶显示面板PNL包括显示图像的显示区域DA和显示区域DA以外的非显示区域NDA。非显示区域NDA位于显示区域DA的外侧,包围显示区域DA。液晶显示面板PNL包括在显示区域DA中在第1方向X和第2方向Y呈矩阵状排列的多个像素PX。
照明装置IL配置在阵列基板AR的背面。在本实施方式中,照明装置IL作为背光单元发挥作用。
驱动部1安装在阵列基板AR上。配线基板2与液晶显示面板PNL连结并被固定。例如,驱动部1例如是驱动器IC等外部电路,配线基板2是柔性配线基板(FPC)。驱动部1不限定为安装在阵列基板AR上的例子,也可以是安装在配线基板2的结构。
图2是表示上述液晶显示面板PNL的截面图。
如图2所示,相对基板CT与阵列基板AR隔着规定的间隙地相对配置。液晶显示面板PNL还包括密封件SE、液晶层LC、第1光学元件OD1和第2光学元件OD2。密封件SE配置在非显示区域NDA,将阵列基板AR与相对基板CT接合。液晶层LC保持在阵列基板AR与相对基板CT之间,形成在由阵列基板AR、相对基板CT和密封件SE包围的空间。
第1光学元件OD1配置在阵列基板AR的与液晶层LC接触的面的相反侧。第2光学元件OD2配置在相对基板CT的与液晶层LC接触的面的相反侧。第1光学元件OD1和第2光学元件OD2各自至少包括偏光板,也可以根据需要包括相位差板。第1光学元件OD1中包括的偏光板的吸收轴,例如与第2光学元件OD2中包括的偏光板的吸收轴正交。
图3是表示图1所示的液晶显示面板PNL和驱动部1的电路图,是将一个像素PX的电路结构一并表示的图。这里,表示液晶显示面板PNL和驱动部1的电路图的一例,液晶显示面板PNL和驱动部1的电路图并不限定于图3所示的电路图。
如图3所示,液晶显示面板PNL在显示区域DA中包括多个像素PX、多根栅极线G、多根源极线S和第1共用电极CE1。多个像素PX在第1方向X和第2方向Y上呈矩阵状地配置。各个像素PX具有第1色像素PX1、第2色像素PX2和第3色像素PX3。其中,第1色、第2色和第3色是彼此不同的颜色。在本实施方式中,上述第1色是红色,上述第2色是绿色,上述第3色是蓝色。
在显示区域DA中,多个栅极线G在第1方向X上延伸,在第2方向Y上隔开间隔地排列,多个源极线S在第2方向Y上延伸,在第1方向X上隔开间隔地排列。在非显示区域NDA中,液晶显示面板PNL具有第1驱动器DR1、第2驱动器DR2和第3驱动器DR3。在本实施方式中,第1驱动器DR1和第2驱动器DR2在第1方向X上夹着显示区域DA,各自作为栅极线驱动电路发挥作用。第3驱动器DR3作为选择电路发挥作用。第1驱动器DR1、第2驱动器DR2和第3驱动器DR3不是驱动部1这样的外部电路,如后所述,是形成在第1绝缘基板10上的由开关元件SW2构成的内置电路。
各个栅极线G延伸至非显示区域NDA,与第1驱动器DR1及第2驱动器DR2连接。但是,液晶显示面板PNL也可以不包括第1驱动器DR1和第2驱动器DR2这两者,至少包括第1驱动器DR1和第2驱动器DR2中的一个即可。各个源极线S延伸至非显示区域NDA,与第3驱动器DR3连接。第1共用电极CE1由多个像素PX共用。
第1驱动器DR1经配线WL1与驱动部1电连接。第2驱动器DR2经配线WL2与驱动部1电连接。第3驱动器DR3经配线WL3与驱动部1电连接。第1共用电极CE1经配线WL4与驱动部1内的共用电极驱动电路连接。驱动部1经配线WL5与液晶显示面板PNL的外引线接合(OuterLead Bonding)的焊盘组(OLB焊盘组)PG电连接。其中,图1所示的上述配线基板2与OLB焊盘组PG电连接。经配线基板2对驱动部1施加各种信号、电压。
此外,也可以构成为与本实施方式不同,上述共用电极驱动电路相对于驱动部1独立地位于非显示区域NDA,经配线与驱动部1电连接。或者,也可以构成为,第3驱动器DR3相对于驱动部1不独立地被安装在驱动部1内。
各像素PX包括开关元件SW1、像素电极PE、第1共用电极CE1、液晶层LC等。开关元件SW1由薄膜晶体管(TFT)构成,与栅极线G及源极线S电连接。像素电极PE与开关元件SW1电连接。各像素PX的像素电极PE各自与第1共用电极CE1相对。液晶层LC通过在像素电极PE与第1共用电极CE1之间产生的电场而被驱动。保持电容CS与像素电极PE结合。保持电容CS例如形成在第1共用电极CE1或与第1共用电极CE1电连接的电极和像素电极PE或与像素电极PE电连接的电极之间。
像素PX具有与利用沿着阵列基板AR的主面的横电场的显示模式对应的结构,这里省略对像素PX的详细结构的说明。这里所述的阵列基板AR的主面,是与由第1方向X和第2方向Y规定的X-Y平面平行的面。
多个源极线S在第1方向X上以第1间距p1排列。多个栅极线G在第2方向Y上以第2间距p2排列。
图4是表示液晶显示面板PNL中的像素PX排列的平面图。如图4所示,液晶显示面板PNL包括滤色片CF。滤色片CF具有多种颜色的着色层CL。在本实施方式中,多种颜色的着色层CL包括多个第1色层CL1、多个第2色层CL2和多个第3色层CL3。图中,对第1色层CL1标注向右上去的斜线,对第2色层CL2标注向右下去的斜线,对第3色层CL3标注点图案。
多个像素PX具有多个第1色像素PX1、多个第2色像素PX2和多个第3色像素PX3。多个第1色像素PX1各自包括第1色层CL1。多个第2色像素PX2各自包括第2色层CL2。多个第3色像素PX3各自包括第3色层CL3。
在多个像素PX中的各行的多个像素PX中,第1色像素PX1、第2色像素PX2和第3色像素PX3在第1方向X上以此顺序重复地排列。在多个像素PX中的各列的多个像素PX中,第1色像素PX1、第3色像素PX3和第2色像素PX2在第2方向Y上以此顺序重复地排列。
这里,令在相对于第1方向X和第2方向Y倾斜的方向上延伸的虚拟的直线为直线SL1。令与直线SL1平行且与直线SL1隔开间隔的虚拟的直线为直线SL3。令与直线SL1平行且位于直线SL1与直线SL3之间的虚拟的直线为直线SL2。多个第1色像素PX1在直线SL1上排列。多个第2色像素PX2在直线SL2上排列。多个第3色像素PX3在直线SL3上排列。
液晶显示面板PNL的显示区域DA中的多个像素PX的分辨率为2000ppi(pixel perinch:每英寸像素)以上。在本实施方式中,上述分辨率为2015ppi。像素PX具有作为第1方向X的距离的宽度W1、和作为第2方向Y的距离的长度L1。其中,宽度W1相当于图3的第1间距p1,长度L1相当于图3的第2间距p2。着色层CL具有作为第1方向X的距离的宽度W2、和作为第2方向Y的距离的长度L2。
在本实施方式中,宽度W1为6.3μm,长度L1为8.4μm,宽度W2为4.9μm,长度L2为6.3μm。
图5是表示液晶显示面板PNL的显示区域DA和非显示区域NDA的结构的截面图。图5是用于说明第3方向Z的叠层顺序的图。其中,与第3方向Z正交的方向上的部件之间的相对位置关系,可能存在与图4的例子不同的情况。
如图5所示,阵列基板AR包括具有光透过性的玻璃基板和具有挠性的树脂基板等第1绝缘基板10。阵列基板AR还包括绝缘层11~22、开关元件SW1、开关元件SW2、多个导电层、遮光件LS、间隔件28和取向膜29。
绝缘层11设置在第1绝缘基板10之上。例如,绝缘层11由利用硅氧化物(SiO)形成的绝缘层和利用硅氮化物(SiN)形成的绝缘层的叠层体构成。绝缘层11的厚度例如为500nm以下。
半导体层SC2设置在绝缘层11之上,位于非显示区域NDA。半导体层SC2由多晶硅例如低温多晶硅形成。半导体层SC2的厚度例如为50nm以下。半导体层SC2具有第3区域R3、第4区域R4和位于第3区域R3与第4区域R4之间的沟道区域RC2。
液晶显示装置DSP构成为,光从照明装置IL向液晶显示面板PNL的显示区域DA入射,但是从照明装置IL不向液晶显示面板PNL的非显示区域NDA入射。因此,在半导体层SC2之下没有设置遮光部。但是,也可以在半导体层SC2之下设置遮光部,在此情况下,遮光部形成在绝缘层11与第1绝缘基板10之间。
绝缘层12设置在绝缘层11和半导体层SC2之上,覆盖半导体层SC2等。例如,绝缘层12由使用了TEOS(四乙氧基硅烷,Tetraethoxysilane)的硅氧化膜形成。绝缘层12的厚度例如为50~150nm。
栅极线G和栅极电极GE2设置在绝缘层12之上。栅极线G位于显示区域DA。栅极电极GE2位于非显示区域NDA,与半导体层SC2的沟道区域RC2相对。半导体层SC2、栅极电极GE2等构成作为TFT的开关元件SW2。
栅极线G和栅极电极GE2各自具有二层叠层结构(Ti系/Al系)。栅极线G和栅极电极GE2各自具有由Al(铝)、含有Al的合金等以Al为主成分的金属材料形成的下层和由Ti、含有Ti的合金等以Ti为主成分的金属材料形成的上层。栅极线G和栅极电极GE2各自的厚度例如为500nm以下。
如上所述,在栅极线G和栅极电极GE2中,位于第1绝缘基板10侧的下层由以Al为主成分的金属材料形成。因此,上述下层能够有助于提高从照明装置IL出射的光的循环使用率。
绝缘层13设置在绝缘层12、栅极线G和栅极电极GE2之上,覆盖栅极线G、栅极电极GE2等。例如,绝缘层13由利用SiO形成的绝缘层和利用SiN形成的绝缘层的叠层体构成。绝缘层13的厚度例如为1000nm以下。
半导体层SC1设置在绝缘层12之上,位于显示区域DA。半导体层SC1由作为透明半导体的氧化物半导体(OS)形成。作为氧化物半导体的代表的例子,例如能够列举铟镓铅氧化物(InGaZnO)、铟镓氧化物(InGaO)、铟铅氧化物(InZnO)、铅锡氧化物(ZnSnO)、铅氧化物(ZnO)和透明非结晶氧化物半导体(TAOS)等。在本实施方式中,半导体层SC1由铟镓铅氧化物形成。半导体层SC1的厚度例如为30~100nm。
半导体层SC1具有第1区域R1、第2区域R2和位于第1区域R1与第2区域R2之间的沟道区域RC1。在本实施方式中,半导体层SC1的至少沟道区域RC1与栅极线G相对。因此,栅极线G作为开关元件SW1的栅极电极发挥作用,并且作为遮挡从照明装置IL向半导体层SC1去的光的遮光部发挥作用。
也可以构成为,与本实施方式不同,半导体层SC1由非晶硅、多晶硅、有机物半导体等氧化物半导体以外的半导体形成。
绝缘层14设置在绝缘层13和半导体层SC1之上,覆盖半导体层SC1等。例如,绝缘层14由SiO等无机绝缘材料形成。绝缘层14的厚度例如为50~150nm。在本实施方式中,绝缘层14有时被称为第1绝缘层。
栅极电极GE1和下部接触电极BC1、BC2设置在绝缘层14之上。
栅极电极GE1位于显示区域DA,与半导体层SC1的沟道区域RC1相对。此外,栅极电极GE1通过形成在绝缘层13、14的接触孔h1而与栅极线G接触。其中,接触孔h1位于与半导体层SC1隔开距离的位置。
栅极电极GE1、半导体层SC1等构成作为TFT的开关元件SW1。在本实施方式中,栅极线G作为开关元件SW1的栅极电极发挥作用,因此开关元件SW1具有双栅极结构。但是,栅极线G也可以与沟道区域RC1不相对。换言之,栅极线G可以不作为开关元件SW1的栅极电极发挥作用,也可以不作为沟道区域RC1的遮光部发挥作用。在此情况下,栅极线G作为用于对栅极电极GE1供电的供电配线发挥作用。
下部接触电极BC1、BC2位于非显示区域NDA。下部接触电极BC1通过形成于绝缘层12~14的接触孔h2而与第3区域R3接触。下部接触电极BC2通过形成于绝缘层12~14的接触孔h3而与第4区域R4接触。其中,接触孔h2、h3各自位于与栅极电极GE2隔开距离的位置。
栅极电极GE1和下部接触电极BC1、BC2各自具有三层叠层结构(Ti系/Al系/Ti系)。栅极电极GE1和下部接触电极BC1、BC2各自具有:由以Ti为主成分的金属材料形成的下层;由以Al为主成分的金属材料形成的中间层;和由以Ti为主成分的金属材料形成的上层。栅极电极GE1和下部接触电极BC1、BC2各自的厚度例如为300nm以下。
此外,也可以与本实施方式不同,阵列基板AR还包括半导体覆盖层。半导体覆盖层在与半导体层SC1相对的区域中,位于绝缘层14与栅极电极GE1之间。半导体覆盖层至少与整个沟道区域RC1相对。例如,半导体覆盖层可以与整个半导体层SC1相对。半导体覆盖层由氧化铝(AlOx)、OS等氧化物形成。
绝缘层15设置在绝缘层14、栅极电极GE1和下部接触电极BC1、BC2之上,覆盖栅极电极GE1、下部接触电极BC1、BC2等。例如,绝缘层15由利用SiO形成的绝缘层和利用SiN形成的绝缘层的叠层体构成。绝缘层15的厚度例如为300nm以下。
源极线S和上部接触电极UC1、UC2设置在绝缘层15之上。
源极线S位于显示区域DA。源极线S通过形成在绝缘层14、15的接触孔h4,与半导体层SC1的第1区域R1接触。其中,接触孔h4位于与栅极电极GE1隔开距离的位置。
上部接触电极UC1、UC2位于非显示区域NDA。上部接触电极UC1通过形成在绝缘层15的接触孔h5,与下部接触电极BC1接触。上部接触电极UC2通过形成在绝缘层15的接触孔h6,与下部接触电极BC2接触。
源极线S和上部接触电极UC1、UC2各自具有三层叠层结构(Ti系/Al系/Ti系)。源极线S和上部接触电极UC1、UC2各自的厚度例如为500nm以下。
此外,也可以与本实施方式不同,阵列基板AR构成为没有形成接触孔h2、h3和下部接触电极BC1、BC2。在此情况下,能够形成贯通了绝缘层12~15这4层的接触孔h5、h6。但是,存在难以与接触孔h4同时形成接触孔h5、h6的问题。
于是,在本实施方式中,接触孔h5、h6贯通绝缘层15即可,能够使接触孔h5、h6的深度接近接触孔h4的深度。因此,在本实施方式中,能够与接触孔h4同时良好地形成接触孔h5、h6。
绝缘层16设置在绝缘层15、源极线S和上部接触电极UC1、UC2之上,覆盖源极线S、上部接触电极UC1、UC2等。绝缘层16由SiO、SiN等绝缘材料形成。在本实施方式中,绝缘层16由SiO形成。绝缘层16的厚度例如为200nm以上。
接触电极CA1设置在绝缘层16之上,位于显示区域DA。接触电极CA1通过形成于绝缘层14~16的接触孔h7,与半导体层SC1的第2区域R2接触。接触电极CA1覆盖在接触孔h7露出的整个半导体层SC1。其中,接触孔h7位于与栅极电极GE1隔开距离的位置。在本实施方式中,接触孔h7有时被称为第1接触孔。
接触电极CA1由铟锡氧化物(ITO)、OS、铟锌氧化物(IZO)等具有光透过性的透明导电材料形成。在本实施方式中,接触电极CA1由ITO形成。接触电极CA1的厚度例如为50nm以下。
如上所述,与半导体层SC1接触的一侧的电极是透明电极(接触电极CA1),与半导体层SC1接触的另一电极是金属电极(源极线S)。
因为绝缘层16覆盖源极线S,所以ITO不会与源极线S的端部接触。由此,能够防止与源极线S的电短路。在本实施方式中,绝缘层15和绝缘层16的叠层体有时被称为第2绝缘层。
绝缘层17设置在绝缘层16和接触电极CA1之上,覆盖接触电极CA1等。绝缘层17由SiO、SiN等绝缘材料形成。在本实施方式中,绝缘层17由SiN形成。绝缘层17的厚度例如为50nm以上。绝缘层17具有遮挡从后述的滤色片CF向第1绝缘基板10侧去的水分、气体等异物的功能。此外,绝缘层17具有使接触电极CA1露出的接触孔h17。
此外,绝缘层17根据需要设置在阵列基板AR即可。例如,位于开关元件SW1与包含颜料的滤色片CF之间的绝缘层18不含颜料。因此,在绝缘层18具有充分的厚度,作为开关元件SW1的保护层发挥作用的情况下,也可以在阵列基板AR不设置绝缘层17。
绝缘层18位于绝缘层16之上。在本实施方式中,绝缘层18设置在绝缘层17之上。绝缘层18作为有机绝缘材料,例如由树脂形成。绝缘层18的厚度例如为3000nm以下。但是,绝缘层18的厚度优选为1μm以上。在本实施方式中,绝缘层18的厚度为1μm。此外,绝缘层18的厚度也可以超过3000nm。
绝缘层18没有形成在与接触孔h17重叠的区域。绝缘层18与接触电极CA1及绝缘层17一起填埋接触孔h7。绝缘层18在与滤色片CF相对的一侧具有第1平坦面FS1。在本实施方式中,绝缘层17和绝缘层18有时被称为第3绝缘层。
滤色片CF设置在绝缘层18之上。滤色片CF具有多种颜色的着色层CL。滤色片CF具有使接触电极CA1露出的接触孔h8。各个着色层CL在与像素电极PE相对的一侧具有第2平坦面SF2。其中,第2平坦面FS2与后述的接触电极CA2相对。各个着色层CL的厚度T2例如为2000nm以下。但是,滤色片CF的厚度也可以超过2000nm。厚度T2相当于在第3方向Z上从第1平坦面FS1至第2平坦面SF2的距离。滤色片CF具有第1色层CL1、上述的第2色层(CL2)和第3色层CL3。在本实施方式中,第1色层CL1为红色层,第2色层为绿色层,第3色层CL3为蓝色层。第1色像素PX1具有第1色层CL1,第2色像素PX2具有第2色层,第3色像素PX3具有第3色层CL3。
因为阵列基板AR包括滤色片CF,所以液晶显示面板PNL具有所谓的滤色片与阵列基板集成在一起(COA)的结构。COA的结构有助于像素PX的高分辨率。
这里,关注着色层CL的厚度T2和图4所示的着色层CL的宽度W2和长度L2。宽度W2为厚度T2的5倍以下,长度L2为厚度T2的5倍以下。在本实施方式中,W2=4.9μm,L2=6.3μm。此外,在第1色层CL1中,T2=2.00μm,在第2色层CL2中,T2=1.84μm,在第3色层CL3中,T2=1.90μm。如上所述,在本实施方式中,在第1色层CL1、第2色层CL2和第3色层CL3的各个色层中,宽度W2为厚度T2的3倍以下,长度L2为厚度T2的4倍以下。
绝缘层19设置在绝缘层18和滤色片CF之上。绝缘层19作为有机绝缘材料例如由树脂形成。绝缘层19的厚度例如为3000nm以下。但是,绝缘层19的厚度也可以超过3000nm。绝缘层19具有与接触孔h8相连的接触孔h9。在本实施方式中,接触孔h9的中心轴与接触孔h8的中心轴位于同一直线上。但是,接触孔h9的中心轴与接触孔h8的中心轴也可以不位于同一直线上。接触孔h8和接触孔h9构成接触孔h10。在本实施方式中,接触孔h10有时被称为第2接触孔。
绝缘层19位于滤色片CF与后述的接触电极CA2之间,具有与接触电极CA2接触的第3平坦面FS3。其中,第3平坦面FS3是绝缘层19中的与滤色片CF相对的一侧的相反侧的面。这里,第1平坦面FS1、第2平坦面FS2和第3平坦面FS3,与X-Y平面平行。
在本实施方式中,绝缘层19没有完全覆盖接触孔h8中的滤色片CF和接触孔h17中的绝缘层17的内周面。但是,绝缘层19也可以完全覆盖滤色片CF和绝缘层17的内周面。在本实施方式中,绝缘层19有时被称为第4绝缘层。
接触电极CA2和连接电极CN1设置在绝缘层18之上。
接触电极CA2位于显示区域DA。接触电极CA2通过接触孔h10和接触孔h17,与接触电极CA1接触。接触电极CA2覆盖接触孔h10中的绝缘层19、滤色片CF和绝缘层17的内周面。
此外,接触电极CA2在接触孔h8与相邻的像素PX的着色层CL接触。在本实施方式中,接触电极CA2没有完全覆盖绝缘层19、滤色片CF和绝缘层17的上述内周面,关于这点,在后面详细说明。但是,接触电极CA2也可以完全覆盖绝缘层19、滤色片CF和绝缘层17的上述内周面。
连接电极CN1位于非显示区域NDA。连接电极CN1位于与接触电极CA2隔开距离的位置。
接触电极CA2和连接电极CN1由ITO、OS、IZO等具有光透过性的透明导电材料形成。在本实施方式中,接触电极CA2和连接电极CN1由ITO形成。接触电极CA2和连接电极CN1的厚度例如各自为50nm以下。
绝缘层20设置在绝缘层19、接触电极CA2和连接电极CN1之上,覆盖接触电极CA2、连接电极CN1等。绝缘层20由SiN等绝缘材料形成。在本实施方式中,绝缘层20由SiN形成。绝缘层20的厚度例如为50~150nm。在本实施方式中,绝缘层20有时被称为第5绝缘层。
第2共用电极CE2设置在绝缘层20之上,位于显示区域DA和非显示区域NDA。第2共用电极CE2与接触电极CA2相对,形成上述保持电容CS(图3)的一部分。第2共用电极CE2具有位于与接触电极CA2相对的区域的开口OP1。
第2共用电极CE2由ITO、OS、IZO等具有光透过性的透明导电材料形成。在本实施方式中,第2共用电极CE2由ITO形成。第2共用电极CE2的厚度例如为50nm以下。
金属层ME设置在第2共用电极CE2之上,与第2共用电极CE2接触。金属层ME由金属等遮光材料形成。在本实施方式中,金属层ME由钼及钨(MoW)形成。金属层ME的厚度例如为10~150nm。
绝缘层21设置在绝缘层20、第2共用电极CE2和金属层ME之上,覆盖第2共用电极CE2、金属层ME等。绝缘层21由SiN等绝缘材料形成。在本实施方式中,绝缘层21由SiN形成。绝缘层21的厚度例如为50~150nm。在本实施方式中,绝缘层21有时被称为第6绝缘层。
遮光件LS位于接触孔h10之上。遮光件LS设置在绝缘层21之上,被绝缘层22覆盖。遮光件LS与接触电极CA2、绝缘层20和绝缘层21一起填埋接触孔h10。遮光件LS由着色了的材料形成。在本实施方式中,遮光件LS由黑色树脂形成。由此,能够抑制或防止与接触孔h10重叠的区域中的不希望的漏光。
像素电极PE和连接电极CN2设置在绝缘层21之上。
像素电极PE位于显示区域DA。像素电极PE通过形成在绝缘层20、21的被开口OP1包围的接触孔h11,与接触电极CA2接触。像素电极PE与第2共用电极CE2相对,形成上述保持电容CS的一部分。
连接电极CN2位于非显示区域NDA。连接电极CN2位于与像素电极PE隔开间隔的位置。连接电极CN2在一方,通过形成在绝缘层21的接触孔h12,与第2共用电极CE2接触。连接电极CN2在另一方,通过形成在绝缘层20、21的接触孔h13,与连接电极CN1接触。
像素电极PE和连接电极CN2由ITO、OS、IZO等具有光透过性的透明导电材料形成。在本实施方式中,像素电极PE和连接电极CN2由ITO形成。像素电极PE和连接电极CN2的厚度例如各自为50nm以下。
绝缘层22设置在绝缘层21、像素电极PE和连接电极CN2之上,覆盖像素电极PE、连接电极CN2等。绝缘层22由SiN等绝缘材料形成。在本实施方式中,绝缘层22由SiN形成。绝缘层22的厚度例如为50~150nm。在本实施方式中,绝缘层22有时被称为第7绝缘层。
第1共用电极CE1设置在绝缘层22之上,位于显示区域DA和非显示区域NDA。第1共用电极CE1通过形成在绝缘层22的接触孔h14,与连接电极CN2接触。第1共用电极CE1与像素电极PE相对,形成上述保持电容CS的一部分。
第1共用电极CE1由ITO、OS、IZO等具有光透过性的透明导电材料形成。在本实施方式中,第1共用电极CE1由ITO形成。第1共用电极CE1的厚度例如为50nm以下。
间隔件28设置在第1共用电极CE1之上。间隔件28与金属层ME重叠。在本实施方式中,间隔件28是由有机绝缘材料形成的柱状间隔件。间隔件28的高度例如为3000nm以下。
在绝缘层22、第1共用电极CE1和间隔件28之上设置了取向膜29。
另一方面,相对基板CT包括具有光透过性的玻璃基板、树脂基板等第2绝缘基板50和取向膜51。取向膜51设置在第2绝缘基板50的与取向膜29相对的一侧的面。
各取向膜29、51具有使液晶层LC中包含的液晶分子在初始取向方向取向的功能。作为一例,各取向膜29、51是对聚酰亚胺等高分子膜实施了照射紫外线使其具有各向异性的光取向处理的光取向膜。但是,各取向膜29、51也可以是实施了摩擦处理的摩擦取向膜。此外,也可以是,取向膜29、51的一个是光取向膜,另一个是摩擦取向膜。
如上所述,阵列基板AR包括多个透明导电层TE。多个透明导电层TE位于绝缘层16之上,相对且叠层。因此,能够在俯视时的规定区域内形成具有所希望的电容的保持电容CS。多个透明导电层TE中的一个透明导电层是像素电极PE。像素电极PE经多个透明导电层TE中的剩余的多个透明导电层与半导体层SC1的第2区域R2电连接。
在本实施方式中,阵列基板AR包括第1透明导电层TE1、第2透明导电层TE2、第3透明导电层TE3、第4透明导电层TE4和第5透明导电层TE5。
接触电极CA1由第1透明导电层TE1构成。接触电极CA1位于绝缘层15(绝缘层16)与绝缘层18(绝缘层17)之间,通过形成于绝缘层14、15、16的接触孔h7与半导体层SC1的第2区域R2接触。
接触电极CA2和连接电极CN1各自由第2透明导电层TE2构成。接触电极CA2和连接电极CN1设置在绝缘层19之上,被绝缘层20覆盖。接触电极CA2位于滤色片CF之上,与接触电极CA1接触。接触电极CA2通过形成于绝缘层19、滤色片CF和绝缘层17的接触孔h10与接触电极CA1接触。
第2共用电极CE2由第3透明导电层TE3构成。第2共用电极CE2设置在绝缘层20之上,被绝缘层21覆盖,且与接触电极CA2相对。
像素电极PE和连接电极CN2各自由第4透明导电层TE4构成。像素电极PE位于接触电极CA2之上。像素电极PE设置在绝缘层21之上,被绝缘层22覆盖,与第2共用电极CE2相对,且与接触电极CA2电连接。像素电极PE与接触电极CA2接触。
第1共用电极CE1由第5透明导电层TE5构成。第1共用电极CE1设置在绝缘层22之上,与第2共用电极CE2电连接,且与像素电极PE相对。
接触电极CA1、接触电极CA2和像素电极PE彼此电连接,构成第1电气系统。例如,像素电极PE经接触电极CA1和接触电极CA2与半导体层SC1的第2区域R2电连接。连接电极CN1、第2共用电极CE2、连接电极CN2和第1共用电极CE1彼此电连接,构成第2电气系统。上述第1电气系统与上述第2电气系统电独立。
多个像素PX中的一个像素PX具有半导体层SC1、栅极电极GE1、着色层CL、接触电极CA1、接触电极CA2和像素电极PE。图6是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个半导体层SC1和多个栅极电极GE1的图。在图中,对半导体层SC1标注点图案。
如图6所示,栅极线G具有主体线部Ga和与主体线部Ga一体地形成的多个突出部Gb。主体线部Ga沿第1方向X延伸。主体线部Ga具有与第1方向X平行的侧缘Ga1、Ga2。在显示区域DA中,主体线部Ga的第2方向Y上的宽度,在整个长度范围内是一定的。多个突出部Gb位于主体线部Ga的侧缘Ga1侧,从侧缘Ga1向与第2方向Y相反的方向突出,在第1方向X上彼此隔开间隔地排列。在本实施方式中,突出部Gb具有四边形的形状。突出部Gb是为了确保作为栅极电极GE1用的底座发挥作用的面积而设置的。换言之,突出部Gb是为了扩大能够形成接触孔h1的区域而设置的。
栅极电极GE1与多个栅极线G中的一个栅极线G电连接,位于与上述栅极线G重叠的区域。栅极电极GE1沿第2方向Y延伸,与主体线部Ga和突出部Gb重叠。接触孔h1以遍及主体线部Ga和突出部Gb的方式形成。接触孔h1与栅极线G的轮廓隔开间隙地形成。整个接触孔h1被栅极电极GE1覆盖。图6所示的接触孔h1的位置和尺寸,是接触孔h1的底部(上述栅极线G与上述绝缘层13的界面)的位置和尺寸。
栅极电极GE1的第1方向X的宽度在整个长度上是一定的。在栅极电极GE1中,与半导体层SC1重叠的区域的宽度大于与突出部Gb重叠的区域的宽度。在本实施方式中,在第1方向X上,栅极电极GE1与突出部Gb重叠的区域的宽度,与突出部Gb的宽度是相同的。栅极电极GE1相对于突出部Gb没有位于在第1方向X上偏离的位置。在第2方向Y,栅极电极GE1超过了突出部Gb的端部,朝向相邻的栅极线G侧延伸。
半导体层SC1的沟道区域RC1,与栅极线G(主体线部Ga)和栅极电极GE1的宽幅部重叠。沟道区域RC1在与栅极电极GE1(宽幅部)重叠的区域折弯。在本实施方式中,沟道区域RC1具有沿第1方向X延伸的部分和沿第2方向Y延伸的部分,以从70°至110°的角度折弯。优选沟道区域RC1的沿第1方向X延伸的部分和沿第2方向Y延伸的部分为从80°至100°的角度,更优选以90°的角度折弯。沟道宽度在沟道区域RC1的整个长度上是一定的,但是在一定范围内容许因制造上的偏差引起的一定程度的沟道宽度的偏差。沟道区域RC1的第1区域R1侧的端部,在第1方向X上,位于与栅极电极GE1(宽幅部)的侧缘隔开间隙的位置。
即使是高分辨率的像素PX,通过使半导体层SC1具有折弯的沟道区域RC1,能够确保足够的长度的沟道长度。在不能确保足够的长度的沟道长度的情况下,沟道区域RC1导体化(金属化),难以获得作为半导体的特性。
考虑到足够长度的沟道长度的确保、以及半导体层SC1与栅极电极GE1的对位,优选栅极电极GE1如上所述的那样具有宽幅部。但是,栅极电极GE1也可以不具有上述宽幅部,换言之,栅极电极GE1的第1方向X的宽度也可以在整个长度上是一定的。
在第2方向Y上,沟道区域RC1位于与接触孔h1隔开间隙的位置。为了确保从接触孔h1至沟道区域RC1的余量,能够使得接触孔h1与沟道区域RC1不重叠。由此,能够避免栅极电极GE1与半导体层SC1接触而电短路的情况。
半导体层SC1的第1区域R1在第2方向Y延伸,具有处于跨越侧缘Ga2的位置的扩张部。在从栅极线G偏离的区域中,第1区域R1的扩张部具有第1边R1a、第2边R1b和位于第1边R1a与第2边R1b之间的第3边R1c,具有梯形的形状。第3边R1c与第1方向X平行,在第2方向Y上位于与接触孔h1隔开间隙的位置。通过确保从接触孔h1至第1区域R1的余量,能够避免在第2方向上相邻的像素间发生电短路的情况。
此外,在第1方向X上排列的多个第1区域R1(扩张部),在第1方向X上彼此隔开间隔地设置。
半导体层SC1的第2区域R2在与栅极线G(主体线部Ga)重叠的区域折弯。在本实施方式中,第2区域R2具有沿第1方向X延伸的部分和沿第2方向Y延伸的部分,以从70°至110°的角度折弯。此外,优选第2区域R2的沿第1方向X延伸的部分与沿第2方向Y延伸的部分以从80°至100°的角度折弯,更优选以90°的角度折弯。第2区域R2具有位于跨越侧缘Ga1的位置的扩张部。在从栅极线G偏离的区域中,第2区域R2的扩张部具有第1边R2a和第2边R2b,具有三角形的形状。
第2区域R2的第1边R2a与右上的第1区域R1的第1边R1a隔开间隙地相对。例如,优选第1边R2a与第1边R1a平行。第2区域R2的第2边R2b与左上的第1区域R1的第2边R1b隔开间隙地相对。例如,优选第2边R2b与第2边R1b是平行的。
如上所述,通过使第1区域R1具有第1边R1a和第2边R1b,使第2区域R2具有第1边R2a和第2边R2b,能够确保第2区域R2与另外的半导体层SC1的第1区域R1之间的绝缘距离,并且能够更有效地扩大第1区域R1和第2区域R2各自的扩张部。
进一步,半导体层SC1的第2区域R2还具有:与第1边R2a相连的第3边R2c;和与第2边R2b相连的第4边R2d。第3边R2c和第4边R2d各自与第2方向Y平行,且与侧缘Ga1交叉。第3边R2c与在右方相邻的栅极电极GE1(同一像素PX的栅极电极GE1)隔开间隙地相对。第4边R2d与在左方相邻的栅极电极GE1(左方相邻的像素PX的栅极电极GE1)隔开间隙地相对。
通过确保从接触孔h1至第2区域R2的余量,能够避免栅极电极GE1与半导体层SC1电短路的情况。而且,如上所述,半导体层SC1在能够确保余量的范围内尽量扩张地形成。
图7是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个半导体层SC1、多个源极线S和多个接触电极CA1(多个第1透明导电层TE1)的图。
如图7所示,接触孔h4形成在半导体层SC1的与第1区域R1的扩张部相对的区域。其中,图6所示的接触孔h4的位置和尺寸是接触孔h4的底部(上述半导体层SC1与上述绝缘层14的界面)的位置和尺寸。
各个源极线S沿第2方向Y延伸,与多个栅极线G交叉。源极线S与半导体层SC1及上述栅极电极GE1(图6)重叠。因此,栅极电极GE1位于与栅极线G和源极线S重叠的区域。半导体层SC1的沟道区域RC1在与栅极线G和源极线S重叠的区域折弯。
在显示区域DA中,源极线S的第1方向X的宽度在整个长度上是一定的。在本实施方式中,优选,在第1方向X上,源极线S的宽度在除了栅极线G上的区域中与突出部Gb的宽度相同或者为突出部Gb的宽度以下。源极线S覆盖整个接触孔h4。多个源极线S中的一根源极线S,通过接触孔h4与第1区域R1的扩张部电连接。
如上所述,第1区域R1的扩张部是为了确保作为源极线S用的底座发挥功能的面积而设置的。
像素PX的开口区域OA,被多个栅极线G和多个源极线S中的、相邻的一对栅极线G和相邻的一对源极线S包围。在半导体层SC1中,第1区域R1的扩张部的一部分和第2区域R2的扩张部的一部分各自位于开口区域OA。
如图7所示,开口区域OA在第2方向Y的宽度D2小于栅极线G在第2方向Y的宽度D1。在一例中,开口区域OA在第2方向Y的宽度为3nm,栅极线G在第2方向Y的宽度为5nm。
接触孔h7形成在半导体层SC1的与第2区域R2的扩张部相对的区域。其中,图7所示的接触孔h7的位置和尺寸是接触孔h7的底部(上述半导体层SC1与上述绝缘层14的界面)的位置和尺寸。像素PX具有接触电极CA1。多个接触电极CA1在第1方向X和第2方向Y上呈矩阵状地配置。接触电极CA1具有四边形的形状。接触电极CA1具有与第1方向X平行的第1边CA1a和第2边CA1b;以及与第2方向Y平行的第3边CA1c和第4边CA1d。
第1边CA1a位于自像素PX的开口区域OA。
第2边CA1b同与自像素PX的开关元件SW1电连接的栅极线G重叠。
第3边CA1c位于比自像素PX的接触孔h7靠右侧(与自像素PX的开关元件SW1电连接的源极线S侧)的位置。
第4边CA1d位于比自像素PX的接触孔h7靠左侧的位置。如上所述,接触电极CA1和接触孔h7,与第2区域R2的扩张部一起位于开口区域OA。
第3边CA1c可以位于自像素PX的接触孔h7与右侧的源极线S之间,也可以与右侧的源极线S重叠。第4边CA1d可以位于自像素PX的接触孔h7与左侧的源极线S之间,也可以与左侧的源极线S重叠。
在本实施方式中,第3边CA1c与右侧的源极线S的左边重叠,第4边CA1d与左侧的源极线S的右边重叠。换言之,在第1方向X上,接触电极CA1的宽度与开口区域OA的宽度相同。
第1边CA1a、第2边CA1b、第3边CA1c和第4边CA1d,各自位于与接触孔h7隔开间隙的位置。通过确保从接触孔h7至第1边CA1a、第2边CA1b、第3边CA1c和第4边CA1d的各自的余量,能够用接触电极CA1覆盖整个接触孔h7。由此,在制造工序中,能够避免第2区域R2(半导体层SC1)消失的情况。
优选接触孔h7与第1边CA1a在第2方向Y的间隙、接触孔h7与第3边CA1c在第1方向X的间隙、以及接触孔h7与第4边CA1d在第1方向X的间隙是相同的。相比于这些间隙的各间隙,接触孔h7与第2边CA1b在第2方向Y的间隙较大。由此,能够在接触孔h7与第2边CA1b之间,确保接触电极CA1与接触电极CA2的接触区域。
图8是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个源极线S、多个接触电极CA1(多个第1透明导电层TE1)和多个接触电极CA2(多个第2透明导电层TE2)的图。
如图8所示,接触孔h8位于接触孔h7与第2边CA1b之间,形成在与接触电极CA1相对的区域。在第2方向Y上,接触孔h8位于与接触孔h7隔开间隔的位置。但是,接触孔h8的一部分也可以与接触孔h7重叠。接触孔h9与接触孔h8重叠。接触孔h9的尺寸大于接触孔h8的尺寸。
其中,图8所示的接触孔h8的位置和尺寸为接触孔h8的底部(接触电极CA1与上述绝缘层17的界面)的位置和尺寸。图8所示的接触孔h9的位置和尺寸为接触孔h9的底部的位置和尺寸。在本实施方式中,接触孔h9的底部位于上述绝缘层19与上述滤色片CF的界面。
如图5、图6、图7所示,在图8中也是接触孔h7、接触孔h8和接触孔h9与栅极线G重叠,在图8中省略了图示。
但是,如上所述,绝缘层19也可以不完全覆盖接触孔h8中的滤色片CF和绝缘层17的内周面。在此情况下,接触孔h9的底部位于接触电极CA1与绝缘层19的界面。
像素PX具有接触电极CA2。多个接触电极CA2在第1方向X和第2方向Y上呈矩阵状地配置。接触电极CA2具有四边形的形状。接触电极CA2覆盖接触孔h9的一部分。接触电极CA2经接触孔h8、h9与接触电极CA61部分地连接即可。在制造接触电极CA2时,接触电极CA1的ITO进行结晶化。因此,即使构成为接触电极CA2不覆盖整个接触孔h9,接触电极CA1也不会消失。
但是,接触电极CA2也可以覆盖整个接触孔h9。
进一步,如图5所示,接触电极CA2在接触孔h8中与第1色层CL1、第3色层CL3接触,第3色层CL3的颜色与第1色层CL1不同。在图8中基于图5进行说明,接触孔h7与第3色层CL3重叠,此外,接触孔h8是形成在第1色层CL1与第3色层CL3之间的区域的滤色片CF的开口。该滤色片CF的开口与栅极线G重叠。也可以构成为,滤色片CF的开口形成在不同的色层彼此的边界。
接触电极CA2的右边可以位于自像素PX的接触孔h9与右侧的源极线S之间,也可以与右侧的源极线S重叠。接触电极CA2的左边可以位于自像素PX的接触孔h9与左侧的源极线S之间,也可以与左侧的源极线S重叠。
在本实施方式中,接触电极CA2的右边与右侧的源极线S的左边重叠,接触电极CA2的左边与左侧的源极线S的右边重叠。换言之,在第1方向X上,接触电极CA2的宽度与接触电极CA1的宽度相同。
例如,接触电极CA2具有没有与接触电极CA1重叠的上端部。另一方面,接触电极CA1具有没有与接触电极CA2重叠的下端部。
图9是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个源极线S、多个接触电极CA2(多个第2透明导电层TE2)和多个像素电极PE(多个第4透明导电层TE4)的图。
如图9所示,接触孔h11位于与接触电极CA2重叠的区域。在本实施方式中,接触孔h11的一部分位于开口区域OA。接触孔h11位于与接触电极CA2的各个边隔开间隙的位置。
像素PX具有像素电极PE。多个像素电极PE在第1方向X和第2方向Y上呈矩阵状地配置。像素电极PE具有四边形的形状。像素电极PE覆盖整个接触孔h11。像素电极PE的一部分与接触孔h10(h9)重叠。
像素电极PE的右边可以位于自像素PX的接触孔h11与右侧的源极线S之间,也可以与右侧的源极线S重叠。像素电极PE的左边可以位于自像素PX的接触孔h11与左侧的源极线S之间,也可以与左侧的源极线S重叠。
在本实施方式中,像素电极PE的右边与右侧的源极线S的左边重叠,像素电极PE的左边与左侧的源极线S的右边重叠。换言之,在第1方向X上,像素电极PE的宽度与接触电极CA2的宽度相同。
在本实施例中,例如,像素电极PE具有不与接触电极CA2重叠的上端部。另一方面,接触电极CA2具有不与像素电极PE重叠的下端部。
图10是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个源极线S、第2共用电极CE2(第3透明导电层TE3)和金属层ME的图。在图中,对金属层ME标注点图案。
如图10所示,第2共用电极CE2在显示区域DA形成为格子状。第2共用电极CE2以在第1方向X延伸且在第2方向Y上隔开间隔地排列的多个第1延伸部CE2a和在第2方向Y延伸且在第1方向X上隔开间隔地排列的多个第2延伸部CE2b成为一体的方式形成。相邻的一对第1延伸部CE2a和相邻的一对第2延伸部CE2b包围接触孔h11。
此外,如图10所示,格子状的第2共用电极CE2的开口大于开口区域OA,且小于格子状的金属层ME的开口。
在第2方向Y上,以第1延伸部CE2a与接触孔h11的间隙为一定的方式配置第1延伸部CE2a。在本实施方式中,第1延伸部CE2a整体不与栅极线G重叠,但是也可以与栅极线G重叠。
在第1方向X上,以第2延伸部CE2b与接触孔h11的间隙为一定的方式配置第2延伸部CE2b。在本实施方式中,第2延伸部CE2b整体与源极线S重叠。在本实施方式中,第2延伸部CE2b在第1方向X的宽度,与源极线S在第1方向X的宽度相同。但是,第2延伸部CE2b的宽度,可以小于源极线S的宽度,也可以大于源极线S的宽度。第2共用电极CE2由多个像素PX共用。
金属层ME在显示区域DA形成为格子状。金属层ME以在第1方向X延伸且在第2方向Y隔开间隔地排列的多个第1金属层MEa、和在第2方向Y延伸且在第1方向X上隔开间隔地排列的多个第2金属层MEb成为一体的方式形成。相邻的一对第1金属层MEa和相邻的一对第2金属层MEb包围接触孔h11。
在第2方向Y上,第1金属层MEa的宽度小于第1延伸部CE2a的宽度。在本实施方式中,第1金属层MEa整体与第1延伸部CE2a重叠。在第1方向X上,以第2金属层MEb与接触孔h11的间隙为一定的方式配置第2金属层MEb。在本实施方式中,第2金属层MEb整体与第2延伸部CE2b一起与源极线S重叠。在本实施方式中,第2金属层MEb在第1方向X的宽度,与源极线S在第1方向X的宽度相同。但是,第2金属层MEb的宽度也可以小于源极线S的宽度。此外,第2金属层MEb的宽度也可以大于源极线S的宽度,但是会导致开口区域OA的缩小,因此不令人满意。
金属层ME作为包围开口区域OA的遮光层(所谓的黑矩阵)发挥作用。
图11是表示阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个源极线S、多个像素电极PE和第1共用电极CE1的图。
如图11所示,第1共用电极CE1具有位于显示区域DA的多个延伸部CE1a。多个延伸部CE1a各自在第1方向X延伸,在第2方向Y上隔开间隔地排列。
各个延伸部CE1a具有主体线部CE1b和与主体线部CE1b一体地形成的多个突出部CE1c。
主体线部CE1b在第1方向X延伸,主体线部CE1b整体与栅极线G重叠。主体线部CE1b在第2方向Y的宽度,在整个长度上是一定的。
突出部CE1c设置在与源极线S重叠的区域,从主体线部CE1b在第2方向Y突出。突出部CE1c设置在主体线部CE1b的两侧。突出部CE1c具有随着远离主体线部CE1b而前端变细的形状。在本实施方式中,突出部CE1c具有梯形的形状。
延伸部CE1a具有与第1方向X平行的对称轴,具有线对称的形状。在第2方向Y相邻的一对延伸部CE1a中,一个延伸部CE1a的多个突出部CE1c与另一个延伸部CE1a的多个突出部CE1c,在第1方向X上交替地设置。
这里,令像素电极PE、延伸部CE1a间的区域和开口区域OA重叠的区域为重叠区域。在图中,对重叠区域标注点图案。在第1方向X相邻的一对重叠区域关于第2方向Y的对称轴为线对称的位置关系。在第2方向Y相邻的一对重叠区域关于第1方向X的对称轴为线对称的位置关系。
上述液晶层LC通过在像素电极PE与第1共用电极CE1之间产生的电场而被驱动。
另外,第1共用电极CE1的结构并不限定于本实施方式的结构,能够进行各种变形。例如,第1共用电极CE1也可以如图12所示的那样构成。图12是表示本实施方式的变形例的阵列基板AR的显示区域DA的一部分的放大平面图,是表示多个栅极线G、多个源极线S、多个像素电极PE和第1共用电极CE1的图。在图12中,第1共用电极CE1以外的结构与图11是相同的。
如图12所示,第1共用电极CE1具有位于显示区域DA的多个延伸部CE1a。多个延伸部CE1a各自在第2方向Y延伸,在第1方向X上隔开间隔地排列。
各个延伸部CE1a具有:主体线部CE1b;与主体线部CE1b一体地形成的多个第1突出部CE1d;与主体线部CE1b一体地形成的多个第2突出部CE1e。
主体线部CE1b在第2方向Y延伸,主体线部CE1b的至少一部分与源极线S重叠。主体线部CE1b在第1方向X的宽度在整个长度上是一定的。
第1突出部CE1d设置在开口区域OA,从主体线部CE1b在第1方向X突出。
第2突出部CE1e设置在与栅极线G重叠的区域,从主体线部CE1b在第1方向X突出。
第1突出部CE1d和第2突出部CE1e设置在主体线部CE1b的单侧。第1突出部CE1d和第2突出部CE1e具有随着远离主体线部CE1b而前端变细的形状。在本实施方式中,第1突出部CE1d和第2突出部CE1e具有梯形的形状。第1突出部CE1d中与第1方向X成锐角地倾斜的边与第1方向X所成的角度,大于第2突出部CE1e中与第1方向X成锐角地倾斜的边与第1方向X所成的角度。
这里,也令像素电极PE、延伸部CE1a间的区域和开口区域OA重叠的区域为重叠区域,在图中,对重叠区域标注点图案。
图13是表示沿图7的线XIII-XIII的阵列基板AR的截面图。在图中,省略了取向膜29的图示。
如图13所示,中心线CR1是通过第2方向Y上的开口区域OA的中心的、第3方向Z的虚拟的直线。着色层CL等位于中心线CR1上。边界线BA1是通过在第2方向Y上相邻的像素PX的边界的、第3方向Z的虚拟的直线。接触孔h10等位于边界线BA1上。
接触孔h10形成在由绝缘层17、18、19的内周面包围的区域。接触孔h10不仅被遮光件LS等,还被金属层ME填埋。能够更加抑制或防止与接触孔h10重叠的区域的不希望的漏光。
在第2方向Y上,着色层CL的间隔例如为2.5μm。
图14是表示沿图7的线XIV-XIV的阵列基板AR的截面图。在图中,省略了取向膜29的图示。
如图14所示,栅极电极GE1通过形成于绝缘层13、14的接触孔h1与栅极线G接触。源极线S通过形成于绝缘层14、15的接触孔h4,与半导体层SC1的第1区域R1接触。
图15是表示沿图8的线XV-XV的阵列基板AR的截面图。图中,省略了取向膜29的图示。
如图15所示,中心线CR2是通过第1方向X上的开口区域OA的中心的、第3方向Z的虚拟的直线。接触孔h10等位于中心线CR2上。边界线BA2是通过在第1方向X上相邻的像素PX的边界的、第3方向Z的虚拟的直线。栅极电极GE1、源极线S等位于边界线BA2上。
接触孔h10被接触电极CA2、绝缘层20、第2共用电极CE2、金属层ME、绝缘层21和遮光件LS填埋。
本实施方式的液晶显示装置DSP如上所述地构成。
接着,对本实施方式的液晶显示装置DSP的制造工序进行说明。这里,对液晶显示装置DSP的制造工序中的、阵列基板AR的制造工序进行说明。图16~图28是用于说明阵列基板AR的制造方法的图。图16~图28中放大地表示显示区域的一部分。
如图16和图5所示,在开始阵列基板AR的制造时,首先,准备第1绝缘基板10,或者准备包括第1绝缘基板10在内的尺寸比第1绝缘基板10大的大板。接着,在第1绝缘基板10(或大板)之上依次形成绝缘层11、多个半导体层SC2和绝缘层12。
接着,在绝缘层12之上,同时形成多个栅极线G和多个栅极电极GE2。此外,在图16(和图17~图10,和图24~图28)中,呈格子状地标注虚拟的基准线。在本实施方式中,第1方向X的第1基准线RL1相当于在第2方向Y将主体线部Ga二等分的线,第2方向Y的第2基准线RL2相当于在第1方向X将突出部Gb二等分的线。由相邻的2根第1基准线RL1和相邻的2根第2基准线RL2包围的区域,相当于像素PX的区域(尺寸)。在本实施方式中,像素PX细微地构成,其一边为10μm以下。
之后,在绝缘层12、多个栅极线G和多个栅极电极GE2之上形成绝缘层13。
例如多个栅极线G的宽度为5μm,相邻的栅极线G彼此的间隔为3nm。此外,栅极线G的宽度和栅极线G彼此的间隔的上述的数字是不包括突出部Gb的数值。
如图17和图5所示,接着,在绝缘层13之上,使用氧化物半导体形成半导体层SC1。接着,在绝缘层13和半导体层SC1之上形成绝缘层14。之后,在绝缘层14之上,既可以保持形成了上述的半导体覆盖层的状态不变,也可以在形成上述半导体覆盖层之后去除上述半导体覆盖层。接着,通过干蚀刻,同时形成接触孔h1、h2、h3。因为接触孔h1与半导体层SC1不重叠,所以能够避免半导体层SC1消失的情况。
如图18和图5所示,接着,在绝缘层14之上,形成栅极电极GE1和下部接触电极BC1、BC2。之后,使半导体层SC1的第1区域R1和第2区域R2低电阻化。例如,在半导体层SC1的第1区域R1和第2区域R2使用离子注入法,注入杂质。作为上述杂质,能够列举磷、硼等。由此,能够形成包括半导体层SC1、栅极电极GE1等的开关元件SW1。
接着,在绝缘层14、栅极电极GE1和下部接触电极BC1、BC2之上,形成绝缘层15。接着,同时形成接触孔h4、h5、h6。
如图19和图5所示,接着,在绝缘层15之上,同时形成源极线S和上部接触电极UC1、UC2。之后,在绝缘层15、源极线S和上部接触电极UC1、UC2之上形成绝缘层16。
如图20所示,接着,在绝缘层14、15、16形成接触孔h7之后,在绝缘层16之上形成接触电极CA1。接触电极CA1覆盖接触孔h7整体。因此,通过形成接触电极CA1时的蚀刻,能够避免半导体层SC1消失的情况。之后,在绝缘层16和接触电极CA1之上形成绝缘层17和接触孔h17。接触孔h17通过干蚀刻形成即可。
如图21所示,接着之后,在接触电极CA1和绝缘层17之上形成绝缘层18。绝缘层18能够填埋接触孔h17,进一步还能够填埋接触孔h7。由此,能够避免在接触孔h7形成空隙,或残留制造时使用的残留图像液的情况。而且,能够抑制显示不均的发生。
如图22所示,接着,依次形成多个第1色层CL1、多个第2色层CL2和多个第3色层CL3。在形成着色层CL时,涂覆负型的感光性抗蚀剂、基于光刻法进行上述感光性抗蚀剂图案形成等。
如图23所示,在第1绝缘基板10之上不形成绝缘层18而形成了着色层CL的情况下,通过下刻蚀(undercut),着色层CL中位于接触孔h7的部分被不希望地除去。当在制造着色层CL时发生下刻蚀时,可能在接触孔h7形成空隙。或者,在接触孔h7中残留残余影像液。或者,在接触孔h7形成空隙,并且在接触孔h7中残留残余影像液。因此,图23的结构称为显示不均的原因。
如图24和图5所示,接着,形成接触孔h8。接触孔h8是形成在滤色片CF的接触孔,形成在颜色不同的着色层彼此的边界。接着,在滤色片CF之上形成绝缘层19。
此外,如图5所示,接触孔h17与接触孔h8重叠,但是在图24中省略了接触孔h17。
如图25和图5所示,接着,形成接触孔h9。之后,在绝缘层19之上形成接触电极CA2和连接电极CN1。如上所述,接触电极CA2也可以不覆盖接触孔h9整体。在制造接触电极CA2时接触电极CA1的ITO为结晶体,因此接触电极CA1不会因包含接触电极CA2的第2透明导电层TE2用的蚀刻液而消失。之后,在绝缘层19、接触电极CA2和连接电极CN1之上形成绝缘层20。
如图26和图5所示,接着,在绝缘层20之上形成第2共用电极CE2。
如图27和图5所示,接着,在第2共用电极CE2之上形成金属层ME。接着,在绝缘层20、第2共用电极CE2和金属层ME之上形成绝缘层21。
如图28和图5所示,接着,同时形成接触孔h11、h12、h13。接着,在绝缘层21之上同时形成像素电极PE和连接电极CN2。
之后,在绝缘层21、像素电极PE和连接电极CN2之上,依次形成绝缘层22、第1共用电极CE1、间隔件28和取向膜29。由此,阵列基板AR的制造结束。
根据如上所述地构成的本实施方式的液晶显示装置DSP,阵列基板AR包括相对且叠层的多个透明导电层TE。例如,阵列基板AR具有与像素电极PE重叠的共用电极CE1和CE2,与此相应地,俯视时即使不使像素电极PE扩大,也能够确保保持电容CS。因此,能够获得能实现高分辨率的液晶显示装置DSP。
此外,半导体层SC1的沟道区域RC1在与栅极电极GE1重叠的区域折弯。显示区域DA的多个像素PX的分辨率为2000ppi以上。关于着色层CL,宽度W2为厚度T2的5倍以下,长度L2为厚度T2的5倍以下。因此,能够获得能实现高分辨率的液晶显示装置DSP。
进一步,关于高清晰(超高清晰)的液晶显示装置DSP,能够获得开口率得到进一步提高、并且能够确保设计余量的液晶显示装置DSP。例如,通过用透明导电材料形成位于开口区域OA的接触电极CA1,能够提高开口率。上述的液晶显示装置DSP例如能够应用于VR(Virtual Reality:虚拟现实)用途。
对本发明的实施方式进行了说明,但是上述实施方式是作为例子而提示的,并不是要限定发明范围。上述的新实施方式能够以其他各种方式实施,且能够在不脱离发明的要旨的范围内进行各种省略、置换、改变。上述实施方式及其变形包含在发明的范围、要旨中,并且包含在权利要求书所记载的方案及其同等范围中。
例如,上述的实施方式还能够应用于上述的液晶显示装置DSP以外的液晶显示装置、液晶显示装置以外的显示装置。
Claims (10)
1.一种显示装置,其特征在于,包括:
半导体层,其具有第1区域、第2区域和位于所述第1区域与所述第2区域之间的沟道区域;
位于所述半导体层之上的第1绝缘层;
位于所述第1绝缘层之上,与所述沟道区域相对的栅极电极;
位于所述第1绝缘层和所述栅极电极之上的第2绝缘层;
位于所述第2绝缘层之上,由有机绝缘材料形成的第3绝缘层;
位于所述第3绝缘层之上的滤色片;和
位于所述第2绝缘层之上,具有像素电极、第1导电层和第2导电层的多个透明导电层,
所述第1导电层位于所述第2绝缘层与所述第3绝缘层之间,通过形成于所述第1绝缘层和所述第2绝缘层的第1接触孔而与所述半导体层的所述第2区域接触,
所述第2导电层位于所述滤色片之上,与所述第1导电层接触,
所述像素电极位于所述第2导电层之上,与所述第2导电层接触。
2.如权利要求1所述的显示装置,其特征在于,还包括:
显示区域;和
位于所述显示区域的多个像素,
所述多个像素中的一个像素具有所述半导体层、所述栅极电极、着色层、所述第1导电层、所述第2导电层和所述像素电极,
所述显示区域中的所述多个像素的分辨率为2000ppi以上。
3.如权利要求1所述的显示装置,其特征在于,还包括:
显示区域;和
位于所述显示区域且在彼此交叉的第1方向和第2方向上呈矩阵状排列的多个像素,
所述滤色片具有多种颜色的着色层,
所述多个像素中的一个像素具有所述半导体层、所述栅极电极、所述着色层、所述第1导电层、所述第2导电层和所述像素电极,
各个所述着色层具有厚度、作为所述第1方向上的距离的宽度和作为所述第2方向上的距离的长度,
所述宽度为所述厚度的5倍以下,
所述长度为所述厚度的5倍以下。
4.如权利要求1所述的显示装置,其特征在于,还包括:
显示区域;和
位于所述显示区域且在彼此交叉的第1方向和第2方向上呈矩阵状排列的多个像素,
所述滤色片具有包括多个第1色层、多个第2色层和多个第3色层的多种颜色的着色层,
所述多个像素中的一个像素具有所述半导体层、所述栅极电极、所述着色层、所述第1导电层、所述第2导电层和所述像素电极,
所述多个像素具有:各自包括所述第1色层的多个第1色像素;各自包括所述第2色层的多个第2色像素;和各自包括所述第3色层的多个第3色像素,
在所述多个像素中的各行的多个像素中,所述第1色像素、所述第2色像素和所述第3色像素,在所述第1方向上依照所述第1色像素、所述第2色像素和所述第3色像素的顺序反复排列,
在所述多个像素中的各列的多个像素中,所述第1色像素、所述第3色像素和所述第2色像素,在所述第2方向上依照所述第1色像素、所述第3色像素和所述第2色像素的顺序反复排列。
5.如权利要求1所述的显示装置,其特征在于,还包括:
位于所述滤色片与所述第2导电层之间的第4绝缘层;
位于所述第4绝缘层之上的第5绝缘层;
位于所述第5绝缘层之上的第6绝缘层;和
位于所述第6绝缘层之上的第7绝缘层,
所述多个透明导电层还包括第3导电层、第4导电层和第5导电层,
所述第2导电层设置在所述第4绝缘层之上,被所述第5绝缘层覆盖,通过形成于所述第4绝缘层、所述滤色片和所述第3绝缘层的第2接触孔而与所述第1导电层接触,
所述第3导电层设置在所述第5绝缘层之上,被所述第6绝缘层覆盖,与所述第2导电层相对,
所述第4导电层设置在所述第6绝缘层之上,被所述第7绝缘层覆盖,与所述第2导电层电连接,且与所述第3导电层相对,
所述第5导电层设置在所述第7绝缘层之上,与所述第3导电层电连接,且与所述第4导电层相对,
所述像素电极由所述第4导电层构成,
包含所述第1导电层、所述第2导电层和所述第4导电层的第1电气系统,与包含所述第3导电层和所述第5导电层的第2电气系统电独立。
6.如权利要求5所述的显示装置,其特征在于:
还包括遮光件,其位于所述第2接触孔之上,且设置在所述第6绝缘层之上,被所述第7绝缘层覆盖,与所述第2导电层、所述第5绝缘层和所述第6绝缘层一起填埋所述第2接触孔。
7.如权利要求1所述的显示装置,其特征在于:
所述半导体层由氧化物半导体形成。
8.如权利要求1所述的显示装置,其特征在于,还包括:
多个栅极线,其在第1方向上延伸,在与所述第1方向交叉的第2方向上隔开间隔地排列;和
多个源极线,其在所述第2方向上延伸,在所述第1方向隔开间隔地排列,且与所述多个栅极线交叉,
所述栅极电极与所述多个栅极线中的一个栅极线电连接,且位于与所述栅极线和所述源极线重叠的区域,
所述第1区域与所述多个源极线中的一个源极线电连接,
所述第2区域、所述第1导电层和所述第1接触孔位于由所述多个栅极线和所述多个源极线中的相邻的一对栅极线和相邻的一对源极线包围的开口区域。
9.如权利要求8所述的显示装置,其特征在于:
所述开口区域在所述第2方向上的宽度小于所述栅极线在所述第2方向上的宽度。
10.如权利要求1所述的显示装置,其特征在于:
所述第3绝缘层在与所述滤色片相对的一侧具有第1平坦面,
所述滤色片包括在与所述像素电极相对的一侧具有第2平坦面的着色层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-087007 | 2021-05-24 | ||
JP2021087007A JP2022180090A (ja) | 2021-05-24 | 2021-05-24 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115472628A true CN115472628A (zh) | 2022-12-13 |
Family
ID=84103608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210560855.4A Pending CN115472628A (zh) | 2021-05-24 | 2022-05-23 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11822194B2 (zh) |
JP (1) | JP2022180090A (zh) |
CN (1) | CN115472628A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024033405A (ja) * | 2022-08-30 | 2024-03-13 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980280B2 (en) * | 2001-10-12 | 2005-12-27 | Eastman Kodak Company | Two level image writer |
JP4650153B2 (ja) * | 2005-08-05 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
JP4882662B2 (ja) * | 2006-01-12 | 2012-02-22 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4306737B2 (ja) * | 2007-02-08 | 2009-08-05 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
JP5176814B2 (ja) * | 2008-09-22 | 2013-04-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
KR101753802B1 (ko) * | 2010-09-20 | 2017-07-04 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
MY183237A (en) | 2012-01-31 | 2021-02-18 | Sharp Kk | Semiconductor device and method for producing same |
CN105612608B (zh) | 2013-10-09 | 2019-12-20 | 夏普株式会社 | 半导体装置及其制造方法 |
CN111665668B (zh) * | 2019-03-08 | 2023-07-07 | 夏普株式会社 | 显示装置 |
CN111381411B (zh) * | 2020-04-30 | 2021-07-20 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
-
2021
- 2021-05-24 JP JP2021087007A patent/JP2022180090A/ja active Pending
-
2022
- 2022-05-20 US US17/749,217 patent/US11822194B2/en active Active
- 2022-05-23 CN CN202210560855.4A patent/CN115472628A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220373846A1 (en) | 2022-11-24 |
US11822194B2 (en) | 2023-11-21 |
JP2022180090A (ja) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9588385B2 (en) | Liquid crystal display and manufacturing method thereof | |
KR100560889B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP7305510B2 (ja) | 表示装置及び半導体装置 | |
US20150055046A1 (en) | Liquid Crystal Display Device | |
JP5460123B2 (ja) | 液晶表示装置 | |
US10768496B2 (en) | Thin film transistor substrate and display panel | |
KR20040038850A (ko) | 전기 광학 장치 및 전자 기기 | |
JP2008096966A (ja) | 電気光学装置、電子機器 | |
KR100626576B1 (ko) | 전기광학장치 그리고 전자기기 및 투사형 표시장치 | |
US20080239186A1 (en) | Tft substrate and liquid crystal display device having the same | |
CN115472628A (zh) | 显示装置 | |
US10890815B2 (en) | Display apparatus | |
KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
EP2472310B1 (en) | Fringe field switching liquid crystal display and manufacturing method thereof | |
KR20150085349A (ko) | 표시 장치 및 그것의 제조 방법 | |
US8547515B2 (en) | Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same | |
US9810936B2 (en) | Display panel | |
US20190081076A1 (en) | Thin film transistor substrate and display panel | |
JP4941505B2 (ja) | 電気光学装置、電子機器 | |
KR102551694B1 (ko) | 액정표시장치용 어레이 기판 | |
KR20050038116A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
JP2005084104A (ja) | 半導体装置及び電気光学装置 | |
TW202416025A (zh) | 液晶顯示裝置 | |
JP2022153275A (ja) | 表示装置および表示装置のアレイ基板 | |
CN117936546A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |