JP2024033405A - 表示装置 - Google Patents

Abstract

【課題】製造歩留まりの低下を抑制することが可能な表示装置を提供する。【解決手段】一実施形態によれば、表示装置は、透明な半導体と、前記半導体を覆う第１絶縁層と、前記第１絶縁層の上に配置されたゲート電極と、前記ゲート電極を覆う第２絶縁層と、前記第２絶縁層の上に配置されたソース電極と、前記ソース電極を覆う第３絶縁層と、前記第３絶縁層の上に配置され、前記第１絶縁層、前記第２絶縁層、及び、前記第３絶縁層を貫通する第２コンタクトホールにおいて前記半導体に接する透明電極と、前記透明電極を覆う第４絶縁層と、前記第４絶縁層の上に配置されたカラーフィルタと、前記カラーフィルタの上方に配置され前記カラーフィルタと対向し前記透明電極と電気的に接続された画素電極と、を備え、前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物層であり、前記第３絶縁層及び前記第４絶縁層の少なくとも一方は、シリコン窒化物層である。【選択図】 図７

Description

本発明の実施形態は、表示装置に関する。

カラー表示が可能な表示装置の一例として、アレイ基板がスイッチング素子、画素電極、及び、カラーフィルタを備えるＣＯＡ（カラーフィルタ・オン・アレイ）方式の液晶表示装置が提案されている。
ところで、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）デバイス等に使用される液晶表示装置は、１３００ｐｐｉ以上の高精細度が必要とされ、画素サイズが極めて小さい。このため、一対の基板の合わせずれによる影響がないＣＯＡ方式の液晶表示装置は、ＶＲ用途に好適である。
一方で、高精細度の表示装置においては、画素に形成されるコンタクトホールのサイズが小さく、各種電極の接続不良による製造歩留まりの低下を抑制することが要求される。

特開２０２１－１３５３８７号公報

本発明は、製造歩留まりの低下を抑制することが可能な表示装置を提供することを目的の一つとする。

一実施形態によれば、表示装置は、
基板と、前記基板の上方に配置された透明な半導体と、前記半導体を覆う第１絶縁層と、前記第１絶縁層の上に配置され、前記半導体と交差するゲート電極と、前記ゲート電極を覆う第２絶縁層と、前記第２絶縁層の上に配置され、前記第１絶縁層及び前記第２絶縁層を貫通する第１コンタクトホールにおいて前記半導体に接するソース電極と、前記ソース電極を覆う第３絶縁層と、前記第３絶縁層の上に配置され、前記第１絶縁層、前記第２絶縁層、及び、前記第３絶縁層を貫通する第２コンタクトホールにおいて前記半導体に接する透明電極と、前記透明電極を覆う第４絶縁層と、前記第４絶縁層の上に配置されたカラーフィルタと、前記カラーフィルタの上方に配置され、前記カラーフィルタと対向し、前記透明電極と電気的に接続された画素電極と、前記画素電極と対向する共通電極と、を備え、前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物層であり、前記第３絶縁層及び前記第４絶縁層の少なくとも一方は、シリコン窒化物層である。

図１は、実施形態に係る表示装置１の概略的な分解斜視図である。 図２は、表示パネル２の概略的な平面図である。 図３は、図２に示した画素ＰＸの第１方向Ｘに沿った第１基板ＳＵＢ１の概略的な断面図である。 図４は、第１基板ＳＵＢ１が備える一部の要素の概略的な平面図である。 図５は、副画素ＳＰＲ，ＳＰＢ，ＳＰＧの構造の概略的な平面図である。 図６は、図５に示した半導体ＳＣに沿う第１基板ＳＵＢ１の概略的な断面図である。 図７は、図６に示したコンタクトホールＣＨ２の一部を拡大した断面図である。 図８は、図６に示したコンタクトホールＣＨ２の一部を拡大した断面図である。 図９は、比較例におけるコンタクトホールＣＨ２の一部を拡大した断面図である。

一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本施形態においては、表示装置の一例として、液晶表示装置を開示する。ただし、本実施形態にて開示される技術的思想は、他の表示装置として、例えば有機エレクトロルミネッセンス表示素子、マイクロＬＥＤ、またはミニＬＥＤなどの他種の表示素子を備える表示装置に適用可能である。また、本実施形態にて開示される技術的思想は、静電容量式センサや光学式センサなどのセンサ素子を有するアレイ基板や電子機器にも適用可能である。

図１は、本実施形態に係る表示装置１の概略的な分解斜視図である。

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と称し、Ｙ軸に沿った方向を第２方向と称し、Ｚ軸に沿った方向を第３方向と称する。第１方向Ｘ及び第２方向Ｙは、表示装置１を構成する基板の主面に平行は方向に相当する。第３方向Ｚは、表示装置１の厚さ方向に相当する。第３方向Ｚと平行に各種要素を見ることを平面視という。

表示装置１は、表示パネル２と、照明装置３と、を備えている。図１の例において、照明装置３は、サイドエッジ型であり、表示パネル２に対向する導光体ＬＧと、導光体ＬＧの側面に対向する複数の発光素子ＬＳと、を備えている。但し、照明装置３は、図１の例に限られず、直下型などの他の構成であってもよい。

図１の例において、表示パネル２及び導光体ＬＧは、いずれも第１方向Ｘに沿う長辺と、第２方向Ｙに沿う短辺と、を有する長方形状に形成されている。但し、表示パネル２及び導光体ＬＧは、長方形状に限られず、他の形状であってもよい。

表示パネル２は、透過型の液晶パネルであり、第１基板ＳＵＢ１（アレイ基板）と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２（対向基板）と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置された液晶層ＬＣと、を備えている。表示パネル２は、例えば矩形状の表示領域ＤＡを有している。

さらに、表示装置１は、光学シート群４と、第１偏光板５と、第２偏光板６と、を備えている。光学シート群４は、導光体ＬＧと表示パネル２との間に配置されている。例えば、光学シート群４は、導光体ＬＧから出射される光を拡散する拡散シートＤＦと、多数のプリズムが形成された第１プリズムシートＰＲ１及び第２プリズムシートＰＲ２と、を含む。

第１偏光板５は、光学シート群４と第１基板ＳＵＢ１との間に配置されている。第２偏光板６は、第２基板ＳＵＢ２の上方に配置されている。第１偏光板５の偏光軸及び第２偏光板６の偏光軸は、例えば、互いに直交するクロスニコルの関係にある。

表示装置１は、例えば、車載機器、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、ゲーム機器、ヘッドマウントディスプレイ等の種々の装置に用いることができる。

図２は、表示パネル２の概略的な平面図である。

表示パネル２は、画像を表示するように構成された表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡと、を有している。図２の例においては、第１基板ＳＵＢ１の図中下辺が第２基板ＳＵＢ２よりも第２方向Ｙに突出している。これにより、第１基板ＳＵＢ１には、第２基板ＳＵＢ２と重ならない実装領域ＭＡが形成されている。実装領域ＭＡは、周辺領域ＳＡの一部である。

表示領域ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを有している。画素ＰＸは、複数の副画素を含む。本実施形態では一例として、画素ＰＸが赤の副画素ＳＰＲ、緑の副画素ＳＰＧ、及び、青の副画素ＳＰＢを含む。但し、画素ＰＸは、白等の他の色の副画素を含んでもよい。

表示パネル２は、複数の走査線Ｇと、複数の信号線Ｓと、走査ドライバＧＤ１及びＧＤ２と、セレクタ回路ＳＴと、を備えている。複数の走査線Ｇは、第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。複数の信号線Ｓは、第２方向Ｙに延びるとともに第１方向Ｘに並んでいる。各走査線Ｇは、走査ドライバＧＤ１及び走査ドライバＧＤ２の少なくとも一方に接続されている。各信号線Ｓは、セレクタ回路ＳＴに接続されている。

図２の例においては、コントローラＣＴが実装領域ＭＡに実装されている。また、実装領域ＭＡには端子部Ｔが設けられ、この端子部Ｔにフレキシブルプリント回路基板Ｆが接続されている。なお、コントローラＣＴは、フレキシブルプリント回路基板Ｆに実装されてもよい。コントローラＣＴは、ＩＣチップや各種回路素子によって構成することができる。

コントローラＣＴは、走査ドライバＧＤ１及びＧＤ２を制御するとともに、セレクタ回路ＳＴを制御する。走査ドライバＧＤ１及びＧＤ２は、各走査線Ｇに走査信号を順次供給する。セレクタ回路ＳＴは、映像信号を信号線Ｓに順次供給する。

副画素ＳＰＲ，ＳＰＧ，ＳＰＢの各々は、画素電極ＰＥと、スイッチング素子ＳＷ（薄膜トランジスタ）と、共通電圧が印加される共通電極ＣＥと、を含む。スイッチング素子ＳＷは、画素電極ＰＥ、走査線Ｇ、及び、信号線Ｓに電気的に接続されている。共通電極ＣＥは、複数の副画素に亘って形成されている。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されると、この電位差に応じた電界が液晶層ＬＣに形成される。

本実施形態においては、走査線Ｇ、信号線Ｓ、走査ドライバＧＤ１及びＧＤ２、セレクタ回路ＳＴ、スイッチング素子ＳＷ、画素電極ＰＥ、及び、共通電極ＣＥは、いずれも第１基板ＳＵＢ１に形成されている。

図３は、図２に示した画素ＰＸの第１方向Ｘに沿った第１基板ＳＵＢ１の概略的な断面図である。

第１基板ＳＵＢ１は、上述の信号線Ｓ、画素電極ＰＥ、共通電極ＣＥに加えて、基板１０と、絶縁層１１～１９と、配向膜ＡＬと、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢと、を備えている。

基板１０は、例えば、ガラス基板や樹脂基板などの透明な絶縁基板である。

絶縁層１１～１５は、基板１０の上に順に積層されている。信号線Ｓは、第１方向Ｘに隣り合う副画素の境界において、絶縁層１５の上に配置されている。絶縁層１６は、信号線Ｓ及び絶縁層１５を覆っている。絶縁層１７は、絶縁層１６を覆っている。

カラーフィルタＣＦＲは、副画素ＳＰＲにおいて絶縁層１７の上に配置されている。カラーフィルタＣＦＧは、副画素ＳＰＧにおいて絶縁層１７の上に配置されている。カラーフィルタＣＦＢは、副画素ＳＰＢにおいて絶縁層１７の上に配置されている。図示した断面において、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、信号線Ｓの直上で互いに離間している。照明装置３からの照明光がカラーフィルタＣＦＲを透過すると赤の透過光が生成される。照明光がカラーフィルタＣＦＧを透過すると緑色の透過光が生成される。照明光がカラーフィルタＣＦＢを透過すると青色の透過光が生成される。

絶縁層１８は、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢを覆い、さらに信号線Ｓの直上で絶縁層１７を覆っている。絶縁層１８は、他の絶縁層１１～１６，１８よりも厚く形成されており、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢ等により生じる凹凸を平坦化する平坦化層としての役割を担う。

画素電極ＰＥは、副画素ＳＰＲ，ＳＰＧ，ＳＰＢの各々において、絶縁層１８の上に配置されている。絶縁層１９は、画素電極ＰＥ及び絶縁層１８を覆っている。共通電極ＣＥは、絶縁層１９の上に配置されている。副画素ＳＰＲ，ＳＰＧ，ＳＰＢの各々において、画素電極ＰＥ及び共通電極ＣＥは、絶縁層１９を介して対向している。配向膜ＡＬは、共通電極ＣＥを覆っている。

図３の断面には表れていないが、共通電極ＣＥは、副画素ＳＰＲ，ＳＰＧ，ＳＰＢの各々においてスリットを有している。このスリットを通じて画素電極ＰＥと共通電極ＣＥとの間に液晶層ＬＣに作用する電界が形成される。

絶縁層１１～１７，１９は、無機絶縁層であり、絶縁層１８は、有機絶縁層である。すなわち、絶縁層１１及び１２は、窒化シリコンや酸化シリコンなどの無機絶縁材料で形成されている。絶縁層１３～１５は、酸化シリコンで形成されている。絶縁層１６～１７は、窒化シリコンまたは酸化シリコンで形成されている。絶縁層１８は、アクリル樹脂などの有機絶縁材料で形成されている。絶縁層１９は、窒化シリコンで形成されている。

配向膜ＡＬは、例えばポリイミドで形成され、Ｘ－Ｙ平面に沿った配向規制力を有する水平配向膜である。カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、例えばネガ型のレジストで形成されている。

画素電極ＰＥ及び共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）などの透明導電材料で形成されている。信号線Ｓ、及び、図１に示した走査線Ｇは、チタン、アルミニウム、モリブデン、タングステンなどの金属材料で形成されている。信号線Ｓ及び走査線Ｇは、単層体として形成されてもよいし、異なる種類の金属層が積層された積層体として形成されてもよい。

第１基板ＳＵＢ１の構造は、図３の例に限られない。例えば、画素電極ＰＥは、共通電極ＣＥよりも上方（液晶層ＬＣ側）に配置されてもよい。

このようなＣＯＡ方式は、１４００ｐｐｉを超える高精細度が要求される表示装置の好適である。

第２基板ＳＵＢ２は、断面の図示を省略しているが、第１基板ＳＵＢ１と同様の絶縁基板及び配向膜を有している。好ましくは、第２基板ＳＵＢ２は、いわゆるブラックマトリクス等の遮光層を有していない。これにより、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを貼り合わせる際にずれが生じた場合であっても、表示装置１の表示品位を良好に保つことができる。

図４は、第１基板ＳＵＢ１が備える一部の要素の概略的な平面図である。
この図においては、走査線Ｇ、信号線Ｓ、及び、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢの形状の一例を示している。

図４の例においては、走査線Ｇが第１方向Ｘに直線状に延び、信号線Ｓが第２方向Ｙに直線状に延びている。走査線Ｇの第２方向Ｙに沿った幅は、信号線Ｓの第１方向Ｘに沿った幅よりも大きい。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線状である必要はなく、屈曲した部分を含んでもよい。

複数の走査線Ｇ及び複数の信号線Ｓは、互いに交差している。隣り合う２本の走査線Ｇと、隣り合う２本の信号線Ｓとで囲われた領域は、副画素の開口部ＡＰに相当する。副画素ＳＰＲ，ＳＰＧ，ＳＰＢの各々は、開口部ＡＰを有している。

図４の例においては、第１方向Ｘにおいては副画素ＳＰＲ，ＳＰＧ，ＳＰＢが順に並び、第２方向Ｙにおいては副画素ＳＰＲ，ＳＰＢ，ＳＰＧが順に並んでいる。このような配置態様においては、表示領域ＤＡにおいて複数の副画素ＳＰＲが第１方向Ｘ及び第２方向Ｙと交差する斜め方向に並んだ列、複数の副画素ＳＰＧが斜め方向に並んだ列、複数の副画素ＳＰＢが斜め方向に並んだ列が交互に形成される。

カラーフィルタＣＦＲは、斜め方向に並んだ副画素ＳＰＲの列に配置されている。つまり、斜め方向に隣接する副画素ＳＰＲにそれぞれ配置されるカラーフィルタＣＦＲは、一体的に形成されている。副画素ＳＰＲの各々において、カラーフィルタＣＦＲは、開口部ＡＰに重畳している。
カラーフィルタＣＦＧは、斜め方向に並んだ副画素ＳＰＧの列に配置されている。副画素ＳＰＧの各々において、カラーフィルタＣＦＧは、開口部ＡＰに重畳している。
カラーフィルタＣＦＢは、斜め方向に並んだ副画素ＳＰＢの列に配置されている。副画素ＳＰＢの各々において、カラーフィルタＣＦＢは、開口部ＡＰに重畳している。

これらのカラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、走査線Ｇ及び信号線Ｓに重畳する領域において、互いに離間している。後に説明するが、副画素ＳＰＲ，ＳＰＢ，ＳＰＧの各々において、画素電極と透明電極とを接続するためのコンタクトホールＣＨ３は、走査線Ｇに重畳し、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢに重畳しない。

図５は、副画素ＳＰＲ，ＳＰＢ，ＳＰＧの構造の概略的な平面図である。
なお、図５においては、透明電極ＴＥを一点鎖線で示し、画素電極ＰＥを二点鎖線で示し、カラーフィルタ及び共通電極の図示を省略している。

走査線Ｇ及び上走査線ＧＡは、互いに電気的に接続されている。上走査線ＧＡは、走査線Ｇに重畳し、第１方向Ｘに直線状に延びている。上走査線ＧＡの第２方向Ｙに沿った幅は、走査線Ｇの第２方向Ｙに沿った幅より小さい。

透明電極ＴＥは、隣接する信号線Ｓの間に配置され、走査線Ｇ及び上走査線ＧＡに重畳するとともに、開口部ＡＰに延出している。

半導体ＳＣは、信号線Ｓと交差し、さらに、走査線Ｇ及び上走査線ＧＡと交差し、開口部ＡＰに延出している。半導体ＳＣは、コンタクトホールＣＨ１において信号線Ｓと電気的に接続されている。また、半導体ＳＣは、コンタクトホールＣＨ２において透明電極ＴＥと電気的に接続されている。コンタクトホールＣＨ２は、開口部ＡＰに位置し、図４に示したカラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢのいずれかに重畳している。

画素電極ＰＥは、隣接する信号線Ｓの間に配置され、走査線Ｇ及び上走査線ＧＡに重畳するとともに、開口部ＡＰに延出している。画素電極ＰＥは、コンタクトホールＣＨ３において透明電極ＴＥと電気的に接続されている。コンタクトホールＣＨ３は、走査線Ｇ及び上走査線ＧＡに重畳している。

図６は、図５に示した半導体ＳＣに沿う第１基板ＳＵＢ１の概略的な断面図である。
なお、図６においては、表示領域ＤＡの断面とともに、周辺領域ＳＡの断面も併せて示している。

表示領域ＤＡにおいて、スイッチング素子ＳＷの半導体ＳＣは、絶縁層１３の上に配置され、絶縁層１４で覆われている。半導体ＳＣは、透明であり、例えば、インジウム、ガリウムなどを含む酸化物半導体である。半導体ＳＣは、低抵抗領域ＳＣＡ及びＳＣＢと、高抵抗領域ＳＣＣと、を有している。高抵抗領域ＳＣＣは、低抵抗領域ＳＣＡと低抵抗領域ＳＣＢとの間に位置している。半導体ＳＣは、シリコン酸化物層である絶縁層１３とシリコン酸化物層である絶縁層１４との間に位置している。

下ゲート電極ＧＥＢは、絶縁層１２の上に配置され、絶縁層１３で覆われている。下ゲート電極ＧＥＢは、図５に示した走査線Ｇに含まれる。下ゲート電極ＧＥＢは、絶縁層１３を介して半導体ＳＣに対向している。換言すると、下ゲート電極ＧＥＢは、走査線Ｇのうち、半導体ＳＣに重畳する領域に相当する。

ゲート電極ＧＥＡは、絶縁層１４の上に配置され、絶縁層１５で覆われている。ゲート電極ＧＥＡは、図５に示した上走査線ＧＡに含まれる。ゲート電極ＧＥＡは、絶縁層１４を介して半導体ＳＣの高抵抗領域ＳＣＣに対向している。換言すると、ゲート電極ＧＥＡは、上走査線ＧＡのうち、半導体ＳＣに重畳する領域に相当する。

ソース電極ＳＥは、絶縁層１５の上に配置され、絶縁層１６で覆われている。ソース電極ＳＥは、図５に示した信号線Ｓに含まれる。ソース電極ＳＥは、絶縁層１４及び絶縁層１５を貫通するコンタクトホールＣＨ１において半導体ＳＣの低抵抗領域ＳＣＡに接している。

透明電極ＴＥは、絶縁層１６の上に配置され、絶縁層１７で覆われている。つまり、透明電極ＴＥは、信号線Ｓとは異なる層に形成されている。透明電極ＴＥは、ＩＴＯなどの透明導電材料で形成されている。透明電極ＴＥは、絶縁層１４、絶縁層１５、及び、絶縁層１６を貫通するコンタクトホールＣＨ２において半導体ＳＣの低抵抗領域ＳＣＢに接している。コンタクトホールＣＨ２は、カラーフィルタに重畳している。図示した例では、コンタクトホールＣＨ２は、カラーフィルタＣＦＢに重畳している。

画素電極ＰＥは、絶縁層１８の上に配置され、絶縁層１９で覆われている。画素電極ＰＥは、絶縁層１７及び絶縁層１８を貫通するコンタクトホールＣＨ３において透明電極ＴＥに接している。コンタクトホールＣＨ３は、ゲート電極ＧＥＡに重畳し、いずれのカラーフィルタにも重畳しない。

金属層ＭＬは、コンタクトホールＣＨ３において、絶縁層１９の上に配置されている。共通電極ＣＥは、金属層ＭＬを覆い、絶縁層１９の上に配置され、図３に示した配向膜ＡＬで覆われている。つまり、金属層ＭＬ及び共通電極ＣＥは、電気的に接続され、同電位である。なお、図示した例では、金属層ＭＬが絶縁層１９と共通電極ＣＥとの間に位置しているが、共通電極ＣＥが絶縁層１９と金属層ＭＬとの間に位置していてもよい。また、図示した例では、充填材２０がコンタクトホールＣＨ３により生じる窪みに充填されている。充填材２０は、有機絶縁材料によって形成され、共通電極ＣＥの上に配置され、配向膜ＡＬで覆われている。

周辺領域ＳＡにおいては、ｐチャネル型のトランジスタＴＲｐ、及び、ｎチャネル型のトランジスタＴＲｎが設けられている。図示した例では、青色のカラーフィルタＣＦＢは、トランジスタＴＲｐ及びトランジスタＴＲｎに重畳している。

トランジスタＴＲｐは、ホウ素などのｐ型不純物を含む半導体ＳＣ１を備えている。半導体ＳＣ１は、絶縁層１１の上に配置され、絶縁層１２で覆われている。半導体ＳＣ１は、不純物の濃度が低い低濃度領域及び不純物の濃度が高い高濃度領域を有している。ゲート電極ＧＥ１は、絶縁層１２の上に配置され、絶縁層１３で覆われている。ゲート電極ＧＥ１は、絶縁層１２を介して半導体ＳＣ１の低濃度領域に対向している。ソース電極ＳＥ１及びドレイン電極ＤＥ１は、絶縁層１４の上に配置され、絶縁層１５で覆われている。ソース電極ＳＥ１及びドレイン電極ＤＥ１の各々は、絶縁層１２、絶縁層１３、及び、絶縁層１４を貫通するコンタクトホールにおいて、半導体ＳＣ１の高濃度領域に接している。

トランジスタＴＲｐは、リンなどのｎ型不純物を含む半導体ＳＣ２を備えている。半導体ＳＣ２は、絶縁層１１の上に配置され、絶縁層１２で覆われている。半導体ＳＣ２は、不純物の濃度が低い低濃度領域及び不純物の濃度が高い高濃度領域を有している。ゲート電極ＧＥ２は、絶縁層１２の上に配置され、絶縁層１３で覆われている。ゲート電極ＧＥ２は、絶縁層１２を介して半導体ＳＣ２の低濃度領域に対向している。ソース電極ＳＥ２及びドレイン電極ＤＥ２は、絶縁層１４の上に配置され、絶縁層１５で覆われている。ソース電極ＳＥ２及びドレイン電極ＤＥ２の各々は、絶縁層１２、絶縁層１３、及び、絶縁層１４を貫通するコンタクトホールにおいて、半導体ＳＣ２の高濃度領域に接している。

半導体ＳＣ１及びＳＣ２は、多結晶シリコンで形成されている。ゲート電極ＧＥ１及びＧＥ２は、下ゲート電極ＧＥＢ及び走査線Ｇと同一層に位置し、下ゲート電極ＧＥＢと同一材料（例えば、モリブデン及びタングステンの合金）で形成されている。ソース電極ＳＥ１、ドレイン電極ＤＥ１、ソース電極ＳＥ２、及び、ドレイン電極ＤＥ２は、ゲート電極ＧＥＡ及び上走査線ＧＡと同一層に位置し、ゲート電極ＧＥＡと同一材料（例えば、チタン層及びアルミニウム層の積層体）で形成されている。

表示領域ＤＡにおいて、高精細度が要求される表示装置においては、画素サイズが小さく、隣接する信号線Ｓの間隔も極めて小さい。このため、スイッチング素子ＳＷと画素電極ＰＥとを接続するための電極は、信号線Ｓとは異なる層に形成され、しかも、透明電極ＴＥとして形成されている。このため、信号線Ｓと透明電極ＴＥとの不所望な接触が避けられる。また、開口部ＡＰにおいて透明電極ＴＥと接続される半導体ＳＣは共に透明であるため、開口部ＡＰにおける透過率の低減が抑制される。

図７は、図６に示したコンタクトホールＣＨ２の一部を拡大した断面図である。

図７に示す例では、半導体ＳＣ（低抵抗領域ＳＣＢ）に積層された絶縁層１４乃至１６について、絶縁層１４及び絶縁層１５は、シリコン酸化物層であり、絶縁層１６は、シリコン窒化物層である。シリコン窒化物層は、半導体ＳＣへの水分浸入を抑制するブロック層として機能する。このような構成においては、絶縁層１７は、シリコン酸化物層であってもよいし、シリコン窒化物層であってもよい。

コンタクトホールＣＨ２は、例えば以下のように形成される。すなわち、絶縁層１６の上に、所定の形状にパターニングされたレジストを形成する。その後、レジストをマスクとしてドライエッチングを行う。ドライエッチングにおいては、絶縁層１６を除去した後に、続いて絶縁層１５を除去し、さらに、続いて絶縁層１４を除去する。

このとき、シリコン窒化物は、シリコン酸化物に比べて、エッチングレートが大きい。このため、図示した例では、絶縁層１６は、絶縁層１５よりも後退する。シリコン酸化物層である絶縁層１４及び絶縁層１５は、それぞれコンタクトホールＣＨ２に面した側面１４Ｓ及び１５Ｓを有している。側面１４Ｓ及び側面１５Ｓは、ツライチ（同一面）になるように形成されている。一方で、シリコン窒化物層である絶縁層１６の側面１６Ｓは、側面１５Ｓに対してずれて形成され、絶縁層１５の上面１５Ｔに重畳している。このため、絶縁層１６は、絶縁層１５の上面１５Ｔの一部を露出するように形成されている。

透明電極ＴＥは、半導体ＳＣ、絶縁層１４の側面１４Ｓ、絶縁層１５の側面１５Ｓ及び上面１５Ｔ、絶縁層１６の側面１６Ｓ及び上面１６Ｔに接するように連続的に形成されている。絶縁層１７は、透明電極ＴＥを覆うように形成されている。

このように、透明電極ＴＥがコンタクトホールＣＨ２において途切れることが抑制されるため、透明電極ＴＥを介して半導体ＳＣと画素電極ＰＥとを確実に電気的に接続することができる。したがって、製造歩留まりの低下を抑制することができる。

図８は、図６に示したコンタクトホールＣＨ２の一部を拡大した断面図である。

図８に示す例は、図７に示した例と比較して、半導体ＳＣ（低抵抗領域ＳＣＢ）に積層された絶縁層１４乃至１６がいずれもシリコン酸化物層である点で相違している。このような構成においては、絶縁層１７は、シリコン窒化物層であり、半導体ＳＣへの水分浸入を抑制するブロック層として機能する。

コンタクトホールＣＨ２が上記のドライエッチングによって形成された場合、絶縁層１４の側面１４Ｓ、絶縁層１５の側面１５Ｓ、及び、絶縁層１６の側面１６Ｓは、ツライチ（同一面）になるように形成されている。つまり、絶縁層１５は、絶縁層１４の上面１４Ｔを露出することなく形成され、絶縁層１６は、絶縁層１５の上面１５Ｔを露出することなく形成されている。

透明電極ＴＥは、半導体ＳＣ、絶縁層１４の側面１４Ｓ、絶縁層１５の側面１５Ｓ、絶縁層１６の側面１６Ｓ及び上面１６Ｔに接するように連続的に形成されている。絶縁層１７は、透明電極ＴＥを覆うように形成されている。

このような例においても、透明電極ＴＥがコンタクトホールＣＨ２において途切れることが抑制されるため、透明電極ＴＥを介して半導体ＳＣと画素電極ＰＥとを確実に電気的に接続することができる。したがって、製造歩留まりの低下を抑制することができる。

図９は、コンタクトホールＣＨ２の一部を拡大した断面図である。

図９に示す例は、比較例に相当し、図７に示した例と比較して、絶縁層１４と絶縁層１５との間にシリコン窒化物層である絶縁層１４１が介在している点で相違している。

コンタクトホールＣＨ２が上記のドライエッチングによって形成された場合、絶縁層１４１は、絶縁層１４及び絶縁層１５よりも後退する。つまり、絶縁層１４の側面１４Ｓと絶縁層１５の側面１５Ｓとの間に、絶縁層１４１の凹部が形成され、絶縁層１５が庇状に形成される。このようなコンタクトホールＣＨ２に透明電極ＴＥが形成された場合、絶縁層１４１の凹部において透明電極ＴＥが途切れてしまうおそれがある。

このような比較例に対して、本実施形態によれば、透明電極ＴＥの下地となる絶縁層１６と半導体ＳＣとの間に、シリコン窒化物層が含まれないため、不所望な凹部の形成、あるいは、庇の形成が抑制され、コンタクトホールＣＨ２において途切れることのない透明電極ＴＥを形成することができる。
また、絶縁層１６及び絶縁層１７の少なくとも一方は、水分ブロック層として機能するシリコン窒化物層である。このため、半導体ＳＣへの水分浸入が抑制され、スイッチング素子ＳＷのトランジスタ特性を良好に維持することができる。したがって、信頼性の低下を抑制することができる。

本実施形態において、例えば、絶縁層１４は第１絶縁層に相当し、絶縁層１５は第２絶縁層に相当し、絶縁層１６は第３絶縁層に相当し、絶縁層１７は第４絶縁層に相当し、コンタクトホールＣＨ１は第１コンタクトホールに相当し、コンタクトホールＣＨ２は第２コンタクトホールに相当し、コンタクトホールＣＨ３は第３コンタクトホールに相当する。

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

１…表示装置 ２…表示パネル ３…照明装置
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層
ＳＰＲ，ＳＰＧ，ＳＰＢ…副画素
１１～１９…絶縁層 Ｇ…走査線 Ｓ…信号線 ＭＬ…金属層
ＣＨ１～ＣＨ３…コンタクトホール ＣＦＲ，ＣＦＧ，ＣＦＢ…カラーフィルタ
ＳＣ…半導体 ＰＥ…画素電極 ＣＥ…共通電極

Claims (6)

1. 基板と、
   前記基板の上方に配置された透明な半導体と、
   前記半導体を覆う第１絶縁層と、
   前記第１絶縁層の上に配置され、前記半導体と交差するゲート電極と、
   前記ゲート電極を覆う第２絶縁層と、
   前記第２絶縁層の上に配置され、前記第１絶縁層及び前記第２絶縁層を貫通する第１コンタクトホールにおいて前記半導体に接するソース電極と、
   前記ソース電極を覆う第３絶縁層と、
   前記第３絶縁層の上に配置され、前記第１絶縁層、前記第２絶縁層、及び、前記第３絶縁層を貫通する第２コンタクトホールにおいて前記半導体に接する透明電極と、
   前記透明電極を覆う第４絶縁層と、
   前記第４絶縁層の上に配置されたカラーフィルタと、
   前記カラーフィルタの上方に配置され、前記カラーフィルタと対向し、前記透明電極と電気的に接続された画素電極と、
   前記画素電極と対向する共通電極と、を備え、
   前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物層であり、
   前記第３絶縁層及び前記第４絶縁層の少なくとも一方は、シリコン窒化物層である、表示装置。
2. 前記第３絶縁層は、シリコン窒化物層であり、前記第２コンタクトホールにおいて、前記第２絶縁層の上面の一部を露出するように後退している、請求項１に記載の表示装置。
3. 前記第３絶縁層は、シリコン酸化物層であり、前記第２コンタクトホールにおいて、前記第２絶縁層の上面を露出しないように形成されている、請求項１に記載の表示装置。
4. さらに、複数の走査線と、複数の信号線と、を備え、
   前記複数の走査線、及び、前記複数の信号線は、互いに交差し、
   前記複数の走査線のうちの１つの走査線は、前記ゲート電極を含み、
   前記複数の信号線のうちの１つの信号線は、前記ソース電極を含み、
   前記半導体及び前記透明電極は、平面視において、隣接する走査線及び隣接する信号線で囲まれた開口部に延出し、
   前記第２コンタクトホールは、前記開口部に位置し、前記カラーフィルタに重畳している、請求項１に記載の表示装置。
5. 前記第４絶縁層は、前記透明電極と前記画素電極を接続するための第３コンタクトホールを有し、
   前記第３コンタクトホールは、平面視において、前記ゲート電極に重畳し、前記カラーフィルタに重畳しない、請求項４に記載の表示装置。
6. 前記半導体、前記複数の走査線、前記複数の信号線、前記透明電極、前記カラーフィルタ、前記画素電極、及び、前記共通電極を備えた第１基板と、
   前記第１基板に対向する第２基板と、
   前記第１基板と前記第２基板の間の液晶層と、
   を備える、請求項４に記載の表示装置。

Images