CN205665504U - 阵列基板的电路、阵列基板、显示装置 - Google Patents

阵列基板的电路、阵列基板、显示装置 Download PDF

Info

Publication number
CN205665504U
CN205665504U CN201620363217.3U CN201620363217U CN205665504U CN 205665504 U CN205665504 U CN 205665504U CN 201620363217 U CN201620363217 U CN 201620363217U CN 205665504 U CN205665504 U CN 205665504U
Authority
CN
China
Prior art keywords
tft
film transistor
circuit
holding wire
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620363217.3U
Other languages
English (en)
Inventor
龙春平
先建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201620363217.3U priority Critical patent/CN205665504U/zh
Application granted granted Critical
Publication of CN205665504U publication Critical patent/CN205665504U/zh
Priority to JP2017554306A priority patent/JP6947641B2/ja
Priority to PCT/CN2017/078820 priority patent/WO2017185944A1/zh
Priority to US15/566,610 priority patent/US10564494B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

一种阵列基板的电路，阵列基板、显示装置。该阵列基板的电路包括为第一信号线提供静电放电的静电放电电路和为第一信号线提供测试信号的测试电路；所述静电放电电路和所述测试电路具有共用的部分。该阵列基板的电路可降低信号线负载，并利于实现窄边框。

Description

阵列基板的电路、阵列基板、显示装置
技术领域
本实用新型至少一实施例涉及一种阵列基板的电路、阵列基板、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor liquid crystal display,TFT-LCD)的结构设计中，阵列基板周边电路包括静电放电电路、栅极扫描线、数据线、公共电极线、修复线和测试线等。高端显示面板一般具有高分辨率和窄边框的特点，在周边电路区具有较多的周边电路，易形成较大的寄生电容负载，易导致各种信号延迟和显示不良。同时较大的电路面积亦不利于窄边框面板的实现。
实用新型内容
本实用新型的至少一实施例涉及一种阵列基板的电路、阵列基板、显示装置，可以实现更低负载、减小静电放电电路和测试电路的面积、面板窄边框设计中的至少之一。
本实用新型的至少一实施例提供一种阵列基板的电路，其包括为第一信号线提供静电放电的静电放电电路和为所述第一信号线提供测试信号的测试电路；所述静电放电电路和所述测试电路具有共用的部分。
本实用新型的至少一实施例提供的阵列基板的电路、阵列基板、显示装置，具有如下至少之一的有益效果：(1)更低负载；(2)减小静电放电电路和测试电路的面积；(3)面板窄边框设计。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。
图1a为本实用新型一实施例提供的一种阵列基板的电路结构(等效电路)示意图；
图1b为本实用新型一实施例提供的一种阵列基板以及阵列基板的电路示意图；
图2a为本实用新型一实施例提供的一种阵列基板的电路的平面示意图；
图2b为本实用新型一实施例提供的一种阵列基板的电路中，形成第一栅极、第二栅极、第三栅极的第一金属薄膜示意图；
图2c为本实用新型一实施例提供的一种阵列基板的电路中，由第一金属薄膜形成的第一栅极、第二栅极、第三栅极的示意图；
图2d为本实用新型一实施例提供的一种阵列基板的电路中，形成第一源极、第一漏极、第二源极、第二漏极、第三源极和第三漏极的第二金属薄膜示意图；
图2e为本实用新型一实施例提供的一种阵列基板的电路中，由第二金属薄膜形成的第一源极、第一漏极、第二源极、第二漏极、第三源极和第三漏极的示意图；
图2f为本实用新型一实施例提供的一种阵列基板的电路中，用以连接在交叉处断开的信号线的连接部的示意图；
图2g为本实用新型一实施例提供的一种阵列基板的电路结构(等效电路)示意图；
图2h为本实用新型一实施例提供的另一种阵列基板的电路的平面示意图；
图2i为本实用新型一实施例提供的另一种阵列基板的电路结构(等效电路)示意图；
图2j为本实用新型一实施例提供的一种阵列基板的电路的剖面示意图(例如图2a中A-A’向剖视图)；
图3为本实用新型另一实施例提供的一种阵列基板的电路的平面示意图；
图4为本实用新型另一实施例提供的一种阵列基板的电路的平面示意图；
图5为本实用新型另一实施例提供的一种阵列基板的电路的平面示意图。
附图标记：
123-阵列基板的电路；010-显示区；020-周边区；08-数据线；09-栅线；89-像素区；10-第一信号线；20-静电放电电路；30-测试电路；23-共用的部分；201-第一TFT；202-第二TFT；301-第三TFT；21-第二信号线；22-第三信号线；31-测试信号输入线；32-测试信号控制线；2011-第一源极；2012-第一漏极；2013-第一栅极；2014-第一有源层；20141、20142-子有源层；2021-第二源极；2022-第二漏极；2023-第二栅极；2024-第二有源层；20241、20242-子有源层；3011-第三源极；3012-第三漏极；3013-第三栅极；3014-第三有源层；30141、30142-子有源层；51、52、53、54、55、57、58-过孔；100-第一金属薄膜；200-第二金属薄膜；60-连接部；311-测试信号输入线的第一部分；321-测试信号控制线的第一部分；101-第一信号线的第一部分；102-第一信号线的第二部分；221-第三信号线的第一部分；001-衬底基板；002-缓冲层；003-半导体层；004-栅极绝缘层。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开的实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开的实施例中，薄膜晶体管(Thin Film Transistor，TFT)简写为 TFT。相应的，第一薄膜晶体管简写为第一TFT，第二薄膜晶体管简写为第二TFT，第三薄膜晶体管简写为第三TFT。并且，本公开的实施例中，源极和漏极相对而言，可相互替换。例如，将源极替换为漏极的情况下，漏极亦替换为源极。各附图中，“S”表示源极，“D”表示漏极。
本实用新型至少一实施例提供一种阵列基板的电路123，如图1a所示，包括为第一信号线10提供静电放电的静电放电电路20和为第一信号线10提供测试信号的测试电路30，静电放电电路和测试电路具有共用的部分23。静电放电电路20和测试电路30邻近设置。例如，本公开的实施例中，共用是指同一元件既作为A用途使用，也作为除了A之外的至少另一用途使用。共用的部分是指同一元件既在C部件中也在D部件中，C部件和D部件为两个不同的部件。
本实用新型至少一实施例提供的阵列基板的电路结构紧凑，可以实现更低负载，并减小静电放电电路和测试电路的面积，有利于实现窄边框。
例如，静电放电电路20包括第一TFT201和第二TFT202，测试电路30包括第三TFT301，第一TFT201和第三TFT301具有共用的部分23，或者，第二TFT202和第三TFT301具有共用的部分23。即，共用的部分23包括在第一TFT201和第三TFT301中，或者，共用的部分23包括在第二TFT202和第三TFT301中。例如，第一TFT201或第二TFT202与第三TFT301具有共用的部分23。
需要说明的是，图1a中，以第一TFT201与第三TFT301具有共用的部分23为例，本公开的实施例中，也以此为例进行说明。但亦可为第二TFT202与第三TFT301具有共用的部分23。本公开的实施例中的第一TFT或第二TFT是指静电放电电路中的任一TFT。并且，共用的部分并不限于例举的情形。另外，本公开的实施例中，静电放电电路20除了包括第一TFT201和第二TFT202外，还可包括其他TFT，本公开的实施例对此不作限定。
例如，如图1b所示，阵列基板包括显示区010和设置在显示区至少一侧的周边区020，显示区内包括多条数据线08和多条栅线09，多条数据线08和多条栅线09交叉且相互绝缘，并限定多个像素区89，每个像素区内还设置有薄膜晶体管，通过控制数据线08和栅线09上的信号来控制各像素区内薄膜晶体管的启闭，从而控制该子像素的启闭。第一信号线10可为阵列基板中的数据线08、栅线09、时钟信号线等，在此不作限定。阵列基板例 如为构成液晶显示面板或有机发光二极管显示面板的一个基板，在此不作限定，只要是其中包含待释放静电的信号线即可。如图1b所示，本公开的阵列基板的电路123可位于周边区内。图1b中以栅线上设置本公开的实施例提供的阵列基板的电路123为例进行说明，但不限于此。
例如，如图1a、图2a、图2h、图3-图5所示，静电放电电路20还包括第二信号线21和第三信号线22，测试电路30还包括测试信号输入线31；测试信号输入线31配置来为第三TFT301输入信号。第一TFT201包括第一源极2011和第一漏极2012，第一信号线10和第二信号线21之一与第一漏极2012电连接，另一个与第一源极2011电连接。
第二TFT202包括第二源极2021和第二漏极2022，第一信号线10和第三信号线22之一与第二源极2021电连接，另一个与第二漏极2022电连接。
第三TFT301包括第三源极3011和第三漏极3012，第一信号线10和测试信号输入线31之一与第三源极3011电连接，另一个与第三漏极3012电连接；共用的部分23包括：第一TFT201的第一漏极2012或第一源极2011共用为第三TFT301的第三源极3011或第三漏极3012。即，第一漏极2012或第一源极2011即为共用的部分23，或者，第三源极3011或第三漏极3012即为共用的部分23。
第一信号线上可积累正的静电荷或负的静电荷。第一信号线上的静电荷可通过第一TFT释放给第二信号线或通过第二TFT释放给第三信号线。例如，第一信号线上积累的正的静电荷通过第一TFT和第二信号线释放，第一信号线上积累的负的静电荷通过第二TFT和第三信号线释放，或者，第一信号线上积累的负的静电荷通过第一TFT和第二信号线释放，第一信号线上积累的正的静电荷通过第二TFT和第三信号线释放。
例如，本实用新型一实施例提供的阵列基板的电路中，第二信号线21和第三信号线22之一为高电平信号线，另一个为低电平信号线。例如，本公开的实施例中，第一信号线上积累的正的静电荷通过高电平信号线释放，第一信号线上积累的负的静电荷通过低电平信号线释放。例如，静电荷释放时通过一个TFT，例如第一TFT或第二TFT将电荷导出。例如，静电荷通过第一TFT释放给第二信号线，或者通过第二TFT释放给第三信号线。当然，第二信号线和第三信号线也可为等电平信号线，本公开的实施例对此不作限定。例如第二信号线和第三信号线上电势为0。本公开的实施例对此不 作限定。
需要说明的是，本公开的实施例中，对电连接的方式不作限定。例如可直接电连接，或者一体形成，也可通过过孔电连接，只要是能实现电连接即可。
以下例举几种情形，需要说明的是，以下仅是例举，本实用新型实施例并不限于此，亦可采用其他方式，在此不作限定。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，第一信号线10包括第一部分，第二信号线21包括第一部分，第一信号线10的第一部分和第二信号线21的第一部分之一作为(共用为或复用为)第一TFT201的第一漏极2012，另一个作为(共用为或复用为)第一TFT201的第一源极2011。如此设置，可使得第一信号线10和第二信号线21之一与第一TFT201的第一漏极2012一体形成，另一个与第一TFT201的第一源极2011一体形成，可简化制作工艺。需要说明的是，第一信号线10和第二信号线21之一与第一漏极2012电连接，另一个与第一源极2011电连接的方式并不限于此。例如，还可通过其他方式，例如通过过孔实现电连接。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，第一TFT201还包括第一栅极2013，第一栅极2013与第一TFT201的第一漏极2012电连接；第二TFT202还包括第二栅极2023，第二栅极2023与第二TFT202的第二漏极2022电连接。如此设置，可使得第一TFT和第二TFT分别形成二极管，从而可简化电路布图设计。例如，第一漏极2012可通过过孔57与第一栅极2013电连接；第二漏极2022可通过过孔58与第二栅极2023电连接。当然，亦可不形成二极管，在此不作限定。
例如，本实用新型一实施例提供的阵列基板的电路中，第一TFT201、第二TFT202和第三TFT301至少之一为双栅极TFT(双栅TFT)。设置双栅极TFT，有利于降低正常工作状态时的TFT的漏电流，从而减弱信号串扰所导致的显示不良。当然，亦可不采用双栅极TFT，在此不作限定。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，测试信号输入线31包括第一部分，测试信号输入线31的第一部分作为(共用为或复用为)第三TFT301的第三漏极3012或第三源极 3011。如此设置，可使得测试信号输入线31与第三TFT301的第三漏极3012或第三源极3011一体形成，可简化制作工艺。需要说明的是，测试信号输入线31与第三TFT301的第三漏极3012或第三源极3011电连接的方式并不限于此。例如，还可通过其他方式，例如通过过孔实现电连接。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，第一信号线10包括第二部分，第三信号线22包括第一部分，第一信号线10的第二部分和第三信号线22的第一部分之一作为(共用为或复用为)第二TFT202的第二源极2021，另一个作为(共用为或复用为)第二TFT202的第二漏极2022。如此设置，可使得第一信号线10和第三信号线22之一与第二TFT202的第二源极2021一体形成，另一个与第二TFT202的第二漏极2022一体形成，可简化制作工艺。需要说明的是，第一信号线10和测试信号输入线31之一与第三源极3011电连接，另一个与第三漏极3012电连接的方式并不限于此。例如，还可通过其他方式，例如通过过孔实现电连接。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，测试电路30还包括测试信号控制线32，测试信号控制线32配置来为第三TFT301输入控制信号，例如输入栅极信号。测试信号控制线32包括第一部分，第三TFT301还包括第三栅极3013，测试信号控制线32的第一部分作为(共用为或复用为)第三TFT301的第三栅极3013。如此设置，可使得测试信号控制线32与第三TFT301的第三栅极3013一体形成，可简化制作工艺。当然，测试信号控制线32与第三栅极3013电连接的方式不限于此，例如，测试信号控制线32可通过过孔与第三栅极3013电连接。
例如，测试信号控制线32可用以为第三TFT提供栅极电压，测试信号输入线31可用于输入电信号。第三TFT导通的情况下，可实现测试电路的测试功能。
例如，如图2c所示，本实用新型一实施例提供的阵列基板的电路中，第一TFT201还包括第一栅极2013，第二TFT202还包括第二栅极2023，第三TFT301还包括第三栅极3013，第一TFT201的第一栅极2013、第二TFT202的第二栅极2023和第三TFT301的第三栅极3013由第一金属薄膜形成。例如，第一金属薄膜可采用溅射法形成，但不限于此。
例如，如图2e所示，本实用新型一实施例提供的阵列基板的电路中， 第一TFT201的第一源极2011和第一漏极2012、第二TFT202的第二源极2021和第二漏极2022、第三TFT301的第三源极3011和第三漏极3012由第二金属薄膜形成。例如，第二金属薄膜可采用溅射法形成，但不限于此。
例如，如图2e所示，本实用新型一实施例提供的阵列基板的电路中，第一信号线10、第二信号线21和第三信号线22包括同层设置的部分，第一信号线10、第二信号线21和第三信号线22的同层设置的部分由第二金属薄膜形成。
需要说明的是，本公开的实施例中，第一信号线、第二信号线、第三信号线以及其他信号线之间若有交叉部分，其中一条信号线可在交叉处断开，在其他导电层设置连接部，该连接部的两端可通过绝缘层过孔与断开的信号线的两端电连接。
例如，本实用新型一实施例提供的阵列基板的电路中，第一TFT201和第三TFT301分用同一有源层的不同部分。
例如，本实用新型一实施例提供的阵列基板的电路中，第一TFT201还包括第一有源层2014，第二TFT202还包括第二有源层2024，第三TFT301还包括第三有源层3014，第一TFT201的第一源极2011和第一漏极2012与第一TFT201的第一有源层2014分别通过过孔电连接；第二TFT202的第二源极2021和第二漏极2022与第二TFT202的第二有源层2024分别通过过孔电连接；第三TFT301的第三源极3011和第三漏极3012与第三TFT301的第三有源层3014分别通过过孔电连接。
例如，如图2a、图2h、图3-图5所示，本实用新型一实施例提供的阵列基板的电路中，第一有源层2014、第二有源层2024和第三有源层3014中至少之一包括分开的至少两个子有源层。使用分开的子有源层可形成并联的宽长比(W/L)较大的薄膜晶体管，有利于传输静电放电发生时的大电流，同时，还可以降低形成较大宽度(W)图案的不均匀性。
例如，本实用新型一实施例提供的阵列基板的电路中，第一TFT201为N型TFT或P型TFT，第二TFT202为N型TFT或P型TFT，第三TFT301为N型TFT或P型TFT。例如，第一TFT和第二TFT可均为N型TFT或P型TFT，亦可其中一个为N型TFT，另一个为P型TFT，在此不作限定。
下面通过几个具体的实施例来进行说明。需要说明的是，以下各实施例中，N型TFT中，源极为低电平，漏极为高电平，正的栅压(栅源压差大于 0)可打开N型TFT。P型TFT中，源极为高电平，漏极为低电平，负的栅压(栅源压差小于0)可打开P型TFT。栅极与漏极电连接以构成二极管。本实用新型实施例以其为例进行说明，但并不限于此。
实施例一
本实施例提供一种阵列基板的电路，如图2a所示，包括为第一信号线10提供静电放电的静电放电电路20和为第一信号线10提供测试信号的测试电路30，静电放电电路20包括第一TFT201和第二TFT202，测试电路30包括第三TFT301。
静电放电电路20还包括第二信号线21和第三信号线22，测试电路30还包括测试信号输入线31。
第一TFT201包括第一源极2011和第一漏极2012，第一信号线10与第一漏极2012电连接，第二信号线21与第一源极2011电连接。
第二TFT202包括第二源极2021和第二漏极2022，第一信号线10与第二源极2021电连接，第三信号线22与第二漏极2022电连接。
第三TFT301包括第三源极3011和第三漏极3012，第一信号线10与第三源极3011电连接，测试信号输入线31与第三漏极3012电连接；第一TFT201的第一漏极2012共用为第三TFT301的第三源极3011。需要说明的是，亦可第一信号线10与第三漏极3012电连接，测试信号输入线31与第三源极3011电连接；第一TFT201的第一漏极2012共用为第三TFT301的第三漏极3012，在此不作限定。
本实施例提供的阵列基板的电路设计紧凑，降低了信号线负载，并减小静电放电电路和测试电路的面积，有利于实现窄边框。
第一信号线上可积累正的静电荷或负的静电荷。第一信号线上的静电荷通过第一TFT释放给第二信号线或通过第二TFT释放给第三信号线。例如，第一信号线可为阵列基板中的数据线、栅线、时钟信号线等，在此不作限定。阵列基板例如为构成液晶显示面板或有机发光二极管显示面板的一个基板，在此不作限定，只要是其中包含待释放静电的信号线即可。
例如，第二信号线21为高电平信号线，第三信号线22为低电平信号线。第一信号线上积累的正的静电荷通过高电平信号线释放，第一信号线上积累的负的静电荷通过低电平信号线释放。
例如，本实施例一示例提供的阵列基板的电路中，第二信号线21上可 施加持续的高电平信号线，第三信号线22上可施加持续的低电平信号线，但不限于此。
例如，第一TFT201为N型TFT，第二TFT202为N型TFT，第三TFT301为N型TFT或P型TFT。
以下例举几种情形，需要说明的是，以下仅是例举，本实施例并不限于此，亦可采用其他方式，在此不作限定。
例如，如图2a所示，本实施例一示例提供的阵列基板的电路中，第一TFT201还包括第一栅极2013，第一栅极2013与第一TFT201的第一漏极2012电连接；第二TFT202还包括第二栅极2023，第二栅极2023与第二TFT202的第二漏极2022电连接。如此设置，可使得第一TFT和第二TFT分别形成二极管，从而可简化电路布图设计。
例如，如图2a所示，本实施例一示例提供的阵列基板的电路中，第一TFT201和第三TFT301分用同一有源层的不同部分。此情况下，可第一TFT和第三TFT的类型可相同，例如，同为N型TFT，或者同为P型TFT。如此设置，可简化制作工艺。
例如，如图2a所示，本实施例一示例提供的阵列基板的电路中，第一TFT201还包括第一有源层2014，第二TFT202还包括第二有源层2024，第三TFT301还包括第三有源层3014，第一TFT201的第一源极2011和第一漏极2012与第一TFT201的第一有源层2014分别通过过孔51、52电连接；第二TFT202的第二源极2021和第二漏极2022与第二TFT202的第二有源层2024分别通过过孔53、54电连接；第三TFT301的第三源极3011和第三漏极3012与第三TFT301的第三有源层3014分别通过过孔52、55电连接。
例如，如图2a所示，本实施例一示例提供的阵列基板的电路中，第一有源层2014、第二有源层2024和第三有源层3014中至少之一包括分开的至少两个子有源层。例如，第一有源层2014包括子有源层20141、20142，第二有源层2024包括子有源层20241、20242，第三有源层3014包括子有源层30141、30142。使用两个分开的子有源层形成并联的宽长比(W/L)较大的薄膜晶体管，有利于传输静电放电发生时的大电流，同时，还可以降低形成较大宽度(W)图案的不均匀性。
例如，如图2b、2c所示，本实施例一示例提供的阵列基板的电路中，第一TFT201的第一栅极2013、第二TFT202的第二栅极2023和第三TFT301 的第三栅极3013由第一金属薄膜100形成。例如，先形成如图2b所示的第一金属薄膜100，再采用构图工艺形成如图2c所示的图形，该图形包括第一栅极2013、第二栅极2023和第三栅极3013。在测试信号控制线32的第一部分321作为第三TFT301的第三栅极3013的情况下，该图形包括第一栅极2013、第二栅极2023和测试信号控制线32。
例如，如图2d、2e所示，本实施例一示例提供的阵列基板的电路中，第一TFT201的第一源极2011和第一漏极2012、第二TFT202的第二源极2021和第二漏极2022、第三TFT301的第三源极3011和第三漏极3012由第二金属薄膜200形成。例如，先形成如图2d所示的第二金属薄膜200，再采用构图工艺形成如图2e所示的图形，该图形包括第一TFT201的第一源极2011和第一漏极2012、第二TFT202的第二源极2021和第二漏极2022、第三TFT301的第三源极3011和第三漏极3012。
例如，如图2a、2e所示，本实施例一示例提供的阵列基板的电路中，测试电路30还包括测试信号控制线32，第三TFT301还包括第三栅极3013，测试信号控制线32的第一部分321(请参见图2e)作为第三TFT301的第三栅极3013，从而测试信号控制线32可与第三栅极3013一体形成。
例如，如图2e所示，本实施例一示例提供的阵列基板的电路中，测试信号输入线31的第一部分311作为第三TFT301的第三漏极3012或第三源极3011。如此设置，可使得测试信号输入线31与第三TFT301的第三漏极3012或第三源极3011一体形成，可简化制作工艺。
例如，如图2e所示，本实施例一示例提供的阵列基板的电路中，第一信号线10的第一部分101作为第一TFT201的第一漏极2012，第二信号线21的第一部分211作为第一TFT201的第一源极2011。如此设置，可使得第一信号线10与第一TFT201的第一漏极2012一体形成，第二信号线21与第一TFT201的第一源极2011一体形成，可简化制作工艺。
例如，如图2e所示，本实施例一示例提供的阵列基板的电路中，第一信号线10的第二部分102作为第二TFT202的第二源极2021，第三信号线22的第一部分221作为第二TFT202的第二漏极2022。如此设置，可使得第一信号线10与第二TFT202的第二源极2021一体形成，第三信号线22与第二TFT202的第二漏极2022一体形成，可简化制作工艺。
例如，如图2e所示，本实施例一示例提供的阵列基板的电路中，第一 信号线10、第二信号线21和第三信号线22包括同层设置的部分(图2e中表示的即为同层设置的部分)，第一信号线10、第二信号线21和第三信号线22的同层设置的部分也由第二金属薄膜200形成。
需要说明的是，如图2f所示，本公开的实施例中，第一信号线、第二信号线、第三信号线以及其他信号线之间若有交叉部分，其中一条信号线可在交叉处断开，在其他导电层设置连接部60，该连接部60的两端可通过绝缘层过孔与断开的信号线的两端电连接。
例如，本实施例一示例提供的阵列基板的电路中，第一TFT201、第二TFT202和第三TFT301至少之一为双栅极TFT。设置双栅极TFT，有利于降低正常工作状态时的TFT的漏电流，从而减弱信号串扰所导致的显示不良。当然，亦可不采用双栅极TFT，在此不作限定。
例如，本实施例一示例提供的阵列基板的电路中，第一TFT201和第二TFT202为双栅极TFT，并形成二极管连接的情况下，电路结构示意图如图2g所示。第一TFT201、第二TFT202和第三TFT301均不为双栅极TFT，第一TFT201和第二TFT202形成二极管连接的情况下，平面示意图如图2h所示，电路结构示意图如图2i所示。
例如，本实施例的一个示例中，阵列基板包括显示区和位于显示区外的周边区域，阵列基板的周边电路可设置在周边区域中。例如，周边区域可位于显示区的至少一侧，或者周边区域可围绕显示区设置。例如，显示区内还可设置有TFT和与TFT漏极电连接的像素电极等，在此不再详述。
例如，本实施例还提供一种阵列基板的电路的制作方法，该方法包括如下步骤。
(1)在衬底基板001上形成缓冲层002；
(2)在缓冲层002上形成半导体层003，该半导体层003包括第一有源层2014、第二有源层2024、第三有源层3014的图形；
(3)在半导体层上形成栅极绝缘层004；
(4)在栅极绝缘层004上形成第一栅极2013、第二栅极2023和第三栅极3013的图形；测试信号控制线32的第一部分作为第三栅极的情况下，在栅极绝缘层形成第一栅极2013、第二栅极2023和测试信号控制线32的图形；
(5)在栅极绝缘层004上形成过孔；
(6)在形成了过孔的栅极绝缘层004上形成第一TFT201的第一源极2011和第一漏极2012、第二TFT202的第二源极2021和第二漏极2022、第三TFT301的第三源极3011和第三漏极3012、以及第一信号线、第二信号线和第三信号线同层设置的部分的图形；
(7)形成层间绝缘层并在该层间绝缘层内形成过孔，在形成了过孔的层间绝缘层上形成连接部的图形，将在交叉处断开的信号线电连接。
例如，本实施例一示例提供的阵列基板的电路的剖视图如图2j所示。需要说明的是，图2j只是例举，并非限定，亦可形成其他结构的阵列基板的电路。例如，栅极还可先于半导体层形成。
例如，缓冲层包括氮化硅、氧化硅、或者氧化硅和氮化硅的双层薄膜。
例如，半导体层材质包括非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体材料等，p-Si包括低温多晶硅，金属氧化物半导体包括ZnO、IGO、IGZO等。
例如，栅极绝缘层包括氮化硅和氧化硅，可以是单层结构，也可以是多层结构，例如氧化硅\氮化硅。
例如，层间绝缘层可以采用无机物如氮化硅，也可以采用有机物如树脂。
例如，第一栅极、第二栅极、第三栅极、第一源极、第一漏极、第二源极、第二漏极、第三源极、第三漏极、第一信号线、第二信号线、第三信号线均可以采用Cu、Al、Mo、Ti、Cr、W等金属材料制备，也可以采用这些材料的合金制备；可以是单层结构，也可以采用多层结构，Mo\Al\Mo,Ti\Al\Ti，Ti\Cu\Ti,Mo\Cu\Ti等。
例如，缓冲层、栅极绝缘层可采用等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)方法形成。
需要说明的是，上述对于阵列基板的电路中各元件/部件的材质的说明只是例举，并非限定，亦可采用其他适合的材质，在此不作限定。本公开的阵列基板的电路的制备方法不限于上述给出的方法。
实施例二
本实施例提供一种阵列基板的电路，与实施例一不同的是，第一TFT201为P型TFT，第二TFT202为P型TFT，第二信号线21为低电平信号线，第三信号线22为高电平信号线。其余可参照实施例一的描述。
实施例三
本实施例提供一种阵列基板的电路，如图3所示，与实施例一有以下几点不同之处。
(1)第一TFT201为P型TFT，第二TFT202为P型TFT。
(2)实施例一中的第一源极为本实施例的第一漏极，实施例一中的第一漏极为本实施例的第一源极，实施例一中的第二源极为本实施例的第二漏极，实施例一中的第二漏极为本实施例的第二源极。
其余可参照实施例一的描述。需要说明的是，第二信号线21还是为高电平信号线，第三信号线22还是为低电平信号线。
实施例四
本实施例提供一种阵列基板的电路，与实施例三不同的是，第一TFT201为N型TFT，第二TFT202为N型TFT，第二信号线21为低电平信号线，第三信号线22为高电平信号线。其余可参照实施例三的描述。
实施例五
本实施例提供一种阵列基板的电路，如图4所示，与实施例一有以下几点不同之处。
(1)第二TFT202为P型TFT。
(2)实施例一中的第二源极为本实施例的第二漏极，实施例一中的第二漏极为本实施例的第二源极。
其余可参照实施例一的描述。例如，第一TFT201还是为N型TFT，第二信号线21还是为高电平信号线，第三信号线22还是为低电平信号线。
实施例六
本实施例提供一种阵列基板的电路，与实施例五不同的是，第一TFT201为P型TFT，第二TFT202为N型TFT，第二信号线21为低电平信号线，第三信号线22为高电平信号线。其余可参照实施例五的描述。
实施例七
本实施例提供一种阵列基板的电路，如图5所示，与实施例一有以下几点不同之处。
(1)第一TFT201为P型TFT。
(2)实施例一中的第一源极为本实施例的第一漏极，实施例一中的第一漏极为本实施例的第一源极。
其余可参照实施例一的描述。需要说明的是，第二TFT202还是为N型 TFT第二信号线21还是为高电平信号线，第三信号线22还是为低电平信号线。
实施例八
本实施例提供一种阵列基板的电路，与实施例七不同的是，第一TFT201为N型TFT，第二TFT202为P型TFT，第二信号线21为低电平信号线，第三信号线22为高电平信号线。其余可参照实施例七的描述。
有以下几点需要说明：
(1)本公开的实施例中，形成图形的构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺，在此不作限定。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。
(2)在本公开的实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
(3)本实用新型实施例附图中，只涉及到与本实用新型实施例涉及到的结构，其他结构可参考通常设计。
(4)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(5)在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互组合。
(6)说明书以及附图中，除非另作定义，同一附图标记表示同一元件/部件。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种阵列基板的电路，其特征在于，包括为第一信号线提供静电放电的静电放电电路和为所述第一信号线提供测试信号的测试电路；所述静电放电电路和所述测试电路具有共用的部分。
2.根据权利要求1所述的阵列基板的电路，其特征在于，所述静电放电电路包括第一薄膜晶体管和第二薄膜晶体管，所述测试电路包括第三薄膜晶体管，所述第一薄膜晶体管和所述第三薄膜晶体管具有所述共用的部分，或者，所述第二薄膜晶体管和所述第三薄膜晶体管具有所述共用的部分。
3.根据权利要求2所述的阵列基板的电路，其特征在于，所述静电放电电路还包括第二信号线和第三信号线，所述测试电路还包括测试信号输入线；
所述第一薄膜晶体管包括第一源极和第一漏极，所述第一信号线和所述第二信号线之一与所述第一漏极电连接，另一个与所述第一源极电连接；
所述第二薄膜晶体管包括第二源极和第二漏极，所述第一信号线和所述第三信号线之一与所述第二源极电连接，另一个与所述第二漏极电连接；
所述第三薄膜晶体管包括第三源极和第三漏极，所述第一信号线和所述测试信号输入线之一与所述第三源极电连接，另一个与所述第三漏极电连接；所述共用的部分包括：所述第一薄膜晶体管的所述第一漏极或所述第一源极共用为所述第三薄膜晶体管的所述第三源极或所述第三漏极。
4.根据权利要求3所述的阵列基板的电路，其特征在于，所述第二信号线和所述第三信号线之一为高电平信号线，另一个为低电平信号线；或者所述第二信号线和所述第三信号线为等电平信号线。
5.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一信号线上积累的正的静电荷通过所述第一薄膜晶体管和所述第二信号线释放，所述第一信号线上积累的负的静电荷通过所述第二薄膜晶体管和所述第三信号线释放，或者，所述第一信号线上积累的负的静电荷通过所述第一薄膜晶体管和所述第二信号线释放，所述第一信号线上积累的正的静电荷通过所述第二薄膜晶体管和所述第三信号线释放。
6.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一信号线包括第一部分，所述第二信号线包括第一部分，所述第一信号线的第一部分和所述第二信号线的第一部分之一作为所述第一薄膜晶体管的所述第一漏极，另一个作为所述第一薄膜晶体管的所述第一源极。
7.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管还包括第一栅极，所述第一栅极与所述第一薄膜晶体管的所述第一漏极或所述第一源极电连接；所述第二薄膜晶体管还包括第二栅极，所述第二栅极与所述第二薄膜晶体管的所述第二漏极或所述第二源极电连接。
8.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管至少之一为双栅极薄膜晶体管。
9.根据权利要求3所述的阵列基板的电路，其特征在于，所述测试信号输入线包括第一部分，所述测试信号输入线的第一部分作为所述第三薄膜晶体管的所述第三漏极或所述第三源极。
10.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一信号线包括第二部分，所述第三信号线包括第一部分，所述第一信号线的第二部分和所述第三信号线的第一部分之一作为所述第二薄膜晶体管的所述第二源极，另一个作为所述第二薄膜晶体管的所述第二漏极。
11.根据权利要求3所述的阵列基板的电路，其特征在于，所述测试电路还包括测试信号控制线，所述测试信号控制线包括第一部分，所述第三薄膜晶体管还包括第三栅极，所述测试信号控制线的第一部分作为所述第三薄膜晶体管的第三栅极。
12.根据权利要求2-6任一项所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管还包括第一栅极，所述第二薄膜晶体管还包括第二栅极，所述第三薄膜晶体管还包括第三栅极，所述第一薄膜晶体管的所述第一栅极、所述第二薄膜晶体管的所述第二栅极和所述第三薄膜晶体管的第三栅极由第一金属薄膜形成。
13.根据权利要求3所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管的所述第一源极和所述第一漏极、所述第二薄膜晶体管的所述第二源极和所述第二漏极、所述第三薄膜晶体管的所述第三源极和所述第三漏极由第二金属薄膜形成。
14.根据权利要求13所述的阵列基板的电路，其特征在于，所述第一信号线、所述第二信号线和所述第三信号线包括同层设置的部分，所述第一信号线、所述第二信号线和所述第三信号线的所述同层设置的部分由所述第二金属薄膜形成。
15.根据权利要求2-11任一项所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管和所述第三薄膜晶体管分用同一有源层的不同部分。
16.根据权利要求2-11任一项所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管还包括第一有源层，所述第二薄膜晶体管还包括第二有源层，所述第三薄膜晶体管还包括第三有源层，所述第一有源层、所述第二有源层和所述第三有源层中至少之一包括分开的至少两个子有源层。
17.根据权利要求2-11任一项所述的阵列基板的电路，其特征在于，所述第一薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管，所述第三薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
18.根据权利要求1所述的阵列基板的电路，其特征在于，所述第一信号线包括数据线和栅线。
19.一种阵列基板，包括权利要求1-18任一项所述的阵列基板的电路。
20.一种显示装置，包括权利要求19所述的阵列基板。
CN201620363217.3U 2016-04-26 2016-04-26 阵列基板的电路、阵列基板、显示装置 Active CN205665504U (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201620363217.3U CN205665504U (zh) 2016-04-26 2016-04-26 阵列基板的电路、阵列基板、显示装置
JP2017554306A JP6947641B2 (ja) 2016-04-26 2017-03-30 アレイ基板の回路、アレイ基板、表示装置
PCT/CN2017/078820 WO2017185944A1 (zh) 2016-04-26 2017-03-30 阵列基板的电路、阵列基板、显示装置
US15/566,610 US10564494B2 (en) 2016-04-26 2017-03-30 Array substrate circuit, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620363217.3U CN205665504U (zh) 2016-04-26 2016-04-26 阵列基板的电路、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN205665504U true CN205665504U (zh) 2016-10-26

Family

ID=57163761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620363217.3U Active CN205665504U (zh) 2016-04-26 2016-04-26 阵列基板的电路、阵列基板、显示装置

Country Status (4)

Country Link
US (1) US10564494B2 (zh)
JP (1) JP6947641B2 (zh)
CN (1) CN205665504U (zh)
WO (1) WO2017185944A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106444107A (zh) * 2016-10-27 2017-02-22 武汉华星光电技术有限公司 一种液晶盒测试电路、显示面板和装置
CN107180594A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种显示面板和显示装置
CN107300813A (zh) * 2017-07-28 2017-10-27 昆山龙腾光电有限公司 阵列基板及液晶显示面板
WO2017185894A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
WO2017185944A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
CN107993579A (zh) * 2017-11-29 2018-05-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
WO2018176562A1 (zh) * 2017-03-29 2018-10-04 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN109031827A (zh) * 2018-08-16 2018-12-18 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
CN113834992A (zh) * 2021-09-24 2021-12-24 昆山龙腾光电股份有限公司 测试电路和显示面板
WO2022257081A1 (zh) * 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997132B (zh) * 2017-05-27 2019-03-15 京东方科技集团股份有限公司 一种显示基板及显示装置
US10741543B2 (en) 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Device including integrated electrostatic discharge protection component
KR102547345B1 (ko) * 2018-06-27 2023-06-23 삼성디스플레이 주식회사 표시 장치
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297321A (ja) * 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
US7532265B2 (en) * 2005-06-08 2009-05-12 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
JP2007192959A (ja) * 2006-01-18 2007-08-02 Sony Corp 表示装置
EP2068259A1 (de) * 2007-12-04 2009-06-10 X-FAB Semiconductor Foundries AG Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene
JP5217469B2 (ja) * 2008-02-04 2013-06-19 ソニー株式会社 表示装置
JP2009229635A (ja) * 2008-03-21 2009-10-08 Sony Corp 表示装置およびその製造方法
CN103926761B (zh) 2013-02-06 2018-07-10 上海中航光电子有限公司 一种用于阵列基板的测试结构及其制造方法
CN104021747A (zh) 2014-05-23 2014-09-03 京东方科技集团股份有限公司 面板功能测试电路、显示面板及功能测试、静电防护方法
KR102456436B1 (ko) * 2015-02-17 2022-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN205121122U (zh) 2015-11-24 2016-03-30 京东方科技集团股份有限公司 一种测试元件组、阵列基板及显示装置
CN205665504U (zh) 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304821B2 (en) 2016-04-26 2019-05-28 Boe Technology Group Co., Ltd. Electrostatic discharge (ESD) circuit, array substrate and display device
WO2017185944A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
WO2017185894A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
US10564494B2 (en) 2016-04-26 2020-02-18 Boe Technology Group Co., Ltd. Array substrate circuit, array substrate, and display device
CN106444107A (zh) * 2016-10-27 2017-02-22 武汉华星光电技术有限公司 一种液晶盒测试电路、显示面板和装置
CN106444107B (zh) * 2016-10-27 2019-08-20 武汉华星光电技术有限公司 一种液晶盒测试电路、显示面板和装置
WO2018176562A1 (zh) * 2017-03-29 2018-10-04 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN107180594B (zh) * 2017-06-30 2021-11-30 厦门天马微电子有限公司 一种显示面板和显示装置
CN107180594A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种显示面板和显示装置
CN107300813B (zh) * 2017-07-28 2020-05-05 昆山龙腾光电股份有限公司 阵列基板及液晶显示面板
CN107300813A (zh) * 2017-07-28 2017-10-27 昆山龙腾光电有限公司 阵列基板及液晶显示面板
CN107993579B (zh) * 2017-11-29 2019-11-12 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN107993579A (zh) * 2017-11-29 2018-05-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN109031827A (zh) * 2018-08-16 2018-12-18 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
WO2020034296A1 (zh) * 2018-08-16 2020-02-20 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
WO2022257081A1 (zh) * 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN113834992A (zh) * 2021-09-24 2021-12-24 昆山龙腾光电股份有限公司 测试电路和显示面板

Also Published As

Publication number Publication date
JP2019515321A (ja) 2019-06-06
WO2017185944A1 (zh) 2017-11-02
US20180203311A1 (en) 2018-07-19
JP6947641B2 (ja) 2021-10-13
US10564494B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
CN205665504U (zh) 阵列基板的电路、阵列基板、显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN106847834B (zh) 一种阵列基板及其制备方法、显示面板
CN205621414U (zh) 静电放电电路、阵列基板和显示装置
CN104600030B (zh) 阵列基板及其制作方法、显示装置
CN100495730C (zh) 半导体器件以及图像显示装置
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
US8174068B2 (en) Semiconductor device having vertical transistor, manufacturing method thereof, and data processing system
CN102306650A (zh) 像素结构及其制作方法
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
DE102004021157A1 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
KR20100024730A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
TW201112418A (en) Overlapping trench gate semiconductor device and manufacturing method thereof
CN108122931B (zh) 像素结构及像素结构制造方法
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
CN100399569C (zh) 像素结构和液晶显示器及其制作方法
KR960001843A (ko) 액정표시장치 및 그 제조방법
CN105870198A (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN104201178B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant