CN107993579B - 一种显示面板及其驱动方法、显示装置 - Google Patents

一种显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN107993579B
CN107993579B CN201711224162.3A CN201711224162A CN107993579B CN 107993579 B CN107993579 B CN 107993579B CN 201711224162 A CN201711224162 A CN 201711224162A CN 107993579 B CN107993579 B CN 107993579B
Authority
CN
China
Prior art keywords
film transistor
tft
diode
thin film
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711224162.3A
Other languages
English (en)
Other versions
CN107993579A (zh
Inventor
杨轩
彭涛
陈英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN201711224162.3A priority Critical patent/CN107993579B/zh
Priority to US15/963,338 priority patent/US10431579B2/en
Publication of CN107993579A publication Critical patent/CN107993579A/zh
Application granted granted Critical
Publication of CN107993579B publication Critical patent/CN107993579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供了一种显示面板及其驱动方法、显示装置，涉及显示技术领域，在对显示面板进行静电保护的前提下，更好实现窄边框设计。显示面板的显示区包括沿行方向排列的第一显示区和第二显示区，第二显示区的外边缘在列方向上呈台阶状延伸；显示面板包括多个像素电路、与多列像素电路对应的多条数据线、与多行像素电路对应的多个信号线组、与第二显示区内的多条数据线对应相连的多个第一静电保护电路，各信号线组包括扫描线和发光控制信号线，各第一静电保护电路还与属于同一个信号线组的扫描线和发光控制信号线相连；第一静电保护电路用于使与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放。上述显示面板用于实现画面显示。

Description

一种显示面板及其驱动方法、显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。
【背景技术】
目前，异形的显示面板得到了越来越广泛的应用。以图1所示的显示面板为例，显示面板的显示区包括沿行方向排列的第一显示区1和第二显示区2，第二显示区2的外边缘在列方向上弯曲，显示区内排布有多条数据线Data。
在显示面板的生产过程中，由于某些外在因素，显示面板中会积累大量的静电荷，进而引发静电放电现象。静电放电时，大量的静电荷会在很短的时间内发生转移，进而产生极高的静电电流，不仅会对数据线上传输的数据信号造成影响，严重时还会导致半导体器件击穿。为克服上述问题，再次参见图1，显示面板的非显示区内增设有与多条数据线Data一一对应相连的多个静电保护电路3、用于提供高电平信号的第一信号线SL1和用于提供低电平信号的第二信号线SL2。各静电保护电路3与第一信号线SL1和第二信号线SL2相连，当静电放电时，静电电流可经由第一信号线SL1或第二信号线SL2释放。
但是，基于第二显示区2外边缘弯曲的结构，在设置第一信号线SL1和第二信号线SL2时，在非显示区中与第二显示区2对应的部分，第一信号线SL1和第二信号线SL2需要朝向第二显示区的外边缘弯曲，即进行绕线设置。这样一来，第一信号线SL1和第二信号线SL2就会在该部分非显示区内占用较大的空间，进而使得该部分非显示区对应的边框较为明显，不利于窄边框的实现。
【发明内容】
有鉴于此，本发明实施例提供了一种显示面板及其驱动方法、显示装置，在实现对显示面板进行静电保护的前提下，能够更好的实现窄边框设计。
一方面，本发明实施例提供了一种显示面板，所述显示面板的显示区包括沿行方向排列的第一显示区和第二显示区，其中，所述第二显示区的外边缘在列方向上呈台阶状延伸；
所述显示面板包括：
设于所述显示区内的多个像素电路，多个所述像素电路呈阵列式排布；
与多列像素电路一一对应的多条数据线、与多行像素电路一一对应的多个信号线组，各所述信号线组包括扫描线和发光控制信号线；
与所述第二显示区内的多条数据线一一对应相连的多个第一静电保护电路，各所述第一静电保护电路还与属于同一个所述信号线组的扫描线和发光控制信号线相连；所述第一静电保护电路用于使与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放。
另一方面，本发明实施例提供了一种显示面板的驱动方法，所述显示面板的驱动方法应用于上述显示面板中，所述显示面板的驱动方法包括：
在发光准备时段，扫描线提供第一扫描信号，多条数据线向对应的像素电路写入数据信号；
在发光时段，发光控制信号线提供发光控制信号，驱动对应的像素发光，同时，所述发光控制信号还驱动与该发光控制信号线相连的第一静电保护电路工作，使所述第一静电保护电路控制与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放。
再一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述显示面板。
上述技术方案中的一个技术方案具有如下有益效果：
采用本发明实施例的技术方案，对于与第二显示区内数据线相连的第一静电保护电路，各第一静电保护电路分别与显示面板中原有的扫描线和发光控制信号线相连，当第二显示区内的数据线的静电进行放电时，可以通过扫描线或发光控制信号线释放出去。也就是说，可以将显示面板原有的扫描线或发光控制信号线作为第二显示区内数据线的静电释放路径，无需再为第一静电保护电路额外设置放电路径，即，无需针对该部分数据线额外设置现有技术中的第一信号线和第二信号线。通过该种设置方式，在与第二显示区对应的非显示区中，无需再绕线设置第一信号线和第二信号线，因而能够在一定程度上节省空间，进而能够将与第二显示区处对应的边框做的更窄，更好的实现窄边框设计。
并且，当静电导致第二显示区内的数据线上的数据信号的电位过高或过低时，这部分数据线上的静电可通过与其相连的第一静电保护电路通过对应的扫描线或发光控制信号线释放，使数据线上的数据信号恢复正常状态，进而使显示面板正常显示画面，避免了由数据信号不稳定所导致的画面亮度不均的问题。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中显示面板的俯视图；
图2是本发明实施例所提供的显示面板的俯视图；
图3是本发明实施例所提供的显示面板的部分结构放大示意图一；
图4是本发明实施例所提供的显示面板的部分结构放大示意图二；
图5是本发明实施例所提供的显示面板的部分结构放大示意图三；
图6是本发明实施例所提供的第一静电保护电路的结构示意图一；
图7是本发明实施例所提供的像素电路的结构示意图；
图8是本发明实施例所提供的像素电路对应的信号时序图；
图9是本发明实施例所提供的第一静电保护电路的结构示意图二；
图10是本发明实施例所提供的第一静电保护电路的结构示意图三；
图11是本发明实施例所提供的第一静电保护电路的结构示意图四；
图12是本发明实施例所提供的第一静电保护电路的结构示意图五；
图13是本发明实施例所提供的第一静电保护电路的结构示意图六；
图14是现有技术中静电保护电路的结构示意图；
图15a和图15b分别为现有技术的静电保护电路与本实施例图6所示的第一静电保护电路的信号仿真对比图；
图16a和图16b分别为现有技术的静电保护电路与本实施例图10所示的第一静电保护电路的信号仿真对比图；
图17a和图17b分别为现有技术的静电保护电路与本实施例图12所示的第一静电保护电路的信号仿真对比图；
图18是本发明实施例所提供的显示面板的驱动方法的流程图；
图19是本发明实施例所提供的显示装置的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述显示区，但这些显示区不应限于这些术语。这些术语仅用来将显示区彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一显示区也可以被称为第二显示区，类似地，第二显示区也可以被称为第一显示区。
本发明实施例提供了一种显示面板，如图2所示，该显示面板的显示区包括沿行方向排列的第一显示区1和第二显示区2，其中，第二显示区2的外边缘在列方向上呈台阶状延伸。该显示面板包括多个像素电路4、多条数据线Data、多个信号线组以及多个第一静电保护电路5。
其中，多个像素电路4在显示区内阵列式排布，即多个像素电路4呈多行多列式排布。多条数据线Data与多列像素电路4一一对应，多个信号线组与多行像素电路4一一对应，各信号线组包括扫描线Scan和发光控制信号线Emit。多个第一静电保护电路5与第二显示区2内的多条数据线Data一一对应相连，各第一静电保护电路5还与属于同一个信号线组的扫描线Scan和发光控制信号线Emit相连；第一静电保护电路5用于使与其相连的数据线Data的静电向与其相连的扫描线Scan或发光控制信号线Emit释放。
可以理解的是，上述扫描线Scan是指用于向对应的像素电路4提供扫描信号的信号线，发光控制信号线Emit是指用于向对应的像素电路4提供发光信号的信号线，扫描线Scan和发光控制信号线Emit均为显示面板中原有的信号线。
在本实施例所提供的显示面板中，对于与第二显示区2内数据线Data相连的第一静电保护电路5，各第一静电保护电路5分别与显示面板中原有的扫描线Scan和发光控制信号线Emit相连，当第二显示区2内的数据线Data的静电进行放电时，可以通过扫描线Scan或发光控制信号线Emit释放出去。也就是说，采用本实施例提供的显示面板，可以将显示面板原有的扫描线Scan或发光控制信号线Emit作为第二显示区2内数据线Data的静电释放路径，因而无需再为第一静电保护电路5额外设置放电路径，即，无需针对该部分数据线Data额外设置现有技术中的第一信号线和第二信号线。通过该种设置方式，在与第二显示区2对应的非显示区中，无需再绕线设置第一信号线和第二信号线，因而能够在一定程度上节省空间，进而能够将与第二显示区2处对应的边框做的更窄，更好的实现窄边框设计。
并且，基于上述结构，当静电导致第二显示区2内的数据线Data上的数据信号的电位过高或过低时，这部分数据线Data上的静电可通过与其相连的第一静电保护电路5通过对应的扫描线Scan或发光控制信号线Emit释放，使数据线Data上的数据信号恢复正常，进而使显示面板正常显示画面，避免了由数据信号不稳定所导致的画面亮度不均的问题。
需要说明的是，为实现对显示区内全部的数据线Data进行静电保护，请再次参见图2，显示面板还可包括用于提供高电平信号的第一信号线SL1、用于提供低电平信号的第二信号线SL2、以及多个第二静电保护电路8。其中，第一信号线SL1和第二信号线SL2设于非显示区中与第一显示区1对应的部分，多个第二静电保护电路8与第一显示区1内的多条数据线Data一一对应相连，各第二静电保护电路8还与第一信号线SL1和第二信号线SL2相连。当静电导致第一显示区1内的数据线Data上的数据信号的电位过高或过低时，这部分数据线Data上的静电可通过与其相连的第二静电保护电路8通过第一信号线SL1和第二信号线SL2释放，使数据线Data上的数据信号恢复正常。
具体的，如图3所示，第一静电保护电路5可位于第一非显示区6内，其中，第一非显示区6为与第二显示区2的台阶区域对应的非显示区域。
对于第y列像素电路，第y列像素电路中的第一个像素电路位于第x行，第y列像素电路对应的数据线Data与第一静电保护电路5相连，该第一静电保护电路5还与第1行像素电路～第x-1行像素电路中的任一行像素电路对应的扫描线Scan和发光控制信号线Emit相连。其中，第1行像素电路～第x-1行像素电路为第x行像素电路在靠近台阶区域一侧的像素电路，x为大于2的正整数，y为大于或等于1的正整数。
示例性的，假定图3所示的像素电路中的第4列像素电路对应显示区内的第y列像素电路，图3所示的像素电路中的第3行像素电路对应显示区内的第x行像素电路，图3所示的像素电路中的第2行像素电路对应显示区内的第x-1行像素电路。
基于图3所示的像素电路的行列数，以与第2列数据线Data和第3列数据线Data相连的第一静电保护电路为例，这两个第一静电保护电路分别与第1行像素电路对应的扫描线Scan和发光控制信号线Emit相连。采用该种设置方式，这两个第一静电保护电路在第一非显示区6所占用的空间仅相当于额外增设两个像素电路所占用的空间，与现有技术中在第一非显示区6内绕线设置第一信号线和第二信号线的方式相比，能够在很大程度上节省空间。
可选的，如图4所示，上述与第y列像素电路对应的数据线Data相连的第一静电保护电路与第x-1行像素电路对应的扫描线Scan和发光控制信号线Emit相连。
采用图4所示的第一静电保护电路的设置方式，能够令第一静电保护电路5排布在第二显示区2的边缘处，也就是令第一静电保护电路5排布的更加紧密和集中。相较于图3所示的设置方式，图4所示的设置方式能够减少第一静电保护电路5在第一非显示区6所占用的整体空间，进而能够减少与第一非显示区6对应的边框宽度。
此外，如图5所示，对于第i列像素电路，当第i列像素电路的第1个像素电路位于第1行时，显示面板还包括设于第1行像素电路背向第2行像素电路一侧的虚拟像素电路7，虚拟像素电路7对应一条扫描线Scan和一条发光控制信号线Emit。此时，显示面板还包括与第i列像素电路对应的数据线Data与相连的第一静电保护电路，该第一静电保护电路还与虚拟像素电路7对应的扫描线Scan和发光控制信号线Emit分别相连，i为大于或等于1的正整数。
示例性的，假定图5所示的像素电路中的第1列像素电路对应显示区内的第i列像素电路，图5所示的像素电路中的第1行像素电路对应显示区内的第1行像素电路，图5所示的像素电路中的第2行像素电路对应显示区内的第2行像素电路。
在显示面板内增设虚拟像素电路7后，可以令与第i列像素电路对应的数据线Data相连的第一静电保护电路与虚拟像素电路7对应的扫描线Scan和发光控制信号线Emit相连，从而无需在非显示区中与第i列像素电路所处的显示区域对应的部分设置第一信号线和第二信号线，能够进一步减少第一信号线和第二信号线占用的空间。
当显示面板中多列像素电路的第1个像素电路均位于第1行时，例如，第一显示区1内的多列像素电路的第1个像素电路均位于第1行，此时，同样可以在第1行像素电路背向第2行像素电路的一侧设置虚拟像素电路7。与之对应的，显示面板还包括与第一显示区1内的多列像素电路对应的数据线Data一一对应相连的多个第一静电保护电路5，这部分第一静电保护电路5分别与虚拟像素电路7对应的扫描线Scan和发光控制信号线Emit相连。这样一来，显示面板中不必再额外设置第一信号线和第二信号线，在降低了第一非显示区6对应的边框宽度的同时，还能进一步降低非显示区中与第一显示区1对应部分的边框宽度，从而实现显示装置整体边框宽度的降低。
具体的，第一静电保护电路5可包括第一薄膜晶体管、第一二极管和第二二极管，第一薄膜晶体管与像素电路4中的薄膜晶体管的类型相同。其中，第一二极管的第一极与第一薄膜晶体管的第一极相连，第一二极管的第二极与对应的扫描线Scan相连；第二二极管的第二极分别与第一薄膜晶体管的第二极和对应的数据线相连，第二二极管的第一极分别与第一薄膜晶体管的栅极和对应的发光控制信号线Emit相连。
可选的，当第一薄膜晶体管与像素电路中的薄膜晶体管均为P型薄膜晶体管时，第一二极管的第一极为正极，第一二极管的第二极为负极；第二二极管的第一极为正极，第二二极管的第二极为负极。
如图6所示，当第一薄膜晶体管T1为P型薄膜晶体管时，第一二极管D1的正极与第一薄膜晶体管T1的第一极相连，第一二极管D1的负极与对应的扫描线Scan相连；第二二极管D2的负极分别与第一薄膜晶体管T1的第二极和对应的数据线Data相连，第二二极管D2的正极分别与第一薄膜晶体管T1的栅极和对应的发光控制信号线Emit相连。
下面以图7所示的“7T1C”像素电路为例，结合图8所示的信号时序图，对显示面板的驱动过程以及上述第一静电保护电路的工作原理进行详细说明：
像素电路包括电容C、以及第五薄膜晶体管T5～第十一薄膜晶体管T11，其中，第九薄膜晶体管T9和第十一薄膜晶体管T11的栅极分别与第一扫描线Scan1相连，第六薄膜晶体管T6和第八薄膜晶体管T8的栅极分别与第二扫描线Scan2相连，第五薄膜晶体管T5和第十薄膜晶体管T10的栅极分别与发光控制信号线Emit相连。第五薄膜晶体管T5的第一极与电源电压信号线PVDD相连，第六薄膜晶体管T6的第一极与数据线Data相连，第九薄膜晶体管T9的第一极和第十一薄膜晶体管的第一极分别与参考电压线Vref相连。
首先，需要说明的是，本实施例中所述的与第一静电保护电路5相连的扫描线Scan可以为第一扫描线Scan1，也可以为第二扫描线Scan2。下面以扫描线Scan为第二扫描线Scan2为例进行说明。
在一帧时间里，一个像素电路的驱动周期包括初始化时段t1、数据写入时段t2和发光时段t3。
在初始化时段t1，第二扫描线Scan2和发光控制信号线Emit分别提供高电平的信号(为方便理解，在图8中，Scan1对应第一扫描线Scan1提供的信号，Scan2对应第二扫描线Scan2提供的信号，Emit对应发光控制信号线Emit提供的信号)，第一扫描线Scan1提供低电平的信号，控制第九薄膜晶体管T9和第十一薄膜晶体管T11导通，参考电压线Vref提供参考电压信号，对发光二极管D的阳极进行复位。在该时段，第一静电保护电路5中的第一薄膜晶体管T1在发光控制信号线Emit提供的高电平信号的作用下不导通，此时，数据线Data与第二扫描线Scan2之间的通路隔断。
在数据写入时段t2，第一扫描线Scan1和发光控制信号线Emit分别提供高电平的信号，第二扫描线Scan2提供低电平的第一扫描信号，控制第六薄膜晶体管T6和第八薄膜晶体管T8导通，数据线Data写入数据信号。在该时段，第一静电保护电路5中的第一薄膜晶体管T1在发光控制信号线Emit提供的高电平信号的作用下不导通，此时，数据线Data与第二扫描线Scan2之间的通路隔断。
并且，需要说明的是，若第一静电保护电路5中未设置第一薄膜晶体管T1，在数据写入时段t2，第二扫描线Scan2提供低电平的第一扫描信号，发光控制信号线Emit提供的高电平信号，会使第一二极管D1和第二二极管D2导通，这就会使第二扫描线Scan2和发光控制信号线Emit直接相连，导致信号出现竞争，影响数据信号的写入，进而影响发光二极管D正常发光。而设置第一薄膜晶体管T1后，在该时段，第一薄膜晶体管T1会在发光控制信号线Emit提供的高电平信号的作用下不导通，将第二扫描线Scan2和发光控制信号线Emit之间的通路断开，从而能够保证数据信号的正常写入。
在发光时段t3，第一扫描线Scan1和第二扫描线Scan2分别提供高电平的信号，发光控制信号线Emit提供低电平的发光控制信号，控制第五薄膜晶体管T5和第十薄膜晶体管T10导通，数据信号经由导通的第十薄膜晶体管T10传输至发光二极管D中，驱动发光二极管D发光。在该时段，第一静电保护电路5中的第一薄膜晶体管T1在发光控制信号线Emit提供的低电平的发光控制信号的作用下导通，第一静电保护电路5开始工作。
第一静电保护电路5工作时，当数据线Data上传输的数据信号的电位大于第二扫描线Scan2提供的高电平的信号的电位时，第一二极管D1导通，进而使得数据线Data上静电通过第二扫描线Scan2释放，直至数据信号的电位等于第二扫描线Scan2提供的高电平的信号的电位。当数据线Data上传输的数据信号的电位小于发光控制信号线Emit提供的低电平的发光控制信号的电位时，第二二极管D2导通，进而使得数据线Data上的静电通过发光控制信号线Emit释放，直至数据信号的电位等于发光控制信号线Emit提供的低电平的信号的电位。通过将数据线Data上的静电通过第二扫描线Scan2或发光控制信号线Emit释放，能够避免由数据信号不稳定所导致的画面亮度不均的问题，进而使显示面板正常显示画面。
需要说明的是，当与第一静电保护电路5相连的扫描线Scan为第一扫描线Scan1时，在发光时段t3，第一扫描线Scan1同样提供高电平的信号，因此，在该时段，同样能够驱动第一静电保护电路5工作。
可选的，当第一薄膜晶体管与像素电路中的薄膜晶体管均为N型薄膜晶体管时，第一二极管的第一极为负极，第一二极管的第二极为正极，第二二极管的第一极为负极，第二二极管的第二极为正极。
如图9所示，当第一薄膜晶体管T1为N型薄膜晶体管时，第一二极管D1的负极与第一薄膜晶体管T1的第一极相连，第一二极管D1的正极与对应的扫描线Scan相连；第二二极管D2的正极分别与第一薄膜晶体管T1的第二极和对应的数据线Data相连，第二二极管D2的负极分别与第一薄膜晶体管T1的栅极和对应的发光控制信号线Emit相连。
当第一薄膜晶体管T1与像素电路中的薄膜晶体管均为N型薄膜晶体管时，其像素电路的驱动过程与图7所示的像素电路的驱动过程类似，区别仅在于在各个时段，第一扫描线Scan1、第二扫描线Scan2和发光控制信号线Emit所提供的信号的电平状态相反，此处不再赘述。
在发光时段t3，第一静电保护电路5工作时，当数据线Data上传输的数据信号的电位大于发光控制信号线Emit提供的高电平的发光控制信号的电位时，第二二极管D2导通，进而使得数据线Data上的静电通过发光控制信号线Emit释放，直至数据信号的电位等于发光控制信号线Emit提供的高电平的信号的电位。当数据线Data上传输的数据信号的电位小于第二扫描线Scan2提供的低电平的信号的电位时，第一二极管D1导通，进而使得数据线Data上静电通过第二扫描线Scan2被释放，直至数据信号的电位等于第二扫描线Scan2提供的低电平的信号的电位。通过将数据线Data上的静电通过发光控制信号线Emit或第二扫描线Scan2释放，能够避免由数据信号不稳定所导致的画面亮度不均的问题，进而使显示面板正常显示画面。
需要说明的是，当与第一静电保护电路5相连的扫描线Scan为第一扫描线Scan1时，在发光时段t3，第一扫描线Scan1同样提供低电平的信号，因此，在该时段，同样能够驱动第一静电保护电路5工作。
此外，为实现数据线Data与第一静电保护电路5相连，除了采用数据线Data与第一静电保护电路5中的薄膜晶体管的第二极相连的方式外，还可采用数据线Data与薄膜晶体管的第一极相连的方式。
具体的，第一静电保护电路5可包括第二薄膜晶体管、第三二极管和第四二极管，第二薄膜晶体管与像素电路4中的薄膜晶体管的类型相同。其中，第三二极管的第一极分别与第二薄膜晶体管的第一极和对应的数据线Data相连，第三二极管的第二极与对应的扫描线Scan相连；第四二极管的第二极与第二薄膜晶体管的第二极相连，第四二极管的第一极分别与第二薄膜晶体管的栅极和对应的发光控制信号线Emit相连。
可选的，当第二薄膜晶体管和像素电路4中的薄膜晶体管均为P型薄膜晶体管时，第三二极管的第一极为正极，第三二极管的第二极为负极；第四二极管的第一极为正极，第四二极管的第二极为负极。
如图10所示，当第二薄膜晶体管T2为P型薄膜晶体管时，第三二极管D3的正极分别与第二薄膜晶体管T2的第一极和对应的数据线Data相连，第三二极管D3的负极与对应的扫描线Scan相连；第四二极管D4的负极与第二薄膜晶体管T2的第二极相连，第四二极管D4的正极分别与第二薄膜晶体管T2的栅极和对应的发光控制信号线Emit相连。
当第二薄膜晶体管T2和像素电路4中的薄膜晶体管均为P型薄膜晶体管时，像素电路的驱动过程以及第一静电保护电路5的工作原理，与图6-图8对应的像素电路的驱动过程以及第一静电保护电路5的工作原理类似，此处不再赘述。
并且，需要说明的是，在数据写入时段t2，若第一静电保护电路5中未设置第二薄膜晶体管T2，在该时段，第二扫描线Scan2提供低电平的第一扫描信号，发光控制信号线Emit提供的高电平信号，会使第三二极管D3和第四二极管D4均导通，这就会使第二扫描线Scan2和发光控制信号线Emit直接相连，导致信号出现竞争，影响数据信号的写入，进而影响发光二极管D正常发光。而设置第二薄膜晶体管T2后，在该时段，第二薄膜晶体管T2会在发光控制信号线Emit提供的高电平信号的作用下不导通，将第二扫描线Scan2和发光控制信号线Emit之间的通路断开，从而能够保证数据信号的正常写入。
可选的，当第二薄膜晶体管和像素电路4中的薄膜晶体管均为N型薄膜晶体管时，第三二极管的第一极为负极，第三二极管的第二极为正极，第四二极管的第一极为负极，第四二极管的第二极为正极。
如图11所示，当第二薄膜晶体管T2为N型薄膜晶体管时，第三二极管D3的负极分别与第二薄膜晶体管T2的第一极和对应的数据线Data相连，第三二极管D3的正极与对应的扫描线Scan相连；第四二极管D4的正极与第二薄膜晶体管T2的第二极相连，第四二极管D4的负极分别与第二薄膜晶体管T2的栅极和对应的发光控制信号线Emit相连。
当第二薄膜晶体管T2和像素电路4中的薄膜晶体管均为N型薄膜晶体管时，显示面板的驱动过程以及第一静电保护电路5的工作原理，与图9对应的显示面板的驱动过程以及第一静电保护电路5的工作原理类似，此处不再赘述。
具体的，第一静电保护电路5可包括第三薄膜晶体管、第四薄膜晶体管、第五二极管和第六二极管，第三薄膜晶体管和第四薄膜晶体管与像素电路4中的薄膜晶体管的类型相同。其中，第五二极管的第一极与第三薄膜晶体管的第一极相连，第五二极管的第二极与对应的扫描线Scan相连；第三薄膜晶体管的第二极分别与对应的数据线Data和第四薄膜晶体管的第一极相连；第六二极管的第二极与第四薄膜晶体管的第二极相连，第六二极管的第一极分别与对应的发光控制信号线Emit、第三薄膜晶体管的栅极和第四薄膜晶体管的栅极相连。
可选的，当第一薄膜晶体管与像素电路4中的薄膜晶体管均为P型薄膜晶体管时，第一二极管的第一极为正极，第一二极管的第二极为负极；第二二极管的第一极为正极，第二二极管的第二极为负极。
如图12所示，当第三薄膜晶体管T3和第四薄膜晶体管T4为P型薄膜晶体管时，第五二极管D5的正极与第三薄膜晶体管T3的第一极相连，第五二极管D5的负极与对应的扫描线Scan相连；第三薄膜晶体管T3的第二极分别与对应的数据线Data和第四薄膜晶体管T4的第一极相连；第六二极管D6的负极与第四薄膜晶体管T4的第二极相连，第六二极管D6的正极分别与对应的发光控制信号线Emit、第三薄膜晶体管T3的栅极和第四薄膜晶体管T4的栅极相连。
基于图7所示的像素电路4和图8所示的信号时序图，在初始化时段t1和数据写入时段t2，发光控制信号线Emit均提供高电平的信号，第三薄膜晶体管T3和第四薄膜晶体管T4在这两个时段均处于不导通状态。在发光时段t3，发光控制信号线Emit提供低电平的发光控制信号，第三薄膜晶体管T3和第四薄膜晶体管T4导通，第一静电保护电路5工作。
需要说明的是，在数据写入时段t2，若第一静电保护电路5中未设置第三薄膜晶体管T3和第四薄膜晶体管T4，在该时段，第二扫描线Scan2提供低电平的第一扫描信号，发光控制信号线Emit提供的高电平信号，会使第五二极管D5和第六二极管D6均导通，这就会使第二扫描线Scan2和发光控制信号线Emit直接相连，导致信号出现竞争，影响数据信号的写入，进而影响发光二极管D正常发光。而设置第三薄膜晶体管T3和第四薄膜晶体管T4后，在该时段，第三薄膜晶体管T3和第四薄膜晶体管T4会在发光控制信号线Emit提供的高电平信号的作用下不导通，将第二扫描线Scan2和发光控制信号线Emit之间的通路断开，从而能够保证数据信号的正常写入。
并且，若第一静电保护电路5中仅设置一个薄膜晶体管，以图6为例，当数据线Data没有信号传输时，发光控制信号线Emit会通过第二二极管D2向数据线Data充电。但是，当数据线Data向像素电路4传输数据信号时，发光控制信号线Emit提供的发光控制信号也可能会对数据线Data上的数据信号造成影响。
具体的，在数据写入时段t2，发光控制信号线Emit提供高电平的发光控制信号，若此时数据线Data传输的正常数据信号的电位低于发光控制信号的电位，在该时段，发光控制信号线Emit和数据线Data之间就会存在电荷转移，从而导致数据信号的电位升高，偏离正常值。但是，采用图12所示的结构，由于数据线Data和发光控制信号线Emit之间设有第四薄膜晶体管T4，在该时段，第四薄膜晶体管T4处于不导通状态，这就可以保证数据线Data与发光控制信号线Emit之间的通路不导通，因而能够避免发光控制信号线Emit上的电荷就会向数据线Data转移。第三薄膜晶体管T3的作用同理，此处不再赘述。
因此，通过设置第三薄膜晶体管T3和第四薄膜晶体管T4，在初始化时段t1和数据写入时段t2，能够断开数据线Data和扫描线Scan、发光控制信号线Emit之间的通路，从而避免第一扫描信号和发光控制信号对数据信号造成不良影响。
可选的，当第三薄膜晶体管、第四薄膜晶体管和像素电路4中的薄膜晶体管均为N型薄膜晶体管时，第五二极管的第一极为负极，第五二极管的第二极为正极；第六二极管的第一极为负极，第六二极管的第二极为正极。
如图13所示，当第三薄膜晶体管T3、第四薄膜晶体管T4为N型薄膜晶体管时，第五二极管D5的负极与第三薄膜晶体管T3的第一极相连，第五二极管D5的正极与对应的扫描线Scan相连；第三薄膜晶体管T3的第二极分别与对应的数据线Data和第四薄膜晶体管T4的第一极相连；第六二极管D6的正极与第四薄膜晶体管T4的第二极相连，第六二极管D6的负极分别与对应的发光控制信号线Emit、第三薄膜晶体管T3的栅极和第四薄膜晶体管T4的栅极相连。
在初始化时段t1和数据写入时段t2，发光控制信号线Emit均提供低电平的信号，第三薄膜晶体管T3和第四薄膜晶体管T4在这两个时段均处于不导通状态。在发光时段t3，发光控制信号线Emit提供高电平的信号，第三薄膜晶体管T3和第四薄膜晶体管T4导通，第一静电保护电路5工作。
采用该种结构，在初始化时段t1和数据写入时段t2，当数据线Data上传输正常的数据信号时，连接数据线Data和扫描线Scan的第三薄膜晶体管T3、以及连接数据线Data和发光控制信号线Emit的第四薄膜晶体管T4均处于不导通状态，因而能够避免数据线Data上的电荷向扫描线Scan或发光控制信号线Emit转移，进而避免数据信号偏离正常值，影响正常显示。
此外，为验证本实施例所提供的第一静电保护电路5能够对数据线Data进行静电保护，本发明还对本实施例提供的第一静电保护电路5和现有的静电保护电路的功能进行了模拟。
如图14所示，现有的静电保护电路3包括第七二极管D7和第八二极管D8，其中，第七二极管D7的负极与第一信号线SL1相连，第七二极管D7的正极分别与数据线Data和第八二极管D8的负极相连，第八二极管D8的正极与第二信号线SL2相连。当数据线Data上传输的数据信号的电位大于第一信号线SL1提供的高电平的信号的电位时，第七二极管D7导通，数据线Data上的静电经由第一信号线SL1释放。当数据线Data上传输的数据信号的电位小于第二信号线SL2提供的低电平的信号的电位时，第八二极管D8导通，数据线Data上的静电经由第二信号线SL2释放。
具体的，在对现有技术的静电保护电路3和本实施例中图6所示的第一静电保护电路5的功能进行模拟时，仿真对比图如图15a和图15b所示。
其中，V(CKH)对应的曲线时用来反映数据信号异常的曲线，当数据线Data传输的数据信号出现异常时，V(CKH)对应的曲线会出现波动。V(Vdata1)和V(N1)对应现有技术的曲线，V(Vdata2)和V(N2)对应本实施例的曲线。
以数据线传输的正常的数据信号的合理阈值范围为9.0V～-4.0V为例，基于图15a，当数据线Data上传输的数据信号为20V，高于最大阈值9V时，若现有技术和本实施例均不对数据线Data进行静电保护时，根据V(Vdata1)和V(Vdata2)对应的曲线可以看出，数据线Data上传输的数据信号的电位会一直处于20.0V。
当通过现有技术中的静电保护电路3对数据线进行静电保护时，根据V(N1)对应的曲线可以看出，数据信号的电位降至9.18647V，接近最大阈值9V。当通过第一静电保护电路5对数据线进行静电保护时，根据根据V(N2)对应的曲线可以看出，数据信号的电位降至9.48335V，接近最大阈值9V。
基于图15b，当数据线Data上传输的数据信号为-12V，低于最小阈值-4V时，若现有技术和本实施例均不对数据线Data进行静电保护时，根据V(Vdata1)和V(Vdata2)对应的曲线可以看出，数据线Data上传输的数据信号的电位会一直处于-12V。
当通过现有技术中的静电保护电路3对数据线进行静电保护时，根据V(N1)对应的曲线可以看出，数据信号的电位升至-4.29248V，接近最小阈值-4V。当通过第一静电保护电路5对数据线进行静电保护时，根据根据V(N2)对应的曲线可以看出，数据信号的电位升至-5.15336V，接近最小阈值-4V。
由此可见，当数据信号的电位出现过高或过低的情况，采用如图6所示的第一静电保护电路5的结构，能够实现对数据线进行静电保护，将数据信号的电位调节至接近阈值。
具体的，在对现有技术的静电保护电路3和本实施例中图10所示的第一静电保护电路5的功能进行模拟时，仿真对比图如图16a和图16b所示；在对现有技术的静电保护电路3和本实施例中图12所示的第一静电保护电路5的功能进行模拟时，仿真对比图如图17a和图17b所示。
其中，图16a中的曲线反映出的结果、以及图17a中的曲线反映出的结果与图15a的仿真曲线反映出的结果一致，图16b中的曲线反映出的结果、以及图17b中的曲线反映出的结果与图15b的仿真曲线反映出的结果一致，此处不再赘述。
本发明实施例还提供了一种显示面板的驱动方法，显示面板的驱动方法应用于上述显示面板中。如图18所示，显示面板的驱动方法包括：
步骤S1：在发光准备时段，扫描线提供第一扫描信号，多条数据线向对应的像素电路写入数据信号。
步骤S2：在发光时段，发光控制信号线提供发光控制信号，驱动对应的像素发光，同时，发光控制信号还驱动与该发光控制信号线相连的第一静电保护电路工作，使第一静电保护电路控制与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放。
需要说明的是，如上所述的发光准备时段包括初始化时段t1和数据写入时段t2，用于提供第一扫描信号的扫描线可以为图7所示的像素电路中的第一扫描线，也可以为第二扫描线。
基于本实施例所提供的显示面板的驱动方法，在发光时段利用发光控制信号线提供的发光控制信号驱动像素发光的同时，发光控制信号还能够驱动第一静电保护电路工作，使数据线的静电向与其相连的扫描线或发光控制信号线释放。这样一来，无需再为第一静电保护电路额外设置放电路径，即，针对该部分数据线额外设置现有技术中的第一信号线和第二信号线，因而能够在一定程度上节省空间，进而能够将与第二显示区处对应的边框做的更窄，更好的实现窄边框设计。
并且，通过将数据线上的静电经由对应的扫描线或发光控制信号线释放，能够使数据线上的数据信号恢复正常状态，进而使显示面板正常显示画面，避免了由数据信号不稳定所导致的画面亮度不均的问题。
可选的，第一静电保护电路包括第一薄膜晶体管、第一二极管和第二二极管。当第一薄膜晶体管和像素电路中的薄膜晶体管均为P型薄膜晶体管，且与第一静电保护电路相连的扫描线为像素电路中的第二扫描线时，再次参见图6-图8，在数据写入时段t2，第二扫描线Scan2提供低电平的第一扫描信号；在发光时段t3，发光控制信号线Emit提供低电平的发光控制信号，在低电平的发光控制信号的驱动下，与该发光控制信号线Emit相连的第一静电保护电路5中的第一薄膜晶体管T1导通。
当第一薄膜晶体管和像素电路中的薄膜晶体管均为N型薄膜晶体管，且与第一静电保护电路相连的扫描线为像素电路中的第二扫描线时，在数据写入时段t2，第二扫描线Scan2提供高电平的第一扫描信号；在发光时段t3，发光控制信号线Emit提供高电平的发光控制信号，在高电平的发光控制信号的驱动下，与该发光控制信号线Emit相连的第一静电保护电路5中的第一薄膜晶体管T1导通。
当第一静电保护电路包括第三薄膜晶体管、第四薄膜晶体管、第五二极管和第六二极管，当第三薄膜晶体管、第四薄膜晶体管和像素电路中的薄膜晶体管均为P型薄膜晶体管，且与第一静电保护电路相连的扫描线为像素电路中的第二扫描线时，基于图12、图7和图8，在数据写入时段t2，第二扫描线Scan2提供低电平的第一扫描信号；在发光时段t3，发光控制信号线Emit提供低电平的发光控制信号，在低电平的发光控制信号的驱动下，与该发光控制信号线Emit相连的第一静电保护电路5中的第三薄膜晶体管T3和第四薄膜晶体管T4导通。
当第三薄膜晶体管、第四薄膜晶体管和像素电路中的薄膜晶体管均为N型薄膜晶体管，且与第一静电保护电路相连的扫描线为像素电路中的第二扫描线时，，基于图13，在数据写入时段t2，第二扫描线Scan2提供高电平的第一扫描信号；在发光时段t3，发光控制信号线Emit提低高电平的发光控制信号，在高电平的发光控制信号的驱动下，与该发光控制信号线Emit相连的第一静电保护电路5中的第三薄膜晶体管T3和第四薄膜晶体管T4导通。
不同结构的第一静电保护电路所对应的显示面板的驱动方法以及第一静电保护电路的工作原理已经在上述实施例中进行了详细说明，此处不再赘述。
本实施例还提供了一种显示装置，如图19所示，该显示装置10包括上述显示面板。其中，显示面板的具体结构和驱动原理与上述实施例相同，在此不再赘述。当然，图19所示的显示装置10仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
由于该显装置包括上述显示面板，因此，采用本实施例所提供的显示装置，不仅能够对显示面板实现静电保护，还能够进一步的减少第一信号线和第二信号线所占用的空间，从而更好的实现窄边框。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (14)

1.一种显示面板，其特征在于，所述显示面板的显示区包括沿行方向排列的第一显示区和第二显示区，其中，所述第二显示区的外边缘在列方向上呈台阶状延伸；
所述显示面板包括：
设于所述显示区内的多个像素电路，多个所述像素电路呈阵列式排布；
与多列像素电路一一对应的多条数据线、与多行像素电路一一对应的多个信号线组，各所述信号线组包括扫描线和发光控制信号线；
与所述第二显示区内的多条数据线一一对应相连的多个第一静电保护电路，各所述第一静电保护电路还与属于同一个所述信号线组的扫描线和发光控制信号线相连；所述第一静电保护电路用于使与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放；
所述第一静电保护电路包括第一薄膜晶体管、第一二极管和第二二极管，其中，所述第一薄膜晶体管与所述像素电路中的薄膜晶体管的类型相同；所述第一二极管的第一极与所述第一薄膜晶体管的第一极相连，所述第一二极管的第二极与对应的扫描线相连；所述第二二极管的第二极分别与所述第一薄膜晶体管的第二极和对应的数据线相连，所述第二二极管的第一极分别与所述第一薄膜晶体管的栅极和对应的发光控制信号线相连；
或，所述第一静电保护电路包括第二薄膜晶体管、第三二极管和第四二极管，其中，所述第二薄膜晶体管与所述像素电路中的薄膜晶体管的类型相同；所述第三二极管的第一极分别与所述第二薄膜晶体管的第一极和对应的数据线相连，所述第三二极管的第二极与对应的扫描线相连；所述第四二极管的第二极与所述第二薄膜晶体管的第二极相连，所述第四二极管的第一极分别与所述第二薄膜晶体管的栅极和对应的发光控制信号线相连；
或，所述第一静电保护电路包括第三薄膜晶体管、第四薄膜晶体管、第五二极管和第六二极管，其中，所述第三薄膜晶体管和所述第四薄膜晶体管与所述像素电路中的薄膜晶体管的类型相同；所述第五二极管的第一极与所述第三薄膜晶体管的第一极相连，所述第五二极管的第二极与对应的扫描线相连；所述第三薄膜晶体管的第二极分别与对应的数据线和所述第四薄膜晶体管的第一极相连；所述第六二极管的第二极与第四薄膜晶体管的第二极相连，所述第六二极管的第一极分别与对应的发光控制信号线、所述第三薄膜晶体管的栅极和所述第四薄膜晶体管的栅极相连。
2.根据权利要求1所述的显示面板，其特征在于，所述第一静电保护电路位于第一非显示区内，所述第一非显示区为与所述第二显示区的台阶区域对应的非显示区域；
对于第y列像素电路，所述第y列像素电路中的第一个像素电路位于第x行，所述第y列像素电路对应的数据线与所述第一静电保护电路相连，该第一静电保护电路还与第1行像素电路～第x-1行像素电路中的任一行像素电路对应的扫描线和发光控制信号线相连；其中，所述第1行像素电路～所述第x-1行像素电路为所述第x行像素电路在靠近所述台阶区域一侧的像素电路，x为大于2的正整数，y为大于或等于1的正整数。
3.根据权利要求2所述的显示面板，其特征在于，与所述第y列像素电路对应的数据线相连的第一静电保护电路，该第一静电保护电路与所述第x-1行像素电路对应的扫描线和发光控制信号线相连。
4.根据权利要求1所述的显示面板，其特征在于，对于第i列像素电路，所述第i列像素电路的第一个像素电路位于第1行，所述显示面板还包括设于第1行像素电路背向第2行像素电路一侧的虚拟像素电路，所述虚拟像素电路对应一条所述扫描线和一条所述发光控制信号线；
所述第i列像素电路对应的数据线与一个所述第一静电保护电路相连，该第一静电保护电路还与所述虚拟像素电路对应的扫描线和发光控制信号线分别相连；
其中，i为大于或等于1的正整数。
5.根据权利要求1所述的显示面板，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管，所述第一二极管的第一极为正极，所述第一二极管的第二极为负极；所述第二二极管的第一极为正极，所述第二二极管的第二极为负极。
6.根据权利要求1所述的显示面板，其特征在于，所述第一薄膜晶体管为N型薄膜晶体管，所述第一二极管的第一极为负极，所述第一二极管的第二极为正极，所述第二二极管的第一极为负极，所述第二二极管的第二极为正极。
7.根据权利要求1所述的显示面板，其特征在于，所述第二薄膜晶体管为P型薄膜晶体管，所述第三二极管的第一极为正极，所述第三二极管的第二极为负极；所述第四二极管的第一极为正极，所述第四二极管的第二极为负极。
8.根据权利要求1所述的显示面板，其特征在于，所述第二薄膜晶体管为N型薄膜晶体管，所述第三二极管的第一极为负极，所述第三二极管的第二极为正极，所述第四二极管的第一极为负极，所述第四二极管的第二极为正极。
9.根据权利要求1所述的显示面板，其特征在于，所述第三薄膜晶体管和所述第四薄膜晶体管分别为P型薄膜晶体管，所述第五二极管的第一极为正极，所述第五二极管的第二极为负极；所述第六二极管的第一极为正极，所述第六二极管的第二极为负极。
10.根据权利要求1所述的显示面板，其特征在于，所述第三薄膜晶体管和所述第四薄膜晶体管分别为N型薄膜晶体管，所述第五二极管的第一极为负极，所述第五二极管的第二极为正极；所述第六二极管的第一极为负极，所述第六二极管的第二极为正极。
11.一种显示面板的驱动方法，其特征在于，所述显示面板的驱动方法应用于如权利要求1所述的显示面板中，所述显示面板的驱动方法包括：
在发光准备时段，扫描线提供第一扫描信号，多条数据线向对应的像素电路写入数据信号；
在发光时段，发光控制信号线提供发光控制信号，驱动对应的像素发光，同时，所述发光控制信号还驱动与该发光控制信号线相连的第一静电保护电路工作，使所述第一静电保护电路控制与其相连的数据线的静电向与其相连的扫描线或发光控制信号线释放。
12.根据权利要求11所述的显示面板的驱动方法，其特征在于，所述第一静电保护电路包括第一薄膜晶体管、第一二极管和第二二极管，
当所述第一薄膜晶体管为P型薄膜晶体管时，在所述发光准备时段，所述扫描线提供低电平的第一扫描信号；在所述发光时段，所述发光控制信号线提供低电平的发光控制信号，在低电平的发光控制信号的驱动下，与该发光控制信号线相连的第一静电保护电路中的第一薄膜晶体管导通；
当所述第一薄膜晶体管为N型薄膜晶体管时，在所述发光准备时段，所述扫描线提供高电平的第一扫描信号；在所述发光时段，所述发光控制信号线提供高电平的发光控制信号，在高电平的发光控制信号的驱动下，与该发光控制信号线相连的第一静电保护电路中的第一薄膜晶体管导通。
13.根据权利要求11所述的显示面板的驱动方法，其特征在于，所述第一静电保护电路包括第三薄膜晶体管、第四薄膜晶体管、第五二极管和第六二极管，
当所述第三薄膜晶体管和所述第四薄膜晶体管分别为P型薄膜晶体管时，在所述发光准备时段，所述扫描线提供低电平的第一扫描信号；在所述发光时段，所述发光控制信号线提供低电平的发光控制信号，在低电平的发光控制信号的驱动下，与该发光控制信号线相连的第一静电保护电路中的第三薄膜晶体管和第四薄膜晶体管导通；
当所述第三薄膜晶体管和所述第四薄膜晶体管分别为N型薄膜晶体管时，在所述发光准备时段，所述扫描线提供高电平的第一扫描信号；在所述发光时段，所述发光控制信号线提低电平的发光控制信号，在低电平的发光控制信号的驱动下，与该发光控制信号线相连的第一静电保护电路中的第三薄膜晶体管和第四薄膜晶体管导通。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求1～10任一项所述的显示面板。
CN201711224162.3A 2017-11-29 2017-11-29 一种显示面板及其驱动方法、显示装置 Active CN107993579B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711224162.3A CN107993579B (zh) 2017-11-29 2017-11-29 一种显示面板及其驱动方法、显示装置
US15/963,338 US10431579B2 (en) 2017-11-29 2018-04-26 Display panel including electrostatic protection circuit, driving method of the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711224162.3A CN107993579B (zh) 2017-11-29 2017-11-29 一种显示面板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN107993579A CN107993579A (zh) 2018-05-04
CN107993579B true CN107993579B (zh) 2019-11-12

Family

ID=62034202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711224162.3A Active CN107993579B (zh) 2017-11-29 2017-11-29 一种显示面板及其驱动方法、显示装置

Country Status (2)

Country Link
US (1) US10431579B2 (zh)
CN (1) CN107993579B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671396A (zh) * 2017-10-17 2019-04-23 伊格尼斯创新公司 像素电路、显示装置和方法
CN110568685B (zh) * 2018-06-06 2022-07-01 瀚宇彩晶股份有限公司 显示面板
US11209705B2 (en) 2018-06-06 2021-12-28 Hannstar Display Corporation Notched display panel
CN110568679B (zh) * 2018-06-06 2022-05-10 瀚宇彩晶股份有限公司 显示面板
US11145631B1 (en) * 2018-06-12 2021-10-12 Facebook Technologies, Llc Display devices and methods of making the same
US10921499B1 (en) 2018-06-12 2021-02-16 Facebook Technologies, Llc Display devices and methods for processing light
CN108735094A (zh) * 2018-07-25 2018-11-02 武汉华星光电技术有限公司 显示面板
TWI667780B (zh) * 2018-08-02 2019-08-01 友達光電股份有限公司 顯示面板
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN109448627B (zh) * 2018-12-26 2021-07-20 厦门天马微电子有限公司 一种显示面板、显示面板的驱动方法和显示装置
CN109377933B (zh) * 2018-12-26 2022-01-14 厦门天马微电子有限公司 一种显示面板的驱动方法、显示面板和显示装置
CN109545089B (zh) * 2018-12-29 2020-12-08 厦门天马微电子有限公司 一种显示面板及显示装置
CN110085118B (zh) * 2019-04-28 2021-03-02 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN111599282B (zh) * 2020-04-17 2021-12-14 昆山国显光电有限公司 一种显示面板及显示装置
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端
CN111768713B (zh) * 2020-07-31 2022-01-14 武汉天马微电子有限公司 一种显示面板以及显示装置
US11657756B2 (en) 2020-10-23 2023-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus
US11900875B2 (en) 2021-04-30 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and preparation method thereof, and display device
EP4202909A4 (en) * 2021-04-30 2024-02-28 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
CN113745264B (zh) * 2021-08-19 2023-11-28 深圳市华星光电半导体显示技术有限公司 发光基板、背光模组及显示面板
CN114241996B (zh) * 2021-12-20 2023-05-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN114582265B (zh) * 2022-02-28 2023-06-20 昆山国显光电有限公司 显示面板及显示装置
CN114937420B (zh) * 2022-05-27 2024-02-09 武汉天马微电子有限公司 显示面板和显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078845A (zh) * 2006-05-23 2007-11-28 卡西欧计算机株式会社 显示器件
CN101251986A (zh) * 2004-07-26 2008-08-27 精工爱普生株式会社 发光装置
CN101330203A (zh) * 2008-07-30 2008-12-24 电子科技大学 具有负载短路保护功能的电流沉恒流输出驱动电路
CN101582439A (zh) * 2008-05-14 2009-11-18 三星移动显示器株式会社 有机发光显示器及其制造方法
CN203338721U (zh) * 2013-06-28 2013-12-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
CN103794606A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 显示面板线路结构
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
CN104078002A (zh) * 2013-03-25 2014-10-01 精工爱普生株式会社 电光装置和电子设备
WO2014162792A1 (ja) * 2013-04-02 2014-10-09 シャープ株式会社 表示装置およびその駆動方法
CN205665504U (zh) * 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
CN107153492A (zh) * 2017-07-24 2017-09-12 厦门天马微电子有限公司 阵列基板和触控显示面板
CN107180593A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种异形显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP4027614B2 (ja) * 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
TWI310675B (en) * 2006-05-17 2009-06-01 Wintek Corp Flat panel display and display panel
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
CN103295530A (zh) * 2013-06-28 2013-09-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
CN104112426B (zh) * 2014-06-30 2016-08-24 上海天马有机发光显示技术有限公司 一种oled像素驱动电路、静电释放保护电路及检测方法
CN205450520U (zh) * 2016-04-06 2016-08-10 京东方科技集团股份有限公司 阵列基板和显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101251986A (zh) * 2004-07-26 2008-08-27 精工爱普生株式会社 发光装置
CN101078845A (zh) * 2006-05-23 2007-11-28 卡西欧计算机株式会社 显示器件
CN101582439A (zh) * 2008-05-14 2009-11-18 三星移动显示器株式会社 有机发光显示器及其制造方法
CN101330203A (zh) * 2008-07-30 2008-12-24 电子科技大学 具有负载短路保护功能的电流沉恒流输出驱动电路
CN104078002A (zh) * 2013-03-25 2014-10-01 精工爱普生株式会社 电光装置和电子设备
WO2014162792A1 (ja) * 2013-04-02 2014-10-09 シャープ株式会社 表示装置およびその駆動方法
CN203338721U (zh) * 2013-06-28 2013-12-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
CN103794606A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 显示面板线路结构
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
CN205665504U (zh) * 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
CN107180593A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107153492A (zh) * 2017-07-24 2017-09-12 厦门天马微电子有限公司 阵列基板和触控显示面板

Also Published As

Publication number Publication date
US10431579B2 (en) 2019-10-01
US20190164954A1 (en) 2019-05-30
CN107993579A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN107993579B (zh) 一种显示面板及其驱动方法、显示装置
CN112102772B (zh) 显示模块及其驱动方法
CN107610651B (zh) 像素电路、像素电路的驱动方法和显示面板
CN106652908B (zh) 有机发光显示面板及其驱动方法、有机发光显示装置
CN106531085B (zh) 有机发光显示面板及其驱动方法、有机发光显示装置
KR101995714B1 (ko) 표시장치
US11514842B2 (en) LED based display panel including common LED driving circuit and display apparatus including the same
US10796642B2 (en) Display device
US8723853B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
CN107111981A (zh) 具有板内栅极电路的柔性显示装置
CN110473503A (zh) 一种像素电路、显示面板和显示装置
US9613566B2 (en) Driving device and driving method of AMOLED
US20190051246A1 (en) Display device, electronic device, and toggling circuit
CN113012652B (zh) 一种背光驱动电路及液晶显示装置
CN109961743A (zh) 显示装置
CN102800281A (zh) Amoled面板功耗优化的驱动方法及装置
CN106920516B (zh) 用于oled的补偿方法和装置、显示装置
CN109427311A (zh) 显示设备
CN109545162A (zh) 阵列基板及其驱动方法、显示面板和显示装置
CN113990182A (zh) 显示面板和包括显示面板的显示装置
CN109256086A (zh) 像素电路及其驱动方法、阵列基板、显示面板
US11170701B2 (en) Driving circuit, driving method thereof, display panel and display device
CN110322827A (zh) 一种显示面板的数字驱动方法和显示面板
CN105427811B (zh) 一种有机发光显示面板及电子设备
CN110400542A (zh) 像素驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant