CN110473503A - 一种像素电路、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种像素电路、显示面板和显示装置。像素电路包括数据写入模块、阈值补偿模块、发光控制模块、第一复位模块、驱动晶体管、电压中和模块和发光元件；第一复位模块与第一节点电连接，驱动晶体管的栅极与第一节点电连接；驱动晶体管的第一极与第二节点电连接，第二极与第三节点电连接；数据写入模块与第二节点电连接；阈值补偿模块分别与第一节点、第三节点和第一电压信号端电连接；发光控制模块用于在发光控制信号的控制下将第一电压信号提供给第二节点，将第三节点的信号提供给第四节点；发光元件与第四节点电连接；电压中和模块用于在发光控制信号的控制下减小第三节点和第四节点接通后中和的电压。本发明能够改善发光元件偷亮问题。

Description

一种像素电路、显示面板和显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种像素电路、显示面板和显示装置。

【背景技术】

现有的显示技术包括有机发光显示技术，在有机发光显示技术中采用有机发光二极管(Organic Light-Emitting Diode，OLED)作为发光元件。有机发光二极管具有自发光、高对比度、超广视角、低功率消耗等优点，并且能够实现柔性显示的制作，因此成为目前研究的重点。

在有机发光显示面板中包括像素阵列，以及向像素阵列中的各个有机发光二极管提供驱动电流的像素电路。在像素电路中电路稳定性是非常重要的，采用现有的像素电路结构在驱动在显示面板发光显示的过程中，可能会存在发光元件偷亮的问题，从而导致显示面板显示不均。

【发明内容】

有鉴于此，本发明实施例提供了一种像素电路、显示面板和显示装置，用以解决现有技术中发光元件偷亮，导致显示面板显示不均的问题。

一方面，本发明实施例提供了一种显示面板，包括：包括：数据写入模块、阈值补偿模块、发光控制模块、第一复位模块、驱动晶体管、电压中和模块和发光元件；其中，

第一复位模块与第一节点电连接，第一复位模块用于在第一控制信号的控制下，对第一节点进行复位；

驱动晶体管的栅极与第一节点电连接，驱动晶体管的第一极与第二节点电连接，第二极与第三节点电连接，驱动晶体管用于在导通状态下，将第二节点的信号提供给第三节点；

数据写入模块与第二节点电连接，数据写入模块用于在第二控制信号的控制下，将数据信号提供给第二节点；

阈值补偿模块分别与第一节点、第三节点和第一电压信号端电连接，用于在第二控制信号的控制下，对驱动晶体管的阈值进行补偿；

发光控制模块用于在发光控制信号的控制下，将第一电压信号提供给第二节点，将第三节点的信号提供给第四节点；

发光元件与第四节点电连接；

电压中和模块用于减小第三节点和第四节点接通后中和的电压，电压中和模块与发光控制信号端电连接，发光控制端用于提供发光控制信号。

另一方面，基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明提供的任意一种像素电路。

再一方面，基于同一发明构思，本发明实施例提供了一种显示装置，包括本发明提供的任意一种显示面板

本发明实施例提供的一种像素电路、显示面板和显示装置，在像素电路中增加与发光控制信号端电连接的电位中和模块，用于减小第三节点和第四节点接通后中和的电压。在不需要驱动发光元件进行发光的阶段，当发光控制信号端提供有效电平信号时，通过电位中和模块的作用能够减小第三节点和第四节点接通后中和的电压，也即能够避免由于驱动晶体管的漏流导致第四节点的电位被第三节点拉的过高，进而导致具有较高电位的第四节点对发光元件的阳极充电而引起发光元件偷亮。本发明能够改善发光元件偷亮问题，避免显示不均。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为相关技术中一种像素电路的结构示意图；

图2为本发明实施例提供的像素电路的结构示意图；

图3为图2提供的像素电路的时序图；

图4为本发明实施例提供的像素电路的一种可选实施方式结构示意图；

图5为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图6为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图7为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图8为图7提供的像素电路的时序图；

图9为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图10为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图11为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图12为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图13为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图14为本发明实施例提供的像素电路的另一种可选实施方式结构示意图；

图15为本发明实施例提供的显示装置示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

图1为相关技术中一种像素电路的结构示意图。如图1所示，像素电路包括发光元件O′、第一开关管M1′、第二开关管M2′、驱动晶体管M3′和电容Cst′，其中，Vdata代表数据信号，PVDD代表正极电源电压信号，PVEE代表负极电源电压信号，Emit代表发光控制信号，S1′代表控制第一开关管M1′开关的控制信号。其中，发光元件O′可以为发光二极管，包括阳极、发光层和阴极。由于驱动晶体管M3′在截止状态下仍然有漏流存在，则驱动晶体管M3′产生的漏流持续给节点P1′充电，节点P1′会被充电到较高的电位，当Emit信号控制第二开关管M2′打开后，节点P2′与节点P1′接通，节点P2′会被节点P1′上拉到较高的电位，从而导致节点P2′持续对发光元件O′的阳极进行充电，当充电到发光元件O′的起亮电压后，导致发光元件O′发光，也即导致该像素电路驱动的像素偷亮。基于此问题，发明人对像素电路结构进行改进，通过在像素电路中增加电位中和模块，以减小本发明像素电路中第三节点(根据发光控制信号的控制向第四节点提供信号的节点)和第四节点(发光元件电连接的节点)接通后中和的电压，也即能够拉低在驱动晶体管处于截止状态时第四节点的电位，从而避免第四节点被第三节点上拉到较高的电位，导致发光元件偷亮。

图2为本发明实施例提供的像素电路的结构示意图，图3为图2提供的像素电路的时序图。如图2所示，像素电路包括：数据写入模块11、阈值补偿模块22、发光控制模块33、第一复位模块44、驱动晶体管Tm、电压中和模块55和发光元件O；其中，

第一复位模块44与第一节点N1电连接，第一复位模块44用于在第一控制信号S1的控制下，对第一节点N1进行复位；

驱动晶体管Tm的栅极与第一节点N1电连接，驱动晶体管Tm的第一极与第二节点N2电连接，第二极与第三节点N3电连接，驱动晶体管用于在导通状态下，将第二节点N2的信号提供给第三节点N3；

数据写入模块11与第二节点N2电连接，数据写入模块11用于在第二控制信号S2的控制下，将数据信号提供给第二节点N2；

阈值补偿模块22分别与第一节点N1、第三节点N3和第一电压信号端D1电连接，用于在第二控制信号S2的控制下，对驱动晶体管Tm的阈值进行补偿，其中，第一电压信号端D1用于提供第一电压信号，可选的，第一电压信号为PVDD，即正极电源电压信号；

发光控制模块33用于在发光控制信号Emit的控制下，将第一电压信号提供给第二节点N2，将第三节点N3的信号提供给第四节点N4；

发光元件O与第四节点N4电连接，发光元件O还与第二电压信号端D2电连接，当第一电压信号端D1提供第一电压信号PVDD时，第二电压信号端D2提供第二电压信号PVEE，即负极电源电压信号。可选的，发光元件O包括阳极、发光层和阴极，发光元件O的阳极与第四节点N4电连接，发光元件O的阴极与第二电压信号端电连接。

电压中和模块55用于减小第三节点N3和第四节点N4接通后中和的电压，电压中和模块55与发光控制信号端E电连接，发光控制端用于提供发光控制信号。

需要说明的是，图2中仅以虚线示意电压中和模块55与第三节点N3或第四节点N4的电连接情况。在一种实施例中，电压中和模块55与发光控制信号端E电连接，同时电压中和模块55与第三节点N3电连接；在另一种实施例中，电压中和模块55与发光控制信号端E电连接，同时电压中和模块55与第四节点N4电连接；在又一种实施例中，电压中和模块55与发光控制信号端E电连接，同时电压中和模块55与第三节点N3和第四节点N4均电连接。下述具体实施方式中将对这三种情况做具体说明。

本发明实施例提供的像素驱动电路，驱动发光元件发光的过程包括初始化阶段t1、数据写入阶段t2和发光阶段t3。参考图3示意的时序图，以第一控制信号S1在阶段t1提供低电平的有效电平信号、第二控制信号S2在阶段t2提供低电平的有效电平信号、发光控制信号Emit在阶段t3提供低电平的有效电平信号为例，第一电压信号端D1提供第一电压信号PVDD，第二电压信号端D2提供第二电压信号PVEE。

在初始化阶段t1：第一复位模块44对第一节点N1进行复位。在数据写入阶段t2：数据写入模块11将数据信号提供给第二节点N2，驱动晶体管Tm导通，第二节点N2将电压信号提供给第三节点N3，在此阶段，阈值补偿模块22在第二控制信号S2的控制下，将第三节点N3的信号提供给第一节点N1，实现对驱动晶体管Tm的阈值补偿。在发光阶段t3：发光控制模块33在发光控制信号Emit的控制下，将第一电压信号PVDD提供给第二节点N2，驱动晶体管Tm维持一定时间的导通状态直至截止，在此阶段第二节点N2将电压信号提供给第三节点N3，发光控制模块33在发光控制信号Emit的控制下、将第三节点N3的信号提供给第四节点N4，从而第四节点N4对发光元件O的阳极进行充电达到起亮电压后，发光元件O发光。

在不需要驱动发光元件进行发光的阶段：由于驱动晶体管Tm在截止状态下仍然存在漏流，驱动晶体管Tm的漏流导致第三节点N3的电位持续升高，发光控制信号为脉冲信号，所以在此阶段也会有有效电平信号提供给发光控制模块33、从而导致第三节点N3和第四节点N4接通，进而第三节点N3会将第四节点N4的电位拉高。而在本发明实施例提供的像素电路结构中增加了电位中和模块，电位中和模块能够减小第三节点和第四节点接通后中和的电压，从而在不需要驱动发光元件进行发光的阶段，能够降低第三节点和第四节点接通后第四节点的电位，发光元件的阳极与第四节点电连接，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。本发明能够改善发光元件偷亮问题，避免显示不均。

在一种实施例中，图4为本发明实施例提供的像素电路的一种可选实施方式结构示意图。如图4所示，电压中和模块55包括第一电容C1，第一电容C1的第一极与发光控制信号端E电连接，第一电容C1的第二极与第三节点N3电连接。以图3示意的时序为例，发光控制信号Emit为低电平的有效电平信号时，发光控制模块33能够控制第三节点N3和第四节点N4接通。在不需要驱动发光元件进行发光的阶段，当发光控制信号端E提供低电平的有效电平信号时，第一电容C1的第一极的电位被拉低，由于第一电容C1的自举作用，第一电容C1的两个电极(第一极和第二极)之间要保持一定的电压差，则第一电容C1的第二极的电位也会被拉低。第一电容C1的第二极与第三节点N3电连接，则第三节点N3的电位会被拉低，与不设置第一电容C1的像素电路相比，第三节点N3由于驱动晶体管Tm的漏流导致的电位升高程度也会降低，能够减小第三节点N3和第四节点N4接通后中和的电压。从而在不需要驱动发光元件进行发光的阶段，能够降低第三节点N3和第四节点N4接通后第四节点N4的电位，拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段，能够避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图5为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图5所示，电压中和模块55包括第二电容C2，第二电容C2的第一极与发光控制信号端E电连接，第二电容C2的第二极与第四节点N4电连接。以图3示意的时序为例，发光控制信号Emit为低电平的有效电平信号时，发光控制模块33能够控制第三节点N3和第四节点N4接通。在不需要驱动发光元件进行发光的阶段，当发光控制信号端E提供低电平的有效电平信号时，第二电容C2的第一极的电位被拉低，由于第二电容C2的自举作用，第二电容C2的两个电极(第一极和第二极)之间要保持一定的电压差，则第二电容C2的第二极的电位也会被拉低。第二电容C2的第二极与第四节点N4电连接，也即第四节点N4的电位被拉低。与不设置第二电容C2的像素电路相比，当第三节点N3由于驱动晶体管Tm的漏流被充电到较高的电位时，第三节点N3与第四节点N4接通后，能够降低第四节点N4的电位被第三节点N3拉高的程度，从而在不需要驱动发光元件进行发光的阶段，能够拉低发光元件阳极的电位，避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图6为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图6所示，电压中和模块55包括第一电容C1和第二电容C2；第一电容C1的第一极与发光控制信号端E电连接，第一电容C1的第二极与第三节点N3电连接；第二电容C2的第一极与发光控制信号端E电连接，第二电容C2的第二极与第四节点N4电连接。同样的以图3示意的时序为例，在不需要驱动发光元件进行发光的阶段，当发光控制信号端E提供低电平的有效电平信号时，第一电容C1的第一极的电位被拉低，由于第一电容C1的自举作用，第一电容C1的第二极的电位也会被拉低。第一电容C1的第二极与第三节点N3电连接，则第三节点N3的电位会被拉低，与不设置第一电容C1的像素电路相比，第三节点N3由于驱动晶体管Tm的漏流导致的电位升高程度会降低。同时，当发光控制信号端E提供低电平的有效电平信号时，第二电容C2的第一极的电位被拉低，由于第二电容C2的自举作用，第二电容C2的第二极的电位也会被拉低，第二电容C2的第二极与第四节点N4电连接，则第四节点N4的电位被拉低，从而能够降低第四节点N4的电位被第三节点N3拉高的程度。该实施方式中，在不需要驱动发光元件进行发光的阶段，当发光控制信号端提供低电平有效信号后，能够同时将第三节点N3和第四节点N4的电位拉低，从而能够减小第三节点N3和第四节点N4接通后中和的电压，拉低发光元件阳极的电位，避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在一种实施例中，图7为本发明实施例提供的像素电路的另一种可选实施方式结构示意图。图8为图7提供的像素电路的时序图。如图7所示，第一复位模块44包括第一晶体管T1，第一晶体管T1的栅极与第一控制信号端K1电连接，第一控制信号端K1用于输出第一控制信号S1，第一晶体管T1的第一极与复位信号端F电连接，复位信号端F用于输出复位信号Vref，第一晶体管T1的第二极与第一节点N1电连接。参考图8所示的时序图，以复位信号端F提供的复位信号Vref为低电平信号为例。在初始化阶段t1,第一控制信号端K1提供的第一控制信号S1为有效电平信号，控制第一晶体管T1打开，将复位信号Vref提供给第一节点N1对第一节点N1进行复位，驱动晶体管Tm的栅极与第一节点N1电连接，也即能够实现对驱动晶体管Tm的栅极进行复位。

该实施方式提供的像素电路中电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。在不需要驱动发光元件O进行发光的阶段，驱动晶体管Tm的漏流会对第三节点N3进行充电，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，第三节点N3与第四节点N4接通。在本发明实施例中电压中和模块55与发光控制信号端E电连接，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，电压中和模块55能够减小第三节点N3和第四节点N4接通后中和的电压，从而能够拉低第四节点N4的电位，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图9为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图9所示，像素电路还包括第二复位模块66，第二复位模块66与第四节点N4电连接，第二复位模块66用于在第一控制信号S1的控制下或者在第二控制信号S2的控制下、对发光元件O的阳极进行复位。该实施例中增加了第二复位模块66，时序图可以参考图8中的示意，在一种情况下，第二复位模块66在第一控制信号S1的控制下对发光元件O的阳极进行复位，也即在初始化阶段t1对发光元件O的阳极进行复位；在另一种情况下，第二复位模块66在第二控制信号S2的控制下对发光元件O的阳极进行复位，也即在数据写入阶段t2对发光元件O的阳极进行复位。第二复位模块用于对发光元件的阳极进行复位，保证发光元件在完成一次发光过程之后阳极能够恢复的初始电位，避免阳极电位过高，在下一次发光过程中导致发光元件提前亮的问题。

另外，该实施方式提供的像素电路中电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。在不需要驱动发光元件O进行发光的阶段，驱动晶体管Tm的漏流会对第三节点N3进行充电，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，第三节点N3与第四节点N4接通。当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，电压中和模块55能够减小第三节点N3和第四节点N4接通后中和的电压，从而能够拉低第四节点N4的电位，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

进一步的，图10为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图10所示，第二复位模块66包括第二晶体管T2，第二晶体管T2的第一极与复位信号端F电连接，复位信号端F用于输出复位信号，第二晶体管T2的第二极与第四节点N4电连接；第二晶体管T2的栅极与第一控制信号端K1电连接，第一控制信号端K1用于输出第一控制信号S1；或者，第二晶体管T2的栅极与第二控制信号端K2电连接，第二控制信号端K2用于输出第二控制信号S2。

该实施例中，第二晶体管T2的栅极可以与第一控制信号端K1电连接，也即在初始化阶段t1，第一控制信号端K1提供的有效电平信号控制第二晶体管T2打开，从而将复位信号Vref提供给第四节点N4，实现对发光元件O的阳极进行复位；或者，第二晶体管T2的栅极可以与第二控制信号端K2电连接，也即在数据写入阶段t2，第二控制信号端K2提供的有效电平信号控制第二晶体管T2打开，从而将复位信号Vref提供给第四节点N4，实现对发光元件O的阳极进行复位。

在另一种实施例中，图11为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图11所示，阈值补偿模块22包括第三晶体管T3和补偿电容Cst；第三晶体管T3的栅极与第二控制信号端K2电连接，第二控制信号端K2用于输出第二控制信号S2，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第一节点N1电连接，补偿电容Cst的第一极与第一电压信号端D1电连接，补偿电容Cst的第二极与第一节点N1电连接。时序图可以参考图8中的示意，在数据写入阶段t2，第二控制信号S2控制第三晶体管T3打开，将第三节点N3的信号提供给第一节点N1，驱动晶体管的栅极与第一节点N1电连接，能够实现对驱动晶体管的阈值进行补偿。

该实施方式提供的像素电路的电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。在不需要驱动发光元件O进行发光的阶段，驱动晶体管Tm的漏流会对第三节点N3进行充电，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，第三节点N3与第四节点N4接通。当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，电压中和模块55能够减小第三节点N3和第四节点N4接通后中和的电压，从而能够拉低第四节点N4的电位，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图12为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图12所示，发光控制模块33包括第四晶体管T4和第五晶体管T5；第四晶体管T4的栅极与发光控制信号端E电连接，第四晶体管T4的第一极与第一电压信号端D1电连接，第四晶体管T4的第二极与第二节点N2电连接；第五晶体管T5的栅极与发光控制信号端E电连接，第五晶体管T5的第一极与第三节点N3电连接，第五晶体管T5的第二极与第四节点N4电连接。像素电路的时序图可以参考图8中的示意，在发光阶段t3，发光控制信号端E提供的发光控制信号Emit为有效电平信号，控制第四晶体管T4打开，将第一电压信号端D1的提供的正极电源电压信号PVDD提供给第二节点N2；控制第五晶体管T5打开，将第三节点N3的信号提供给第四节点N4，第四节点N4对发光元件的阳极进行充电，从而控制发光元件发光。

该实施方式提供的像素电路的电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。在不需要驱动发光元件O进行发光的阶段，驱动晶体管Tm的漏流会对第三节点N3进行充电，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，第三节点N3与第四节点N4接通。当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，电压中和模块55能够减小第三节点N3和第四节点N4接通后中和的电压，从而能够拉低第四节点N4的电位，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图13为本发明实施例提供的像素电路的另一种可选实施方式结构示意图，如图13所示，数据写入模块11包括第六晶体管T6，第六晶体管T6的栅极与第二控制信号端K2电连接，第二控制信号端K2用于输出第二控制信号S2，第六晶体管T6的第一极与数据信号端D3电连接，数据信号端D3用于输出数据信号Vdata，第六晶体管T6的第二极与第二节点N2电连接。像素电路的时序图可以参考图8中的示意，在数据写入阶段t2，第二控制信号端K2提供有效电平信号控制第六晶体管T6打开，将数据信号Vdata提供给第二节点N2。该实施方式提供的像素电路的电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。在不需要驱动发光元件O进行发光的阶段，驱动晶体管Tm的漏流会对第三节点N3进行充电，当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，第三节点N3与第四节点N4接通。当发光控制信号端E提供的发光控制信号Emit为有效电平信号时，电压中和模块55能够减小第三节点N3和第四节点N4接通后中和的电压，从而能够拉低第四节点N4的电位，也即能够拉低发光元件阳极的电位，在不需要驱动发光元件进行发光的阶段避免驱动晶体管的漏流导致发光元件的阳极被充电后发光元件偷亮。

在另一种实施例中，图14为本发明实施例提供的像素电路的另一种可选实施方式结构示意图。如图14所示，像素电路包括：数据写入模块11、阈值补偿模块22、发光控制模块33、第一复位模块44、驱动晶体管Tm、电压中和模块55、发光元件O和第二复位模块66；其中，

驱动晶体管Tm的栅极与第一节点N1电连接，驱动晶体管Tm的第一极与第二节点N2电连接，第二极与第三节点N3电连接。

第一复位模块44包括第一晶体管T1，第一晶体管T1的栅极与第一控制信号端K1电连接，第一晶体管T1的第一极与复位信号端F电连接，第一晶体管T1的第二极与第一节点N1电连接。

第二复位模块66包括第二晶体管T2，第二晶体管T2的第一极与复位信号端F电连接，第二晶体管T2的第二极与第四节点N4电连接；第二晶体管T2的栅极与第一控制信号端K1电连接，或者，第二晶体管T2的栅极与第二控制信号端K2电连接。

阈值补偿模块22包括第三晶体管T3和补偿电容Cst，第三晶体管T3的栅极与第二控制信号端K2电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第一节点N1电连接，补偿电容Cst的第一极与第一电压信号端D1电连接，补偿电容Cst的第二极与第一节点N1电连接。

发光控制模块33包括第四晶体管T4和第五晶体管T5；第四晶体管T4的栅极与发光控制信号端E电连接，第四晶体管T4的第一极与第一电压信号端D1电连接，第四晶体管T4的第二极与第二节点N2电连接；第五晶体管T5的栅极与发光控制信号端E电连接，第五晶体管T5的第一极与第三节点N3电连接，第五晶体管T5的第二极与第四节点N4电连接。

数据写入模块11包括第六晶体管T6，第六晶体管T6的栅极与第二控制信号端K2电连接，第六晶体管T6的第一极与数据信号端D3电连接，第六晶体管T6的第二极与第二节点N2电连接。

电压中和模块55用于减小第三节点N3和第四节点N4接通后中和的电压，电压中和模块55与发光控制信号端E电连接。其中，电压中和模块55的具体结构可以为图4、图5、图6对应的实施例中的任意一种。

需要说明的是，在具体实施中可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，在此不做具体区分。

需要说明的是，通常的，晶体管分为N型晶体管和P型晶体管，其中，N型晶体管在高电平信号的控制下打开，在低电平信号的控制下关闭；P型晶体管在低电平信号的控制下打开，在高电平信号的控制关闭。本发明各实施例提供的像素电路中，仅以各晶体管为P型晶体管为例进行说明。

基于同一发明构思，本发明还提供一种显示面板，包括本发明任意实施例提供的像素电路。显示面板包括阵列排布的多个发光元件，像素电路与发光元件电连接，用于驱动发光元件进行发光。可选的，发光元件可以为有机发光元件，包括阳极、发光层和阴极。本发明提供的显示面板中像素电路能够避免发光元件偷亮，从而避免显示面板显示不均。

基于同一发明构思，本发明还提供一种显示装置，图15为本发明实施例提供的显示装置示意图，如图15所示，显示装置包括本发明提供的任意一种显示面板100。图15所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (12)

1.一种像素电路，其特征在于，包括：数据写入模块、阈值补偿模块、发光控制模块、第一复位模块、驱动晶体管、电压中和模块和发光元件；其中，

所述第一复位模块与第一节点电连接，所述第一复位模块用于在第一控制信号的控制下，对所述第一节点进行复位；

所述驱动晶体管的栅极与所述第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，第二极与第三节点电连接，所述驱动晶体管用于在导通状态下，将所述第二节点的信号提供给所述第三节点；

所述数据写入模块与所述第二节点电连接，所述数据写入模块用于在第二控制信号的控制下，将数据信号提供给所述第二节点；

所述阈值补偿模块分别与所述第一节点、所述第三节点和第一电压信号端电连接，用于在所述第二控制信号的控制下，对所述驱动晶体管的阈值进行补偿，所述第一电压信号端用于提供第一电压信号；

所述发光控制模块用于在发光控制信号的控制下，将所述第一电压信号提供给所述第二节点，将所述第三节点的信号提供给第四节点；

所述发光元件与所述第四节点电连接；

所述电压中和模块用于减小所述第三节点和所述第四节点接通后中和的电压，所述电压中和模块与发光控制信号端电连接，所述发光控制端用于提供所述发光控制信号。

2.根据权利要求1所述的像素电路，其特征在于，

所述电压中和模块包括第一电容，所述第一电容的第一极与所述发光控制信号端电连接，所述第一电容的第二极与所述第三节点电连接。

3.根据权利要求1所述的像素电路，其特征在于，

所述电压中和模块包括第二电容，所述第二电容的第一极与所述发光控制信号端电连接，所述第二电容的第二极与所述第四节点电连接。

4.根据权利要求1所述的像素电路，其特征在于，

所述电压中和模块包括第一电容和第二电容；

所述第一电容的第一极与所述发光控制信号端电连接，所述第一电容的第二极与所述第三节点电连接；

所述第二电容的第一极与所述发光控制信号端电连接，所述第二电容的第二极与所述第四节点电连接。

5.根据权利要求1所述的像素电路，其特征在于，

所述第一复位模块包括第一晶体管，所述第一晶体管的栅极与第一控制信号端电连接，所述第一控制信号端用于输出所述第一控制信号，所述第一晶体管的第一极与复位信号端电连接，所述复位信号端用于输出复位信号，所述第一晶体管的第二极与所述第一节点电连接。

6.根据权利要求1所述的像素电路，其特征在于，

所述像素电路还包括第二复位模块，所述第二复位模块与所述第四节点电连接，所述第二复位模块用于在所述第一控制信号的控制下或者在所述第二控制信号的控制下、对所述发光元件的阳极进行复位。

7.根据权利要求6所述的像素电路，其特征在于，

所述第二复位模块包括第二晶体管，所述第二晶体管的第一极与复位信号端电连接，所述复位信号端用于输出复位信号，所述第二晶体管的第二极与所述第四节点电连接；

所述第二晶体管的栅极与第一控制信号端电连接，所述第一控制信号端用于输出所述第一控制信号；或者，所述第二晶体管的栅极与第二控制信号端电连接，所述第二控制信号端用于输出所述第二控制信号。

8.根据权利要求1所述的像素电路，其特征在于，

所述阈值补偿模块包括第三晶体管和补偿电容；

所述第三晶体管的栅极与第二控制信号端电连接，所述第二控制信号端用于输出所述第二控制信号，所述第三晶体管的第一极与所述第三节点电连接，所述第三晶体管的第二极与所述第一节点电连接，所述补偿电容的第一极与所述第一电压信号端电连接，所述补偿电容的第二极与所述第一节点电连接。

9.根据权利要求1所述的像素电路，其特征在于，

所述发光控制模块包括第四晶体管和第五晶体管；

所述第四晶体管的栅极与所述发光控制信号端电连接，所述第四晶体管的第一极与所述第一电压信号端电连接，所述第四晶体管的第二极与所述第二节点电连接；

所述第五晶体管的栅极与所述发光控制信号端电连接，所述第五晶体管的第一极与所述第三节点电连接，所述第五晶体管的第二极与所述第四节点电连接。

10.根据权利要求1所述的像素电路，其特征在于，

所述数据写入模块包括第六晶体管，所述第六晶体管的栅极与第二控制信号端电连接，所述第二控制信号端用于输出所述第二控制信号，所述第六晶体管的第一极与数据信号端电连接，所述数据信号端用于输出所述数据信号，所述第六晶体管的第二极与所述第二节点电连接。

11.一种显示面板，其特征在于，包括权利要求1至10任一项所述的像素电路。

12.一种显示装置，其特征在于，包括权利要求11所述的显示面板。