CN114724519B - 像素电路、显示面板和显示装置 - Google Patents

Abstract

本发明涉及一种像素电路、显示面板和显示装置。所述像素电路包括发光模块、阳极初始化模块、数据写入模块、驱动模块和调节模块；所述阳极初始化模块与所述发光模块的阳极连接，用于向所述发光模块写入参考电压信号；所述发光模块用于根据所述参考电压信号形成阳极初始电压；所述数据写入模块与所述驱动模块连接，用于向所述驱动模块写入数据信号；所述驱动模块与所述发光模块的阳极连接，用于根据所述数据信号驱动所述发光模块发光；所述调节模块与所述发光模块的阳极连接，用于根据调节信号调节所述阳极初始电压，使得所述发光模块的充电时间处于预设范围内。该像素电路可以改善低灰阶色偏的问题。

Description

像素电路、显示面板和显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种像素电路、显示面板和显示装置。

背景技术

OLED（Organic Light Emitting Diode，有机发光二极管）显示装置具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比高等诸多优点。随着显示技术的发展，OLED应用的领域越来越多，要求也越来越高。OLED显示装置需要兼容多种频率，但是频率切换会引起低灰阶色偏的问题。

发明内容

基于此，有必要提供一种像素电路、显示面板和显示装置。

第一方面，提供一种像素电路，包括发光模块、阳极初始化模块、数据写入模块、驱动模块和调节模块；

所述阳极初始化模块与所述发光模块的阳极连接，用于向所述发光模块写入参考电压信号；

所述发光模块用于根据所述参考电压信号形成阳极初始电压；

所述数据写入模块与所述驱动模块连接，用于向所述驱动模块写入数据信号；

所述驱动模块与所述发光模块的阳极连接，用于根据所述数据信号驱动所述发光模块发光；

所述调节模块与所述发光模块的阳极连接，用于根据调节信号调节所述阳极初始电压，使得所述发光模块的充电时间处于预设范围内。

上述显示面板，通过调节模块调节发光模块根据初始化模块写入的参考电压信号形成的阳极初始电压，从而改变发光模块开始充电的起始电压，进而改变发光模块的充电时间，使得发光模块的充电时间处于预设范围内。这样针对不同发光颜色的发光模块选择对应的调节模块，可以改善不同发光颜色像素的开口率差异造成的充电时间差异，使得不同发光颜色的发光模块的充电时间尽可能相同，进而使得不同发光颜色的发光模块的充电时间之间的差异在频率切换前后尽可能减小，从而避免引起低灰阶色偏的问题。

在其中一个实施例中，所述调节模块包括调节电容，所述调节电容的第一端与所述发光模块的阳极连接，所述调节电容的第二端用于接收调节信号，所述调节电容用于根据所述调节信号调节所述阳极初始电压。

通过增设调节电容，可以利用调节电容在调节信号的控制下产生电容耦合效应，改变发光模块的阳极初始电压，最终使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在其中一个实施例中，从数据写入阶段进入发光阶段时，所述调节信号从高电平跳变为低电平，所述调节电容用于根据所述调节信号降低所述阳极初始电压，以增加所述发光模块的充电时间。

在实际应用中，像素开口率越大，像素阳极形成电容的容值越小，理论上发光模块的充电时间越短。但是此时调节电容的容值越大，阳极初始电压的降低量越多，发光模块增加的充电时间越多，正好可以弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在其中一个实施例中，所述调节电容的第二端与发光控制线连接。

发光控制线上的发光控制信号在从数据写入阶段进入发光阶段时从高电平跳变为低电平，调节电容的第二端与发光控制线连接，可以利用发光控制线为调节电容提供需要的调节信号，而且发光控制线为现有走线，不会影响到版图空间。

在其中一个实施例中，从数据写入阶段进入发光阶段时，所述调节信号从低电平跳变为高电平，所述调节电容用于根据所述调节信号升高所述阳极初始电压，以减少所述发光模块的充电时间。

在实际应用中，像素开口率越大，像素阳极形成电容的容值越小，理论上发光模块的充电时间越短。但是此时调节电容的容值越小，阳极初始电压的升高量越少，发光模块减少的充电时间越少，正好可以弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在其中一个实施例中，所述调节电容的第二端与阳极初始化信号线连接。

阳极初始化信号上的阳极初始化信号在从数据写入阶段进入发光阶段时从低电平跳变为高电平，调节电容的第二端与阳极初始化信号线连接，可以利用阳极初始化信号线为调节电容提供需要的调节信号，而且阳极初始化信号线为现有走线，不会影响到版图空间。

第二方面，提供一种显示面板，包括基板，还包括多个如第一方面提供的像素电路，所述像素电路设置在所述基板上。

在其中一个实施例中，还包括依次层叠设置在所述基板上的第一金属层、第一层间介质层、第二金属层、第二层间介质层、第三金属层；

所述第三金属层中设有与所述发光模块的阳极连接的连接部，所述第二金属层中设有通过贯穿所述第二层间介质层的过孔与所述连接部连接的电位部，所述第一金属层中设有发光控制线，所述发光控制线在所述基板上的正投影与所述电位部在所述基板上的正投影至少部分重合，以形成调节电容。

在其中一个实施例中，还包括依次层叠设置在所述基板上的第一金属层、第一层间介质层和阳极层；

所述阳极层中设有所述发光模块的阳极，所述第一金属层中设有阳极初始化信号线，所述阳极初始化信号线在所述基板上的正投影与所述发光模块的阳极在所述基板上的正投影至少部分重合，以形成调节电容。

第三方面，提供一种显示装置，包括如第二方面提供的显示面板。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示面板的剖面图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的又一种像素电路的结构示意图之一；

图5为本发明实施例提供的又一种像素电路的结构示意图之二；

图6为本发明实施例提供的又一种像素电路的结构示意图之三；

图7为本发明实施例提供的又一种像素电路的结构示意图之四；

图8为本发明实施例提供的又一种像素电路的结构示意图之五；

图9为本发明实施例提供的又一种像素电路的结构示意图之六；

图10为本发明实施例提供的又一种像素电路的结构示意图之七；

图11为本发明实施例提供的又一种像素电路的结构示意图之八；

图12为本发明实施例提供的一种像素电路的时序图；

图13为本发明实施例提供的一种显示面板的俯视图；

图14为本发明实施例提供的一种调节电容的结构示意图；

图15为本发明实施例提供的一种调节电容的效果图；

图16为本发明实施例提供的另一种调节电容的结构示意图；

图17为本发明实施例提供的另一种调节电容的效果图。

附图标记说明：

基板100，像素电路200；

有源层10、第一层间介质层11、第一金属层12、第二层间介质层13、第二金属层14、第三层间介质层15、第三金属层16、平坦化层17、阳极层18、像素定义层19；

发光模块21、阳极初始化模块22、调节模块23、数据写入模块24和驱动模块25、发光控制模块26、补偿模块27、栅极初始化模块28、存储模块29。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

图1为本发明实施例提供的一种显示面板的结构示意图。如图1所示，显示面板包括基板100以及依次层叠在基板100上的有源层10、第一层间介质层11、第一金属层12、第二层间介质层13、第二金属层14、第三层间介质层15、第三金属层16、平坦化层17、阳极层18、像素定义层19、有机发光层、阴极层和封装层（图1中未示出有机发光层、阴极层和封装层）。基板100可以包括但不限于柔性衬底（如聚酰亚胺）和设置在柔性衬底上的缓冲层。有源层10形成所有晶体管的源极、沟道和漏极，第一金属层12形成所有晶体管的栅极线和部分电容的下极板，第二金属层14形成部分电容的上极板，第三金属层16通过过孔与晶体管中的源极和/或漏极连接。阳极层18形成OLED的阳极，并通过过孔与第三金属层16连接。像素定义层19中设有多个开口，有机发光层填充于开口中。

不同发光颜色的像素的开口率存在差异，导致像素阳极形成电容的容值存在差异。像素的开口率越大，像素阳极形成电容的容值越大。反之，像素的开口率越小，像素阳极形成电容的容值越小。

驱动OLED发光时，需要先对OLED进行充电，OLED在充电结束后才开始发光。由于不同发光颜色OLED的阳极形成电容的容值存在差异，因此不同发光颜色的OLED充电时间存在差异，进而导致不同发光颜色的OLED充电时间与发光时间的比值之间存在差异。当图像刷新频率发生变化时，不同发光颜色的OLED的发光时间会随之变化，但是充电时间没有变化，从而导致不同发光颜色的OLED充电时间与发光时间的比值之间的差异在频率切换前后存在差异，有可能造成色偏。又由于OLED在低灰阶时的充电速度较慢，不同发光颜色的OLED充电时间的差异较大，色偏比较明显，因此频率切换会引起低灰阶色偏的问题。

为解决上述问题，本申请实施例提供了一种像素电路，包括发光模块、阳极初始化模块、数据写入模块、驱动模块和调节模块；阳极初始化模块与发光模块的阳极连接，用于向发光模块写入参考电压信号；发光模块用于根据参考电压信号形成阳极初始电压；数据写入模块与驱动模块连接，用于向驱动模块写入数据信号；驱动模块与发光模块的阳极连接，用于根据数据信号驱动发光模块发光；调节模块与发光模块的阳极连接，用于根据调节信号调节阳极初始电压，使得发光模块的充电时间处于预设范围内。通过调节模块调节发光模块根据初始化模块写入的参考电压信号形成的阳极初始电压，从而改变发光模块开始充电的起始电压，进而改变发光模块的充电时间，使得发光模块的充电时间处于预设范围内。这样针对不同发光颜色的发光模块选择对应的调节模块，可以改善不同发光颜色像素的开口率差异造成的充电时间差异，使得不同发光颜色的发光模块的充电时间尽可能相同，进而使得不同发光颜色的发光模块的充电时间之间的差异在频率切换前后尽可能减小，从而避免引起低灰阶色偏的问题。

本申请实施例公开的像素电路可以应用于OLED显示面板，OLED显示面板可以应用于各种显示装置，如手机终端、可穿戴设备、车载设备、平板电脑、笔记本电脑、计算机显示器等。

为便于更佳地理解，在详细展开之前，先对一些内容进行说明：

像素开口率：除去像素的配线部、晶体管部（通常采用黑色矩阵隐藏）后的光线通过部分的面积和像素整体的面积之间的比例。

参考电压：显示面板中各个像素统一采用的复原电压。

阳极初始电压：OLED的阳极在OLED开始充电时刻的起始电压。

在一个实施例中，如图2所示，提供了一种像素电路，像素电路包括发光模块21、阳极初始化模块22、调节模块23、数据写入模块24和驱动模块25。阳极初始化模块22与发光模块21的阳极连接，用于向发光模块21写入参考电压信号。发光模块21用于根据参考电压信号形成阳极初始电压。数据写入模块24与驱动模块25连接，用于向驱动模块25写入数据信号。驱动模块25与发光模块21的阳极连接，用于根据数据信号驱动发光模块21发光。调节模块23与发光模块21的阳极连接，用于根据调节信号调节阳极初始电压，使得发光模块21的充电时间处于预设范围内。

上述显示面板，通过调节模块调节发光模块根据初始化模块写入的参考电压信号形成的阳极初始电压，从而改变发光模块开始充电的起始电压，进而改变发光模块的充电时间，使得发光模块的充电时间处于预设范围内。这样针对不同发光颜色的发光模块选择对应的调节模块，可以改善不同发光颜色像素的开口率差异造成的充电时间差异，使得不同发光颜色的发光模块的充电时间尽可能相同，进而使得不同发光颜色的发光模块的充电时间之间的差异在频率切换前后尽可能减小，从而避免引起低灰阶色偏的问题。

在一个实施例中，如图3所示，调节模块23包括调节电容C1，调节电容C1的第一端与发光模块21的阳极连接，调节电容C1的第二端用于接收调节信号，调节电容C1用于根据调节信号产生电容耦合效应，以调节阳极初始电压。

电容的电荷量等于容值和电压的乘积，当电容一端的电压发生变化时，电容这一端的电荷量会随之变化。由于电容的两端需要保持静平衡，因此此时电容另一端的电荷量也会发生变化，进而导致电容另一端的电压也随之发生变化。调节电容的第一端与发光模块的阳极连接，调节电容的第二端用于接收调节信号，通过增设调节电容，可以利用调节电容在调节信号的控制下产生电容耦合效应，改变发光模块的阳极初始电压，最终使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在第一种实现方式中，从数据写入阶段进入发光阶段时，调节信号从高电平跳变为低电平，调节电容C1用于根据调节信号降低阳极初始电压，以增加发光模块21的充电时间。

调节信号从高电平跳变为低电平，调节电容的第二端的电压降低，导致调节电容的第二端的电荷量减少，进而导致调节电容的第一端的电荷量减少，最终导致调节电容的第一端的电压降低，即阳极初始电压降低。

示例性地，调节电容C1的容值与像素开口率正相关。

调节电容的容值与像素开口率正相关，即像素开口率越大，调节电容的容值越大；像素开口率越小，调节电容的容值越小。在实际应用中，像素开口率越大，像素阳极形成电容的容值越小，理论上发光模块的充电时间越短。但是此时调节电容的容值越大，阳极初始电压的降低量越多，发光模块增加的充电时间越多，正好可以弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

示例性地，调节电容C1的第二端与发光控制线连接。

发光控制线上的发光控制信号在从数据写入阶段进入发光阶段时从高电平跳变为低电平，调节电容的第二端与发光控制线连接，可以利用发光控制线为调节电容提供需要的调节信号，而且发光控制线为现有走线，不会影响到版图空间。

具体地，如图4所示，像素电路还包括发光控制模块26，发光控制模块26包括第五晶体管T5和/或第六晶体管T6。第五晶体管T5的第一端与第一电源线ELVDD连接，第五晶体管T5的第二端与驱动模块25连接，第五晶体管T5的控制端与调节电容C1的第二端连接。第六晶体管T6的第一端与驱动模块25连接，第六晶体管T6的第二端与发光模块21的阳极连接，第六晶体管T6的控制端与调节电容C1的第二端连接。

示例性地，调节电容C1的容值大于5fF。

根据发光控制线的版图设计、以及调节电容的形成空间，设计调节电容的容值大于5fF，可以有效弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在第二种实现方式中，从数据写入阶段进入发光阶段时，调节信号从低电平跳变为高电平，调节电容C1用于根据调节信号升高阳极初始电压，以减少发光模块21的充电时间。

调节信号从低电平跳变为高电平，调节电容的第二端的电压升高，导致调节电容的第二端的电荷量增多，进而导致调节电容的第一端的电荷量增多，最终导致调节电容的第一端的电压升高，即阳极初始电压升高。

示例性地，调节电容C1的容值与像素开口率负相关。

调节电容的容值与像素开口率负相关，即像素开口率越大，调节电容的容值越小；像素开口率越小，调节电容的容值越大。在实际应用中，像素开口率越大，像素阳极形成电容的容值越小，理论上发光模块的充电时间越短。但是此时调节电容的容值越小，阳极初始电压的升高量越少，发光模块减少的充电时间越少，正好可以弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

示例性地，调节电容C1的第二端与阳极初始化信号线连接。

阳极初始化信号上的阳极初始化信号在从数据写入阶段进入发光阶段时从低电平跳变为高电平，调节电容的第二端与阳极初始化信号线连接，可以利用阳极初始化信号线为调节电容提供需要的调节信号，而且阳极初始化信号线为现有走线，不会影响到版图空间。

具体地，如图5所示，阳极初始化模块22包括第七晶体管T7，第七晶体管T7的第一端用于接收参考电压信号Vref，第七晶体管T7的第二端与发光模块21的阳极连接，第七晶体管T7的控制端与调节电容C1的第二端连接。

示例性地，调节电容C1的容值大于2fF。

根据阳极初始化信号线的版图设计、以及调节电容的形成空间，设计调节电容的容值大于2fF，可以有效弥补不同发光颜色的发光模块的充电时间之间的差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

在一个实施例中，如图3-5所示，发光模块21包括OLED，OLED的阳极与驱动模块25连接，OLED的阴极与第二电源线ELVSS连接。

在一个实施例中，如图6所示，数据写入模块24包括第二晶体管T2，第二晶体管T2的第一端用于接收数据信号Data，第二晶体管T2的第二端与驱动模块25连接，第二晶体管T2的控制端用于接收数据写入信号S2。

在一个实施例中，如图7所示，像素电路还包括发光控制模块26，发光控制模块26包括第五晶体管T5和第六晶体管T6，第五晶体管T5的第一端与第一电源线ELVDD连接，第五晶体管T5的第二端与驱动模块25连接，第五晶体管T5的控制端用于接收发光控制信号EM；第六晶体管T6的第一端与驱动模块25连接，第六晶体管T6的第二端与发光模块21的阳极连接，第六晶体管T6的控制端用于接收发光控制信号EM。

具体地，如图7所示，驱动模块25包括第一晶体管T1，第一晶体管T1的第一端与第五晶体管T5的第二端连接，第一晶体管T1的第二端与第六晶体管T6的第一端连接，第一晶体管T1的控制端与第一晶体管T1的第二端连接。

进一步地，如图7所示，像素电路还包括补偿模块27，补偿模块27包括第三晶体管T3，第三晶体管T3的控制端用于接收数据写入信号S2，第三晶体管T3的第一端和第二端串联在第一晶体管T1的第二端和控制端之间，即第三晶体管T3的第一端与第一晶体管T1的第二端连接，第三晶体管T3的第二端与第一晶体管T1的控制端连接。

示例性地，如图7所示，第三晶体管T3为双栅晶体管，可以降低第一晶体管T1的控制端的漏电。

在一个实施例中，如图8所示，像素电路还包括栅极初始化模块28，栅极初始化模块28包括第四晶体管T4，第四晶体管T4的第一端用于接收参考电压信号Vref，第四晶体管T4的第二端与驱动模块25连接，第四晶体管T4的控制端用于接收栅极初始化信号S1。

示例性地，如图8所示，第四晶体管T4为双栅晶体管，可以降低第一晶体管T1的控制端的漏电。

在一个实施例中，如图9所示，像素电路还包括存储模块29，存储模块29包括存储电容C2，存储电容C2的第一端与第一电源线ELVDD连接，存储电容C2的第二端与驱动模块25连接。

如图10所示，提供了一种像素电路，是图2所示的像素电路的一种具体实现，包括发光模块21、阳极初始化模块22、调节模块23、数据写入模块24、驱动模块25、发光控制模块26、补偿模块27、栅极初始化模块28和存储模块29。

发光模块21包括OLED，调节模块23包括调节电容C1，存储模块29包括存储电容C2，驱动模块25包括第一晶体管T1，数据写入模块24包括第二晶体管T2，补偿模块27包括第三晶体管T3，栅极初始化模块28包括第四晶体管T4，发光控制模块26包括第五晶体管T5和第六晶体管T6，阳极初始化模块22包括第七晶体管T7。

第四晶体管T4的第一端与参考电压信号线Vref连接，第四晶体管T4的第二端与第一晶体管T1的控制端连接，第四晶体管T4的控制端与栅极初始化信号线S1连接。

第二晶体管T2的第一端与数据信号线Data连接，第二晶体管T2的第二端与第一晶体管T1的第一端连接，第二晶体管T2的控制端与数据写入信号线S2连接。第三晶体管T3的第一端与第一晶体管T1的第二端连接，第三晶体管T3的第二端与第一晶体管T1的控制端连接，第三晶体管T3的控制端与数据写入信号线S2连接。存储电容C2的第一端与第一电源线ELVDD连接，存储电容C2的第二端与第一晶体管T1的控制端连接。

第七晶体管T7的第一端与参考电压信号线Vref连接，第七晶体管T7的第二端与OLED的阳极连接，第七晶体管T7的控制端与阳极初始化信号线连接。

第五晶体管T5的第二端与第一晶体管T1的第一端连接，第五晶体管T5的第一端与第一电源线ELVDD连接，第五晶体管T5的控制端与发光控制信号线EM连接。第六晶体管T6的第一端与第一晶体管T1的第二端连接，第六晶体管T6的第二端与OLED的阳极连接，第六晶体管T6的控制端与发光控制信号线EM连接。

调节电容C1的第一端与OLED的阳极连接，调节电容C1的第二端与发光控制线EM连接。OLED的阴极与第二电源线ELVSS连接。

如图11所示，提供了一种像素电路，是图2所示的像素电路的另一种具体实现，图11所示的像素电路与图10所示的像素电路基本相同，不同之处主要在于，调节电容C1的第二端与阳极初始化信号线连接。

图12为本发明实施例提供的一种像素电路的时序图，图12所示的时序图适用于图2-图11所示的像素电路。下面为图2-图11所示的像素电路中的晶体管均为P型晶体管为例，简单介绍一下本发明实施例提供的像素电路的工作过程。

在初始化阶段，栅极初始化信号S1为低电平，数据写入信号S2、阳极初始化信号S3、发光控制信号EM为高电平。第四晶体管T4导通，第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7断开。参考电压信号Vref通过第四晶体管T4写入第一晶体管T1的控制端。

在数据写入阶段，数据写入信号S2、阳极初始化信号S3为低电平，栅极初始化信号S1、发光控制信号EM为高电平。第二晶体管T2、第三晶体管T3、第七晶体管T7导通，第四晶体管T4、第五晶体管T5、第六晶体管T6断开。数据信号Data通过第二晶体管T2、第一晶体管T1、第三晶体管T3写入第一晶体管T1的控制端，参考电压信号Vref通过第七晶体管T7写入OLED的阳极形成阳极初始电压。

在发光阶段，发光控制信号EM为高电平，栅极初始化信号S1、数据写入信号S2、阳极初始化信号S3为高电平。第五晶体管T5、第六晶体管T6导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第七晶体管T7断开。调节电容C1调节阳极初始电压，存储电容C2维持第一晶体管T1的控制端电压，第一晶体管T1根据数据信号驱动OLED发光。

基于同样的发明构思，本申请实施例还提供了一种显示面板，如图13所示，显示面板包括基板100和多个上述实施例中的像素电路200，像素电路200设置在基板100上。

具体地，如图1所示，显示面板还包括依次层叠设置在基板100上的有源层10、第一层间介质层11、第一金属层12、第二层间介质层13、第二金属层14、第三层间介质层15、第三金属层16、平坦化层17、阳极层18、像素定义层19、有机发光层、阴极层和封装层（图1中未示出有机发光层、阴极层和封装层）。

在实际应用中，有源层10形成第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的源极、沟道和漏极，第一金属层12形成第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的栅极线（包括栅极初始化信号线、数据写入信号线、阳极初始化信号线和发光控制信号线）。第一金属层12还形成存储电容C2的下极板，第二金属层14形成存储电容C2的上极板，存储电容C2的上极板在基板100上的正投影与存储电容C2的下极板在基板100上的正投影至少部分重合。第三金属层14形成连接部，连接部通过至少贯穿第三层间介质层15和第二层间介质层13的过孔与晶体管中的源极和/或漏极连接。阳极层18形成OLED的阳极，OLED的阳极通过贯穿平坦化层17的过孔与连接部连接。

在第一种实现方式中，调节电容C1的第二端与发光控制线EM连接。

具体地，如图14所示，第二金属层14还形成电位部，连接部通过贯穿第二层间介质层13的过孔与电位部连接，发光控制线EM在基板100上的正投影与电位部在基板100上的正投影至少部分重合，以形成调节电容C1。

通过在第二金属层14增设电位部，将OLED的阳极电位扩展至第二金属层14的电位部，电位部与第一金属层12的发光控制线EM之间设有第二层间介质层13，在投影重合处形成调节电容C1。

在调节电容形成之前，发光控制线EM与OLED的阳极之间形成寄生电容，容值为3fP；在调节电容形成之后，发光控制线EM与OLED的阳极之间形成交叠电容，容值为30fP，阳极初始电压降低，OLED的充电时间增多，如图15所示。

在第二种实现方式中，调节电容C1的第二端与阳极初始化信号线连接。

具体地，如图16所示，阳极初始化信号线在基板100上的正投影与OLED的阳极在基板100上的正投影至少部分重合，以形成调节电容C1。

OLED的阳极与第一金属层12的阳极初始化信号线之间至少设有第二层间介质层13和第三层间介质层15，在投影重合处形成调节电容C1。

在调节电容形成之前，阳极初始化信号线与OLED的阳极之间形成寄生电容，容值为0.6fP；在调节电容形成之后，阳极初始化信号线与OLED的阳极之间形成交叠电容，容值为6fP，阳极初始电压升高，OLED的充电时间减少，如图17所示。

在实际应用中，通过改变重合区域的面积大小，可以对调节电容C1的容值进行调节，使得不同发光颜色的像素电路中调节电容C1的容值不同，从而利用调节电容C1改善不同发光颜色像素的开口率差异造成的充电时间差异，使得不同发光颜色的发光模块的充电时间尽可能相同，避免引起低灰阶色偏的问题。

基于同样的发明构思，本发明实施例还提供了一种显示装置（图未示出），显示装置包括上述实施例中的显示面板。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素电路，其特征在于，包括：发光模块、阳极初始化模块、数据写入模块、驱动模块和调节模块；

所述阳极初始化模块与所述发光模块的阳极连接，用于向所述发光模块写入参考电压信号；

所述发光模块用于根据所述参考电压信号形成阳极初始电压；

所述数据写入模块与所述驱动模块连接，用于向所述驱动模块写入数据信号；

所述驱动模块与所述发光模块的阳极连接，用于根据所述数据信号驱动所述发光模块发光；

所述调节模块包括调节电容，所述调节电容的第一端与所述发光模块的阳极连接，所述调节电容的第二端用于接收调节信号，所述调节电容用于根据所述调节信号调节所述阳极初始电压，以使不同发光颜色的发光模块的充电时间相同；

从数据写入阶段进入发光阶段时，所述调节信号从低电平跳变为高电平，所述调节电容用于根据所述调节信号升高所述阳极初始电压，以减少所述发光模块的充电时间，其中，所述调节电容的容值与像素开口率负相关。

2.根据权利要求1所述的像素电路，其特征在于，所述调节电容的第二端与阳极初始化信号线连接。

3.根据权利要求1所述的像素电路，其特征在于，所述调节电容的容值大于2fF。

4.根据权利要求1所述的像素电路，其特征在于，所述阳极初始化模块包括第七晶体管，所述第七晶体管的第一端用于接收参考电压信号，所述第七晶体管的第二端与所述发光模块的阳极连接，所述第七晶体管的控制端与所述调节电容的第二端连接。

5.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第二晶体管，所述第二晶体管的第一端用于接收数据信号，所述第二晶体管的第二端与所述驱动模块连接，所述第二晶体管的控制端用于接收数据写入信号。

6.根据权利要求1所述的像素电路，其特征在于，像素电路还包括发光控制模块，

所述发光控制模块包括第五晶体管和第六晶体管，所述第五晶体管的第一端与第一电源线连接，所述第五晶体管的第二端与所述驱动模块连接，所述第五晶体管的控制端用于接收发光控制信号；所述第六晶体管的第一端与所述驱动模块连接，所述第六晶体管的第二端与所述发光模块的阳极连接，所述第六晶体管的控制端用于接收发光控制信号。

7.一种显示面板，包括基板，其特征在于，还包括多个如权利要求1至6任一项所述的像素电路，所述像素电路设置在所述基板上。

8.根据权利要求7所述的显示面板，其特征在于，还包括依次层叠设置在所述基板上的第一金属层、第一层间介质层、第二金属层、第二层间介质层、第三金属层；

所述第三金属层中设有与所述发光模块的阳极连接的连接部，所述第二金属层中设有通过贯穿所述第二层间介质层的过孔与所述连接部连接的电位部，所述第一金属层中设有发光控制线，所述发光控制线在所述基板上的正投影与所述电位部在所述基板上的正投影至少部分重合，以形成调节电容。

9.根据权利要求7所述的显示面板，其特征在于，还包括依次层叠设置在所述基板上的第一金属层、第一层间介质层和阳极层；

所述阳极层中设有所述发光模块的阳极，所述第一金属层中设有阳极初始化信号线，所述阳极初始化信号线在所述基板上的正投影与所述发光模块的阳极在所述基板上的正投影至少部分重合，以形成调节电容。

10.一种显示装置，其特征在于，包括如权利要求7至9任一项所述的显示面板。