CN113990262A - 一种像素电路、显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种像素电路、显示面板及显示装置，包括发光驱动晶体管、第一发光控制晶体管及第一电容；发光驱动晶体管的第一极与第一节点连接，第二极与第二节点连接，发光驱动晶体管用于产生由第一节点流向第二节点发光驱动电流；第一发光控制晶体管的控制端与第一扫描线电连接，第一极与第一节点或者第二节点电连接；第一电容的第一极板与第一扫描线电连接；其中，第一电容的第二极板与第一节点或者第二节点电连接。本申请实施例提供的像素电路、显示面板和显示装置，可以在解决显示画面闪烁的问题的基础上，有效解决发光器件在暗态偷亮的问题。

Description

一种像素电路、显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。

【背景技术】

有机发光二极管(Organic Light Emitting Diode,OLED)由于具有自主发光、可视角大、色域宽、反应时间短、对比度高的显示特性，且具有轻薄、可以用于柔性显示等优点，已成为继液晶显示器之后的第三代显示技术。OLED发光器件是电流驱动发光器件，其所接收到的发光驱动电流直接影响其发光亮度。而用于驱动OLED发光的像素电路所输出的发光驱动电流存在不恒定的问题，这主要是由于像素电路中的晶体管存在漏流导致的。该问题会导致OLED显示屏在显示画面时出现闪烁，极易引起用户出现视觉疲劳。

当前，为了解决以上问题，将像素电路一个工作周期的发光阶段设置为多个子阶段，每个子阶段包括发光驱动电流的输出和截止。当一个发光阶段所包括的子阶段的数量达到的一定的值时，由于每个子阶段中发光驱动电流的变化不大，因此可以解决显示画面闪烁的问题。但是采用该技术手段的OLED显示屏也产生了新的技术问题，即OLED发光器件存在偷亮的问题。

【申请内容】

有鉴于此，本申请实施例提供了一种像素电路、显示面板及显示装置，以解决以上问题。

第一方面，本申请提供一种像素电路，包括：

发光驱动晶体管，所述发光驱动晶体管的第一极与第一节点连接，第二极与第二节点连接；所述发光驱动晶体管用于产生发光驱动电流并且所述发光驱动电流由所述第一节点流向所述第二节点；

第一发光控制晶体管，所述第一发光控制晶体管的控制端与第一扫描线电连接，所述第一发光控制晶体管的第一极与所述第一节点或者所述第二节点电连接；

第一电容，所述第一电容的第一极板与所述第一扫描线电连接；

其中，所述第一电容的第二极板与所述第一节点电连接，或者，所述第一电容的第二极板与所述第二节点电连接。

在第一方面的一种实现方式中，所述第一节点与所述第二节点位于所述第一扫描线的同一侧。

在第一方面的一种实现方式中，所述发光驱动晶体管与所述第一发光控制晶体管均为P型晶体管，且所述第一电容的第二极板与所述第二节点电连接。

在第一方面的一种实现方式中，所述发光驱动晶体管与所述第一发光控制晶体管均为N型晶体管，且所述第一电容的第二极板与所述第一节点电连接。

在第一方面的一种实现方式中，所述像素电路还包括第二电容，所述第二电容的第一极板与所述发光驱动晶体管的控制端电连接；

其中，所述第一电容的第一极板与所述第二电容的第一极板同层设置，所述第一电容的第二极板与所述第二电容的第二极板同层设置。

在第一方面的一种实现方式中，所述第一电容的第一极板与所述第一扫描线同层设置；所述第一电容的第二极板与所述第一发光控制晶体管的半导体层同层设置。

在第一方面的一种实现方式中，所述第一电容的第一极板复用所述第一扫描线的部分。

在第一方面的一种实现方式中，所述像素电路还包括第二发光控制晶体管，所述第二发光控制晶体管的控制端与所述第一扫描线电连接，且所述第二发光控制晶体管与所述第一发光控制晶体管为同种沟道类型的晶体管；

当所述第一发光控制晶体管的第一极与所述第一节点电连接时，所述第二发光控制晶体管的第一极与所述第二节点电连接；

当所述第一发光控制晶体管的第一极与所述第二节点电连接时，所述第二发光控制晶体管的第一极与所述第一节点电连接；

其中，第一发光控制晶体管与所述第二发光控制晶体管中，一者的第二极与第一电源电压线电连接，另一者的第二极与发光器件电连接。

在第一方面的一种实现方式中，当所述第一发光控制晶体管为P型晶体管时，所述第一发光控制晶体管与所述第二发光控制晶体管中，与所述第二节点电连接的一者沿所述显示面板的厚度方向与所述第一电容至少部分交叠；或者，

当所述第一发光控制晶体管为N型晶体管时，所述第一发光控制晶体管与所述第二发光控制晶体管中，与所述第一节点电连接的一者沿所述显示面板的厚度方向与所述第一电容至少部分交叠。

在第一方面的一种实现方式中，所述第一电容的电容值大于1fF。

在第一方面的一种实现方式中，所述第一电容的电容值为5fF。

第二方面，本申请提供一种显示面板，包括如第一方面提供的像素电路。

第三方面，本申请提供一种显示装置，包括如第二方面提供的显示面板。

本申请实施例提供的像素电路、显示面板和显示装置，可以在解决显示画面闪烁的问题的基础上，有效解决发光器件在暗态偷亮的问题。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请一个实施例提供的一种像素电路的部分示意图；

图2为本申请另一个实施例提供的一种像素电路的部分示意图；

图3为本申请又一个实施例提供的一种像素电路的部分示意图；

图4为本申请再一个实施例提供的一种像素电路的部分示意图；

图5为本申请还一个实施例提供的一种像素电路的部分示意图；

图6为本申请还一个实施例提供的另一种像素电路的部分示意图；

图7为本实施例对应的一种像素电路的等效电路图；

图8为图7所示像素电路对应的一种时序图；

图9为本实施例对应的一种像素电路的等效电路图；

图10为图9所示像素电路对应的一种时序图；

图11为图7对应的一种像素电路的版图设计示意图；

图12为图9对应的一种像素电路的版图设计示意图；

图13为图7对应的另一种像素电路的版图设计示意图；

图14为图9对应的另一种像素电路的版图设计示意图；

图15为本申请实施例提供的一种显示面板的示意图；

图16为本申请实施例提供的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述节点、电容等，但这些节点、电容等不应限于这些术语。这些术语仅用来将节点、电容等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一节点也可以被称为第二节点，类似地，第二节点也可以被称为第一节点。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请一个实施例提供的一种像素电路的部分示意图，图2为本申请另一个实施例提供的一种像素电路的部分示意图，图3为本申请又一个实施例提供的一种像素电路的部分示意图，图4为本申请再一个实施例提供的一种像素电路的部分示意图。

如图1-图4所示，本申请实施例提供的像素电路10包括发光驱动晶体管T0、第一发光控制晶体管T1及第一电容C1。本申请实施例提供的像素电路10与发光器件20电连接，可以用于为发光器件20提供发光驱动电流Igs，其中，像素电路10的输出端所电连接的发光器件20可以为有机发光二极管、微型发光二极管(micro LED)、次毫米发光二极管(miniLED)。

发光驱动晶体管T0用于产生发光驱动电流Igs，发光驱动电流Igs可以控制发光器件20发光。像素电路10的工作时序中，在发光阶段，发光驱动晶体管T0能否产生发光驱动电流Igs决定了发光器件20能否发光，且发光驱动电流Igs的大小决定了发光器件20的亮度。

其中，发光驱动晶体管T0的第一极与第一节点N1连接、发光驱动晶体管T0的第二极与第二节点N2连接，且发光驱动晶体管T0所产生的发光驱动电流Igs由第一节点N1流向第二节点N2。也就是说，在发光驱动晶体管T0产生发光驱动电流Igs时，第一节点N1的电位高于第二节点N2的电位。

第一发光控制晶体管T1用于控制发光驱动晶体管T0能否产生发光驱动电流Igs，即发光驱动晶体管T0能够在第一发光控制晶体管T1开启时产生发光驱动电流Igs，且发光驱动晶体管T0可以在第一发光控制晶体管T1关闭时停止产生发光驱动电流Igs。

需要说明的是，第一发光控制晶体管T1开启时，发光驱动晶体管T0并不一定产生发光驱动电流Igs。例如，当发光器件20需要保持暗态时，发光驱动晶体管T0所接收的信号使其保持关闭，也就不会产生发光驱动电流Igs。

其中，第一发光控制晶体管T1的第一极与第一节点N1或者第二节点N2电连接，也就是，第一发光控制晶体管T1能够控制发光驱动晶体管T0的第一极或者第二极是否可以接收到信号，进而可以控制发光驱动晶体管T0能否产生发光驱动电流Igs。

第一电容C1的第二极板与第一节点N1电连接或者与第二节点N2电连接，用于拉低第一节点N1的电位或者拉高第二节点N2的电位。进而避免发光驱动晶体管T0的控制端所接收的信号控制发光驱动晶体管T0关断时，第一节点N1的电位由于电容耦合被拉高或者第二节点N2的电位由于电容耦合被拉低，使得发光驱动晶体管T0开启并产生由第一节点N1流向第二节点N2的电流。

在本申请实施例中，第一发光控制晶体管T1的控制端与第一扫描线S1电连接且第一电容C1的第一极板与第一扫描线S1电连接，第一扫描线S1可以控制第一发光控制晶体管T1的开启与关断及第一电容C1的第一极板的电位。也就是，本申请实施例可以通过设置第一电容C1并且第一电容C1的第一极板与第一扫描线S1电连接实现对第一节点N1电位的拉低或者对第二节点N2电位的拉高。

在一个发光阶段中，第一发光控制晶体管T1可以开启、关断交替多次，即在数据电压信号写入发光驱动晶体管T0的控制端之后的发光阶段，第一发光控制晶体管T1需要开启、关断交替多次。则避免了，在需要发光驱动晶体管T0产生发光驱动电流Igs的发光阶段时，由于晶体管漏流导致的发光驱动电流Igs持续降低产生闪烁的问题。因此，本申请的发明构思可以适用于像素电路10中的第一发光控制晶体管T1在发光阶段进行多次交替开启、关断的情形。

上述情形下，若在像素电路10处于发光阶段且其所电连接的发光器件20需要保持暗态时，则虽然第一发光控制晶体管T1开启、关断交替多次，但是发光驱动晶体管T0应该保持关断，以避免产生发光驱动电流Igs。然而，在现有技术中，第一发光控制晶体管T1开启、关断交替多次时，对应的第一扫描线S1上的脉冲信号会拉高第一节点N1及第二节点N2的电位且对第一节点N1电位的拉高程度高于对第二节点N2电位的拉高程度，或者会拉低第一节点N1及第二节点N2的电位且对第二节点N2电位的拉低程度高于对第一节点N1电位的拉低程度，进而使得发光驱动晶体管T0开启并且产生由第一节点N1流向第二节点N2的电流，进而导致需要包括暗态的发光器件20偷亮。

在本申请实施例中，由于第一电容C1的第二极板与第二节点N2电连接且第一极板与第一扫描线S1电连接，则在像素电路10处于发光阶段且其所电连接的发光器件20需要保持暗态时，第一扫描线S1上的脉冲信号可以通过第一电容C1拉高第二节点N2的电位或者拉低第一节点N1的电位。

由于寄生电容的存在，若第一扫描线S1的脉冲信号对第二节点N2电位的拉低效果显著于第一节点N1时，则第一电容C1与第一节点N1电连接可以明显拉低第一节点N1的电位，进而可以避免产生由第一节点N1流向第二节点N2的电流。

由于寄生电容的存在，若第一扫描线S1的脉冲信号对第一节点N1电位的拉高效果显著于第二节点N2时，则第一电容C1与第二节点N2电连接可以明显拉高第二节点N2的电位，进而可以避免产生由第一节点N1流向第二节点N2的电流。

在本申请的一个实施例中，如图1-2所示，发光驱动晶体管T0与第一发光控制晶体管T1均为P型晶体管，且第一电容C1的第二极板与第二节点N2电连接。

则在像素电路10的发光阶段，当其所电连接的发光器件20需要保持暗态时，发光驱动晶体管T0应该包括关断状态，但是第一发光控制晶体管T1所连接的第一扫描线S1依然需要传输多个脉冲信号。其中，当第一发光控制晶体管T1关断时，第一扫描线S1传输高电位信号，且不断的由低电位跳转为高电位，会拉高第一节点N1和第二节点N2的电位；由于发光驱动电流Igs需要由第一节点N1流向第二节点N2，则第一节点N1一侧对应的电源电压高于第二节点N2一侧对应的电源电压，则第一节点N1电位被拉高的程度大于第二节点N2电位被拉高的程度。当第一发光控制晶体管T1开启时，虽然发光驱动晶体管T0应该保持关断状态，但是由于第一节点N1电位被拉高，则发光驱动晶体管T0有可能开启且产生由第一节点N1流向第二节点N2的电流，造成发光器件20偷亮。

在本实施例的一种实现方式中，如图1所示，第一发光控制晶体管T1的第一极可以与第一节点N1电连接，且第一发光控制晶体管T1的第二极可以与第一电源电压线PVDD电连接，则第二节点N2可以设置在发光驱动晶体管T0与第二电源电压线PVEE之间。其中，第一电源电压线PVDD传输的第一电源电压，第二电源电压线PVEE传输第二电源电压，且第一电源电压的电位高于第二电源电压。

在本实施例的另一种实现方式中，如图2所示，第一发光控制晶体管T1的第一极可以与第二节点N2电连接，第二发光控制晶体管T2的第二极设置在第二节点N2与第二电源电压线PVEE之间，则第一节点N1可以设置在发光驱动晶体管T0与第一电源电压线PVDD之间。其中，第一电源电压线PVDD传输的第一电源电压，第二电源电压线PVEE传输第二电源电压，且第一电源电压的电位高于第二电源电压。

在本申请的另一个实施例中，如图3-4所示，发光驱动晶体管T0与第一发光控制晶体管T1均为N型晶体管，且第一电容C1的第二极板与第一节点N1电连接。

则在像素电路10的发光阶段，当其所电连接的发光器件20需要保持暗态时，发光驱动晶体管T0应该包括关断状态，但是第一发光控制晶体管T1所连接的第一扫描线S1依然需要传输多个脉冲信号。其中，当第一发光控制晶体管T1关断时，第一扫描线S1传输低电位信号，且不断的由高电位跳转为低电位，会拉低第一节点N1和第二节点N2的电位；由于发光驱动电流Igs需要由第一节点N1流向第二节点N2，则第二节点N2一侧对应的电源电压低于第一节点N1一侧对应的电源电压，则第二节点N2电位被拉低的程度大于第二节点N2电位被拉低的程度。当第一发光控制晶体管T1开启时，虽然发光驱动晶体管T0应该保持关断状态，但是由于第二节点N2电位被拉低，则发光驱动晶体管T0有可能开启且产生由第一节点N1流向第二节点N2的电流，造成发光器件20偷亮。

在本实施例的一种实现方式中，如图1所示，第一发光控制晶体管T1的第一极可以与第一节点N1电连接，且第一发光控制晶体管T1的第二极可以与第一电源电压线PVDD电连接，则第二节点N2可以设置在发光驱动晶体管T0与第二电源电压线PVEE之间。其中，第一电源电压线PVDD传输的第一电源电压，第二电源电压线PVEE传输第二电源电压，且第一电源电压的电位高于第二电源电压。

在本实施例的另一种实现方式中，如图2所示，第一发光控制晶体管T1的第一极可以与第二节点N2电连接，第二发光控制晶体管T2的第二极设置在第二节点N2与第二电源电压线PVEE之间，则第一节点N1可以设置在发光驱动晶体管T0与第一电源电压线PVDD之间。其中，第一电源电压线PVDD传输的第一电源电压，第二电源电压线PVEE传输第二电源电压，且第一电源电压的电位高于第二电源电压。

图5为本申请还一个实施例提供的一种像素电路10的部分示意图，图6为本申请还一个实施例提供的另一种像素电路10的部分示意图。

在本申请的一个实施例中，如图5及图6所示，像素电路10还包括第二发光控制晶体管T2，第二发光控制晶体管T2的控制端与第一扫描线S1电连接，且第二发光控制晶体管T2与第一发光控制晶体管T1为同种沟道类型的晶体管。

如图5及图6所示，当第一发光控制晶体管T1的第一极与第一节点N1电连接时，第二发光控制晶体管T2的第一极与第二节点N2电连接；或者，当第一发光控制晶体管T1的第一极与第二节点N2电连接时，第二发光控制晶体管T2的第一极与第一节点N1电连接。

本实施例的一种实现方式为，第一发光控制晶体管T1与第二发光控制晶体管T2中的一者的第二极与第一电源电压线PVDD电连接，另一者的第二极与发光器件20电连接，且发光器件20的另一端与第二电源电压线PVEE电连接。

可以理解地，第二发光控制晶体管T2与第一发光控制晶体管T1共同作用，用于控制发光驱动晶体管T0能否产生发光驱动电流Igs，即发光驱动晶体管T0能够在第二发光控制晶体管T2与第一发光控制晶体管T1同时开启时产生发光驱动电流Igs，且发光驱动晶体管T0可以在第一发光控制晶体管T1关闭时停止产生发光驱动电流Igs。

图7为本实施例对应的一种像素电路10的等效电路图，图8为图7所示像素电路10对应的一种时序图，图9为本实施例对应的一种像素电路10的等效电路图，图10为图9所示像素电路10对应的一种时序图。

如图7及图9所示，本申请实施例相关的像素电路10除包括发光驱动晶体管T0、第一发光控制晶体管T1、第二发光控制晶体管T2及第一电容C1外，还包括第二电容C2、数据电压写入晶体管T5、阈值抓取晶体管T6、第一复位晶体管T3及第二复位晶体管T4。

第一电容C1的第一极板与发光驱动晶体管T0的控制端电连接、第二极板与第一电源电压线PVDD电连接，可以用于保持发光驱动晶体管T0的控制端的电位。

第一复位晶体管T3的第一极与复位线Vref电连接、第二极与发光驱动晶体管T0的控制端电连接、控制端与第二扫描线S2电连接，可以用于将复位线Vref传输的复位信号传输至发光驱动晶体管T0的控制端，以对发光驱动晶体管T0的控制端进行复位。

第二复位晶体管T4的第一极与复位线Vref电连接、第二极与发光器件20电连接、控制端与第二扫描线S2或者第三扫描线S3电连接，可以用于将复位线Vref传输的复位信号传输至发光器件20，以对发光器件20进行复位。

数据电压写入晶体管T5的第一极与数据线Vdata电连接、第二极与发光驱动晶体管T0的第一极电连接、控制端与第三扫描线S3电连接；阈值抓取晶体管T6的第一极发光驱动晶体管T0的第二极电连接、第二极与发光驱动晶体管T0的控制端电连接、控制端与第三扫描线S3电连接。数据电压写入晶体管T5与阈值抓取晶体管T6可以用于将数据电压传输至发光驱动晶体管T0的控制端。

在本申请的一个实施例中，如图7所示，发光驱动晶体管T0、第一发光控制晶体管T1、第二发光控制晶体管T2均为P型管，且数据电压写入晶体管T5、阈值抓取晶体管T6、第一复位晶体管T3及第二复位晶体管T4可以均为P型管。第一电容C1与第二节点N2电连接。

图8示意出了图7所示像素电路10的两个工作周期T1与T2，且工作周期T1与T2均包括复位阶段T01、数据电压写入阶段T02及发光阶段T03。工作周期T1与T2的不同之处在于，像素电路10在工作周期T1不产生发光驱动电流Igs，其所电连接的发光器件20保持暗态；像素电路10在工作周期T2产生发光驱动电流Igs，其所电连接的发光器件20发光。

以下结合图7与图8对本申请的发明构思进行举例说明。

工作周期T1与T2中，在复位阶段T01，第二扫描线S2传输低电平信号，第一复位晶体管T3开启，复位线Vref上传输的复位信号到达发光驱动晶体管T0的控制端对发光驱动晶体管T0的控制端进行复位。在数据电压写入阶段T02，第三扫描线S3传输低电平信号，数据电压写入晶体管T5与阈值抓取晶体管T6开启，数据线Vdata上传输的数据电压写入发光驱动晶体管T0的控制端。在发光阶段T03，第一扫描线S1交替传输低电平和高电平信号，即第一扫描线S1在发光阶段传输脉冲信号，第一发光控制晶体管T1与第二发光控制晶体管T2同时多次开启与关断。

在工作周期T1中，由于像素电路10所电连接的发光器件20需要保持暗态，则在数据电压写入阶段T02写入发光驱动晶体管T0控制端的数据电压为高电平信号。那么，在发光阶段T03，发光驱动晶体管T0仍然可以保持关断，也就不会产生发光驱动电流Igs，即使第一发光控制晶体管T1与第二发光控制晶体管T2多次开启，发光器件20仍然可以保持暗态。

然而发明人对像素电路10及其工作时序做了细致的研究后发现，需要保持暗态的发光器件20出现偷亮问题的原因在于，第一发光控制晶体管T1与第二发光控制晶体管T2在多次开启的中间需要多次关断，也就是第一扫描线S1需要在发光阶段T03传输的信号需要多次由低电平条变为高电平。这就会拉高第一节点N1与第二节点N2的电位，并且第一节点N1的电位被拉高的程度高于第二节点N2的电位被拉高的程度，则应该保持关断的发光驱动晶体管T0会开启。在第一发光控制晶体管T1与第二发光控制晶体管T2开启的瞬间，产生了由第一节点N1流向第二节点N2的电流，进而使得发光器件20偷亮。

本申请实施例在第二节点N2增加了第一电容C1，则在发光阶段T03，虽然由于寄生电容的存在，第一扫描线S1上的信号仍然会拉高第一节点N1和第二节点N2的电位，但是第一扫描线S1所电连接的第一电容C1可以更明显的拉高第二节点N2的电位，则避免发光驱动晶体管T0开启以及避免产生由第一节点N1流向第二节点N2的电流。此外，无需通过增加数据电压来保证发光驱动晶体管T0处于关断状态，减小功耗。

此外，需要说明的是，在工作周期T2，由于像素电路10所电连接的发光器件20需要发光，则在数据电压写入阶段T02写入发光驱动晶体管T0控制端的数据电压为低电平信号。虽然第一电容C1的增加会明显拉高第二节点N2的电位，但是在发光阶段T03，发光驱动晶体管T0开启并产生由第一节点N1流向第二节点N2的发光驱动电流Igs。

在本申请的一个实施例中，如图9所示，发光驱动晶体管T0、第一发光控制晶体管T1、第二发光控制晶体管T2均为N型管，且数据电压写入晶体管T5、阈值抓取晶体管T6、第一复位晶体管T3及第二复位晶体管T4可以均为N型管。第一电容C1与第一节点N1电连接。

图10示意出了图9所示像素电路10的两个工作周期T1与T2，且工作周期T1与T2均包括复位阶段T01、数据电压写入阶段T02及发光阶段T03。工作周期T1与T2的不同之处在于，像素电路10在工作周期T1不产生发光驱动电流Igs，其所电连接的发光器件20保持暗态；像素电路10在工作周期T2产生发光驱动电流Igs，其所电连接的发光器件20发光。

以下结合图9与图10对本申请的发明构思进行举例说明。

工作周期T1与T2中，在复位阶段T01，第二扫描线S2传输高电平信号，第一复位晶体管T3开启，复位线Vref上传输的复位信号到达发光驱动晶体管T0的控制端对发光驱动晶体管T0的控制端进行复位。在数据电压写入阶段T02，第三扫描线S3传输高电平信号，数据电压写入晶体管T5与阈值抓取晶体管T6开启，数据线Vdata上传输的数据电压写入发光驱动晶体管T0的控制端。在发光阶段T03，第一扫描线S1交替传输高电平和低电平信号，即第一扫描线S1在发光阶段传输脉冲信号，第一发光控制晶体管T1与第二发光控制晶体管T2同时多次开启与关断。

在工作周期T1中，由于像素电路10所电连接的发光器件20需要保持暗态，则在数据电压写入阶段T02写入发光驱动晶体管T0控制端的数据电压为低电平信号。那么，在发光阶段T03，发光驱动晶体管T0仍然可以保持关断，也就不会产生发光驱动电流Igs，即使第一发光控制晶体管T1与第二发光控制晶体管T2多次开启，发光器件20仍然可以保持暗态。

然而发明人对像素电路10及其工作时序做了细致的研究后发现，需要保持暗态的发光器件20出现偷亮问题的原因在于，第一发光控制晶体管T1与第二发光控制晶体管T2在多次开启的中间需要多次关断，也就是第一扫描线S1需要在发光阶段T03传输的信号需要多次由高电平条变为低电平。这就会拉低第一节点N1与第二节点N2的电位，并且第二节点N2的电位被拉低的程度高于第二节点N2的电位被拉低的程度，则应该保持关断的发光驱动晶体管T0会开启。在第一发光控制晶体管T1与第二发光控制晶体管T2开启的瞬间，产生了由第一节点N1流向第二节点N2的电流，进而使得发光器件20偷亮。

本申请实施例在第一节点N1增加了第一电容C1，则在发光阶段T03，虽然由于寄生电容的存在，第一扫描线S1上的信号仍然会拉低第一节点N1和第二节点N2的电位，但是第一扫描线S1所电连接的第一电容C1可以更明显的拉低第二节点N2的电位，则避免发光驱动晶体管T0开启以及避免产生由第一节点N1流向第二节点N2的电流。

此外，需要说明的是，在工作周期T2，由于像素电路10所电连接的发光器件20需要发光，则在数据电压写入阶段T02写入发光驱动晶体管T0控制端的数据电压为高电平信号。虽然第一电容C1的增加会明显拉低第二节点N2的电位，但是在发光阶段T03，发光驱动晶体管T0开启并产生由第一节点N1流向第二节点N2的发光驱动电流Igs。

图11为图7对应的一种像素电路10的版图设计示意图，图12为图9对应的一种像素电路10的版图设计示意图。

在本申请的一个实施例中，如图11及图12所示，第一节点N1与第二节点N2位于第一扫描线S1的同一侧。

可以理解地，第一发光控制晶体管T1或者第二发光控制晶体管T2与发光驱动晶体管T0之间通过半导体层实现连接，位于第一发光控制晶体管T1/第二发光控制晶体管T2与发光驱动晶体管T0两者之间的第一节点N1为两者之间的半导体层中的一部分，位于第二发光控制晶体管T2/第一发光控制晶体管T1与发光驱动晶体管T0两者之间的第二节点N2为两者之间的半导体层中的一部分。

第一节点N1与第二节点N2分别为发光驱动晶体管T0的第一极一侧的半导体层的一部分、发光驱动晶体管T0的第二极一侧的半导体层的一部分，第一节点N1与第二节点N2均均位于第一扫描线S1的同一侧且均位于相邻的两条扫描线之间，则第一节点N1与第二节点N2均会受到第一扫描线S1上的信号的影响，且受影响的效果基本相同。在该种情况下，采用本申请的发明构思，在第一节点N1或者第二节点N2设置第一电容C1，可以明显改善发光器件20偷亮的问题，且易于设置第一电容C1的容值大小。

在本申请的一个实施例中，如图11及图12所示，第一电容C1的第一极板与第二电容C2的第一极板同层设置，第一电容C1的第二极板与第二电容C2的第二极板同层设置。则第一电容C1可以与第二电容C2同时制备，避免工艺制程简单且易于实现。

在本实施例的一种具体实现方式中，第一电容C1的第一极板及第二电容C2的第一极板可以均与第一扫描线S1同层设置，第一电容C1的第二极板及第二电容C2的第二极板所在膜层可以位于第一扫描线S1所在膜层与数据线Vdata所在膜层之间。

图13为图7对应的另一种像素电路10的版图设计示意图，图14为图9对应的另一种像素电路10的版图设计示意图。

在本申请的另一个实施例中，如图13及图14所示，第一电容C1的第一极板与第一扫描线S1同层设置，第一电容C1的第二极板与第一发光控制晶体管T1的半导体层同层设置。

在本实施例中，可以在制备第一扫描线S1时，通过将第一扫描线S1向第一节点N1或者第二节点N2的一侧延伸进而覆盖第一节点N1或者第二节点N2，形成第一电容C1的第一极板。

其中，第一节点N1与第二节点N2分别为发光驱动晶体管T0的第一极一侧的半导体层的一部分、发光驱动晶体管T0的第二极一侧的半导体层的一部分，该部分半导体层相对于半导体层中对应扫描线的部分具有更高的离子掺杂浓度，因此导电性更好。第一电容C1的第二极板与第一发光控制晶体管T1的半导体层同层设置，即第一电容C1的第二极板复用半导体层中具有较高离子掺杂浓度的部分，则第一电容C1的第二极板可以直接复用包含第一节点N1或者第二节点N2的半导体层中的部分。

在本实施例中，第一电容C1的第一极板与其所电连接的第一扫描线S1同层设置，第一电容C1的第二极板与其所电连接的第一节点N1或者第二节点N2同层设置。则避免了通过过孔或者信号线来实现第一电容C1的极板与对应的信号线或者节点之间的连接，因此，第一电容C1的设置不会额外增加工艺流程，且像素电路10的版图中除增加了第一电容C1外，其他结构无需改变。

在本申请的一个实施例中，如图11及图12所示，第一电容C1的第一极板复用第一扫描线S1的部分。也就是说，在本实施例中，第一扫描线S1的部分作为第一电容C1的第一极板，即无需对原有版图中第一扫描线S1做调整即可增加第一电容C1。

在本实施例的一种实现方式中，如图11所示，当第一发光控制晶体管T1为P型晶体管时，第一发光控制晶体管T1与第二发光控制晶体管T2中，与第二节点N2电连接的一者沿显示面板的厚度方向与第一电容C1至少部分交叠。如上述实施例所述，当第一发光控制晶体管T1为P型晶体管时，第一电容C1的第二极板与第二节点N2电连接，则与第一电容C1的第二极板交叠的第一电容C1的第一极板为第一扫描线S1的一部分，且该扫描线的一部分可以作为与第二节点N2电连接的第一发光控制晶体管T1或者第二发光控制晶体管T2的栅极。通过将第一电容C1设置为与第一发光控制晶体管T1或者第二发光控制晶体管T2交叠，可以避免增加像素电路10所占面积以及避免第一电容C1对其他器件的影响。

在本实施例的另一种实现方式中，如图12所示，当第一发光控制晶体管T1为N型晶体管时，第一发光控制晶体管T1与第二发光控制晶体管T2中，与第一节点N1电连接的一者沿显示面板的厚度方向与第一电容C1至少部分交叠。如上述实施例所述，当第一发光控制晶体管T1为N型晶体管时，第一电容C1的第二极板与第一节点N1电连接，则与第一电容C1的第二极板交叠的第一电容C1的第一极板为第一扫描线S1的一部分，且该扫描线的一部分可以作为与第一节点N1电连接的第一发光控制晶体管T1或者第二发光控制晶体管T2的栅极。通过将第一电容C1设置为与第一发光控制晶体管T1或者第二发光控制晶体管T2交叠，可以避免增加像素电路10所占面积以及避免第一电容C1对其他器件的影响。

在本申请的一个实施例中，第一电容C1的电容值大于1fF。第一扫描线S1与第一节点N1与第二节点N2之间存在寄生电容，则由于寄生电容的存在，第一扫描线S1对第一节点N1及第二节点N2电位的影响有限。通过将第一电容C1的电容值设置为大于1fF，可以有效避免第一节点N1的电位大于第二节点N2的电位。

优选地，第一电容C1的电容值为5fF。

图15为本申请实施例提供的一种显示面板的示意图。

本申请实施例提供一种显示面板01，如图15所示，包括如上述任意一个实施例提供的像素电路10。本申请实施例提供的显示装置还包括发光器件20，其中，像素电路10可以为发光器件20提供发光驱动电压或者发光驱动电流Igs。

在本申请提供的显示面板中，可以在解决显示画面闪烁的问题的基础上，有效解决发光器件20在暗态偷亮的问题。

图16为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置，如图16所示，包括如上述实施例提供的显示面板01。本申请实施例提供的显示装置可以为手机，此外，本申请实施例提供的显示装置也可以为电脑、电视等显示装置。

在本申请提供的显示装置中，可以在解决显示画面闪烁的问题的基础上，有效解决发光器件20在暗态偷亮的问题。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (13)

1.一种像素电路，其特征在于，包括：

发光驱动晶体管，所述发光驱动晶体管的第一极与第一节点连接，第二极与第二节点连接；所述发光驱动晶体管用于产生发光驱动电流并且所述发光驱动电流由所述第一节点流向所述第二节点；

第一发光控制晶体管，所述第一发光控制晶体管的控制端与第一扫描线电连接，所述第一发光控制晶体管的第一极与所述第一节点或者所述第二节点电连接；

第一电容，所述第一电容的第一极板与所述第一扫描线电连接；

其中，所述第一电容的第二极板与所述第一节点电连接，或者，所述第一电容的第二极板与所述第二节点电连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第一节点与所述第二节点位于所述第一扫描线的同一侧。

3.根据权利要求1所述的像素电路，其特征在于，所述发光驱动晶体管与所述第一发光控制晶体管均为P型晶体管，且所述第一电容的第二极板与所述第二节点电连接。

4.根据权利要求1所述的像素电路，其特征在于，所述发光驱动晶体管与所述第一发光控制晶体管均为N型晶体管，且所述第一电容的第二极板与所述第一节点电连接。

5.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二电容，所述第二电容的第一极板与所述发光驱动晶体管的控制端电连接；

其中，所述第一电容的第一极板与所述第二电容的第一极板同层设置，所述第一电容的第二极板与所述第二电容的第二极板同层设置。

6.根据权利要求1所述的像素电路，其特征在于，所述第一电容的第一极板与所述第一扫描线同层设置；所述第一电容的第二极板与所述第一发光控制晶体管的半导体层同层设置。

7.根据权利要求1所述的像素电路，其特征在于，所述第一电容的第一极板复用所述第一扫描线的部分。

8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括第二发光控制晶体管，所述第二发光控制晶体管的控制端与所述第一扫描线电连接，且所述第二发光控制晶体管与所述第一发光控制晶体管为同种沟道类型的晶体管；

当所述第一发光控制晶体管的第一极与所述第一节点电连接时，所述第二发光控制晶体管的第一极与所述第二节点电连接；

当所述第一发光控制晶体管的第一极与所述第二节点电连接时，所述第二发光控制晶体管的第一极与所述第一节点电连接；

其中，第一发光控制晶体管与所述第二发光控制晶体管中，一者的第二极与第一电源电压线电连接，另一者的第二极与发光器件电连接。

9.根据权利要求8所述的像素电路，其特征在于，

当所述第一发光控制晶体管为P型晶体管时，所述第一发光控制晶体管与所述第二发光控制晶体管中，与所述第二节点电连接的一者沿所述显示面板的厚度方向与所述第一电容至少部分交叠；

当所述第一发光控制晶体管为N型晶体管时，所述第一发光控制晶体管与所述第二发光控制晶体管中，与所述第一节点电连接的一者沿所述显示面板的厚度方向与所述第一电容至少部分交叠。

10.根据权利要求1所述的像素电路，其特征在于，所述第一电容的电容值大于1fF。

11.根据权利要求10所述的像素电路，其特征在于，所述第一电容的电容值为5fF。

12.一种显示面板，其特征在于，包括如权利要求1-11任意一项所述的像素电路。

13.一种显示装置，其特征在于，包括如权利要求12任意一项所述的显示面板。

Images