JP6947641B2 - アレイ基板の回路、アレイ基板、表示装置 - Google Patents
アレイ基板の回路、アレイ基板、表示装置 Download PDFInfo
- Publication number
- JP6947641B2 JP6947641B2 JP2017554306A JP2017554306A JP6947641B2 JP 6947641 B2 JP6947641 B2 JP 6947641B2 JP 2017554306 A JP2017554306 A JP 2017554306A JP 2017554306 A JP2017554306 A JP 2017554306A JP 6947641 B2 JP6947641 B2 JP 6947641B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- signal line
- film transistor
- circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 82
- 239000010409 thin film Substances 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 230000009977 dual effect Effects 0.000 claims description 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 83
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本実施例はアレイ基板の回路を提供し、図2aに示すように、第1信号ライン10に静電気放電を提供する静電気放電回路20と第1信号ライン10にテスト信号を提供するテスト回路30とを備え、静電気放電回路20は第1TFT201と第2TFT202を備え、テスト回路30は第3TFT301を備える。
(1)ベース基板001上にバファー層002を形成するステップと、
(2)バファー層002上に、第1活性層2014、第2活性層2024、第3活性層3014のパターンを備える半導体層003を形成するステップと、
(3)半導体層003上にゲート絶縁層004を形成するステップと、
(4)ゲート絶縁層004上に接続部60、第1ゲート2013、第2ゲート2023及び第3ゲート3013のパターンを形成し、テスト信号制御ライン32の第1部分を第3ゲートとする場合、ゲート絶縁層に第1ゲート2013、第2ゲート2023及びテスト信号制御ライン32のパターンを形成するステップと、
(5)層間絶縁層を形成するステップと、
(6)ゲート絶縁層004と層間絶縁層にビアホールを形成するステップと、
(7)第1ソース2011、第1ドレイン2012、第2ソース2021、第2ドレイン2022、第3ソース3011、第3ドレイン3012、第1信号ライン、第2信号ライン及び第3信号ラインの同一層に設置された部分のパターンを形成するステップとを含み、第1ソース2011と第1ドレイン2012はそれぞれビアホールを介して第1活性層2014に電気的に接続され、第2ソース2021と第2ドレイン2022はそれぞれビアホールを介して第2活性層2024に電気的に接続され、第3ソース3011と第3ドレイン3012はそれぞれビアホールを介して第3活性層3014に電気的に接続され、且つ、第1信号ライン、第2信号ライン及び第3信号ラインの切断部分はそれぞれビアホールを介して対応位置での接続部60に電気的に接続される(図2e、2f参照)。
本実施例は、アレイ基板の回路を提供し、第1TFT201はp型TFT、第2TFT202はp型TFT、第2信号ライン21は低レベル信号が印加されるように配置されて、低レベル信号ラインであり、第3信号ライン22は高レベル信号が印加されるように配置されて、高レベル信号ラインである以外、実施例1と同様である。同様の部分は実施例1の説明を参照する。
本実施例は、アレイ基板の回路を提供し、図3に示すように、
(1)第1TFT201はp型TFT、第2TFT202はp型TFTであり、
(2)実施例1の第1ソースは本実施例の第1ドレイン、実施例1の第1ドレインは本実施例の第1ソース、実施例1の第2ソースは本実施例の第2ドレイン、実施例1の第2ドレインは本実施例の第2ソースである以外、実施例1と同様である。
本実施例は、アレイ基板の回路を提供し、第1TFT201はn型TFT、第2TFT202はn型TFTであり、第2信号ライン21は低レベル信号が印加されるように配置されて、低レベル信号ラインであり、第3信号ライン22は高レベル信号が印加されるように配置されて、高レベル信号ラインである以外、実施例3と同様である。同様の部分は実施例3の説明を参照する。
本実施例は、アレイ基板の回路を提供し、図4に示すように、
(1)第2TFT202はp型TFTであり、
(2)実施例1の第2ソースは本実施例の第2ドレイン、実施例1の第2ドレインは本実施例の第2ソースである以外、実施例1と同様である。
本実施例は、アレイ基板の回路を提供し、第1TFT201はp型TFT、第2TFT202はn型TFTであり、第2信号ライン21は低レベル信号が印加されるように配置されて、低レベル信号ラインであり、第3信号ライン22は高レベル信号が印加されるように配置されて、高レベル信号ラインである以外、実施例5と同様である。同様の部分は実施例5の説明を参照する。
本実施例は、アレイ基板の回路を提供し、図5に示すように、
(1)第1TFT201はp型TFTであり、
(2)実施例1の第1ソースは本実施例の第1ドレイン、実施例1の第1ドレインは本実施例の第1ソースである以外、実施例1と同様である。
本実施例は、アレイ基板の回路を提供し、第1TFT201はn型TFT、第2TFT202はp型TFTであり、第2信号ライン21は低レベル信号が印加されるように配置されて、低レベル信号ラインであり、第3信号ライン22は高レベル信号が印加されるように配置されて、高レベル信号ラインである以外、実施例7と同様である。同様の部分は実施例7の説明を参照する。
(1)本開示実施例において、パターンを形成するパターニング又はパターニングプロセスは、リソグラフィプロセスのみを含んでもよく、又はリソグラフィプロセス及びエッチングステップを含んでもよく、又はプリント、インクジェット等の所定のパターンを形成する他のプロセスを含んでもよく、ここで特に限定がない。リソグラフィプロセスとは、成膜、露光、現像等の工程を含み、フォトレジスト、マスク、露光器等を用いてパターンを形成するものである。
(2)本開示実施例において、「同一層」とは、同一成膜プロセスで特定パターンを形成するための膜層を形成し、次に同一マスクを用いて一次パターニングプロセスで形成される層構造である。特定パターンの相違に応じて、一次パターニングプロセスは複数回の露光、現像又はエッチングプロセスを含む可能性があり、形成される層構造における特定パターンは連続的なものであっても、非連続的なものであってもよく、これら特定パターンは異なる高さ又は異なる厚さを有する場合もある。
(3)本開示実施例の図面は、本開示実施例に関する構造のみに関し、他の構造は、通常の設計を参照すればよい。
(4)分かりやすくするために、本開示実施例を説明する図面において、層又は領域の厚さは拡大されている。なお、たとえば層、膜、領域又は基板のような素子は、別の素子の「上」又は「下」に位置する場合、該素子は別の素子の「上」又は「下」に「直接」位置してもよく、中間素子が存在してもよい。
(5)矛盾のない場合、本開示実施例と実施例における特徴を組み合わせてもよい。
(6)明細書及び図面において、特別に定義しない場合、同じ符号は同一素子/部材を示す。
010 表示領域
020 周辺領域
08 データライン
09 ゲートライン
89 画素領域
10 第1信号ライン
20 静電気放電回路
30 テスト回路
23 共用部分
201 第1TFT
202 第2TFT
301 第3TFT
21 第2信号ライン
22 第3信号ライン
31 テスト信号入力ライン
32 テスト信号制御ライン
2011 第1ソース
2012 第1ドレイン
2013 第1ゲート
2014 第1活性層
20141、20142 サブ活性層
2021 第2ソース
2022 第2ドレイン
2023 第2ゲート
2024 第2活性層
20241、20242 サブ活性層
3011 第3ソース
3012 第3ドレイン
3013 第3ゲート
3014 第3活性層
30141、30142 サブ活性層
51、52、53、54、55、57、58 ビアホール
100 第1金属薄膜
200 第2金属薄膜
60 接続部
311 テスト信号入力ラインの第1部分
321 テスト信号制御ラインの第1部分
101 第1信号ラインの第1部分
102 第1信号ラインの第2部分
221 第3信号ラインの第1部分
001 ベース基板
002 バファー層
003 半導体層
004 ゲート絶縁層
Claims (19)
- アレイ基板の回路であって、第1信号ラインに静電気放電を提供する静電気放電回路と、前記第1信号ラインにテスト信号を提供するテスト回路とを備え、前記静電気放電回路と前記テスト回路は共用部分を有し、
前記静電気放電回路は、第1薄膜トランジスタと第2薄膜トランジスタを備え、前記テスト回路は第3薄膜トランジスタを備え、前記第1薄膜トランジスタと前記第3薄膜トランジスタは前記共用部分を有し、又は、前記第2薄膜トランジスタと前記第3薄膜トランジスタは前記共用部分を有し、
前記第1薄膜トランジスタと前記第3薄膜トランジスタはそれぞれ同一活性層の異なる部分を使用するアレイ基板の回路。 - 前記静電気放電回路は第2信号ラインと第3信号ラインを備え、前記テスト回路はさらにテスト信号入力ラインを備え、
前記第1薄膜トランジスタは第1ソースと第1ドレインを備え、前記第1信号ラインと前記第2信号ラインの一方は前記第1ドレインに電気的に接続され、他方は前記第1ソースに電気的に接続され、
前記第2薄膜トランジスタは第2ソースと第2ドレインを備え、前記第1信号ラインと前記第3信号ラインの一方は前記第2ソースに電気的に接続され、他方は前記第2ドレインに電気的に接続され、
前記第3薄膜トランジスタは第3ソースと第3ドレインを備え、前記第1信号ラインと前記テスト信号入力ラインの一方は前記第3ソースに電気的に接続され、他方は前記第3ドレインに電気的に接続され、前記共用部分は、前記第1薄膜トランジスタの前記第1ドレイン又は前記第1ソースが前記第3薄膜トランジスタの前記第3ソース又は前記第3ドレインとして共用する請求項1に記載のアレイ基板の回路。 - 前記第2信号ラインと前記第3信号ラインの一方は高レベル信号が印加されるように配置され、他方は低レベル信号が印加されるように配置される請求項2に記載のアレイ基板の回路。
- 前記第2信号ラインと前記第3信号ラインは等レベル信号が印加されるように配置される請求項2に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタと前記第2信号ラインは、前記第1信号ラインに蓄積した正の静電荷を放出するように配置され、前記第2薄膜トランジスタと前記第3信号ラインは、前記第1信号ラインに蓄積した負の静電荷を放出するように配置され、又は、前記第1薄膜トランジスタと前記第2信号ラインは前記第1信号ラインに蓄積した負の静電荷を放出するように配置され、前記第2薄膜トランジスタと前記第3信号ラインは前記第1信号ラインに蓄積した正の静電荷を放出するように配置される請求項2に記載のアレイ基板の回路。
- 前記第1信号ラインは第1部分を備え、前記第2信号ラインは第1部分を備え、前記第1信号ラインの第1部分と前記第2信号ラインの第1部分の一方は前記第1薄膜トランジスタの前記第1ドレインとし、他方は前記第1薄膜トランジスタの前記第1ソースとして使用される請求項2に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタはさらに第1ゲートを備え、前記第1ゲートは前記第1薄膜トランジスタの前記第1ドレイン又は前記第1ソースに電気的に接続され、前記第2薄膜トランジスタはさらに第2ゲートを備え、前記第2ゲートは前記第2薄膜トランジスタの前記第2ドレイン又は前記第2ソースに電気的に接続される請求項2に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタ、前記第2薄膜トランジスタ及び前記第3薄膜トランジスタの少なくとも1つはデュアルゲート薄膜トランジスタである請求項2に記載のアレイ基板の回路。
- 前記テスト信号入力ラインは第1部分を備え、前記テスト信号入力ラインの第1部分は前記第3薄膜トランジスタの前記第3ドレイン又は前記第3ソースとして使用される請求項2に記載のアレイ基板の回路。
- 前記第1信号ラインは第2部分を備え、前記第3信号ラインは第1部分を備え、前記第1信号ラインの第2部分と前記第3信号ラインの第1部分の一方は前記第2薄膜トランジスタの前記第2ソースとし、他方は前記第2薄膜トランジスタの前記第2ドレインとして使用される請求項2に記載のアレイ基板の回路。
- 前記テスト回路はさらにテスト信号制御ラインを備え、前記テスト信号制御ラインは第1部分を備え、前記第3薄膜トランジスタはさらに第3ゲートを備え、前記テスト信号制御ラインの第1部分は前記第3薄膜トランジスタの第3ゲートとして使用される請求項2に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタはさらに第1ゲートを備え、前記第2薄膜トランジスタはさらに第2ゲートを備え、前記第3薄膜トランジスタはさらに第3ゲートを備え、前記第1ゲート、前記第2ゲート及び前記第3ゲートは同じ金属薄膜で形成される請求項1−11のいずれか1項に記載のアレイ基板の回路。
- 前記第1ソース、前記第1ドレイン、前記第2ソース、前記第2ドレイン、前記第3ソース及び前記第3ドレインは同じ金属薄膜で形成される請求項2−11のいずれか1項に記載のアレイ基板の回路。
- 前記第1信号ライン、前記第2信号ライン及び前記第3信号ラインは同一層に設置された部分を備え、前記第1信号ライン、前記第2信号ライン及び前記第3信号ラインの前記同一層に設置された部分は前記同じ金属薄膜で形成される請求項13に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタはさらに第1活性層を備え、前記第2薄膜トランジスタはさらに第2活性層を備え、前記第3薄膜トランジスタはさらに第3活性層を備え、前記第1活性層、前記第2活性層及び前記第3活性層のうち少なくとも1つは分離した少なくとも2つのサブ活性層を備える請求項1−11のいずれか1項に記載のアレイ基板の回路。
- 前記第1薄膜トランジスタはn型薄膜トランジスタ又はp型薄膜トランジスタであり、前記第2薄膜トランジスタはn型薄膜トランジスタ又はp型薄膜トランジスタであり、前記第3薄膜トランジスタはn型薄膜トランジスタ又はp型薄膜トランジスタである請求項1−11のいずれか1項に記載のアレイ基板の回路。
- 前記第1信号ラインはデータライン又はゲートラインを備える請求項1−16のいずれか1項に記載のアレイ基板の回路。
- 請求項1−17のいずれか1項に記載のアレイ基板の回路を備えるアレイ基板。
- 請求項18に記載のアレイ基板を備える表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620363217.3 | 2016-04-26 | ||
CN201620363217.3U CN205665504U (zh) | 2016-04-26 | 2016-04-26 | 阵列基板的电路、阵列基板、显示装置 |
PCT/CN2017/078820 WO2017185944A1 (zh) | 2016-04-26 | 2017-03-30 | 阵列基板的电路、阵列基板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019515321A JP2019515321A (ja) | 2019-06-06 |
JP6947641B2 true JP6947641B2 (ja) | 2021-10-13 |
Family
ID=57163761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017554306A Active JP6947641B2 (ja) | 2016-04-26 | 2017-03-30 | アレイ基板の回路、アレイ基板、表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10564494B2 (ja) |
JP (1) | JP6947641B2 (ja) |
CN (1) | CN205665504U (ja) |
WO (1) | WO2017185944A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205621414U (zh) * | 2016-04-26 | 2016-10-05 | 京东方科技集团股份有限公司 | 静电放电电路、阵列基板和显示装置 |
CN205665504U (zh) * | 2016-04-26 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板的电路、阵列基板、显示装置 |
CN106444107B (zh) * | 2016-10-27 | 2019-08-20 | 武汉华星光电技术有限公司 | 一种液晶盒测试电路、显示面板和装置 |
CN106842749B (zh) * | 2017-03-29 | 2019-11-15 | 武汉华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
CN106997132B (zh) * | 2017-05-27 | 2019-03-15 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
CN107180594B (zh) * | 2017-06-30 | 2021-11-30 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
CN107300813B (zh) * | 2017-07-28 | 2020-05-05 | 昆山龙腾光电股份有限公司 | 阵列基板及液晶显示面板 |
CN107993579B (zh) * | 2017-11-29 | 2019-11-12 | 武汉天马微电子有限公司 | 一种显示面板及其驱动方法、显示装置 |
US10741543B2 (en) | 2017-11-30 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device including integrated electrostatic discharge protection component |
KR102547345B1 (ko) * | 2018-06-27 | 2023-06-23 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109031827A (zh) * | 2018-08-16 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | 静电释放单元、阵列基板及液晶显示面板 |
CN111180523A (zh) * | 2019-12-31 | 2020-05-19 | 成都中电熊猫显示科技有限公司 | 薄膜晶体管、阵列基板以及液晶显示面板 |
WO2022257081A1 (zh) * | 2021-06-10 | 2022-12-15 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
CN113834992A (zh) * | 2021-09-24 | 2021-12-24 | 昆山龙腾光电股份有限公司 | 测试电路和显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09297321A (ja) * | 1996-04-30 | 1997-11-18 | Hitachi Ltd | 液晶表示基板および液晶表示装置 |
US7532265B2 (en) * | 2005-06-08 | 2009-05-12 | Wintek Corporation | Integrated circuit with the cell test function for the electrostatic discharge protection |
JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
EP2068259A1 (de) * | 2007-12-04 | 2009-06-10 | X-FAB Semiconductor Foundries AG | Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene |
JP5217469B2 (ja) * | 2008-02-04 | 2013-06-19 | ソニー株式会社 | 表示装置 |
JP2009229635A (ja) * | 2008-03-21 | 2009-10-08 | Sony Corp | 表示装置およびその製造方法 |
CN103926761B (zh) * | 2013-02-06 | 2018-07-10 | 上海中航光电子有限公司 | 一种用于阵列基板的测试结构及其制造方法 |
CN104021747A (zh) * | 2014-05-23 | 2014-09-03 | 京东方科技集团股份有限公司 | 面板功能测试电路、显示面板及功能测试、静电防护方法 |
KR102456436B1 (ko) * | 2015-02-17 | 2022-10-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN205121122U (zh) * | 2015-11-24 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种测试元件组、阵列基板及显示装置 |
CN205665504U (zh) | 2016-04-26 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板的电路、阵列基板、显示装置 |
-
2016
- 2016-04-26 CN CN201620363217.3U patent/CN205665504U/zh active Active
-
2017
- 2017-03-30 JP JP2017554306A patent/JP6947641B2/ja active Active
- 2017-03-30 WO PCT/CN2017/078820 patent/WO2017185944A1/zh active Application Filing
- 2017-03-30 US US15/566,610 patent/US10564494B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180203311A1 (en) | 2018-07-19 |
WO2017185944A1 (zh) | 2017-11-02 |
CN205665504U (zh) | 2016-10-26 |
US10564494B2 (en) | 2020-02-18 |
JP2019515321A (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6947641B2 (ja) | アレイ基板の回路、アレイ基板、表示装置 | |
US10438973B2 (en) | Display device and method for manufacturing same | |
US10157973B2 (en) | Organic light emitting display device | |
KR102559525B1 (ko) | 유기 발광 표시 장치 | |
US8686422B2 (en) | Active matrix substrate and active matrix display device | |
KR101959018B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
US20090051285A1 (en) | Organic electroluminescence display device | |
KR20190080389A (ko) | 유기발광표시패널 및 이를 이용한 유기발광표시장치 | |
WO2017185894A1 (zh) | 静电放电电路、阵列基板和显示装置 | |
KR20190081618A (ko) | 유기발광표시패널 및 이를 이용한 유기발광표시장치 | |
JP2021506098A5 (ja) | ||
US9312283B2 (en) | Method for producing display panel, and display panel | |
JP2021506098A (ja) | アレイ基板及びその製造方法、表示装置 | |
US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
WO2022174692A1 (zh) | 显示面板及显示装置 | |
US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
CN107742648A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
KR20180050478A (ko) | 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치 | |
EP3460846B1 (en) | Thin film transistor array substrate and display device using same | |
CN113133324B (zh) | 阵列基板和显示装置 | |
JP6110605B2 (ja) | 半導体装置 | |
JP5046915B2 (ja) | 表示装置用基板、表示装置、及び表示装置用基板の製造方法 | |
US10459300B2 (en) | Array substrate and a method for fabricating the same, a liquid crystal display panel | |
US20200381456A1 (en) | Array substrate and method for manufacturing the same, display device | |
US20230354653A1 (en) | Display panel, display device, and method for manufacturing a display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6947641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |