KR20080097309A

KR20080097309A - 액정표시장치 및 그 제조방법

Info

Publication number: KR20080097309A
Application number: KR1020070042381A
Authority: KR
Inventors: 윤중철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-05-01
Filing date: 2007-05-01
Publication date: 2008-11-05
Also published as: KR101328810B1

Abstract

본 발명은 정전기 방지부의 불량을 방지할 수 있는 액정표시장치 및 그 제조 방법을 제공하는 것이다.

본 발명의 액정표시장치는 화상이 구현되는 표시영역과 상기 표시영역에 구동신호를 공급하는 구동회로부들이 위치하는 비표시영역으로 구분되는 액정표시패널과; 상기 구동회로부들에 구동신호를 공급하는 인쇄회로보드를 구비하고, 상기 액정표시패널은 상기 비표시영역에 형성되어 상기 인쇄회로보드로부터의 구동신호를 상기 구동회로부로 전달함과 아울러 정전기 방지부가 구비되는 제1 신호라인들을 포함하고, 상기 각각의 제1 신호라인은 서로 다른 평면에서 서로 다른 물질로 형성된 제1 서브 신호라인 및 제2 서브 신호라인으로 구분되고, 상기 제1 서브 신호라인과 제2 서브 신호라인은 상기 정전기 방지부를 통해 전기적으로 접속되는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}

도 1은 종래의 폴리 실리콘형 액정표시장치의 구성을 개략적으로 도시한 평면도.

도 2는 액정표시장치의 신호라인군을 상세히 나타내는 평면도.

도 3은 도 2에서의 Ⅰ-Ⅰ'선을 절단하여 도시한 단면도.

도 4는 본 발명의 실시예에 따른 액정표시장치의 신호라인군을 상세히 나타내는 평면도.

도 5는 도 4에서의 Ⅱ-Ⅱ'선을 절단하여 도시한 단면도.

도 6은 종래 정전기 방지부의 저항층 표면이 부분적으로 식각된 상태를 나타내는 단면도.

도 7a 내지 도 7g는 정전기 방지부를 포함한 신호라인군의 제조공정을 박막 트랜지스터의 제조공정과 결부시켜 단계적으로 나타내는 단면도들.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치를 나타내는 평면도.

< 도면의 주요부분에 대한 설명>

10 : 액정표시패널 15 : 인쇄회로보드

14,114 : 저항층 20 : 데이터 구동회로부

30 : 게이트 구동회로부 2 : 게이트 라인

4 : 데이터 라인 16 : 화소전극

41 : 제1 도전패턴 43 : 제2 도전패턴

141 : 도전패턴 33,133 : 제1 홀

35,135 : 제2 홀 37,137 : 제3 홀

39 : 제4홀 6 : 박막 트랜지스터

44,144 : 제1 절연층 146 : 제2 절연층

118 : 폴리 실리콘형 반도체 패턴 148 : 제3 절연층

본 발명은 액정표시장치에 관한 것으로, 특히 정전기 방지부의 불량을 방지할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.

일반적으로, 액정표시장치(Liquid Crystal Display Device : "LCD")는 영상 신호에 대응하도록 광빔의 투과량을 조절함에 의해 화상을 표시하는 대표적인 평판표시장치이다. 특히, 액정표시장치는 경량화, 박형화, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라 액정표시장치는 사무자동화(Office Automation) 장치 및 노트북 컴퓨터의 표시장치로 적용되고 있다. 최근 액정표시장치는 중소형 크기로 제작되어 항공기, 선박은 물론 승용차에까지 네비게이션 서비스가 가능한 GPS 시스템, 이미지·음악·동영상 등 멀티미디어를 휴대하면서 즐길 수 있도록 만든 장치 PMP(Portable Multimedia Player) 등에 사용된다.

또한, 액정표시장치는 사용자의 요구에 부응하여 대화면화, 고정세화, 저소비전력화의 방향으로 진행되고 있어서 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. 특히, 박막 트랜지스터(Thin Film Transistor : "TFT")를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시장치는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.

이러한 액티브 매트릭스 타입의 액정표시장치는 액정셀들이 액티브 매트릭스 형태로 배열된 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로들을 포함한다. 액정표시패널에는 액정셀들 각각을 구동하기 위한 스위칭 소자로 박막 트랜지스터가 형성된다. 박막 트랜지스터로는 아모퍼스(Amorphous) 실리콘을 이용한 아모퍼스형 박막 트랜지스터와, 저온 폴리 실리콘(LTPS : Low Temperature Poly-Silicon)을 이용한 폴리 실리콘형 박막 트랜지스터가 이용된다.

폴리 실리콘형 박막 트랜지스터는 아모퍼스 실리콘보다 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시장치에 적합할 뿐만 아니라 주변 구동회로들을 표시장치에 내장할 수 있는 장점을 가지고 있다.

도 1은 종래 저온 폴리 실리콘형(LTPS : Low Temperature Poly-Silicon) 박막 트랜지스터를 이용한 액정표시장치를 나타내는 평면도이다.

도 1에 도시된 액정표시장치는 액정표시패널(10)과, 이방성 도전 필름(Anisotropic Conductive Film : "ACF") 또는 FPC 등을 통해 액정표시패널(10)에 부착되는 인쇄회로보드(15)를 구비한다. 인쇄회로보드(15)는 액정표시패널(10)에 실장된 구동회로들을 제어하기 위한 제어신호들을 액정표시패널(10)로 공급한다.

액정표시패널(10)은 화상이 구현되는 표시영역(P1) 및 표시영역(P1)을 제외한 비표시영역(P2)으로 구분된다.

표시영역(P1)에는 액정을 사이에 두고 마주보는 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판으로 구성된다. 그리고, 박막 트랜지스터 어레이 기판에는 서로 교차되는 게이트 라인(2) 및 데이터 라인(4), 게이트 라인(2)과 데이터 라인의 교차영역에 위치하는 폴리 실리콘형 박막 트랜지스터(6), 박막 트랜지스터(6)와 접속된 화소전극(16) 등이 포함된다.

비표시영역(P2)에는 게이트 라인(2)에 게이트 구동신호를 공급하는 게이트 구동회로부(30)들, 데이터 라인(4)에 데이터 구동신호를 공급하는 데이터 구동회로부(20)들이 실장되며, 게이트 구동회로부(30)들에 게이트 구동 및 제어신호들을 전송하기 위한 신호라인군(26)이 위치하게 된다.

데이터 구동회로부(20)들은 디지털 신호인 화소 데이터 신호를 아날로그 신호인 화소 전압신호로 변환하여 데이터 라인(4)들에 공급한다.

게이트 구동회로부(30)들은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게 이트 하이전압 신호(VGH)를 게이트 라인(2)들에 순차적으로 공급한다. 또한, 게이트 구동회로부(30)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트 라인(2)들에 공급한다.

신호라인군(26) 내의 다수의 신호라인들은 인쇄회로보드(15)로부터의 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE) 등을 게이트 구동회로부(30)에 전달한다.

신호라인군(26)의 각각의 신호라인들에는 액정표시패널의 제조 과정 중 외부에서 유입되는 정전기가 패널 내부로 직접 유입되는 것을 방지하기 위한 정전기 방지부가 형성되어 있다.

도 2는 신호라인군(26)을 좀더 구체적으로 나타내는 평면도이고, 도 3은 도 2에서의 Ⅰ-Ⅰ'선을 절취하여 나타내는 단면도이다.

도 2를 참조하면 신호라인군(26)을 이루는 각각의 신호라인(27)들에는 정전기 방지부(A)가 형성되어 있다. 신호라인(27)은 두개의 라인이 분리되어 있고 분리된 각각의 라인은 정전기 방지부(A)를 통해 전기적으로 연결된 형태를 갖는다.

도 2의 평면도 및 도 3에 도시된 단면도를 참조하여 정전기 방지부(A)의 구조를 좀더 구체적으로 설명한다.

정전기 방지부(A)는 하부기판(1) 위에 형성된 저항층(14)과, 저항층(14)을 덮도록 형성되는 제1 절연층(44), 제1 절연층(44) 위에 소정 간격을 두고 분리되어 있는 신호라인(27)을 구비한다. 이하, 분리된 신호라인(27) 중 일 측에 위치하는 라인을 "제1 서브 신호라인(27a)"이라 하고, 타 측에 위치하는 라인을 "제2 서브 신호라인(27b)"이라 한다.

또한, 정전기 방지부(A)는 제1 절연층(44), 제1 및 제2 서브 신호라인(27a,27b)을 덮도록 형성된 제2 절연층(46)과, 제2 절연층(46)을 관통하여 제1 서브 신호라인(27a)을 노출시키는 제1 홀(33)과, 제1 및 제2 절연층(44,46)을 모두 관통하여 저항층(14)을 노출시키는 제2 홀(35)과, 제1 홀(33)을 통해 제1 서브 신호라인(27a)과 접촉됨과 아울러 제2 홀(35)을 통해 저항층(14)과 접촉되는 제1 도전패턴(41)과, 제1 및 제2 절연층(44,46)을 모두 관통하여 저항층(14)을 노출시키는 제3 홀(37)과, 제2 절연층(46)을 관통하여 제2 서브 신호라인(27b)을 노출시키는 제4 홀(39)과, 제4 홀(39)을 통해 제2 서브 신호라인(27b)과 접촉됨과 아울러 제3 홀(37)을 통해 저항층(14)과 접촉되는 제2 도전패턴(43)과, 제1 및 제2 도전패턴(41,43)을 덮도록 형성되는 제3 절연층(48)을 구비한다.

여기서, 신호라인(27)을 구성하는 제1 및 제2 서브 신호라인(27a,27b)은 표시영역(P1)의 게이트 라인(2)과 동일물질로 동시에 형성되고, 저항층(14)은 폴리 실리콘형 박막 트랜지스터의 폴리 실리콘형 반도체 패턴과 동일물질로 동시에 형성되고, 제1 및 제2 도전패턴(41,43)은 데이터 라인(4)과 동일물질로 동시에 형성된다.

이러한 구조를 가지는 정전기 방지부(A)에서 저항층(14)은 상대적 낮은 도전성을 갖게 됨으로써 제조공정 중 제1 서브 신호라인(27a)으로 유입되는 정전기가 제2 서브 신호라인(27b)으로 직접 유입되는 것을 방지하는 역할을 한다. 즉, 외부 에서 방생된 정전기가 제1 서브 신호라인(27a)을 경유하여 저항층(14)에 유입되는 경우 저항층(14)에서의 높은 저항으로 인하여 정전기의 양이 급격히 감소하거나 제거되게 됨으로써 패널 내부 구조를 정전기로부터 보호할 수 있게 된다.

그러나, 이러한 정전기 방지부(A)의 저항층(14)은 외부 정전기로부터 패널 내부를 보호하는 역할을 수행하는 과정에서 정전기에 의해 단선되거나 파괴되는 경우가 빈번히 발생 된다.

정전기 방지부(A)의 저항층(14)이 파괴되면 정전기로부터 액정표시패널이 손상될 우려가 있을 뿐만 아니라, 점등 검사를 정상적으로 실시할 수 없게 된다.

점등 검사는 액정표시패널을 형성한 후 신호라인군(27)에 점등검사를 위한 구동신호를 공급함으로써 표시영역 점등 여부를 판단하게 된다. 그러나, 종래 정전기 방지부(A)의 저항층(14)의 파괴 빈도는 생산되는 전체 액정표시패널들 중 10% 이상을 차지함에 따라 점등 검사 또한 정상적으로 이루어질 수 없는 문제가 발생 된다.

따라서, 본 발명의 목적은 정전기 방지부의 불량을 방지함으로써 정전기로부터 액정표시패널의 내부 구조를 보호함과 아울러 점등 검사의 신뢰성을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 화상이 구현되는 표시영역과 상기 표시영역에 구동신호를 공급하는 구동회로부들이 위치하는 비표시영역으로 구분되는 액정표시패널과; 상기 구동회로부들에 구동신호를 공급하는 인쇄회로보드를 구비하고, 상기 액정표시패널은 상기 비표시영역에 형성되어 상기 인쇄회로보드로부터의 구동신호를 상기 구동회로부로 전달함과 아울러 정전기 방지부가 구비되는 제1 신호라인들을 포함하고, 상기 각각의 제1 신호라인은 서로 다른 평면에서 서로 다른 물질로 형성된 제1 서브 신호라인 및 제2 서브 신호라인으로 구분되고, 상기 제1 서브 신호라인과 제2 서브 신호라인은 상기 정전기 방지부를 통해 전기적으로 접속된다.

상기 구동회로부들에는, 상기 액정표시패널에 게이트 구동신호를 공급하는 게이트 구동회로부와; 상기 액정표시패널에 데이터 구동신호를 공급하는 데이터 구동회로부를 포함한다.

상기 제1 신호라인들은 상기 게이트 구동신호를 상기 게이트 구동회로부에 공급하는 것을 특징으로 한다.

상기 데이터 구동회로부로부터의 데이터 구동신호가 공급될 상기 액정표시패널 내의 데이터 라인을 선택하기 위한 멀티 플렉서와; 상기 멀티 플렉서와 상기 인쇄회로보드를 전기적으로 연결시키며 상기 정전기 방지부가 포함되는 제2 신호라인들을 더 포함한다.

상기 각각의 제2 신호라인은 상기 제1 신호라인과 동일한 구조를 갖는다.

상기 액정표시패널의 표시영역에는 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극이 형성된다.

상기 정전기 방지부는 저항층과; 상기 저항층을 덮도록 형성되며 상기 제1 서브 신호라인 아래에 위치하는 제1 절연층과; 상기 제1 서브 신호라인 및 제1 절연층 위에 형성된 제2 절연층과; 상기 제2 절연층을 관통하여 상기 제1 서브 신호라인을 노출시키는 제1 홀과; 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 적어도 하나의 제2 홀과; 상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴과; 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 제3 홀을 구비하고, 상기 제2 서브 신호라인은 상기 제2 절연층 위에 형성되며 상기 제3 홀을 통해 상기 저항층과 접촉된다.

상기 제1 서브 신호라인은 상기 게이트 라인과 동일물질이고, 상기 제2 서브 신호라인 및 제1 도전패턴은 상기 데이터 라인과 동일물질이며, 상기 저항층은 상기 박막 트랜지스터의 반도체 패턴과 동일물질이다.

상기 박막 트랜지스터의 반도체 패턴은 폴리 실리콘을 포함한다.

상기 제1 서브 신호라인은 몰리브덴(Mo)을 포함하는 단일층으로 이루어지고, 상기 제2 서브 신호라인은 몰리브덴(Mo)층, 알루미늄네오듐(AlNd)층 및 몰리브덴(Mo)층이 순차적으로 적층된 다층 구조이다.

본 발명은 화상이 구현되는 표시영역과 표시영역에 구동신호를 공급하는 게이트 구동회로부 및 데이터 구동회로가 실장된 비표시영역으로 구분되는 액정표시 패널을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 있어서, 상기 액정표시패널을 형성하는 단계는 구동신호를 상기 게이트 구동회로부로 전달하는 제1 신호라인들 및 상기 표시영역에 위치하며 상기 게이트 구동회로부로부터의 스캐닝 신호에 응답하는 박막 트랜지스터를 형성하는 단계를 포함하고, 상기 제1 신호라인을 형성하는 단계는 정전기 방지부를 통해 전기적으로 연결되며 서로 다른 평면에서 서로 다른 물질로 이루어지는 제1 및 제2 서브 신호라인을 형성하는 단계를 포함한다.

상기 제1 신호라인을 형성하는 단계는 하부기판 상에 상기 정전기 방지부의 저항층을 형성하는 단계와; 상기 저항층을 덮도록 제1 절연층을 형성하는 단계와; 상기 제1 절연층 위에 상기 제1 서브 신호라인을 형성하는 단계와; 상기 제1 서브 신호라인이 형성된 제1 절연층 위에 제2 절연층을 형성하는 단계와; 상기 제2 절연층을 관통하여 제1 서브 신호라인을 노출시키는 제1 홀, 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 제2 및 제3 홀을 형성하는 단계와; 상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴과, 상기 제3 홀을 통해 상기 저항층과 접촉되는 상기 제2 서브 신호라인을 형성하는 단계를 포함한다.

상기 제1 신호라인 및 박막 트랜지스터를 형성하는 단계는 하부기판 상에 반도체 패턴 및 저항층을 형성하는 단계와; 상기 반도체 패턴 및 저항층을 덮도록 제1 절연층을 형성하는 단계와; 상기 제1 절연층을 사이에 두고 상기 반도체 패턴과 중첩되는 게이트 전극 및 상기 제1 서브 신호라인을 형성하는 단계와; 상기 제1 서 브 신호라인 및 게이트 전극이 형성된 제1 절연층 위에 제2 절연층을 형성하는 단계와; 상기 제2 절연층을 관통하여 제1 서브 신호라인을 노출시키는 제1 홀, 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 각각 노출시키는 제2 및 제3 홀과, 상기 제1 및 제2 절연층을 관통하여 상기 반도체 패턴의 소스영역을 노출시키는 소스 접촉홀과, 상기 제1 및 제2 절연층을 관통하여 상기 반도체 패턴의 드레인 영역을 노출시키는 드레인 접촉홀을 형성하는 단계와; 상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴, 상기 제3 홀을 통해 상기 저항층과 접촉되는 상기 제2 서브 신호라인, 상기 소스 접촉홀을 통해 상기 반도체 패턴의 소스 영역과 접촉되는 소스전극 및 상기 드레인 접촉홀을 통해 상기 반도체 패턴의 드레인 영역과 접촉되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 액정표시패널을 형성하는 단계는 상기 데이터 구동회로부로부터의 데이터 구동신호가 공급될 상기 액정표시패널 내의 데이터 라인을 선택하기 위한 멀티 플렉서를 형성하는 단계를 포함한다.

상기 제1 신호라인을 형성하는 단계는 상기 멀티 플렉서와 전기적으로 접속되며 상기 정전기 방지부가 포함됨과 아울러 상기 제1 신호라인과 동일한 구조를 가지는 제2 신호라인들을 형성하는 단계 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 1 및 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

본 발명에 따른 액정표시장치는 신호라인군을 제외한 나머지 구성들은 종래의 액정표시장치와 동일한 구성을 가지므로 신호라인군을 제외한 나머지 구성들은 도 1을 참조하여 동일번호를 부여하여 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 액정표시장치에서의 신호라인군(26)을 구체적으로 나타내는 평면도이고, 도 5는 도 4에서의 Ⅱ-Ⅱ'선을 절취하여 나타내는 단면도이다.

도 4 및 도 5에 도시된 신호라인군(26) 내의 다수의 신호라인(27)들은 인쇄회로보드(15)로부터의 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE) 등을 게이트 구동회로부(30)에 전달한다.

신호라인군(26) 내의 각각의 신호라인(27)들에는 액정표시패널(10)의 제조 과정 중 외부에서 유입되는 정전기가 패널 내부로 직접 유입되는 것을 방지하기 위한 정전기 방지부(A)가 형성되어 있다. 그리고, 각각의 신호라인(27)은 종래와 동일하게 정전기 방지부(A) 영역에서 소정 간격을 두고 분리됨으로써 제1 서브 신호라인(127a) 및 제2 서브 신호라인(127b)으로 구분된다.

여기서, 제2 서브 신호라인(127b)은 종래와 달리 제1 서브 신호라인(127a)과 다른 평면 상에서 위치함과 아울러 데이터 라인(4)과 동일물질로 형성되며 별도의 도전패턴 없이 직접 저항층(114)과 접촉된다.

도 5의 단면도를 참조하며 좀더 구체적으로 설명하면, 정전기 방지부(A)는 하부기판(101) 위에 형성된 저항층(114)과, 저항층(114)을 덮도록 형성되는 제1 절연층(144), 제1 절연층(144) 위에 형성된 제1 서브 신호라인(127a), 제1 서브 신호라인(127a) 및 제1 절연층(144)을 덮도록 형성된 제2 절연층(146)과, 제2 절연층(146)을 관통하여 제1 서브 신호라인(127a)을 노출시키는 제1 홀(133)과, 제1 및 제2 절연층(144,146)을 모두 관통하여 저항층(114)을 노출시키는 적어도 하나의 제2 홀(135)과, 제1 홀(133)을 통해 제1 서브 신호라인(127a)과 접촉됨과 아울러 제2 홀(135)을 통해 저항층(114)과 접촉되는 제1 도전패턴(141)과, 제1 및 제2 절연층(144,146)을 모두 관통하여 저항층(114)을 노출시키는 제3 홀(137)과, 제3 홀(137)을 통해 저항층(114)과 직접 접촉되는 제2 서브 신호라인(127b)과, 제2 서브 신호라인(127b)을 덮도록 형성된 제3 절연층(148)으로 구성된다.

여기서, 제1 서브 신호라인(127a)은 표시영역(P1)의 게이트 라인(2)과 동일물질로 동시에 형성되고, 저항층(114)은 폴리 실리콘형 박막 트랜지스터(6)의 폴리 실리콘형 반도체 패턴과 동일물질로 동시에 형성되고, 제1 도전패턴(141) 및 제2 서브 신호라인(127c)은 데이터 라인(4)과 동일물질로 동시에 형성된다. 예를 들어, 제1 서브 신호라인(127a) 및 게이트 라인(2)은 몰리브덴(Mo)을 포함하는 단일층이고, 제2 서브 신호라인(127b)은 몰리브덴(Mo)층, 알루미늄네오듐(AlNd)층 및 몰리브덴(Mo)층이 순차적으로 적층된 다층 구조이다.

이에 따라, 제1 서브 신호라인(127a)과 제2 서브 신호라인(127c)은 서로 마주보지 않게 됨에 따라 정전기 대전효과를 최소화시킬 수 있게 된다. 그 결과, 저 항층(114)의 단선 또는 파괴를 방지할 수 있게 된다.

이를 도 6을 참조하여 좀더 상세히 설명하면 다음과 같다.

본원발명의 출원인은 저항층(114)의 파괴 또는 단선 원인에 대하여 수차례의 실험 또는 지속적인 연구를 거듭한 결과 다음과 같은 원인에 기인한 것으로 판단하였다.

도 6을 참조하면, 종래에는 제1 및 제2 절연층(44,46)을 패터닝하여 저항층(14)을 노출시키는 과정에서 저항층(14)의 표면 또한 부분적으로 식각된다. 이에 따라 저항층(14)의 표면에 식각에 의한 낮은 깊이의 홈(B)이 형성되게 된다. 이후, 제1 및 제2 도전패턴(41,43)이 형성되기 전 또는 형성된 후 외부로부터 발생된 정전기가 유입되는 경우 저항층 표면에 발생된 홈(B) 주변으로 정전기에 의한 전하량이 집중되게 된다. 이때, 제1 서브 신호라인(27a)과 제2 서브 신호라인(27b)은 서로 동일평면 상에서 마주보게 위치함에 따라 정전기 대전효과를 일으키게 됨으로써 집중된 전하량이 증폭된다. 그 결과, 저항층(14) 표면의 홈(B) 주변에 저하가 집중되게 됨에 따라 홈(B) 주변은 점차 손상되게 된다. 그 이후, 정전기의 발생이 수회 반복됨에 따라 저항층(14) 표면의 홈(B)의 손상은 가속화됨에 따라 저항층(14)이 단선되거나 파괴되는 결과가 발생 된다.

즉, 저항층(14)이 단선되거나 파괴되는 현상은 저항층 표면에 발생되는 낮은 깊이의 홈(B)과 제1 서브 신호라인(27a)과 제2 서브 신호라인(27b) 사이의 대향전극으로 인한 정전기 대전효과가 가장 큰 원인으로 파악된다.

그러나, 저항층(14) 표면에 발생되는 낮은 깊이의 홈(B)의 발생은 공정 편차 등에 의해 발생됨으로써 홈(B)의 발생을 100% 방지하기가 쉽지 않다.

이에 따라, 본원발명의 출원인은 저항층(14) 표면에 발생된 홈(B)으로의 전하 집중을 최소화하는 방안을 제안하는 것이다.

즉, 본원발명에서는 도 4 및 도 5에 도시된 바와 같이 제1 서브 신호라인(127a)과 제2 서브 신호라인(127b)을 서로 다른 평면에 형성하였다. 즉, 제1 서브 신호라인(127a)은 게이트 라인(2)과 동일물질로 형성하고 제2 서브 신호라인(127b)은 데이터 라인(4)과 동일물질로 형성함으로써 제1 서브 신호라인(127a)과 제2 서브 신호라인(127b) 사이의 정전기 대전 발생을 최소화함에 따라 저항층(114)의 단선 및 파괴 등의 불량을 방지할 수 있게 된다.

이에 따라, 정전기 방지부(A)의 신뢰성이 향상될 수 있게 됨으로써 점등 검사를 위한 구동신호가 신호라인군(26)을 통해 정상적으로 전달될 수 있게 됨으로써 점등 검사 또한 정상적으로 실시될 수 있게 된다.

도 7a 내지 도 7g는 정전기 방지부를 포함한 신호라인군의 제조공정을 박막 트랜지스터의 제조공정과 결부시켜 단계적으로 나타내는 단면도들이다.

먼저, 하부기판(101) 상에 아몰퍼스 실리콘막이 증착된 후 레이저를 이용한 결정화 공정 및 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝됨에 따라 도 7a에 도시된 바와 같이 표시영역(P1)에 박막 트랜지스터의 폴리 실리콘형 반도체 패턴(118)이 형성됨과 아울러 비표시영역(P1)에 저항층(114)이 형성된다. 저항층(114)은 필요에 따라 결정화될 수도 있고 결정화되지 않을 수도 있다. 한편, 저항층(114) 및 폴리 실리콘형 반도체 패턴(118)이 형성되기 전에 SiO₂ 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막이 형성될 수도 있다.

저항층(114) 및 폴리 실리콘형 반도체 패턴(118)이 하부기판(101) 상에 산화실리콘(SiOx), 질화실리콘(SiNx) 등의 절연물질이 전면 증착됨으로써 제1 절연층(144)(또는 "게이트 절연막" 이라 한다)이 형성된다. 제1 절연층(144)이 형성된 하부기판(101) 상에 게이트 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트 금속층이 패터닝된다. 이에 따라, 도 7b에 도시된 바와 같이 표시영역(P1)에 게이트 전극(109)이 형성되고 비표시영역(P2)에 제1 서브 신호라인(127a)이 형성된다. 여기서, 게이트 금속층 물질로는 몰리브덴(Mo)이 이용될 수 있다.

폴리 실리콘형 반도체 패턴(118)에 불순물(예를 들어, n+ 이온 또는 p+이온)이 주입됨으로써 도 7c에 도시된 바와 같이 폴리 실리콘형 반도체 패턴(118)의 채널영역(118C), 소스 영역(118S) 및 드레인 영역(118D)이 형성된다. 한편, 비표시영역(P2)의 저항층(114)은 필요에 따라 불순물(예를 들어, n+ 이온 또는 p+이온)이 주입될 수도 있고 불순물이 주입되지 않을 수 있다.

게이트 전극(109) 및 제1 서브 신호라인(127a)이 형성된 하부기판(101) 상에 산화실리콘(SiOx), 질화실리콘(SiNx) 등의 절연물질이 전면 증착됨으로써 제2 절연층(146)(또는 "층간 절연막"이라 한다)이 형성된다. 이 후, 제1 및 제2 절연층(144,146)이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된 다. 이에 따라, 도 7d에 도시된 바와 같이 표시영역(P1)에는 소스 접촉홀(124S) 및 드레인 접촉홀(124D)이 형성되고, 비표시영역(P2)에 제1 내지 제3 홀(133,135,137)이 형성된다. 소스 접촉홀(124S) 및 드레인 접촉홀(124D)은 각각 제1 및 제2 절연층(144,146)을 관통하여 폴리 실리콘형 반도체 패턴(118)의 소스영역(118S)과 드레인영역(118D)을 각각 노출시킨다.

제1 홀(133)은 제2 절연층(146)을 관통하여 제1 서브 신호라인(127a)을 노출시키고, 제2 홀(135) 및 제3 홀(137)은 제1 및 제2 절연층(144,146)을 관통하여 저항층(114)을 각각 노출시킨다.

소스 접촉홀(124S) 및 드레인 접촉홀(124D), 제1 내지 제3 홀(133,135,137) 등이 형성된 하부기판(101) 상에 소스 드레인 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스 드레인 금속층이 패터닝된다. 이에 따라, 도 7e에 도시된 바와 같이 소스 접촉홀(124S)을 통해 반도체 패턴(118)의 소스영역(118S)과 접촉되는 소스전극(108)과, 드레인 접촉홀(124D)을 통해 반도체 패턴(118)의 드레인 영역(118D)과 접촉되는 드레인 전극(110)이 형성된다. 그리고, 제1 홀(133)을 통해 제1 서브 신호라인(127a)과 접촉됨과 아울러 제2 홀(135)을 통해 저항층(114)과 접촉되는 도전패턴(141)이 형성되고, 제3 홀(137)을 통해 저항층(114)과 접촉되는 제2 서브 신호라인(127b)이 형성된다. 이에 따라, 제1 서브 신호라인(127a)과 제2 서브 신호라인(127b)은 도전패턴(141) 및 저항층(114)을 통해 서로 전기적으로 접속된다. 한편, 제2 홀(135) 및 제3 홀(137)은 각각은 복수개로 형성되어 제1 및 제2 서브 신호라인(127a,127b)과 저항층(114) 간의 접촉의 신뢰성을 더욱 향상시킬 수도 있다.

이에 따라, 폴리 실리콘형 박막 트랜지스터(6)가 형성됨과 아울러 정전기 방지부(A)를 포함하는 신호라인(127)들이 형성될 수 있게 된다.

소스 드레인 금속층은 몰리브덴(Mo)층, 알루미늄네오듐(AlNd)층 및 몰리브덴(Mo)층이 순차적으로 적층된 다층구조를 가질 수 있다. 그 결과, 소스전극(108), 드레인 전극(110), 도전패턴(141) 및 제2 서브 신호라인(127b) 등은 몰리브덴(Mo)층, 알루미늄네오듐(AlNd)층 및 몰리브덴(Mo)층이 순차적으로 적층된 다층 구조를 가질 수 있다.

절연물질이 증착된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝됨으로써 도 7f에 도시된 바와 같이 화소 접촉홀(139)을 가지는 제3 절연층(148)(또는 "보호막" 이라 한다)이 형성된다. 이후, 투명전극 물질이 전면 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 도 7g에 도시된 바와 같이 화소 접촉홀(139)을 통해 드레인 전극(110)과 접촉되는 화소전극(16)이 형성된다. 제3 절연층(148)의 재료로는 제1 절연층(144)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene)또는 PFCB(perfluorocyclobutane) 등과 같은 유기 절연물질이 이용된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치를 나타내는 평면도이 다.

도 8에 도시된 액정표시장치에는 게이트 구동회로부(30)들에 게이트 구동 및 제어신호들을 전송하기 위한 신호라인군(26)(이하 "제1 신호라인군"이라 한다) 뿐만 아니라 멀티 플렉서(31)를 정전기로부터 보호하기 위한 신호라인군(29)(이하, "제2 신호라인군" 이라 한다)을 더 포함한다.

통상의 데이터 구동회로부(20)는 쉬프트 레지스터, 데이터 레지스터, 래치, 디지털/아날로그 변환기(DAC) 등을 포함하고, 디지털/아날로그 변환기(DAC)에는 멀티 플렉서(108)가 포함된다.

멀티 플렉서(31)는 극성 제어신호에 응답하여 정극성의 감마 보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상 전압을 아날로그 데이터전압으로써 출력하는 역할을 한다. 이 멀티 플렉서(31)는 칩 형태의 데이터 구동회로부(20) 내에 위치할 수도 있고, 도 8에 도시된 바와 같이 데이터 구동회로부(20)에서 분리되어 박막 트랜지스터 어레이 기판 상에 박막 트랜지스터(6) 등과 동시에 형성되며 데이터 라인(4)과 직접 접속될 수도 있다.

도 8과 같이 멀티 플렉서(31)가 박막 트랜지스터 어레이 기판 위에 직접 형성되는 경우에는 액정표시패널의 제조 과정 중 외부에서 유입되는 정전기에 의해 손상을 받을 수 있다. 이에 따라, 정전기로부터 멀티 플렉서(31)를 보호하기 위해 제2 신호라인군을 형성하고 제2 신호라인군을 구성하는 신호라인들(이하, 제2 신호라인군을 구성하는 신호라인들을 "제2 신호라인들"이라 한다) 각각에 정전기 방지부(A)가 형성된다.

도 8에서의 제2 신호라인군(29)을 이루는 제2 신호라인들 및 정전기 방지부는 도 4 및 도 5에 도시된 제1 신호라인(127) 및 정전기 방지부(A)와 동일한 구조를 가지며 동일한 기능을 수행한다.

즉, 제2 신호라인군(29) 내의 제2 신호라인 각각은 정전기 방지부(A)를 포함하고 정전기 방지부(A) 영역에서 소정 간격을 두고 분리되는 제1 서브 신호라인(127a) 및 제2 서브 신호라인(127b)으로 구분된다. 그리고, 제2 서브 신호라인(127b)은 제1 서브 신호라인(127a)과 다른 평면 상에서 위치함과 아울러 데이터 라인(4)과 동일물질로 형성되며 별도의 도전패턴 없이 직접 저항층(114)과 접촉된다. 이에 따라, 제1 신호라인(127a)과 제2 신호라인(127c)은 서로 마주보지 않게 됨에 따라 정전기 대전효과를 최소화시킬 수 있게 된다. 그 결과, 저항층(114)의 단선 또는 파괴를 방지할 수 있게 된다. 제2 신호라인군(29)은 제1 신호라인군(26)과 동일한 구조를 가지게 되므로 동일물질로 동시에 형성된다.

이와 같이, 도 8에 도시된 바와 같이 멀티 플렉서(31)가 데이터 구동회로부(20)에서 분리된 구조를 가지는 액정표시장치에서는 제1 신호라인군(26)과 별도로 제2 신호라인군(29)이 더 형성되고, 제2 신호라인군(29)을 구성하는 제2 신호라인들 각각에는 정전기로부터 멀티 플렉서(31)를 보호하기 위해 정전기 방지부(A)가 구비된다. 그리고, 제2 신호라인 및 정전기 방지부(A)는 도 4 및 도 5에 도시된 구조와 동일한 구조를 가지게 됨으로써 정전기 방지부의 불량을 방지할 수 있게 된다. 이에 따라, 정전기 방지부의 신뢰성이 향상되어 좀더 효과적으로 정전기로부터 멀티 플렉서(31)를 보호할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 구동신호를 상기 게이트 구동회로부로 전달함과 아울러 정전기 방지부를 구비되는 신호라인들에 있어서, 신호라인을 구성하며 정전기 방지부를 통해 전기적으로 연결되는 제1 및 제2 신호라인을 서로 다른 평면에서 서로 다른 물질로 형성한다. 그 결과, 제1 신호라인과 제2 신호라인 사이의 정전기 대전을 최소화시킴에 따라 정전기 방지부의 저항층의 손상을 방지할 수 있게 된다. 이에 따라, 정전기 방지부의 불량을 방지할 수 있게 된다. 뿐만 아니라, 정전기 방지부의 신뢰성이 향상됨에 따라 점등검사를 위한 구동신호가 신호라인 및 정전기 방지부를 경유하여 게이트 구동회로부에 정상적으로 공급할 수 있게 됨으로써 점등 검사를 정상적으로 실시할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

화상이 구현되는 표시영역과 상기 표시영역에 구동신호를 공급하는 구동회로부들이 위치하는 비표시영역으로 구분되는 액정표시패널과;

상기 구동회로부들에 구동신호를 공급하는 인쇄회로보드를 구비하고,

상기 액정표시패널은

상기 비표시영역에 형성되어 상기 인쇄회로보드로부터의 구동신호를 상기 구동회로부로 전달함과 아울러 정전기 방지부가 구비되는 제1 신호라인들을 포함하고,

상기 각각의 제1 신호라인은 서로 다른 평면에서 서로 다른 물질로 형성된 제1 서브 신호라인 및 제2 서브 신호라인으로 구분되고, 상기 제1 서브 신호라인과 제2 서브 신호라인은 상기 정전기 방지부를 통해 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 구동회로부들에는,

상기 액정표시패널에 게이트 구동신호를 공급하는 게이트 구동회로부와;

상기 액정표시패널에 데이터 구동신호를 공급하는 데이터 구동회로부를 포함하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 제1 신호라인들은 상기 게이트 구동신호를 상기 게이트 구동회로부에 공급하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 데이터 구동회로부로부터의 데이터 구동신호가 공급될 상기 액정표시패널 내의 데이터 라인을 선택하기 위한 멀티 플렉서와;

상기 멀티 플렉서와 상기 인쇄회로보드를 전기적으로 연결시키며 상기 정전기 방지부가 포함되는 제2 신호라인들을 더 포함하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 각각의 제2 신호라인은 상기 제1 신호라인과 동일한 구조인 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 액정표시패널의 표시영역에는

서로 교차되게 형성되는 게이트 라인 및 데이터 라인과;

상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와;

상기 박막 트랜지스터와 접속된 화소전극이 형성된 것을 특징으로 하는 액정 표시장치.
제 6 항에 있어서,

상기 정전기 방지부는

저항층과;

상기 저항층을 덮도록 형성되며 상기 제1 서브 신호라인 아래에 위치하는 제1 절연층과;

상기 제1 서브 신호라인 및 제1 절연층 위에 형성된 제2 절연층과;

상기 제2 절연층을 관통하여 상기 제1 서브 신호라인을 노출시키는 제1 홀과;

상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 적어도 하나의 제2 홀과;

상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴과;

상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 제3 홀을 구비하고,

상기 제2 서브 신호라인은 상기 제2 절연층 위에 형성되며 상기 제3 홀을 통해 상기 저항층과 접촉되는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,

상기 제1 서브 신호라인은 상기 게이트 라인과 동일물질이고,

상기 제2 서브 신호라인 및 제1 도전패턴은 상기 데이터 라인과 동일물질이며,

상기 저항층은 상기 박막 트랜지스터의 반도체 패턴과 동일물질인 것을 특징으로 하는 액정표시장치.
제 6 항 또는 제 8 항에 있어서,

상기 박막 트랜지스터의 반도체 패턴은 폴리 실리콘을 포함하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,

상기 제1 서브 신호라인은 몰리브덴(Mo)을 포함하는 단일층으로 이루어지고,

상기 제2 서브 신호라인은 몰리브덴(Mo)층, 알루미늄네오듐(AlNd)층 및 몰리브덴(Mo)층이 순차적으로 적층된 다층 구조인 것을 특징으로 하는 액정표시장치.
화상이 구현되는 표시영역과 표시영역에 구동신호를 공급하는 게이트 구동회로부 및 데이터 구동회로가 실장된 비표시영역으로 구분되는 액정표시패널을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 있어서,

상기 액정표시패널을 형성하는 단계는

구동신호를 상기 게이트 구동회로부로 전달하는 제1 신호라인들 및 상기 표 시영역에 위치하며 상기 게이트 구동회로부로부터의 스캐닝 신호에 응답하는 박막 트랜지스터를 형성하는 단계를 포함하고,

상기 제1 신호라인을 형성하는 단계는

정전기 방지부를 통해 전기적으로 연결되며 서로 다른 평면에서 서로 다른 물질로 이루어지는 제1 및 제2 서브 신호라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 11 항에 있어서,

상기 제1 신호라인을 형성하는 단계는

하부기판 상에 상기 정전기 방지부의 저항층을 형성하는 단계와;

상기 저항층을 덮도록 제1 절연층을 형성하는 단계와;

상기 제1 절연층 위에 상기 제1 서브 신호라인을 형성하는 단계와;

상기 제1 서브 신호라인이 형성된 제1 절연층 위에 제2 절연층을 형성하는 단계와;

상기 제2 절연층을 관통하여 제1 서브 신호라인을 노출시키는 제1 홀, 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 노출시키는 제2 및 제3 홀을 형성하는 단계와;

상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴과, 상기 제3 홀을 통해 상기 저항층과 접촉되는 상기 제2 서브 신호라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 11 항에 있어서,

상기 제1 신호라인 및 박막 트랜지스터를 형성하는 단계는

하부기판 상에 반도체 패턴 및 저항층을 형성하는 단계와;

상기 반도체 패턴 및 저항층을 덮도록 제1 절연층을 형성하는 단계와;

상기 제1 절연층을 사이에 두고 상기 반도체 패턴과 중첩되는 게이트 전극 및 상기 제1 서브 신호라인을 형성하는 단계와;

상기 제1 서브 신호라인 및 게이트 전극이 형성된 제1 절연층 위에 제2 절연층을 형성하는 단계와;

상기 제2 절연층을 관통하여 제1 서브 신호라인을 노출시키는 제1 홀, 상기 제1 및 제2 절연층을 관통하여 상기 저항층을 각각 노출시키는 제2 및 제3 홀과, 상기 제1 및 제2 절연층을 관통하여 상기 반도체 패턴의 소스영역을 노출시키는 소스 접촉홀과, 상기 제1 및 제2 절연층을 관통하여 상기 반도체 패턴의 드레인 영역을 노출시키는 드레인 접촉홀을 형성하는 단계와;

상기 제1 홀을 통해 상기 제1 서브 신호라인과 접촉됨과 아울러 상기 제2 홀을 통해 상기 저항층과 접촉되는 제1 도전패턴, 상기 제3 홀을 통해 상기 저항층과 접촉되는 상기 제2 서브 신호라인, 상기 소스 접촉홀을 통해 상기 반도체 패턴의 소스 영역과 접촉되는 소스전극 및 상기 드레인 접촉홀을 통해 상기 반도체 패턴의 드레인 영역과 접촉되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 13 항에 있어서,

상기 박막 트랜지스터의 반도체 패턴은 폴리 실리콘을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 11 항에 있어서,

상기 액정표시패널을 형성하는 단계는

상기 데이터 구동회로부로부터의 데이터 구동신호가 공급될 상기 액정표시패널 내의 데이터 라인을 선택하기 위한 멀티 플렉서를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 15 항에 있어서,

상기 제1 신호라인을 형성하는 단계는

상기 멀티 플렉서와 전기적으로 접속되며 상기 정전기 방지부가 포함됨과 아울러 상기 제1 신호라인과 동일한 구조를 가지는 제2 신호라인들을 형성하는 단계 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.