CN106842747B - 阵列基板及其制造方法、显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法、显示装置，属于显示领域。包括：衬底基板；衬底基板上设置有栅极图形、绝缘层和源漏极图形，绝缘层位于栅极图形和源漏极图形之间，栅极图形包括多个平行的数据线，源漏极图形包括至少两个平行的短路线；任一数据线与任一短路线交叉设置，每个数据线与一个短路线对应连接，且多个平行的数据线与至少两个平行的短路线中不同的短路线电连接；其中，多个平行的数据线中包括抗静电数据线，抗静电数据线的交叉区域上具有断口，该断口的两端分别与抗静电数据线对应的短路线电连接，交叉区域为对应的短路线在数据线上的正投影重叠区域。本发明提高了显示面板的测试成功的概率。本发明用于显示面板的测试。

Description

阵列基板及其制造方法、显示装置

技术领域

本发明涉及显示领域，特别涉及一种阵列基板及其制造方法、显示装置。

背景技术

目前，在显示装置的制造过程中，需要先分别制造阵列基板和彩膜基板，然后将制造完成的阵列基板和彩膜基板取向并对盒，并加入液晶，再将对盒后的阵列基板和彩膜基板切割成多个单独的显示面板，然后对显示面板进行加电测试，然后再对测试合格的显示面板进行装配，得到显示装置。

相关技术中，一般在阵列基板的外侧设置连接电路，该连接电路包括两条横向设置的短路线和多条纵向设置的数据线，其中，一部分数据线与一条短路线连接，另一部分数据线与另一条短路线连接，并且，数据线的一端裸露在显示面板的边缘。在对显示面板进行测试时，通过交替地向两条短路线上加载正负电压，使显示面板中的液晶模拟极性反转的状态，进而实现相应的显示，然后通过显示结果判断显示面板是否存在不良。

但是，在显示面板与其他设备或人接触时，显示面板中会产生静电，且该静电会在接触的瞬间释放，该瞬间释放的静电产生的电流会沿着裸露在显示面板边缘的数据线烧毁数据线与短路线的连接处，使得连接处形成开路，导致连接线路的不良，从而导致测试失败。

发明内容

为了解决现有技术静电产生的电流会沿着裸露在显示面板边缘的数据线烧毁数据线与短路线的连接处，使得连接处形成开路，导致连接线路的不良，从而导致测试失败的问题，本发明实施例提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下：

第一方面，提供了一种阵列基板，包括：

衬底基板；

所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；

其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

可选地，所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接；

其中，所述多个平行的数据线中的每个数据线均为所述抗静电数据线。

可选地，所述第一数据线和所述第二数据线沿所述短路线的延伸方向依次交错设置。

可选地，所述源漏极图形位于所述栅极图形上方；

所述源漏极图形上还设置有钝化层；

其中，所述钝化层上设置有与所述源漏极图形连接的第一过孔，所述绝缘层上设置有与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；

所述钝化层和所述绝缘层上设置有导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。

可选地，所述钝化层和所述绝缘层上还设置有公共电极，所述公共电极和所述导电材料层同层设置。

可选地，所述抗静电数据线上的所述断口的两端分别设置4个过孔，所述4个过孔包括沿远离所述断口方向依次排布的2个第一过孔和2个第二过孔。

第二方面，提供了一种阵列基板的制造方法，所述方法包括：

提供衬底基板；

在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；

其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

可选地，所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接；

其中，所述多个平行的数据线中的每个数据线均为所述抗静电数据线。

可选地，所述在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，包括：

在所述衬底基板上依次形成栅极图形、绝缘层和源漏极图形，且所述源漏极图形位于所述栅极图形上方；

在所述衬底基板上形成栅极图形、绝缘层和源漏极图形之后，所述方法还包括：

在所述源漏极图形上形成钝化层；

通过一次构图工艺在所述钝化层上形成与所述源漏极图形连接的第一过孔，在所述绝缘层上形成与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；

通过一次构图工艺在所述钝化层和所述绝缘层上形成导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。

第三方面，提供了一种显示装置，所述显示装置包括：第一方面所述的阵列基板。

本发明实施例提供的技术方案带来的有益效果是：

本发明实施例提供的阵列基板及其制造方法、显示装置，通过设置具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-1是本发明实施例提供的一种阵列基板的俯视示意图；

图1-2是图1-1所示的阵列基板在虚线AA’处的剖面示意图；

图2是现有技术中短路线与数据线通过过孔连接的一种示意图；

图3-1是本发明实施例提供的抗静电数据线能够实现抗静电作用的原理图；

图3-2是现有技术中短路线与数据线通过过孔连接的另一种示意图；

图3-3是图3-2中的数据线不能够实现抗静电作用的原理图；

图4是本发明实施例提供的一种阵列基板的制造方法的流程图；

图5是本发明实施例提供的另一种阵列基板的制造方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1-1是本发明实施例提供的一种阵列基板00的俯视示意图(为便于观看，仅画出了阵列基板上的数据线、短路线和过孔)，图1-2是图1-1所示的阵列基板在虚线AA’处的剖面示意图，如图1-1和图1-2所示，该阵列基板00可以包括：

衬底基板001。

衬底基板001上设置有栅极图形002、绝缘层003和源漏极图形004，绝缘层003位于栅极图形002和源漏极图形004之间，栅极图形002包括多个平行的数据线0021，源漏极图形004包括至少两个平行的短路线0041。

其中，任一数据线0021与任一短路线0041交叉设置，通常为垂直设置，每个数据线0021与一个短路线0041对应连接，且多个平行的数据线0021与至少两个平行的短路线0041中不同的短路线0041电连接。并且，多个平行的数据线0021中包括抗静电数据线，抗静电数据线的交叉区域上具有断口W，抗静电数据线上的断口W的两端分别与抗静电数据线对应的短路线0041电连接，交叉区域为对应的短路线0041在数据线0021上的正投影重叠区域。可选地，数据线0021与短路线0041的电连接可以通过过孔实现，并且，多个平行的数据线0021中的每个数据线均可以为抗静电数据线。

图2为现有技术中短路线1041与数据线1021通过过孔H连接的示意图，图2所示的数据线中没有断口，每个数据线都是一个整体。根据图1-1与图2的对比可以看出，在本发明实施例提供的阵列基板中设置有抗静电数据线，该抗静电数据线为设置有断口W的数据线，该断口W使得抗静电数据线分为两段，该两段抗静电数据线上靠近断口的一端分别与短路线0041电连接，且其中一段抗静电数据线远离断口的一端设置在阵列基板00的边缘，可以实现抗静电作用，其中另一段抗静电数据线远离断口W的一端与像素数据线电连接，可以驱动像素电极。其中，抗静电数据线能够实现抗静电作用的原理图请参考图3-1，如图3-1所示，抗静电数据线包括0021a和0021b两段，0021a和0021b靠近断口的一端分别与一个短路线0041电连接，图3-1假设两者与短路线0041的连接点为连接点b，0021a的另一端(图3-1中端点a)设置在阵列基板的边缘，0021b的另一端(图3-1中端点c)与像素数据线电连接，实际应用中，端点a与连接点b之间的形成有电阻R1，连接点b与端点c之间的形成有电阻R2。例如，当短路线与抗静电数据线之间的连接通过如图1-2所示的过孔实现时，0021a与短路线0041之间的连接过孔可以视为该电阻R1，0021b与短路线0041之间的连接过孔可以视为电阻R2。当阵列基板00与其他设备或者人接触时，在其边缘会产生静电，该静电产生的电流会沿着0021a烧毁电阻R1，由于抗静电数据线在断口处断开，并且，电阻R1烧毁后0021a两端为开路，静电产生的电流无法流向0021b，进而无法烧毁电阻R2，短路线0041与0021b之间能够保持电流通路(其电流方向如图中虚线所示)，继而实现抗静电作用，从而避免出现线路不良。

综上所述，本发明实施例提供的阵列基板，通过设置具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

需要说明的是，短路线可以设置在数据线的上方，也可以设置在数据线的下方，本发明实施例对其不做具体限定，本发明实施例中均以短路线设置在数据线的上方为例进行说明。短路线设置在数据线的上方，也即是，栅极图形包括至少两个平行的短路线，源漏极图形包括多个平行的数据线。

进一步地，上述多个平行的数据线0021可以包括第一数据线00211和第二数据线00212，上述至少两个平行的短路线0041可以包括第一短路线00411和第二短路线00412，第一数据线00211与第一短路线00411电连接，第二数据线00212与第二短路线00412电连接。这样的连接方式，在交替地向第一短路线和第二短路线上加载正负电压的过程中，能够使第一数据线和第二数据线上也交替地加载上正负电压，进而使显示面板中的液晶模拟极性反转的状态，以实现相应的显示功能。

可选地，第一数据线和第二数据线可以在沿短路线的延伸方向上依次交错设置。这样可以保证在阵列基板上加载正负电压的数据线排布的均匀性，进而保证加载在均匀排布的数据线上的正负电压信号的均匀性，并通过该均匀的信号控制液晶模拟极性反转的状态，进而可以保证图像显示的均匀性。

实际应用中，第一数据线和第二数据线也可以在沿短路线的延伸方向上非交错地设置，例如：阵列基板左侧的多个数据线均为第一数据线，阵列基板的右侧的多个数据线均为第二数据线，本发明实施例对其不做具体限定。

请参考图1-2，当源漏极图形004位于栅极图形002上方时，源漏极图形004上还可以设置有钝化层005。其中，钝化层005上设置有与源漏极图形004连接的第一过孔H1，绝缘层003上设置有与栅极图形002连接的第二过孔H2，该第一过孔H1位于交叉区域上方，该第二过孔H2位于交叉区域以外。并且，钝化层005和绝缘层003上还设置有导电材料层006，该导电材料层006包括位于第一过孔H1和第二过孔H2内的部分，以及位于第一过孔H1和第二过孔H2之间的部分。通过该导电材料层006，数据线0021和短路线0041之间可以实现电连接。并且，该导电材料层006包括位于第一过孔H1和第二过孔H2内的部分，以及位于第一过孔H1和第二过孔H2之间的部分，该三个部分的导电材料层006能够通过一次构图工艺形成，可以在一定程度上减化工艺程序。

需要说明的是，上述短路线和数据线的设置，既可以适用于使用两根短路线(英文：2D Line)或者六根短路线(英文：6D Line)等偶数根短路线对显示面板进行测试的情况，也可以适用于使用三根短路线(英文：3D Line)对显示面板进行测试的情况，本发明实施例对其不做具体限定。

示例地，请参考图1-1，当上述短路线和数据线的设置用于使用两根短路线对显示面板进行测试时，短路线的宽度可以设置为58微米(英文：μm)，数据线的宽度可以设置为17μm，过孔可以设置为5.5μm×8μm的椭圆。并且，抗静电数据线上的断口的两端可以分别设置4个过孔，该4个过孔包括沿远离断口方向依次排布的2个第一过孔和2个第二过孔。

还需要说明的是，钝化层和绝缘层上还设置有公共电极，该公共电极和导电材料层可以同层设置。这样，使公共电极和导电材料层能够通过一次构图工艺形成，以减化工艺程序。

还需要说明的是，要使数据线能够产生抗静电作用，该数据线上必须要具有断口，否则其不能够产生抗静电作用。例如，如图3-2所示，数据线1021在交叉区域的两端分别通过过孔H3和过孔H4与短路线连接，但该数据线1021在交叉区域不具有断口。其原理图请参见图3-3，过孔H3和过孔H4以并联的方式连接在数据线1021与短路线1041之间，当静电产生时，静电产生的电流会沿着数据线1021烧毁过孔H3和过孔H4，无法实现抗静电作用，继而无法避免出现线路不良。

综上所述，本发明实施例提供的阵列基板，通过设置具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

本发明实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法可以应用于制造本发明实施例提供的阵列基板。如图4所示，该阵列基板的制造方法可以包括：

步骤401、提供衬底基板。

该衬底基板可以为由玻璃、硅片、石英以及塑料等具有一定坚固性的导光的且非金属材料制成的基板。该衬底基板通常为透明基板，其材料可以优选为玻璃。

步骤402、在衬底基板上形成栅极图形、绝缘层和源漏极图形，绝缘层位于栅极图形和源漏极图形之间。

其中，栅极图形包括多个平行的数据线，源漏极图形包括至少两个平行的短路线。

需要说明的是，多个平行的数据线中的任一数据线与至少两个平行的短路线中的任一短路线交叉设置，每个数据线与一个短路线对应连接，且多个平行的数据线与至少两个平行的短路线中不同的短路线电连接。并且，多个平行的数据线中包括抗静电数据线，抗静电数据线的交叉区域上具有断口，该抗静电数据线上的断口的两端分别与抗静电数据线对应的短路线电连接，所述交叉区域为对应的短路线在所述数据线上的正投影重叠区域。

综上所述，本发明实施例提供的阵列基板的制造方法，通过形成具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

图5为本发明实施例提供的另一种阵列基板的制造方法，如图5所示，该阵列基板的制造方法可以包括：

步骤501、提供衬底基板。

步骤502、在衬底基板上形成栅极图形、绝缘层和源漏极图形，绝缘层位于栅极图形和源漏极图形之间。

可选地，当源漏极图形位于栅极图形上方时，在衬底基板上形成栅极图形、绝缘层和源漏极图形的过程可以包括：

步骤5021、在衬底基板上形成栅极图形。

其中，栅极图形包括多个平行的数据线。

可选地，栅极图形可以采用金属材料形成，比如，栅极图形采用金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)及其合金材料制造而成，且栅极图形的厚度的取值范围可以根据实际需要设置，本发明实施例对此不作限定。

示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到栅极图形。

步骤5022、在形成有栅极图形的衬底基板上形成绝缘层。

可选地，绝缘层可以采用二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料形成，且绝缘层的厚度可以根据实际需要设置，本发明实施例对此不做限定。

示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极图形的衬底基板上沉积一层具有一定厚度的二氧化硅，得到二氧化硅材质层，然后通过一次构图工艺对二氧化硅材质层进行处理得到绝缘层。

步骤5023、在形成有绝缘层的衬底基板上形成源漏极图形。

其中，源漏极图形包括至少两个平行的短路线。

示例地，采用磁控溅射、热蒸发或者PECVD等方法在形成有绝缘层的衬底基板上沉积源漏极膜层，该源漏极膜层可以采用金属Mo、金属Cu、金属Al及其合金材料形成，本发明实施例对此不作限定。然后对该源漏极膜层通过一次构图工艺形成源漏极图形。

需要说明的是，多个平行的数据线中的任一数据线与至少两个平行的短路线中的任一短路线交叉设置，每个数据线与一个短路线对应连接，且多个平行的数据线与至少两个平行的短路线中不同的短路线电连接。并且，多个平行的数据线中包括抗静电数据线，该抗静电数据线的交叉区域上具有断口，抗静电数据线上的断口的两端分别与抗静电数据线对应的短路线电连接，所述交叉区域为对应的短路线在所述数据线上的正投影重叠区域。

进一步地，多个平行的数据线可以包括第一数据线和第二数据线，第一数据线和第二数据线可以在沿短路线的延伸方向上依次交错设置，至少两个平行的短路线可以包括第一短路线和第二短路线，第一数据线与第一短路线电连接，第二数据线与第二短路线电连接。并且，多个平行的数据线中的每个数据线均可以为抗静电数据线。

步骤503、在源漏极图形上形成钝化层。

可选地，钝化层可以采用二氧化硅材料或者氮化硅材料制造而成。可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极图形的衬底基板上形成钝化层。

步骤504、通过一次构图工艺在钝化层上形成与源漏极图形连接的第一过孔，在绝缘层上形成与栅极图形连接的第二过孔，第一过孔位于交叉区域上方，第二过孔位于交叉区域以外。

示例地，当源漏极图像包括两个平行的短路线时，抗静电数据线上的断口的两端可以分别形成4个过孔，该4个过孔可以包括沿远离断口方向依次排布的2个第一过孔和2个第二过孔。

步骤505、通过一次构图工艺在钝化层和绝缘层上形成导电材料层，导电材料层包括位于第一过孔和第二过孔内的部分，以及位于第一过孔和第二过孔之间的部分。

可选地，导电材料层可以采用氧化铟锡(英文：Indium tin oxide；简称：ITO)材料或者氧化铟锌(英文：Indium zinc oxide；简称：IZO)材料制造而成。

示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有钝化层和绝缘层的衬底基板上沉积一层具有一定厚度的ITO材料，得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到导电材料层。

需要说明的是，在钝化层和绝缘层上还可以形成有公共电极，该公共电极与导电材料层可以通过一次构图工艺形成，以简化工艺程序。

还需要说明的是，本发明实施例提供的阵列基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。

综上所述，本发明实施例提供的阵列基板的制造方法，通过形成具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

本发明实施例还提供了一种显示装置，其包括本发明实施例提供的任一阵列基板。显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

综上所述，本发明实施例提供的显示装置，通过在阵列基板上设置具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种阵列基板，其特征在于，包括：

衬底基板；

所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线均为抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

2.根据权利要求1所述的阵列基板，其特征在于，

所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接。

3.根据权利要求2所述的阵列基板，其特征在于，

所述第一数据线和所述第二数据线沿所述短路线的延伸方向依次交错设置。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述源漏极图形位于所述栅极图形上方；

所述源漏极图形上还设置有钝化层；

其中，所述钝化层上设置有与所述源漏极图形连接的第一过孔，所述绝缘层上设置有与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；

所述钝化层和所述绝缘层上设置有导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。

5.根据权利要求4所述的阵列基板，其特征在于，

所述钝化层和所述绝缘层上还设置有公共电极，所述公共电极和所述导电材料层同层设置。

6.根据权利要求4所述的阵列基板，其特征在于，所述抗静电数据线上的所述断口的两端分别设置4个过孔，所述4个过孔包括沿远离所述断口方向依次排布的2个第一过孔和2个第二过孔。

7.根据权利要求1、2、3、5或6所述的阵列基板，其特征在于，所述阵列基板满足以下一种或多种条件：

所述短路线的宽度为58微米；

所述数据线的宽度为17μm；

所述过孔为5.5μm×8μm的椭圆。

8.一种阵列基板的制造方法，其特征在于，所述方法包括：

提供衬底基板；

在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；

任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；

其中，所述多个平行的数据线均为抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

9.根据权利要求8所述的方法，其特征在于，

所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接。

10.根据权利要求9所述的方法，其特征在于，

所述在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，包括：

在所述衬底基板上依次形成栅极图形、绝缘层和源漏极图形，且所述源漏极图形位于所述栅极图形上方；

在所述衬底基板上形成栅极图形、绝缘层和源漏极图形之后，所述方法还包括：

在所述源漏极图形上形成钝化层；

通过一次构图工艺在所述钝化层上形成与所述源漏极图形连接的第一过孔，在所述绝缘层上形成与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；

通过一次构图工艺在所述钝化层和所述绝缘层上形成导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。

11.一种显示装置，其特征在于，所述显示装置包括：权利要求1至6任一所述的阵列基板。

Images