CN1832181A

CN1832181A - 显示基板

Info

Publication number: CN1832181A
Application number: CN 200610051489
Authority: CN
Inventors: 陈慧昌; 林宗俞; 黄清育
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2006-09-13
Anticipated expiration: 2026-02-28
Also published as: CN100407030C

Abstract

本发明提供了一种显示基板，其包含底板、显示阵列以及测试线路。显示阵列设置于底板上。测试线路，设置于底板上，并包含第一短路线、第一测试线、第一绝缘层、第二绝缘层以及导电结构。第一测试线垂直第一短路线，并与显示阵列电连接。第一绝缘层设置于第一测试线以及第一短路线之间。第二绝缘层设置于第一测试线、第一短路线以及第一绝缘层之上，并具有第一开口以及第二开口，其均位于第一短路线正上方。第二开口贯通第一绝缘层。导电结构设置于第二绝缘层上，透过第一开口以及第二开口电连接第一测试线与第一短路线。

Description

显示基板

技术领域

本发明有关于一种显示基板，特别是有关于一种具有测试线路的显示基板。

背景技术

第1图为已知测试线路的布局示意图。如图所示，测试线路10用以传送测试信号予电路14。测试线路10具有短路线111～113以及测试线121～123。将导电材料设置于开口131～136之内时，便可使短路线111～113电连接测试线121～123，其中开口131～136位于短路线111～113与测试线121～123之间的层状结构内(未示出)。

开口131及132透过导电材料，使得短路线111电连接测试线121。开口133及134透过导电材料，使得短路线112电连接测试线122。开口135及136透过导电材料，使得短路线113电连接测试线123。

随着工艺的进步，集成电路的体积日益缩小。由于开口132、134、136分别设置在两短路线111～113之间，使得短路线111～113间的距离必须保持在一容忍值内。因此，测试线路10的体积无法缩小，进而造成产品成本的增加。

发明内容

本发明提供一种显示基板，包含底板、显示阵列以及测试线路，该显示基板可适用于液晶显示面板。显示阵列设置于底板上。测试线路，设置于底板上，并包含多条短路线、多条测试线、第一绝缘层、第二绝缘层以及导电结构。短路线(shorting bar)包含第一短路线。测试线包含第一测试线。第一测试线垂直第一短路线，并与显示阵列电连接。第一绝缘层设置于测试线以及短路线之间。第二绝缘层设置于测试线、短路线以及第一绝缘层之上，并具有第一开口以及第二开口，其均位于第一短路线正上方。第二开口贯通第一绝缘层。导电结构设置于第二绝缘层上，透过第一开口以及第二开口电连接第一测试线以及第一短路线。

附图说明

第1图为已知测试线路的布局示意图。

第2图显示本发明的显示基板的示意图。

第3图为第2图的V-V剖面图。

【主要组件符号说明】

10、210：测试线路； 14：电路；

111～113、221～223：短路线； 121～123、231～233：测试线；

131～136：开口； 20：显示基板；

260：显示阵列； 241～243：导电结构；

251～256：开口； 300：底板；

310：第一绝缘层； 320：第二绝缘层。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附图式，作详细说明如下：

具体实施方式

第2图显示本发明的显示基板的示意图。显示基板20包含底板(未示出)、测试线路210以及显示阵列260。该显示基板20可适用于液晶显示面板。底板可为玻璃或石英。显示阵列260设置于底板上。在本实施例中，显示阵列260为一薄膜晶体管显示阵列。

测试线路210亦设置于底板之上，并包括短路线221～223、测试线231～233、导电结构241～243、第一及第二绝缘层(均未示出)。第一绝缘层设置于短路线221～223与测试线231～233之间，用以隔离短路线221～223与测试线231～233。

在本实施例中，第一绝缘层设置于短路线221～223之上，而测试线231～233设置于第一绝缘层之上。第二绝缘层设置于短路线221～223、第一绝缘层与测试线231～233之上。导电结构241～243设置于第二绝缘层之上。

短路线221～223为传送测试信号的短路杆(shorting bar)。测试线231～233电性耦接于短路线221～223与显示阵列260之间，用以将测试信号经由短路线221～223传送至显示阵列260。

在本实施例中，短路线221～223彼此平行排列，而测试线231～233亦彼此平行排列，并分别垂直短路线221～223。

导电结构241透过开口251及252电连接短路线221及测试线231。开口251及252均设置于短路线221的正上方。在本实施例中，导电结构241透过开口251电连接测试线231，而透过开口252电连接短路线221及测试线231。

导电结构242透过开口253及254电连接短路线222及测试线232。开口253及254均设置于短路线222的正上方。在本实施例中，导电结构242透过开口253电连接测试线232，而透过开口254电连接短路线222及测试线232。

导电结构243透过开口255及256电连接短路线223及测试线233。开口255及256均设置于短路线223的正上方。在本实施例中，导电结构243透过开口255电连接测试线233，而透过开口256电连接短路线223及测试线233。

由于开口251～256均设置在短路线231～233的正上方，故可缩小短路线221～223间的距离，进而缩小测试线路210的空间。其中这些短路线221之间的距离约为5微米至20微米，优选距离约为5微米至10微米，更优选约为8微米以下。

第3图为第2图的V-V剖面图。如图所示，测试线路210设置在底板300之上。测试线路210的短路线221设置在底板300之上。第一绝缘层310设置在短路线221之上。测试线231设置在第一绝缘层310之上。第二绝缘层320设置在测试线231之上并具有开口251及252，开口251贯穿第二绝缘层320而暴露出测试线231，开口252贯穿第二绝缘层320、测试线231以及第一绝缘层310而暴露出短路线221。导电结构241设置于第二绝缘层320之上，透过开口251及252电连接测试线231及短路线221。

本发明并不限制短路线及测试线的位置，在其它实施例中，短路线221可位于测试线231的上方，视测试线路210设计而定。开口251贯穿第二绝缘层320，以暴露出测试线231，开口252贯穿第二绝缘层320、测试线231以及第一绝缘层310以暴露出短路线221。导电结构241经由开口251及252电连接短路线221及测试线231。

短路线221及测试线231可包含钼、铝、钛、上述组的合金或上述组的组合。另外，导电结构241可为氧化铟锡(Indium-Tin-Oxide；ITO)或氧化铟锌(Indium-Zinc-Oxide；IZO)。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种显示基板，包含：

底板；

显示阵列，设置于该底板上；以及

测试线路，设置于该底板上，包含：

多条短路线(shorting bar)，包含第一短路线；

多条测试线，包含第一测试线，该第一测试线垂直该第一短路线，

并与该显示阵列电连接；

第一绝缘层设置于该多条测试线以及该多条短路线之间；

第二绝缘层设置于该多条测试线、该多条短路线以及该第一绝缘层之上，其中该第二绝缘层具有第一开口以及第二开口，均位于该第一短路线正上方，该第二开口贯通该第一绝缘层；以及

导电结构，设置于该第二绝缘层上，透过该第一开口以及该第二开口电连接该第一测试线以及该第一短路线。

2.如权利要求1的显示基板，其中该第一短路线位于该第一测试线下方。

3.如权利要求2的显示基板，其中该第一开口暴露出该第一测试线。

4.如权利要求3的显示基板，其中该第二开口暴露出该第一短路线。

5.如权利要求1的显示基板，其中该第一短路线位于该第一测试线上方。

6.如权利要求5的显示基板，其中该第一开口暴露出该第一短路测试线。

7.如权利要求6的显示基板，其中该第二开口暴露出该第一测试线。

8.如权利要求1的显示基板，其中该导电结构为氧化铟锡或氧化铟锌。

9.如权利要求1的显示基板，其中该多条短路线的材料包含钼、铝、上述组的合金或上述组的组合。

10.如权利要求1的显示基板，其中该多条测试线的材料包含钛、铝、上述组的合金或上述组的组合。

11.如权利要求1的显示基板，其中该多条短路线之间的距离约为5微米至20微米。

12.如权利要求1的显示基板，其中该多条短路线之间的距离约为5微米至10微米。