KR20240013429A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240013429A
KR20240013429A KR1020220090957A KR20220090957A KR20240013429A KR 20240013429 A KR20240013429 A KR 20240013429A KR 1020220090957 A KR1020220090957 A KR 1020220090957A KR 20220090957 A KR20220090957 A KR 20220090957A KR 20240013429 A KR20240013429 A KR 20240013429A
Authority
KR
South Korea
Prior art keywords
line
routing
lines
area
display area
Prior art date
Application number
KR1020220090957A
Other languages
English (en)
Inventor
원희진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220090957A priority Critical patent/KR20240013429A/ko
Priority to US18/223,773 priority patent/US20240029633A1/en
Priority to CN202310889724.5A priority patent/CN117440708A/zh
Publication of KR20240013429A publication Critical patent/KR20240013429A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)

Abstract

본 명세서의 일 실시예에 따른 디스플레이 장치는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역을 포함하는 제2 비표시 영역을 갖는 기판; 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부; 기판의 제1 비표시 영역에 배치되고 픽셀부와 전기적으로 연결된 게이트 구동 회로; 픽셀부와 전기적으로 연결되고 벤딩 영역을 지나도록 구성된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부; 및 게이트 구동 회로에 연결되고 벤딩 영역을 지나도록 구성된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부를 포함하며, 제2 라우팅 라인부는 복수의 제2 라우팅 라인 중 하나 이상의 제2 라우팅 라인을 갖는 복수의 라우팅 그룹, 및 복수의 라우팅 그룹 사이의 벤딩 영역에 배치되고 하나 이상의 더미 라인을 갖는 더미 라인부를 포함한다.

Description

디스플레이 장치{DISPLAY APPARATUS}
본 명세서는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 텔레비전, 모니터, 노트북 컴퓨터, 스마트 폰, 테블릿 컴퓨터, 전자 패드, 웨어러블 기기, 워치 폰, 휴대용 정보 기기, 네비게이션, 또는 차량 제어 표시 기기 등의 전자 제품 또는 가전 제품에 탑재되어 영상을 표시하는 화면으로 사용된다.
디스플레이 장치 중에서 액정 디스플레이 장치, 발광 디스플레이 장치 및 전기 영동 디스플레이 장치는 박형화가 가능하므로, 이들을 플렉서블 디스플레이 장치로 구현하기 위한 연구 개발이 진행되고 있다. 플렉서블 디스플레이 장치는 유연성 있는 플렉서블 기판에 박막 트랜지스터를 포함하는 표시부와 배선 등을 형성한 것으로, 종이처럼 휘어져도 영상의 표시가 가능하기 때문에 다양한 디스플레이 분야에 활용될 수 있다.
최근에는 휘어지거나 접힐 수 있는 벤딩 영역을 포함하는 플렉서블 디스플레이 패널을 이용한 접이식 디스플레이 장치 또는 롤러블 디스플레이 장치는 휴대의 편의성을 유지하면서 큰 화면의 표시부를 제공할 수 있다는 장점으로 인하여 차세대 디스플레이로 주목 받고 있다. 또한, 플렉서블 디스플레이 패널을 이용한 플렉서블 디스플레이 장치는 벤딩 영역의 벤딩을 통해 비표시 영역(또는 베젤 영역)을 줄일 수 있다는 장점으로 인하여 다양한 전자 기기의 표시 화면으로 널리 사용되고 있다.
본 명세서의 발명자는 플렉서블 디스플레이 패널의 벤딩 영역이 일정한 곡률로 벤딩되거나 일정한 곡률로 벤딩된 상태로 유지될 때, 벤딩 영역에 가해지는 벤딩 스트레스로 인하여 벤딩 영역에 배치된 신호 라인들(또는 벤딩 라인들) 중 하나 이상의 라인에 크랙(crack)이 발생되거나 하나 이상의 라인이 단선됨으로써 플렉서블 디스플레이 패널의 벤딩 영역에 배치된 신호 라인들의 신뢰성(또는 벤딩 신뢰성)이 저하된다는 문제점을 인식하였다. 이러한 문제점을 해결하기 위하여 본 명세서의 발명자는 지속적으로 다양한 실험을 하였고, 다양한 실험을 통해 플렉서블 디스플레이 패널의 벤딩 영역에 배치된 신호 라인들의 신뢰성(또는 벤딩 신뢰성)이 향상된 새로운 구조의 디스플레이 장치를 발명하였다.
또한, 본 명세서의 발명자는 플렉서블 디스플레이 패널에 배치된 신호 라인들 중에서 일부의 신호 라인들의 형상 및/또는 전기적인 특성이 상이함을 인식하였다. 이러한 문제점을 해결하기 위하여 본 명세서의 발명자는 지속적으로 다양한 실험을 하였고, 다양한 실험을 통해 플렉서블 디스플레이 패널에 배치된 신호 라인들의 형상 및/또는 전기적인 특성의 편차를 줄일 수 있는 새로운 구조의 디스플레이 장치를 발명하였다.
본 명세서의 일 실시예는 신뢰성이 향상된 디스플레이 장치를 제공하는 것이다.
본 명세서의 일 실시예는 플렉서블 디스플레이 패널의 벤딩 영역에 배치된 신호 라인들의 신뢰성(또는 벤딩 신뢰성)이 향상된 디스플레이 장치를 제공하는 것이다.
본 명세서의 일 실시예는 플렉서블 디스플레이 패널에 배치된 신호 라인들의 형상 및/또는 전기적인 특성의 편차가 감소될 수 있는 디스플레이 장치를 제공하는 것이다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역을 포함하는 제2 비표시 영역을 갖는 기판; 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부; 기판의 제1 비표시 영역에 배치되고 픽셀부와 전기적으로 연결된 게이트 구동 회로; 픽셀부와 전기적으로 연결되고 벤딩 영역을 지나도록 구성된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부; 및 게이트 구동 회로에 연결되고 벤딩 영역을 지나도록 구성된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부를 포함하며, 제2 라우팅 라인부는 복수의 제2 라우팅 라인 중 하나 이상의 제2 라우팅 라인을 갖는 복수의 라우팅 그룹, 및 복수의 라우팅 그룹 사이의 벤딩 영역에 배치되고 하나 이상의 더미 라인을 갖는 더미 라인부를 포함한다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 표시 영역과 비표시 영역을 갖는 기판; 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부; 기판의 비표시 영역에 있고 픽셀부와 전기적으로 연결된 게이트 구동 회로; 기판의 비표시 영역에 있고 픽셀부와 전기적으로 연결된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부; 기판의 비표시 영역에 있고 게이트 구동 회로와 전기적으로 연결된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부; 및 기판의 비표시 영역에 있고 제1 라우팅 라인부와 제2 라우팅 라인부 사이에 있는 가드 라인을 포함한다.
위에서 언급된 과제의 해결 수단 이외의 본 명세서의 다양한 실시예에 따른 구체적인 사항들은 아래의 기재 내용 및 도면들에 포함되어 있다.
상기 과제의 해결 수단에 의하면, 본 명세서의 일 실시예는 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
상기 과제의 해결 수단에 의하면, 본 명세서의 일 실시예는 플렉서블 디스플레이 패널의 벤딩 영역에 배치된 신호 라인들의 신뢰성(또는 벤딩 신뢰성)이 향상된 디스플레이 장치를 제공할 수 있다.
상기 과제의 해결 수단에 의하면, 본 명세서의 일 실시예는 플렉서블 디스플레이 패널에 배치된 신호 라인들의 형상 및/또는 전기적인 특성의 편차가 감소될 수 있는 디스플레이 장치를 제공할 수 있다.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치를 나타내는 평면도이다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치를 나타내는 단면도이다.
도 3은 도 2에 도시된 'A' 부분을 개략적으로 나타내는 확대도이다.
도 4는 도 1에 도시된 'B' 부분을 개략적으로 나타내는 확대도이다.
도 5는 도 4에 도시된 'C' 부분을 개략적으로 나타내는 확대도이다.
도 6은 도 5에 도시된 선 I-I'의 단면도이다.
도 7은 도 5에 도시된 선 II-II'의 단면도이다.
도 8은 도 4에 도시된 'C' 부분을 개략적으로 나타내는 다른 확대도이다.
도 9는 도 8에 도시된 선 III-III'의 단면도이다.
도 10은 도 1에 도시된 'B' 부분을 개략적으로 나타내는 다른 확대도이다.
도 11은 도 10에 도시된 'D' 부분을 개략적으로 나타내는 확대도이다.
도 12는 도 11에 도시된 선 IV-IV'의 단면도이다.
도 13a는 본 명세서의 실험예에 따른 디스플레이 장치의 벤딩 영역에 가해지는 벤딩 스트레스를 나타내는 도면이다.
도 13b는 본 명세서의 일 실시예에 따른 디스플레이 장치의 벤딩 영역에 가해지는 벤딩 스트레스를 나타내는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다," "갖는다," "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "상에," "상부에," "하부에," "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들어, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, "후에," "에 이어서," "다음에," "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.
"적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들어, "제1, 제2, 및 제3 구성요소의 적어도 하나"의 의미는 제1, 제2, 또는 제3 구성요소뿐만 아니라, 제1, 제2, 및 제3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 실시예를 통해 본 명세서의 실시예에 따른 디스플레이 장치를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
본 명세서의 실시예에 따른 디스플레이 장치는 플렉서블 디스플레이 장치, 디스플레이 패널, 또는 플렉서블 디스플레이 패널일 수 있으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 실시예에 따른 디스플레이 장치는 디스플레이 패널을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 차량용 또는 자동차용 디스플레이 장치(automotive display apparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장 장치(equipment apparatus), 스마트폰 또는 전자 패드 등의 모바일 전자 장치(mobile electronic apparatus) 등과 같은 세트 전자 장치(set electronic apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치를 나타내는 평면도이다. 도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 도 2에 도시된 바와 같이 일부분이 벤딩된 형상을 포함할 수 있다. 도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)가 벤딩되지 않은 형상을 나타낸 것이다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 표시 영역(DA)과 비표시 영역(NDA)을 갖는 기판(100)을 포함할 수 있다.
기판(100)은 디스플레이 장치의 여러 구성 요소들을 지지하거나 형성하기 위한 베이스 부재 또는 베이스 기판일 수 있다. 기판(100)은 유연성(flexibility)를 갖는 물질로 이루어질 수 있다. 본 명세서의 일 실시예에 따른 기판(100)은 폴리이미드(polyimide) 등과 같은 플라스틱 물질로 이루어질 수 있으나, 본 명세서의 실시예들이 이에 한정되는 것은 아니다. 예를 들어, 본 명세서의 다른 실시예에 따른 기판(100)은 유연성을 갖는 박형 글라스 재질로 이루어질 수 있다. 예를 들어, 기판(100)은 베이스 기판, 플렉서블 기판, 또는 플라스틱 기판일 수 있다.
표시 영역(DA)은 영상을 표시하는 영역일 수 있다. 예를 들어, 표시 영역(DA)은 표시부, 활성 영역, 또는 활성부일 수 있다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변 영역일 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 구현될 수 있다. 예를 들어, 비표시 영역(NDA)은 기판(100)의 가장자리 부분을 포함할 수 있다. 예를 들어, 비표시 영역(NDA)은 비표시부, 비활성 영역, 비활성부, 주변부, 또는 주변 영역일 수 있다. 예를 들어, 표시 영역(DA)은 평면 영역 또는 평면부일 수 있다.
본 명세서의 일 실시예에 따른 비표시 영역(NDA)은 제1 비표시 영역(NDA1) 및 제2 비표시 영역(NDA2)을 포함할 수 있다.
제1 비표시 영역(NDA1)은 표시 영역(DA)을 둘러싸도록 구현될 수 있다. 예를 들어, 제1 비표시 영역(NDA1)은 표시 영역(DA)으로부터 연장된 영역을 포함할 수 있다. 예를 들어, 제1 비표시 영역(NDA1)은 표시 영역(DA)의 각 변으로부터 일정한 폭을 가지도록 연장된 영역을 포함할 수 있다. 예를 들어, 제1 비표시 영역(NDA1)은 평면 영역 또는 평면부일 수 있다. 예를 들어, 제1 비표시 영역(NDA1)은 표시 영역(DA)과 함께 제1 평면 영역 또는 제1 평면부일 수 있다.
제1 비표시 영역(NDA1)은 제1 방향(X)과 나란한 한 쌍의 단변 영역, 및 제1 방향(X)과 교차하는 제2 방향(Y)과 나란한 한 쌍의 장변 영역을 포함할 수 있다. 예를 들어, 제1 비표시 영역(NDA1)의 한 쌍의 장변 영역은 표시 영역(DA)의 후면 쪽으로 접히거나 벤딩될 수 있으며, 이에 의해 디스플레이 장치는 장변 영역의 베젤 폭이 감소될 수 있다. 예를 들어, 제1 비표시 영역(NDA1)의 한 쌍의 장변 영역은 장변 벤딩 영역 또는 베젤 벤딩 영역일 수 있다.
제1 비표시 영역(NDA1)의 한 쌍의 장변 영역과 인접한 표시 영역(DA)의 장변 영역은 제1 비표시 영역(NDA1)의 한 쌍의 장변 영역과 함께 일정한 곡률을 가지도록 벤딩될 수 있다. 이에 의해, 표시 영역(DA)의 장변 영역은 일정한 곡률을 가지도록 구현될 수 있다. 예를 들어, 일정한 곡률을 갖는 표시 영역(DA)의 장변 영역은 액티브 벤딩 영역, 곡면 표시 영역, 또는 벤딩 표시 영역일 수 있다.
제2 비표시 영역(NDA2)은 제1 비표시 영역(NDA1)의 일측으로부터 연장된 영역을 포함할 수 있다. 제2 비표시 영역(NDA2)은 제1 비표시 영역(NDA1)의 일측 단변의 적어도 일부로부터 제2 방향(Y)을 따라 일정한 길이를 가지도록 연장된 영역을 포함할 수 있다. 예를 들어, 제2 비표시 영역(NDA2)은 제1 비표시 영역(NDA1)의 일측 단변의 중심부로부터 일정한 폭과 일정한 길이를 가지도록 연장될 수 있다. 예를 들어, 제1 방향(X)과 나란한 제2 비표시 영역(NDA2)의 폭은 제1 방향(X)과 나란한 제1 비표시 영역(NDA1)의 폭 또는 표시 영역(DA)의 폭보다 작을 수 있다. 예를 들어, 제2 비표시 영역(NDA2)은 연장부, 돌출부, 확장부, 라우팅(routing)부, 신호 전달부, 돌출 영역, 확장 영역, 라우팅 영역, 또는 신호 전달 영역일 수 있다.
본 명세서의 일 실시예에 따른 제2 비표시 영역(NDA2)은 벤딩 영역(BA) 및 연장 영역(EA)을 포함할 수 있다.
벤딩 영역(BA)은 제1 비표시 영역(NDA1)의 일측으로부터 연장된 영역을 포함할 수 있다. 벤딩 영역(BA)은 제1 비표시 영역(NDA1)의 일측으로부터 일정한 곡률을 가지도록 벤딩될 수 있다. 예를 들어, 벤딩 영역(BA)은 제1 비표시 영역(NDA1)의 일측으로부터 제1 비표시 영역(NDA1)(또는 기판(100))의 후면을 향하여 벤딩될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 벤딩 영역(BA)은 제1 비표시 영역(NDA1)의 일측으로부터 반원 형상을 가지도록 벤딩될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 벤딩 영역(BA)은 비평면부, 비평탄부, 벤딩부, 곡면부, 곡률부, 벤딩 라인부, 또는 벤딩 라인 영역일 수 있다.
연장 영역(EA)은 벤딩 영역(BA)으로부터 제2 방향(Y)을 따라 연장될 수 있다. 연장 영역(EA)은 표시 영역(DA)과 중첩될 수 있다. 예를 들어, 연장 영역(EA)은 기판(100)의 후면 아래에 배치되고 기판(100)의 후면과 마주할 수 있다. 예를 들어, 연장 영역(EA)은 제1 비표시 영역(NDA1) 및 제1 비표시 영역(NDA1)과 인접한 표시 영역(DA)의 일부와 중첩될 수 있다.
연장 영역(EA)은 벤딩 영역(BA)으로부터 제2 방향(Y)을 따라 연장된 하나 이상의 연장 영역(EA1 내지 EA4)을 포함할 수 있다. 예를 들어, 연장 영역(EA)은 벤딩 영역(BA)으로부터 제2 방향(Y)을 따라 연장된 제1 내지 제4 연장 영역(EA1 내지 EA4)을 포함할 수 있다. 예를 들어, 연장 영역(EA)은 회로부, 회로 접속부, 회로 배치부, 회로 영역, 회로 접속 영역, 또는 회로 배치 영역일 수 있다. 예를 들어, 연장 영역(EA)은 평면 영역 또는 평면부일 수 있다. 예를 들어, 연장 영역(EA)은 제2 평면 영역 또는 제2 평면부일 수 있다.
하나 이상의 연장 영역(EA1 내지 EA4) 중 제1 연장 영역(EA1)은 벤딩 영역(BA)으로부터 연장될 수 있다. 예를 들어, 제2 방향(Y)을 기준으로, 제1 연장 영역(EA1)의 연장 길이는 벤딩 영역(BA)의 길이와 동일하거나 상이할 수 있다. 예를 들어, 제2 방향(Y)을 기준으로, 제1 연장 영역(EA1)의 연장 길이는 벤딩 영역(BA)의 길이보다 작을 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 제1 연장 영역(EA1)은 회로 영역, 라인 영역, 신호 전달 영역, 또는 라우팅 영역일 수 있다.
하나 이상의 연장 영역(EA1 내지 EA4) 중 제2 연장 영역(EA2)은 제1 연장 영역(EA1)으로부터 연장될 수 있다. 예를 들어, 제2 방향(Y)을 기준으로, 제2 연장 영역(EA2)의 연장 길이는 제1 연장 영역(EA1)의 길이와 동일하거나 상이할 수 있다. 예를 들어, 제2 연장 영역(EA2)은 회로 영역, 회로 배치 영역, 회로 실장 영역, 또는 칩 실장 영역일 수 있다.
하나 이상의 연장 영역(EA1 내지 EA4) 중 제3 연장 영역(EA3)은 제2 연장 영역(EA2)으로부터 연장될 수 있다. 예를 들어, 제2 방향(Y)을 기준으로, 제3 연장 영역(EA3)의 연장 길이는 제1 연장 영역(EA1)의 길이와 동일하거나 상이할 수 있다. 예를 들어, 제3 연장 영역(EA3)은 회로 영역, 라인 영역, 또는 신호 전달 영역일 수 있다.
하나 이상의 연장 영역(EA1 내지 EA4) 중 제4 연장 영역(EA4)은 제3 연장 영역(EA3)으로부터 연장될 수 있다. 예를 들어, 제2 방향(Y)을 기준으로, 제4 연장 영역(EA4)의 연장 길이는 제1 연장 영역(EA1)의 길이와 동일하거나 상이할 수 있다. 예를 들어, 제4 연장 영역(EA4)은 회로 접속부, 회로 연결부, 회로 접속 영역, 회로 연결 영역, 패드 영역, 또는 신호 입출력 영역일 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 픽셀부(110), 게이트 구동 회로(120), 패드부(130), 및 디스플레이 구동 회로(140)를 더 포함할 수 있다.
픽셀부(110)는 기판(100)의 표시 영역(DA)에 구현되고 흑백 영상 또는 컬러 영상을 표시할 수 있다. 예를 들어, 픽셀부(110)는 픽셀층, 픽셀 어레이, 픽셀 어레이층, 또는 픽셀 어레이부일 수 있다.
픽셀부(110)는 표시 영역(DA)에 배치된 복수의 픽셀(UP)을 포함할 수 있다. 복수의 픽셀(UP) 각각은 복수의 게이트 라인(Lg)과 복수의 데이터 라인(Ld)에 의해 마련된 픽셀 영역들에 각각 구현될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10)가 발광 표시 장치인 경우, 픽셀부(110)는 발광 구조물을 갖는 발광 소자를 포함하도록 구성될 수 있다. 예를 들어, 발광 구조물은 발광층(또는 유기 발광층)을 포함할 수 있으나, 이에 한정되지 않고, 무기 발광층(또는 무기 발광 다이오드)를 포함할 수 있다. 본 명세서의 다른 실시예에 따른 디스플레이 장치(10)가 액정 표시 장치인 경우, 픽셀부(110)는 액정층을 포함하도록 구성될 수도 있다. 이하에서는 설명의 편의를 위해 디스플레이 장치(10)가 유기 발광 표시 장치인 것을 가정하지만, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
복수의 픽셀(UP) 각각은 흑백 영상 또는 컬러 영상을 구현하도록 구성될 수 있다. 하나의 픽셀(UP)은 단위 픽셀일 수 있다. 복수의 픽셀(UP) 각각은 복수의 서브 픽셀(SP)을 포함할 수 있다. 예를 들어, 복수의 서브 픽셀(SP) 각각은 컬러 영상(또는 컬러 광)을 구현하는 복수의 색(또는 광) 중 어느 하나를 구현하도록 구성될 수 있다. 예를 들어, 복수의 서브 픽셀(SP) 각각은 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나를 구현하는 발광 소자를 포함하도록 구성될 수 있다. 예를 들어, 복수의 픽셀(UP) 각각은 스트라이프(stripe) 방식으로 배열된 복수의 서브 픽셀(SP)을 통해 영상을 구현하거나 펜타일(pentile) 방식으로 배열된 복수의 서브 픽셀(SP)을 통해 영상을 구현할 수 있다.
게이트 구동 회로(120)는 픽셀부(110)와 전기적으로 연결되도록 표시 영역(DA)에 인접한 비표시 영역(NDA)에 구현될 수 있다. 게이트 구동 회로(120)는 픽셀부(110)와 전기적으로 연결되도록 제1 비표시 영역(NDA)의 장변 영역에 구현될 수 있다. 예를 들어, 게이트 구동 회로(120)는 픽셀부(110)에 배치된 복수의 게이트 라인과 전기적으로 연결되도록 제1 비표시 영역(NDA)의 한 쌍의 장변 영역 중 하나 이상에 구현될 수 있다.
본 명세서의 일 실시예에 따른 게이트 구동 회로(120)는 GIP(gate in panel) 방식에 따라 픽셀의 박막 트랜지스터의 제조 공정에 의해 기판(100) 상에 직접 형성되거나 구현될 수 있다. 예를 들어, 게이트 구동 회로(120)는 게이트 내장 회로 또는 게이트 쉬프트 레지스터 회로일 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 일 실시예에 따른 게이트 구동 회로(120)는 제1 게이트 구동 회로(120A) 및 제2 게이트 구동 회로(120B) 중 하나 이상을 포함할 수 있다.
제1 게이트 구동 회로(120A)는 표시 영역(DA)의 제1 측(또는 일측)에 인접한 제1 비표시 영역(NDA)의 제1 장변 영역에 구현될 수 있다.
제2 게이트 구동 회로(120B)는 표시 영역(DA)의 제1 측과 반대되는 제2 측(또는 타측)에 인접한 제1 비표시 영역(NDA)의 제2 장변 영역에 구현될 수 있다.
본 명세서의 일 실시예에 따르면, 제1 게이트 구동 회로(120A)는 복수의 게이트 라인 각각의 일단과 전기적으로 연결되고, 제2 게이트 구동 회로(120B)는 픽셀부(110)에 배치된 복수의 게이트 라인 각각의 타단과 전기적으로 연결될 수 있다. 본 명세서의 다른 실시예에 따르면, 제1 게이트 구동 회로(120A)는 복수의 게이트 라인 중 홀수 번째(또는 짝수 번째) 게이트 라인 각각의 일단과 전기적으로 연결되고, 제2 게이트 구동 회로(120B)는 픽셀부(110)에 배치된 복수의 게이트 라인 중 짝수 번째(또는 홀수 번째) 게이트 라인 각각의 타단과 전기적으로 연결될 수 있다.
패드부(130)는 기판(100)의 비표시 영역(NDA)에 구현될 수 있다. 패드부(130)는 비표시 영역(NDA)의 제2 비표시 영역(NDA2)에 구현될 수 있다. 예를 들어, 패드부(130)는 제2 비표시 영역(NDA2)의 끝단 영역에 구현될 수 있다. 예를 들어, 패드부(130)는 제2 비표시 영역(NDA2)의 제4 연장 영역(EA4)에 구현될 수 있다.
패드부(130)는 디스플레이 구동 시스템(또는 호스트 구동 회로)으로부터 공급되는 영상 데이터 및 타이밍 동기 신호를 수신할 수 있다. 패드부(130)는 플렉서블 회로 필름과 전기적으로 연결될 수 있다. 플렉서블 회로 필름은 이방성 도전 필름(Anisotropic conductive film) 등을 이용한 필름 부착 공정에 의해 패드부(130)에 부착되거나 전기적으로 연결될 수 있다. 플렉서블 회로 필름은 디스플레이 구동 시스템과 전기적으로 연결될 수 있다.
패드부(130)는 제1 방향(X)을 따라 미리 설정된 간격을 가지도록 배치된 복수의 패드(131)를 포함할 수 있다. 패드부(130)는 전원 패드부, 디스플레이 데이터 패드부, 제어 신호 패드부, 타이밍 신호 패드부, 및 터치 데이터 패드부를 포함할 수 있다. 예를 들어, 전원 패드부, 디스플레이 데이터 패드부, 제어 신호 패드부, 타이밍 신호 패드부, 및 터치 데이터 패드부 각각은 복수의 패드(131) 중 하나 이상을 포함하도록 구성될 수 있다.
디스플레이 구동 회로(140)는 기판(100)의 비표시 영역(NDA)에 실장되거나 배치될 수 있다. 디스플레이 구동 회로(140)는 비표시 영역(NDA)의 제2 비표시 영역(NDA2)에 배치될 수 있다. 예를 들어, 디스플레이 구동 회로(140)는 제2 비표시 영역(NDA2)의 제2 연장 영역(EA2)에 실장되거나 배치될 수 있다. 예를 들어, 디스플레이 구동 회로(140)는 칩 본딩 공정 또는 칩 온 필름 공정에 의해 기판(100)에 실장될 수 있다.
디스플레이 구동 회로(140)는 복수의 입력 채널(또는 범프) 및 복수의 출력 채널(또는 범프)을 포함할 수 있다.
복수의 입력 채널 각각은 복수의 패드 연결 라인(CL)을 통해 패드부(130)에 전기적으로 연결될 수 있다. 예를 들어, 복수의 패드 연결 라인(CL)은 디스플레이 구동 회로(140)와 패드부(130) 사이에 있는 기판(100)의 제3 연장 영역(EA3)에 배치되고, 복수의 입력 채널과 복수의 패드(131) 사이에 일대일로 연결될 수 있다.
복수의 출력 채널 각각은 복수의 라우팅 라인(RL)을 통해 복수의 데이터 라인(Ld)과 게이트 구동 회로(120)에 전기적으로 연결될 수 있다. 예를 들어, 복수의 라우팅 라인(RL)은 기판(100)의 제1 비표시 영역(NDA1) 및 기판(100)의 제2 비표시 영역(NDA2)의 벤딩 영역(BA)과 제1 연장 영역(EA1)에 배치되고, 복수의 데이터 라인(Ld)과 게이트 구동 회로(120) 각각과 복수의 출력 채널 사이에 전기적으로 연결될 수 있다.
디스플레이 구동 회로(140)는 디스플레이 구동 시스템으로부터 패드부(130)를 통해 공급되는 영상 데이터 및 타이밍 동기 신호를 기반으로 데이터 신호와 게이트 제어 신호를 생성해 출력할 수 있다. 데이터 신호는 픽셀부(110)의 데이터 라인들에 공급되며, 게이트 제어 신호는 게이트 구동 회로(120)에 공급될 수 있다.
게이트 제어 신호는 하나 이상의 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭, 및 복수의 게이트 구동 전압을 포함할 수 있다. 이에 의해, 게이트 구동 회로(120)는 디스플레이 구동 회로(140)로부터 공급되는 게이트 제어 신호에 응답하여 정해진 순서에 따라 게이트 신호(또는 게이트 펄스)를 생성해 해당하는 게이트 라인에 공급할 수 있다.
디스플레이 구동 회로(140)는 디스플레이 구동 시스템으로부터 패드부(130)를 통해 공급되는 입력 전원(또는 입력 전압)을 기반으로 픽셀부(110)에 영상을 표시하기 위해 필요한 다양한 구동 전원(또는 구동 전압)을 생성해 출력할 수 있다.
디스플레이 구동 회로(140)는 픽셀부(110)에 영상을 표시하기 위해 필요한 다양한 회로를 포함하도록 구성될 수 있다. 예를 들어, 디스플레이 구동 회로(140)는 게이트 제어 신호 생성 회로, 데이터 신호 생성 회로, 전원 생성 회로, 및 클럭 생성 회로 등의 다양한 집적 회로 및 구동 회로를 포함할 수 있다. 예를 들어, 디스플레이 구동 회로(140)는 구동 집적 회로 또는 통합 구동 집적 회로일 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 디스플레이 구동 회로(140) 아래에 배치된 검사 회로부를 더 포함할 수 있다.
검사 회로부는 픽셀부(110)에 배치된 복수의 데이터 라인 각각과 전기적으로 연결된 복수의 검사용 박막 트랜지스터, 및 하나 이상의 인에이블 신호 패드, 하나 이상의 검사 신호 패드를 포함할 수 있다. 디스플레이 구동 회로(140)가 기판(100)에 실장되기 이전에 수행되는 검사 공정에서, 복수의 검사용 박막 트랜지스터 각각은 인에이블 신호 패드를 통해 인가되는 인에이블 신호에 의해 턴-온되고 검사 신호 패드를 통해 인가되는 검사 신호를 복수의 데이터 라인 각각에 공급할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 픽셀부(110)를 덮거나 둘러싸는 봉지부(150)를 더 포함할 수 있다. 봉지부(150)는 픽셀부(110)를 보호하도록 구성될 수 있다. 예를 들어, 봉지부(150)는 외부로부터의 산소 또는 수분이 픽셀부(110)의 디스플레이 소자로 침투하는 것을 방지하도록 구성될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 터치 감지부(160)를 더 포함할 수 있다.
터치 감지부(160)는 봉지부(150) 상에 배치되거나 구성될 수 있다. 예를 들어, 터치 감지부(160)는 봉지부(150)에 직접 형성되거나 구성될 수 있다. 터치 감지부(160)는 사용자 터치를 감지하는 터치 센서를 포함할 수 있다. 본 명세서의 일 실시예에 따른 터치 감지부(160)는 상호 정전 용량 방식에 따라 터치를 감지하기 위한 복수의 터치 구동 전극과 복수의 터치 감지 전극을 포함할 수 있다. 본 명세서의 다른 실시예에 따른 터치 감지부(160)는 자기(self) 정전 용량 방식에 따라 터치를 감지하기 위한 복수의 터치 전극(또는 터치 감지 전극)을 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 기능성 필름(170)을 더 포함할 수 있다.
본 명세서의 일 실시예에 따른 기능성 필름(170)은 터치 감지부(160) 상에 부착될 수 있다. 본 명세서의 일 실시예에 따른 기능성 필름(170)은 외부 광의 반사를 방지하여 디스플레이 장치에 표시되는 영상에 대한 야외 시인성과 명암비를 향상시키기 위한 반사 방지층(또는 반사 방지 필름)을 포함할 수 있다. 예를 들어, 반사 방지층은 편광층 또는 편광 필름을 포함할 수 있다. 예를 들어, 반사 방지층은 원편광층(또는 원평광 필름)을 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 기판(100)의 벤딩 영역(BA)을 덮는 커버층(180)을 더 포함할 수 있다.
커버층(또는 마이크로 커버층)(180)은 기판(100)의 벤딩 영역(BA)과 벤딩 영역(BA)의 주변 영역을 덮도록 형성될 수 있다. 예를 들어, 커버층(180)은 기판(100)의 벤딩 영역(BA)과 벤딩 영역(BA)의 주변 영역에 코팅될 수 있다. 커버층(180)은 기판(100) 상에 있는 봉지부(150)와 디스플레이 구동 회로(140) 사이에 대응되는 기판(100)의 제2 비표시 영역(NDA2)에 배치된 라우팅 라인들을 덮도록 형성될 수 있다.
커버층(180)은 폴리머 재질을 포함할 수 있다. 커버층(180)은 외부 충격으로부터 벤딩 영역(BA)에 있는 라우팅 라인들을 보호하면서 라우팅 라인들로의 투습을 방지할 수 있다. 예를 들어, 커버층(180)은 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 벤딩 영역(BA)의 중립면(Neutral Plane)에 라우팅 라인들이 위치하도록 할 수 있다. 예를 들어, 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 기판(100)과 커버층(180) 사이에는 인장력(Tensile) 및 압축력(Compressive)이 0(zero)이 되는 중립면이 존재하게 된다. 이에 따라, 커버층(180)은 라우팅 라인들이 벤딩 영역(BA)의 중립면에 위치될 수 있도록 기판(100)보다 높은 탄성 계수(또는 영률)를 갖는 재질을 포함할 수 있다. 따라서, 벤딩 영역(BA)에 있는 라우팅 라인들은 커버층(180)과 기판(100) 사이의 중립면에 위치됨으로써 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 0(zero)의 벤딩 스트레스를 받게 되므로 벤딩 스트레스에 의해 손상되지 않고 벤딩될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 지지 부재(200)를 더 포함할 수 있다.
지지 부재(200)는 기판(100)의 벤딩 영역(BA)을 제외한 나머지 부분을 지지하도록 구성될 수 있다. 지지 부재(200)는 기판(100)의 벤딩 영역(BA)을 제외한 나머지 부분을 평면 상태로 유지시킬 수 있다.
본 명세서의 일 실시예에 따른 지지 부재(200)는 제1 지지 플레이트(210), 제2 지지 플레이트(220), 및 결합 부재(230)를 포함할 수 있다.
제1 지지 플레이트(210)는 표시 영역(DA)과 중첩되는 기판(100)의 후면(또는 배면)을 지지하도록 구성될 수 있다. 예를 들어, 제1 지지 플레이트(210)는 표시 영역(DA)과 제1 비표시 영역(NDA1)과 중첩되는 기판(100)의 후면(또는 배면)에 결합되거나 부착될 수 있다. 제1 지지 플레이트(210)는 표시 영역(DA)과 제1 비표시 영역(NDA1)을 평면 상태로 유지시킬 수 있다. 예를 들어, 제1 지지 플레이트(210)는 제1 지지 필름, 제1 백 플레이트, 또는 제1 백 필름일 수 있다.
제2 지지 플레이트(220)는 비표시 영역(NDA)의 연장 영역(EA)과 중첩되는 기판(100)의 후면(또는 배면)을 지지하도록 구성될 수 있다. 예를 들어, 제2 지지 플레이트(220)는 비표시 영역(NDA)의 제2 비표시 영역(NDA2) 중 벤딩 영역(BA)을 제외한 나머지 연장 영역(EA)과 중첩되는 기판(100)의 후면(또는 배면)에 결합되거나 부착될 수 있다. 제2 지지 플레이트(220)는 비표시 영역(NDA)의 연장 영역(EA)을 평면 상태로 유지시킬 수 있다. 예를 들어, 제2 지지 플레이트(220)는 제2 지지 필름, 제2 백 플레이트, 또는 제2 백 필름일 수 있다.
제1 및 제2 지지 부재(210, 220)는 플라스틱 물질로 이루어질 수 있으나, 본 명세서의 실시예들이 이에 한정되는 것은 아니다.
기판(100)의 벤딩 영역(BA)은 제1 지지 플레이트(210)와 제2 지지 플레이트(220) 사이에 위치할 수 있다. 기판(100)의 벤딩 영역(BA)은 제1 지지 플레이트(210)와 제2 지지 플레이트(220) 각각에 의해 지지되지 않음으로써 자유롭게 벤딩될 수 있다. 이에 의해, 기판(100)의 벤딩 영역(BA)은 제2 지지 플레이트(220)와 마주하는 제1 지지 플레이트(210)의 일측면을 감싸도록 벤딩될 수 있고, 기판(100)의 연장 영역(EA)은 기판(100)의 표시 영역(DA)과 중첩되는 기판(100)의 후면(또는 배면)에 배치될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 디스플레이 장치는 비표시 영역(NDA)의 제2 비표시 영역(NDA2)에 의해 발생되는 베젤 폭이 감소될 수 있고, 이에 의해 얇은 베젤 폭을 가질 수 있다.
결합 부재(230)는 제1 지지 플레이트(210)와 제2 지지 플레이트(220) 사이에 연결되거나 결합될 수 있다. 결합 부재(230)는 제2 지지 플레이트(220)를 제1 지지 플레이트(210)의 후면(또는 배면)에 결합시키거나 고정시킴으로써 기판(100)의 벤딩 영역(BA)을 일정한 곡률(또는 곡률 반경)로 벤딩시키고, 기판(100)의 벤딩 영역(BA)의 벤딩 상태와 벤딩 형상을 유지시킬 수 있다. 예를 들어, 결합 부재(230)는 벤딩 유지 부재 또는 벤딩 고정 부재일 수 있다.
결합 부재(230)는 기판(100)의 두께 방향(Z)을 기준으로, 서로 중첩되는 제1 지지 플레이트(210)와 제2 지지 플레이트(220) 사이에 배치될 수 있다. 결합 부재(230)는 기판(100)의 벤딩 영역(BA)의 벤딩에 따라 제1 지지 플레이트(210)의 후면에 배치된 제2 지지 플레이트(220)를 제1 지지 플레이트(210)의 후면(또는 배면) 가장자리 부분에 고정시킴으로써 기판(100)의 벤딩 영역(BA)의 벤딩 상태와 벤딩 형상을 유지시킬 수 있다.
결합 부재(230)의 제1 면(또는 전면)은 기판(100)의 벤딩 영역(BA)에 인접한 제1 지지 플레이트(210)의 후면(또는 배면) 가장자리 부분에 부착될 수 있다. 결합 부재(230)는 제2 면(또는 후면)은 제2 지지 플레이트(220)의 후면에 부착될 수 있다.
본 명세서의 일 실시예에 따른 결합 부재(230)는 바 형태를 갖는 금속 재질 또는 플라스틱 재질의 기구물이거나 양면 테이프를 포함할 수 있다. 본 명세서의 다른 실시예에 따른 결합 부재(230)는 기판(100)의 벤딩 영역(BA) 쪽으로 돌출된 벤딩 가이드부를 포함할 수 있다. 벤딩 가이드부는 일정한 곡률(또는 곡률 반경)을 갖는 곡면부를 포함할 수 있다. 이에 의해, 기판(100)의 벤딩 영역(BA)은 벤딩 가이드부의 벤딩 가이드에 따라 곡면 형상으로 벤딩될 수 있다.
본 명세서의 일 실시예에 따르면, 결합 부재(230)의 제1 면은 제1 부착 부재(231)에 의해 제1 지지 플레이트(210)의 후면 가장자리 부분에 부착될 수 있다. 결합 부재(230)의 제2 면은 제2 부착 부재(232)에 의해 제2 지지 플레이트(220)의 후면에 부착될 수 있다.
본 명세서의 일 실시예에 따른 지지 부재(200)는 지지 부재(250)를 더 포함할 수 있다.
지지 부재(250)는 제1 지지 플레이트(210)의 후면에 결합되거나 부착될 수 있다. 예를 들어, 지지 부재(250)는 접착 부재(260)에 의해 제1 지지 플레이트(210)의 후면에 결합되거나 부착될 수 있다.
본 명세서의 일 실시예에 따른 지지 부재(250)는 제1 지지 플레이트(210)의 후면 전체에 결합되거나 부착될 수 있다. 이에 의해, 결합 부재(230) 또는 결합 부재(230)의 제1 면은 제1 부착 부재(231)에 의해 지지 부재(250)의 후면 가장자리 부분에 부착될 수 있다.
본 명세서의 다른 실시예에 따른 지지 부재(250)는 제1 지지 플레이트(210)의 후면 영역 중 결합 부재(230)와 중첩되거나 결합 부재(230)의 부착되는 영역을 제외한 나머지 영역에 결합되거나 부착될 수 있다. 예를 들어, 본 명세서의 다른 실시예에 따른 지지 부재(250)는 결합 부재(230)와 중첩되는 컷팅부를 포함할 수 있다. 결합 부재(230) 또는 결합 부재(230)의 제1 면은 지지 플레이트(250)의 컷팅부를 통과하여 제1 지지 플레이트(210)의 후면 가장자리 부분에 부착될 수 있으며, 이에 의해, 디스플레이 장치는 지지 부재(250)와 접착 부재(260)의 두께만큼 슬림화될 수 있다.
지지 부재(250)는 금속 물질을 포함할 수 있다. 예를 들어, 지지 부재(250)는 금속층을 포함할 수 있다. 예를 들어, 지지 부재(250)는 열전도도가 우수한 금속 재질을 이루어진 금속 플레이트를 포함할 수 있다. 예를 들어, 지지 부재(250)는 패드부(130)에 연결된 디스플레이 구동 시스템에서 발생되는 정전기 또는 주파수 노이즈가 픽셀부(110)로 유입되는 것을 차단하는 노이즈 차폐층의 역할을 할 수 있다. 예를 들어, 지지 부재(250)는 방열 부재, 방열 플레이트, 쉴드 부재, 신호 차폐 부재, 방열 테이프, 방열 쿠션 테이프, 전도성 방열 테이프, 방열 시트, 방열 그라운드 시트, 또는 전도성 방열 시트일 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(또는 디스플레이 패널)(10)는 연결 부재(30)를 매개로 커버 부재(300)의 후면에 연결되거나 결합될 수 있다.
커버 부재(300)는 디스플레이 장치(10)의 전면 전체를 덮도록 구현될 수 있다. 예를 들어, 커버 부재(300)는 디스플레이 장치(10)보다 큰 크기를 가질 수 있다. 예를 들어, 커버 부재(300)는 연결 부재(30)를 매개로 디스플레이 장치(10)의 기능성 필름(170) 상에 부착되거나 결합될 수 있다. 이에 의해, 커버 부재(300)는 디스플레이 장치(10)의 기능성 필름(170) 및 곡면 형상으로 벤딩된 벤딩 영역(BA)을 덮음으로써 외부 충격으로부터 디스플레이 장치(10)를 보호하거나 곡면 형상으로 벤딩된 벤딩 영역(BA)에 가해지는 충격을 차단할 수 있다.
커버 부재(300)는 투명 플라스틱 재질, 글라스 재질, 또는 강화 글라스 재질로 이루어질 수 있다. 연결 부재(30)는 접착층 또는 점착층일 수 있다. 예를 들어, 연결 부재(30)는 PSA(pressure sensitive adhesive), OCA(optically clear adhesive) 또는 OCR(optically clear resin)을 포함할 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
도 3은 도 2에 도시된 'A' 부분을 개략적으로 나타내는 확대도이다. 도 3은 도 1과 도 2에 도시된 하나의 서브 픽셀을 개략적으로 나타내는 단면도이다.
도 1 내지 도 3을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(10) 또는 디스플레이 패널은 기판(100), 픽셀부(110), 및 봉지부(150)를 포함할 수 있다.
기판(100)은 하나 이상의 플라스틱 물질층을 포함할 수 있다. 예를 들어, 기판(100)은 제1 베이스 기판(100a), 및 제1 베이스 기판(100a)에 적층된 제2 베이스 기판(100b)을 포함할 수 있다. 제1 베이스 기판(100a)과 제2 베이스 기판(100b) 각각은 폴리이미드(polyimide) 등과 같은 플라스틱 물질로 포함할 수 있다.
기판(100)은 제1 베이스 기판(100a)과 제2 베이스 기판(100b) 사이에 배치되거나 개재된 중간층(100c)을 포함할 수 있다. 중간층(100c)은 기판(100)을 통한 수분의 침투를 차단하도록 구성될 수 있다. 중간층(100c)은 기판(100)을 전기적으로 절연시키도록 구성될 수 있다. 예를 들어, 중간층(100c)은 전기 절연 물질을 포함할 수 있다. 예를 들어, 중간층(100c)은 무기 물질을 포함할 수 있다.
픽셀부(110)는 버퍼층(111), 픽셀 회로(PC), 오버코트층(115), 및 발광 소자층(118)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 박막 트랜지스터의 제조 공정 중 고온 공정시 기판(100)에 함유된 물질이 트랜지스터로 확산되는 것을 차단하는 역할을 하거나 외부의 수분이나 습기가 발광 소자층(118) 쪽으로 침투하는 것을 방지하는 역할을 겸할 수 있다. 선택적으로, 버퍼층(112)은 기판(100)의 종류 및 물질 등에 기초하여 생략될 수도 있다.
픽셀 회로(PC)는 기판(100) 또는 버퍼층(111) 상의 픽셀 영역에 배치된 구동 박막 트랜지스터(TFT)를 포함할 수 있다.
구동 박막 트랜지스터(TFT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
액티브층(ACT)은 기판(100) 또는 버퍼층(111) 상에 배치될 수 있다. 예를 들어, 액티브층(ACT)은 IGZO(indium-gallium-zinc-oxide) 등과 같은 금속 산화물을 기반으로 하는 반도체 물질을 포함할 수 있으나, 이에 한정되지 않고, 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon) 등과 같은 실리콘을 기반으로 하는 반도체 물질을 포함할 수 있다. 예를 들어, 액티브층(ACT)은 반도체 물질을 버퍼층(111) 상에 증착하고, 안정화를 위한 열처리 공정, 및 반도체 물질의 패터닝 공정에 의해 패턴 형상으로 형성될 수 있다.
액티브층(ACT)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다. 액티브층(ACT)은 제1 절연층(또는 게이트 절연층)(112)에 의해 덮일 수 있다.
제1 절연층(112)은 액티브층(ACT)의 채널 영역 상에만 섬 형태로 형성되거나 액티브층(ACT)을 포함하는 기판(100) 또는 버퍼층(111)의 전면(前面) 전체에 덮도록 형성될 수 있다. 제1 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하는 무기 물질의 단일층 또는 이들의 다중층으로 구성될 수 있다.
게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 중첩되도록 제1 절연층(112) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 금속 물질로 형성될 수 있다. 예를 들어, 게이트 전극(GE)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 또는 네오디뮴(Nd)을 포함하는 단일 금속 물질 또는 이들의 합금 물질로 이루어진 단일층 또는 다중층으로 구성될 수 있다. 게이트 전극(GE)은 게이트 라인과 함께 형성될 수 있다.
게이트 전극(GE)은 제2 절연층(또는 층간 절연층)(113)에 의해 덮일 수 있다. 제2 절연층(113)은 게이트 전극(GE)을 덮도록 제1 절연층(112) 상에 형성될 수 있다. 제2 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하는 무기 물질의 단일층 또는 이들의 다중층으로 구성될 수 있으나, 이에 한정되지 않고, 유기 물질로 구성될 수도 있다.
소스 전극(SE)은 액티브층(ACT)의 소스 영역과 전기적으로 연결되도록 제2 절연층(113) 상에 배치될 수 있다. 소스 전극(SE)은 액티브층(ACT)의 소스 영역과 중첩되는 제1 절연층(112)과 제2 절연층(113)에 형성된 컨택홀을 통하여 액티브층(ACT)의 소스 영역과 전기적으로 연결될 수 있다.
드레인 전극(DE)은 액티브층(ACT)의 드레인 영역과 전기적으로 연결되도록 제2 절연층(113) 상에 배치될 수 있다. 드레인 전극(DE)은 액티브층(ACT)의 드레인 영역과 중첩되는 제1 절연층(112)과 제2 절연층(113)에 형성된 컨택홀을 통하여 액티브층(ACT)의 드레인 영역과 전기적으로 연결될 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 소스/드레인 금속 물질로 형성될 수 있다. 예를 들어, 소스 전극(SE) 및 드레인 전극(DE)은 게이트 전극(GE)과 동일하거나 상이한 전도성 물질로 구성될 수 있다. 소스 전극(SE)과 드레인 전극(DE)은 데이터 라인과 함께 형성될 수 있다.
픽셀 회로(PC)는 픽셀 영역에 배치된 적어도 하나의 스위칭 박막 트랜지스터 및 적어도 하나의 커패시터를 더 포함할 수 있다. 적어도 하나의 스위칭 박막 트랜지스터 및 적어도 하나의 커패시터는 구동 박막 트랜지스터(TFT)와 함께 형성될 수 있다.
구동 박막 트랜지스터(TFT) 또는 픽셀 회로(PC)는 패시베이션층(114)에 의해 덮일 수 있다. 패시베이션층(114)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하는 무기 물질의 단일층 또는 이들의 다중층으로 구성될 수 있으나, 이에 한정되지 않고, 유기 물질로 구성될 수도 있다. 패시베이션층(114)은 생략될 수도 있다.
오버코트층(115)은 픽셀 회로(PC)을 덮거나 패시베이션층(114)을 덮도록 배치될 수 있다. 예를 들어, 오버코트층(115)은 픽셀 회로(PC) 또는 패시베이션층(114)의 상부를 평탄화하고 픽셀 회로(PC)를 보호하도록 구현될 수 있다. 오버코트층(115)은 유기 물질로 구성될 수 있다. 예를 들어, 오버코트층(115)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)를 포함하는 유기 물질로 형성될 수 있다.
오버코트층(115)은 제1 평탄화층(115a), 및 제1 평탄화층(115a) 상에 형성된 제2 평탄화층(115a)을 포함할 수 있다. 제1 평탄화층(115a)과 제2 평탄화층(115b)은 동일한 두께를 가지거나 상이한 두께를 가질 수 있다.
발광 소자층(118)은 제1 전극(118a), 발광 소자(118b), 및 제2 전극(118c)을 포함할 수 있다.
제1 전극(118a)은 오버코트층(115) 상에 패턴 형상으로 배치될 수 있다. 제1 전극(118a)은 오버코트층(115)의 제2 평탄화층(115b) 상에 배치될 수 있다. 제1 전극(118a)은 오버코트층(115)에 형성된 전극 컨택홀을 통하여 구동 박막 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결될 수 있다.
제1 전극(118a)은 애노드 전극(또는 캐소드 전극)일 수 있다. 예를 들어, 본 명세서의 일 실시예에 따른 디스플레이 장치(10)가 상부 발광(Top Emission) 구조를 가질 때, 제1 전극(118a)은 광을 반사시키는 반사 전극일 수 있다. 본 명세서의 다른 실시예에 따른 디스플레이 장치(10)가 하부 발광(Bottom Emission) 구조를 가질 때, 제1 전극(118a)은 광을 투과시키는 투명 전극일 수 있다.
발광 소자(118b)는 제1 전극(118a) 상에 배치될 수 있다.
본 명세서의 일 실시예에 따른 발광 소자(118b)는 제1 전극(118a) 상에 정공층, 발광층, 및 전자층의 순서로 또는 역순으로 적층된 하나 이상의 발광 구조물을 포함할 수 있다. 예를 들어, 발광 소자(118b)는 해당하는 서브 픽셀에 대응되는 컬러 광을 생성하도록 구현될 수 있다. 예를 들어, 단위 픽셀이 적색, 녹색, 및 청색의 서브 픽셀을 포함할 때, 적색 서브 픽셀의 발광 소자(118b)는 적색 광을 생성하고, 녹색 서브 픽셀의 발광 소자(118b)는 녹색 광을 생성하며, 청색 서브 픽셀의 발광 소자(118b)는 청색 광을 생성할 수 있다.
본 명세서의 다른 실시예에 따른 발광 소자(118b)는 제1 전극(118a) 상에 정공층, 발광층, 및 전자층의 순서로 또는 역순으로 적층된 복수의 발광 구조물을 포함할 수 있다. 예를 들어, 복수의 발광 구조물 각각의 발광층은 청색 광, 녹색 광, 및 적색 광 중 하나 이상의 광 또는 이들의 혼합 광을 생성할 수 있다. 발광 소자(118b)로부터 방출되는 광은 발광 소자층(118)과 중첩되도록 배치된 컬러 필터를 통해 컬러 영상을 구현할 수 있다. 예를 들어, 복수의 발광 구조물 각각의 발광층은 청색 광, 녹색 광, 및 적색 광 중 하나 이상의 광 또는 이들의 혼합 광을 생성할 수 있으며, 이에 의해 발광 소자(118b)는 백색 광을 방출할 수 있다. 발광 소자(118b)로부터 방출되는 백색 광은 발광 소자층(118)과 중첩되도록 배치된 컬러 필터를 통해 컬러 영상을 구현할 수 있다.
제2 전극(118c)은 발광 소자(118b) 상에 배치될 수 있다. 제2 전극(118c)은 발광 소자(118b)을 사이에 두고 제1 전극(118a)과 마주하도록 발광 소자(118b) 상에 배치될 수 있다.
제2 전극(118c)은 캐소드 전극(또는 애노드 전극)일 수 있다. 예를 들어, 본 명세서의 일 실시예에 따른 디스플레이 장치(10)가 상부 발광(Top Emission) 구조를 가질 때, 제2 전극(118c)은 광을 투과시키는 투명 전극일 수 있다. 본 명세서의 다른 실시예에 따른 디스플레이 장치(10)가 하부 발광(Bottom Emission) 구조를 가질 때, 제2 전극(118c)은 광을 반사시키는 반사 전극일 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10)는 뱅크(117)을 더 포함할 수 있다.
뱅크(117)는 서브 픽셀(SP)의 개구부(또는 발광 영역)를 정의하고 제1 전극(118a)의 가장자리 부분을 덮도록 배치될 수 있다. 예를 들어, 뱅크(117)는 제1 전극(118a)의 중심 부분을 제외한 가장자리 부분만을 덮도록 오버코트층(115) 상에 배치될 수 있다. 예를 들어, 뱅크(117)는 메쉬 형상을 포함할 수 있다. 예를 들어, 뱅크(117)는 유기 물질 또는 무기 물질로 형성될 수 있으며, 블랙 안료를 포함하는 광 흡수 물질을 포함할 수도 있다.
뱅크(117) 상에는 뱅크 돌기(117s)가 배치될 수도 있다. 뱅크 돌기(117s)는 뱅크(117)로부터 돌출되거나 뱅크(117)와 다른 물질로 뱅크(117) 상에 배치될 수 있다. 예를 들어, 뱅크 돌기(117s)는 발광 소자(118b)를 형성하기 위한 마스크를 지지하기 위해 구성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 뱅크 돌기(117s)는 스페이서일 수 있다.
발광 소자(118b)는 뱅크(117)에 의해 마련되는 각 서브 픽셀(SP)의 개구부에만 배치되거나 각 서브 픽셀(SP)의 개구부와 뱅크(117) 상에 배치될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 제1 전극(118a)과 구동 박막 트랜지스터(TFT)의 소스 전극(SE) 사이의 거리에 따른 제1 전극(118a)의 패턴 불량(또는 컨택 불량)을 방지하기 위하여, 오버코트층(115)의 내부에 배치된 연결 전극(또는 중간 전극)(116)을 더 포함할 수 있다.
연결 전극(116)은 구동 박막 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결되고, 제1 전극(118a)과 전기적으로 연결되도록 구성될 수 있다. 예를 들어, 연결 전극(116)은 구동 박막 트랜지스터(TFT)의 소스 전극(SE)과 중첩되는 제1 평탄화층(115a) 상에 배치되고 제2 평탄화층(115b)에 의해 덮일 수 있다. 연결 전극(116)은 제1 평탄화층(115a)에 마련된 전극 컨택홀을 통하여 구동 박막 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 제1 전극(118a)은 제2 평탄화층(115b)에 마련된 전극 컨택홀을 통하여 연결 전극(116)과 전기적으로 연결될 수 있다. 이에 의해, 제1 전극(118a)은 연결 전극(116)을 통해 구동 박막 트랜지스터(TFT)의 소스 전극(SE)과 안정적으로 연결될 수 있다. 연결 전극(116)은 구동 박막 트랜지스터(TFT)의 소소 전극(SE) 및 드레인 전극(DE)과 동일하거나 상이한 전도성 물질로 형성될 수 있다.
본 명세서의 실시예에 따르면, 제1 평탄화층(115a)과 제2 평탄화층(115b) 사이에는 픽셀 회로(PC)의 구동 및/또는 발광 소자(118b)의 발광을 위한 추가적인 보조 라인(또는 보조 신호 라인)이 배치될 수도 있다. 예를 들어, 보조 라인(또는 보조 신호 라인)은 연결 전극(116)과 동일한 공정에서 동일한 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
봉지부(150)는 픽셀층(110)을 덮거나 둘러싸도록 구성될 수 있다. 예를 들어, 봉지부(150)는 발광 소자층(118) 상에 배치되고 발광 소자층(100)을 덮거나 둘러쌀 수 있다.
봉지부(150)는 적어도 하나 이상의 봉지층을 포함할 수 있다. 예를 들어, 봉지부(150)는 발광 소자층(118) 상에 있는 하나 이상의 무기 물질층 및 하나 이상의 유기 물질층을 포함할 수 있다. 예를 들어, 봉지부(150)는 제1 봉지층(151), 제2 봉지층(152), 및 제3 봉지층(153)을 포함할 수 있다.
제1 봉지층(151)은 제2 전극(118c) 상에 배치될 수 있다. 제2 봉지층(152)은 제2 전극(118c) 또는 제1 봉지층(151) 상에 배치될 수 있다. 제3 봉지층(153)은 제2 전극(118c) 또는 제2 봉지층(152) 상에 배치될 수 있다. 예를 들어, 봉지부(150)는 제2 전극(118c) 상의 제1 봉지층(151), 제1 봉지층(151) 상의 제2 봉지층(152), 및 제2 봉지층(152) 상의 제3 봉지층(153)을 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10) 또는 디스플레이 패널은 기판(100)의 표시 영역(DA) 상에 배치된 터치 감지부(160)를 더 포함할 수 있다.
터치 감지부(160)는 봉지부(150) 상에 배치될 수 있다. 예를 들어, 터치 감지부(160)는 봉지부(150)의 제3 봉지층(153) 상에 배치될 수 있다.
터치 감지부(160)는 터치 버퍼층(161), 제1 터치 전극층(163), 터치 절연층(165), 제2 터치 전극층(167), 및 터치 보호층(169)를 포함할 수 있다.
터치 버퍼층(161)은 봉지부(150)의 제3 봉지층(153) 상에 배치될 수 있다. 예를 들어, 터치 버퍼층(161)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)를 포함하는 무기 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
제1 터치 전극층(163)은 터치 버퍼층(161) 상에 배치된 복수의 제1 터치 전극(TE1)을 포함할 수 있다. 복수의 제1 터치 전극(TE1)은 투명 금속으로 이루어지거나 불투명 금속으로 이루어질 수 있다. 예를 들어, 복수의 제1 터치 전극(TE1)은 복수의 브리지 전극 또는 복수의 브리지 배선일 수 있으며, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
터치 절연층(165)은 제1 터치 전극층(163)을 덮도록 터치 버퍼층(161) 상에 배치될 수 있다. 터치 절연층(165)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)을 포함하는 무기 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
제2 터치 전극층(167)은 터치 절연층(165) 상에 배치된 복수의 제2 터치 전극(TE2)을 포함할 수 있다. 복수의 제2 터치 전극(TE2)은 투명 금속으로 이루어지거나 불투명 금속으로 이루어질 수 있다. 예를 들어, 복수의 제2 터치 전극층(TE2) 각각은 메쉬 구조를 포함할 수 있다. 예를 들어, 복수의 제2 터치 전극(TE2)은 복수의 터치 감지 전극 또는 복수의 터치 구동 전극일 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
제2 터치 전극층(167)에서, 제1 방향(X) 또는 제2 방향(Y)을 따라 인접하게 배치된 복수의 제2 터치 전극(TE2) 각각은 터치 절연층(165)에 마련된 비아홀을 통해 복수의 제1 터치 전극(TE1) 각각에 연결될 수 있다. 이에 의해, 제1 방향(X) 또는 제2 방향(Y)을 따라 인접하게 배치된 복수의 제2 터치 전극(TE2) 각각은 복수의 제1 터치 전극(TE1)을 통해 서로 연결될 수 있다. 예를 들어, 제2 방향(Y)을 따라 인접하게 배치된 복수의 제2 터치 전극(TE2)은 복수의 제1 터치 전극(TE1)을 통해 서로 연결될 수 있다.
터치 보호층(169)은 제2 터치 전극층(167)을 덮도록 터치 절연층(165) 상에 배치될 수 있다. 터치 보호층(169)은 터치 감지부(160)의 상부를 평탄화하고 터치 감지부(160)를 보호하도록 구성될 수 있다. 터치 보호층(169)은 유기 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10) 또는 디스플레이 패널은 터치 감지부(160) 상에 배치된 기능성 필름(170)을 더 포함할 수 있다.
기능성 필름(170)은 터치 감지부(160) 상에 부착된 반사 방지층(또는 반사 방지 필름)을 포함할 수 있다. 예를 들어, 반사 방지층은 원편광층(또는 원평광 필름)을 포함할 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10) 또는 디스플레이 패널은 기판(100)의 후면에 배치된 지지 부재(200)를 더 포함할 수 있다. 지지 부재(200)는 기판(100)의 벤딩 영역(BA)을 제외한 나머지 부분을 평면 상태로 유지시키는 것으로, 이는 도 1 및 도 2를 참조하여 설명한 지지 부재(200)와 동일하므로, 이에 대한 중복 설명은 생략한다.
도 4는 도 1에 도시된 'B' 부분을 개략적으로 나타내는 확대도이다. 도 5는 도 4에 도시된 'C' 부분을 개략적으로 나타내는 확대도이다. 도 4 및 도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치의 라우팅 라인들과 더미 라인들을 설명하기 위한 도면이다.
도 1, 도 4, 및 도 5를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(10)는 픽셀부(110)와 게이트 구동 회로(120) 각각을 디스플레이 구동 회로(140)와 전기적으로 연결하기 위한 복수의 라우팅 라인부(rounting line portion)(RLP1, RLP2, RLP3)를 포함할 수 있다. 예를 들어, 본 명세서의 일 실시예에 따른 디스플레이 장치(10)는 제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3)를 더 포함할 수 있다.
제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3) 각각은 기판(100)의 비표시 영역(NDA) 중 표시 영역(DA)과 디스플레이 구동 회로(140) 사이의 영역에 형성되거나 배치될 수 있다. 예를 들어, 제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3) 각각은 기판(100)의 비표시 영역(NDA) 중 제1 비표시 영역(NDA1)의 일측 영역과 벤딩 영역(BA) 및 제1 연장 영역(EA1)에 배치될 수 있다.
제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3) 각각은 복수의 라우팅 라인(RL)을 포함할 수 있다. 예를 들어, 본 명세서의 일 실시예에 따른 디스플레이 장치(10)는 기판(100)의 표시 영역(DA)에 배치된 픽셀부(120)와 기판(100)의 비표시 영역(NDA)에 배치된 게이트 구동 회로(120) 각각을 디스플레이 구동 회로(140)와 전기적으로 연결하기 위한 복수의 라우팅 라인(RL)을 포함할 수 있다. 복수의 라우팅 라인(RL)은 제1 라우팅 라인부(RLP1)에 배치되는 복수의 제1 라우팅 라인, 제2 라우팅 라인부(RLP2)에 배치되는 복수의 제2 라우팅 라인, 및 제3 라우팅 라인부(RLP3)에 배치되는 복수의 제3 라우팅 라인으로 분류되거나 그룹화될 수 있다.
제1 라우팅 라인부(RLP1)는 기판(100)의 표시 영역(DA)에 배치된 픽셀부(110)와 전기적으로 연결되고 디스플레이 구동 회로(140)와 전기적으로 연결된 복수의 제1 라우팅 라인을 포함할 수 있다. 예를 들어, 제1 라우팅 라인부(RLP1)는 복수의 데이터 라인(Ld)과 디스플레이 구동 회로(140) 사이에 배치된 복수의 제1 라우팅 라인을 포함할 수 있다. 복수의 제1 라우팅 라인 각각의 제1 끝단부는 제1 비표시 영역(NDA1)의 일측 영역에서 복수의 데이터 라인(Ld) 각각의 끝단부와 전기적으로 연결될 수 있다. 복수의 제1 라우팅 라인 각각의 제2 끝단부는 제2 비표시 영역(NDA2)의 제2 연장 영역(EA2)에서 디스플레이 구동 회로(140)에 배치된 복수의 출력 채널 중 복수의 데이터 출력 채널 각각과 전기적으로 연결될 수 있다.
복수의 제1 라우팅 라인 중 일부는 터치 감지부(160)에 배치된 복수의 제2 터치 전극(TE2) 각각과 전기적으로 연결될 수 있다. 예를 들어, 터치 감지부(160)는 복수의 제2 터치 전극(TE2) 각각의 일측으로부터 제1 비표시 영역(NDA1)의 일측 영역으로 연장된 복수의 터치 연장 라인을 포함할 수 있다. 복수의 터치 연장 라인 각각은 제1 비표시 영역(NDA1)의 일측 영역에서 복수의 제1 라우팅 라인 중 일부와 전기적으로 연결될 수 있다. 예를 들어, 복수의 제1 라우팅 라인은 복수의 데이터 라우팅 라인 및 복수의 터치 라우팅 라인으로 분류될 수 있다. 예를 들어, 복수의 데이터 라우팅 라인은 제1 라우팅 라인부(RLP1)의 중간 부분에 위치할 수 있고, 복수의 터치 라우팅 라인은 제1 라우팅 라인부(RLP1)의 양 가장자리 부분에 위치할 수 있다.
디스플레이 구동 회로(140)은 복수의 제1 라우팅 라인 중 복수의 데이터 라우팅 라인을 통해 기판(100)의 표시 영역(DA)에 배치된 복수의 데이터 라인(Ld) 각각에 데이터 신호를 공급할 수 있다. 디스플레이 구동 회로(140)은 복수의 제1 라우팅 라인 중 복수의 터치 라우팅 라인을 통해 기판(100)의 표시 영역(DA)에 배치된 터치 감지부(160)의 제2 터치 전극(TE2)들 각각에 터치 구동 신호를 공급하거나 제2 터치 전극(TE2)을 통해 사용자 터치를 감지할 수 있다.
제2 라우팅 라인부(RLP2)는 제1 라우팅 라인부(RLP1)의 일측에 인접하게 배치되고, 게이트 구동 회로(120)의 제1 게이트 구동 회로(120A)와 디스플레이 구동 회로(140) 사이에 배치된 복수의 제2 라우팅 라인을 포함할 수 있다. 복수의 제2 라우팅 라인 각각의 제1 끝단부는 제1 비표시 영역(NDA1)의 일측 영역에서 제1 게이트 구동 회로(120A)와 전기적으로 연결될 수 있다. 복수의 제2 라우팅 라인 각각의 제2 끝단부는 제2 비표시 영역(NDA2)의 제2 연장 영역(EA2)에서 디스플레이 구동 회로(140)에 배치된 복수의 출력 채널 중 복수의 제1 게이트 출력 채널 각각과 전기적으로 연결될 수 있다.
복수의 제2 라우팅 라인은 복수의 라우팅 그룹(RG1 내지 RG4)으로 분류되거나 그룹화될 수 있다. 복수의 라우팅 그룹(RG1 내지 RG4)은 미리 설정된 간격을 가지도록 서로 이격될 수 있다. 복수의 라우팅 그룹(RG1 내지 RG4) 사이의 간격은 동일하거나 상이할 수 있다. 예를 들어, 제2 라우팅 라인부(RLP2)는 미리 설정된 간격을 가지도록 서로 이격된 제1 내지 제4 라우팅 그룹(RG1 내지 RG4)을 포함할 수 있다. 제1 내지 제4 라우팅 그룹(RG1 내지 RG4) 사이의 간격은 동일하거나 상이할 수 있다.
제2 라우팅 라인부(RLP2)의 제1 내지 제4 라우팅 그룹(RG1 내지 RG4) 각각은 하나 이상의 제2 라우팅 라인을 포함할 수 있다.
제1 라우팅 그룹(RG1)에 포함된 하나 이상의 제2 라우팅 라인은 제1 게이트 구동 회로(120A)에 연결되어 있는 하나 이상의 게이트 스타트 신호 라인과 전기적으로 연결될 수 있다. 이에 의해, 제1 게이트 구동 회로(120A)는 제1 라우팅 그룹(RG1)에 포함된 하나 이상의 제2 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 하나 이상의 게이트 스타트 신호에 응답하여 구동을 개시할 수 있다.
제2 라우팅 그룹(RG2)에 포함된 복수의 제2 라우팅 라인은 제1 게이트 구동 회로(120A)에 연결되어 있는 스캔 방향 신호 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제1 게이트 구동 회로(120A)는 제2 라우팅 그룹(RG2)의 제2 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 스캔 방향 신호를 제공받아 구동될 수 있다.
제3 라우팅 그룹(RG3)에 포함된 복수의 제2 라우팅 라인은 제1 게이트 구동 회로(120A)에 연결되어 있는 복수의 쉬프트 클럭 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제1 게이트 구동 회로(120A)는 제3 라우팅 그룹(RG3)에 포함된 복수의 제2 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 복수의 게이트 쉬프트 클럭을 제공받아 구동될 수 있다.
제4 라우팅 그룹(RG4)에 포함된 복수의 제2 라우팅 라인은 제1 게이트 구동 회로(120A)에 연결되어 있는 복수의 게이트 구동 전압 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제1 게이트 구동 회로(120A)는 제4 라우팅 그룹(RG4)에 포함된 복수의 제2 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 복수의 게이트 구동 전압을 제공받아 구동될 수 있다.
제3 라우팅 라인부(RLP3)는 제1 라우팅 라인부(RLP1)의 타측에 인접하게 배치되고, 게이트 구동 회로(120)의 제2 게이트 구동 회로(120B)와 디스플레이 구동 회로(140) 사이에 배치된 복수의 제3 라우팅 라인을 포함할 수 있다. 복수의 제3 라우팅 라인 각각의 제1 끝단부는 제1 비표시 영역(NDA1)의 일측 영역에서 제2 게이트 구동 회로(120B)와 전기적으로 연결될 수 있다. 복수의 제3 라우팅 라인 각각의 제2 끝단부는 제2 비표시 영역(NDA2)의 제2 연장 영역(EA2)에서 디스플레이 구동 회로(140)에 배치된 복수의 출력 채널 중 복수의 제2 게이트 출력 채널 각각과 전기적으로 연결될 수 있다. 복수의 제3 라우팅 라인은 제1 라우팅 라인부(RLP1)를 중심으로 복수의 제2 라우팅 라인과 대칭(또는 좌우 대칭) 구조로 구성될 수 있다.
복수의 제3 라우팅 라인은 복수의 라우팅 그룹으로 분류되거나 그룹화될 수 있다. 복수의 라우팅 그룹은 미리 설정된 간격을 가지도록 서로 이격될 수 있다. 복수의 라우팅 그룹 사이의 간격은 동일하거나 상이할 수 있다. 예를 들어, 제3 라우팅 라인부(RLP3)는 미리 설정된 간격을 가지도록 서로 이격된 제1 내지 제4 라우팅 그룹을 포함할 수 있다. 제1 내지 제4 라우팅 그룹 사이의 간격은 동일하거나 상이할 수 있다.
제3 라우팅 라인부(RLP3)의 제1 내지 제4 라우팅 그룹 각각은 하나 이상의 제3 라우팅 라인을 포함할 수 있다.
제3 라우팅 라인부(RLP3)의 제1 라우팅 그룹에 포함된 하나 이상의 제3 라우팅 라인은 제2 게이트 구동 회로(120B)에 연결되어 있는 하나 이상의 게이트 스타트 신호 라인과 전기적으로 연결될 수 있다. 이에 의해, 제2 게이트 구동 회로(120B)는 제1 라우팅 그룹에 포함된 하나 이상의 제3 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 하나 이상의 게이트 스타트 신호에 응답하여 구동을 개시할 수 있다.
제3 라우팅 라인부(RLP3)의 제2 라우팅 그룹에 포함된 복수의 제3 라우팅 라인은 제2 게이트 구동 회로(120B)에 연결되어 있는 스캔 방향 신호 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제2 게이트 구동 회로(120B)는 제2 라우팅 그룹에 포함된 복수의 제3 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 스캔 방향 신호를 제공받아 구동될 수 있다.
제3 라우팅 라인부(RLP3)의 제3 라우팅 그룹에 포함된 복수의 제3 라우팅 라인은 제2 게이트 구동 회로(120B)에 연결되어 있는 복수의 쉬프트 클럭 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제2 게이트 구동 회로(120B)는 제3 라우팅 그룹에 포함된 복수의 제3 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 복수의 게이트 쉬프트 클럭을 제공받아 구동될 수 있다.
제3 라우팅 라인부(RLP3)의 제4 라우팅 그룹에 포함된 복수의 제3 라우팅 라인은 제2 게이트 구동 회로(120B)에 연결되어 있는 복수의 게이트 구동 전압 라인 각각과 전기적으로 연결될 수 있다. 이에 의해, 제1 게이트 구동 회로(120A)는 제4 라우팅 그룹에 포함된 복수의 제3 라우팅 라인을 통해 디스플레이 구동 회로(140)로부터 공급되는 복수의 게이트 구동 전압을 제공받아 구동될 수 있다.
제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3) 각각에 포함된 라우팅 라인(RL)은 제1 라인부(RLa), 제2 라인부(RLb), 및 제3 라인부(RLc)를 포함할 수 있다.
제1 라인부(RLa)는 기판(100)의 제1 비표시 영역(NDA1)의 일측 영역에 배치될 수 있다. 예를 들어, 제1 라인부(RLa)는 기판(100)의 표시 영역(DA)과 벤딩 영역(BA) 사이의 기판(100) 상에 비직선 형상을 가지도록 배치될 수 있다. 제1 라인부(RLa)의 제1 끝단부(또는 시작 부분)는 데이터 라인, 터치 연결 라인, 또는 게이트 구동 회로(120)와 전기적으로 연결될 수 있다. 제1 라인부(RLa)는 비직선 형상, 사선 형상, 또는 대각선 형상을 포함할 수 있다. 예를 들어, 제1 라인부(RLa)는 비직선부, 비직선 라인부, 사선부, 사선 라인부, 대각선부, 또는 대각선 라인부일 수 있다.
제1 라인부(RLa)는 게이트 금속 물질로 형성될 수 있다. 예를 들어, 제1 라인부(RLa)는 도 3에 도시된 게이트 전극(GE)과 동일한 공정에서 동일한 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 제1 라인부(RLa)는 소스/드레인 금속 물질로 형성될 수 있다. 예를 들어, 제1 라인부(RLa)는 도 3에 도시된 소스 전극(SE)(또는 드레인 전극(DE))과 동일한 공정에서 동일한 물질로 형성될 수도 있다. 예를 들어, 제1 라인부(RLa)가 게이트 전극(GE)과 동일층에 배치되고 데이터 라인과 연결될 때, 데이터 라인의 끝단부는 절연층을 사이에 두고 제1 라인부(RLa)의 제1 끝단부와 중첩되고, 절연층에 마련된 컨택홀을 통해 제1 라인부(RLa)의 제1 끝단부와 전기적으로 연결될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
제2 라인부(RLb)는 기판(100)의 벤딩 영역(BA)에 배치될 수 있다. 예를 들어, 제2 라인부(RLb)는 기판(100)의 벤딩 영역(BA) 상에 직선 형상을 가지도록 배치될 수 있다. 예를 들어, 제1 라인부(RLa)는 직선부, 직선 라인부, 선형부, 선형 라인부, 벤딩 라인부, 링크 라인부, 직선 라인, 선형 라인, 벤딩 라인, 또는 벤딩 라우팅 라인일 수 있다.
제2 라인부(RLb)는 하나 이상의 미세 라인(ML1, ML2)을 포함할 수 있다. 예를 들어, 제2 라인부(RLb)는 서로 평행하면서 서로 이격된 복수의 미세 라인(ML1, ML2)을 포함할 수 있다. 제2 라인부(RLb)가 복수의 미세 라인(ML1, ML2)을 포함할 때, 서로 이격된 복수의 미세 라인(ML1, ML2)은 제2 라인부(RLb)의 양 끝단부에서 서로 전기적으로 연결될 수 있다.
본 명세서의 일 실시예에 따른 제2 라인부(RLb)는 하나 이상의 미세 라인(ML1, ML2), 제1 넥크부(neck portion)(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)를 포함할 수 있다.
하나 이상의 미세 라인(ML1, ML2)은 기판(100)의 벤딩 영역(BA)에 배치되고 제2 방향(Y)을 따라 길게 연장될 수 있다.
본 명세서의 일 실시예에 따르면, 제1 라우팅 라인부(RLP1)에 포함된 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb)는 하나의 미세 라인(ML)을 포함할 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 제2 및 제3 라우팅 라인부(RLP2, RLP3) 각각에 포함된 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb)는 2 이상의 미세 라인(ML1, ML2)을 포함할 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 제2 및 제3 라우팅 라인부(RLP2, RLP3) 각각의 제1 내지 제4 라우팅 그룹(RG1 내지 RG4) 중 제3 및 제4 라우팅 그룹(RG3, RG4)에 포함된 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb)는 3 이상의 미세 라인을 포함할 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 복수의 라우팅 라인(RL) 중 구동 전압을 전달하는 라우팅 라인의 제2 라인부(RLb)는 3 이상의 미세 라인을 포함할 수 있다.
제1 넥크부(NP1)는 하나 이상의 미세 라인(ML1, ML2)의 일단으로부터 돌출되거나 연장될 수 있다. 예를 들어, 제1 넥크부(NP1)는 벤딩 영역(BA) 내에서 미세 라인(ML1, ML2)으로부터 제1 비표시 영역(NDA1)과 벤딩 영역(BA)의 경계부를 지나 제1 비표시 영역(NDA1) 쪽으로 돌출되거나 연장될 수 있다. 예를 들어, 제1 넥크부(NP1)의 적어도 일부는 제1 비표시 영역(NDA1)에 배치될 수 있다. 예를 들어, 제1 넥크부(NP1)는 제1 돌출 라인 또는 제1 연장 라인일 수 있다.
제2 넥크부(NP2)는 하나 이상의 미세 라인(ML1, ML2)의 타단으로부터 돌출되거나 연장될 수 있다. 예를 들어, 제2 넥크부(NP2)는 벤딩 영역(BA) 내에서 미세 라인(ML1, ML2)으로부터 벤딩 영역(BA)과 제1 연장 영역(EA1)의 경계부를 지나 제1 연장 영역(EA1) 쪽으로 돌출되거나 연장될 수 있다. 예를 들어, 제2 넥크부(NP2)의 적어도 일부는 제1 연장 영역(EA1)에 배치될 수 있다. 예를 들어, 제2 넥크부(NP2)는 제2 돌출 라인 또는 제2 연장 라인일 수 있다.
제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 라인(ML1, ML2)의 선폭보다 상대적으로 작은 선폭을 가질 수 있다. 제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 라인(ML1, ML2)의 벤딩 시작 부분일 수 있으며, 기판(100)의 평면부와 곡면부의 경계 영역일 수 있다. 제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 라인(ML1, ML2)보다 작은 선폭을 가짐으로써, 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 용이하게 벤딩될 수 있고, 이에 의해 미세 라인(ML1, ML2)의 벤딩이 용이할 수 있다.
제1 끝단부(EP1)는 하나 이상의 미세 라인(ML1, ML2)의 제1 넥크부(NP1)로부터 공통적으로 돌출되거나 연장될 수 있다. 제1 끝단부(EP1)는 벤딩 영역(BA)에 인접한 제1 비표시 영역(NDA1)에 배치되고 하나 이상의 미세 라인(ML1, ML2)으로부터 돌출된 제1 넥크부(NP1)와 연결될 수 있다. 제1 끝단부(EP1)는 미세 라인(ML1, ML2)과 동일하거나 큰 선 폭을 가지도록 형성될 수 있다. 예를 들어, 제2 라인부(RLb)가 2 이상의 미세 라인(ML1, ML2)을 포함할 때, 제1 끝단부(EP1)는 2 이상의 미세 라인(ML1, ML2) 각각으로부터 돌출된 2 이상의 제1 넥크부(NP1)에 공통적으로 연결될 수 있다.
제1 끝단부(또는 제1 연결부)(EP1)는 기판(100)의 벤딩 영역(BA)으로부터 이격된 제1 비표시 영역(NDA1)의 일측 영역에서 제1 라인부(RLa)의 제2 끝단부(또는 끝 부분)과 전기적으로 연결될 수 있다. 예를 들어, 제1 라인부(RLa)의 제2 끝단부와 제2 라인부(RLb)의 제1 끝단부(EP1)는 벤딩 영역(BA)의 원활한 벤딩을 위하여, 벤딩 영역(BA)의 내부에 배치되거나 형성되지 않고, 벤딩 영역(BA)의 외부 또는 벤딩 영역(BA)으로부터 이격된 제1 비표시 영역(NDA1)의 일측 영역에 배치될 수 있다.
제2 끝단부(EP2)는 하나 이상의 미세 라인(ML1, ML2)의 제2 넥크부(NP2)로부터 공통적으로 돌출되거나 연장될 수 있다. 제2 끝단부(또는 제2 연결부)(EP2)는 벤딩 영역(BA)에 인접한 제2 비표시 영역(NDA2)의 제1 연장 영역(EA1)에 배치되고 하나 이상의 미세 라인(ML1, ML2)으로부터 돌출된 제2 넥크부(NP2)와 연결될 수 있다. 제2 끝단부(EP2)는 미세 라인(ML1, ML2)과 동일하거나 큰 선 폭을 가지도록 형성될 수 있다. 예를 들어, 제2 라인부(RLb)가 2 이상의 미세 라인(ML1, ML2)을 포함할 때, 제2 끝단부(EP2)는 2 이상의 미세 라인(ML1, ML2) 각각으로부터 돌출된 2 이상의 제2 넥크부(NP2)에 공통적으로 연결될 수 있다. 제2 끝단부(EP2)는 미세 라인(ML1, ML2)을 중심으로 제1 끝단부(EP1)와 대칭(또는 상하 대칭) 구조를 가질 수 있다.
제3 라인부(RLc)는 기판(100)의 벤딩 영역(BA)과 디스플레이 구동 회로(140) 사이에 배치될 수 있다. 제3 라인부(RLc)는 기판(100)의 벤딩 영역(BA)과 제1 연장 영역(EA1) 사이에 배치될 수 있다. 예를 들어, 제3 라인부(RLc)는 기판(100)의 제1 연장 영역(EA1) 상에 비직선 형상을 가지도록 배치될 수 있다. 제3 라인부(RLc)의 제1 끝단부(또는 시작 부분)는 제2 라인부(RLb)의 제2 끝단부(EP2)와 전기적으로 연결될 수 있다. 제3 라인부(RLc)의 제2 끝단부(또는 끝 부분)는 디스플레이 구동 회로(140)의 출력 채널과 전기적으로 연결될 수 있다. 제3 라인부(RLc)는 비직선 형상, 사선 형상, 또는 대각선 형상을 포함할 수 있다. 예를 들어, 제3 라인부(RLc)는 비직선부, 비직선 라인부, 사선부, 사선 라인부, 대각선부, 또는 대각선 라인부일 수 있다.
제3 라인부(RLc)의 제1 끝단부는 제2 라인부(RLb)의 제2 끝단부와 중첩되는 절연층에 마련된 컨택홀을 통해 제2 라인부(RLb)의 제2 끝단부(EP2)와 전기적으로 연결될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
제2 라인부(RLb)의 제2 끝단부(또는 끝 부분)(EP2)는 기판(100)의 벤딩 영역(BA)으로부터 이격된 제1 연장 영역(EA1)에서 제3 라인부(RLc)의 제1 끝단부(또는 시작 부분)과 전기적으로 연결될 수 있다. 예를 들어, 제2 라인부(RLb)과 제3 라인부(RLc)의 연결부(또는 컨택부)는 벤딩 영역(BA)의 원활한 벤딩을 위하여, 벤딩 영역(BA)의 내부에 배치되거나 형성되지 않고, 벤딩 영역(BA)의 외부 또는 벤딩 영역(BA)으로부터 이격된 제1 연장 영역(E1)의 일측 영역에 배치될 수 있다.
제3 라인부(RLc)는 게이트 금속 물질 또는 소스/드레인 금속 물질로 형성될 수 있다. 예를 들어, 제3 라인부(RLc)는 도 3에 도시된 게이트 전극(GE) 및/또는 소스 전극(SE)(또는 드레인 전극(DE))과 동일한 공정에서 동일한 물질로 형성될 수도 있다.
본 명세서의 일 실시예에 따르면, 복수의 라우팅 라인(RL) 중 인접한 2개의 라우팅 라인의 제3 라인부(RLc)는 서로 다른 금속 물질 또는 서로 다른 층에 배치될 수 있으며, 이에 의해, 인접한 라우팅 라인 간의 신호 간섭이 최소화되거나 방지될 수 있다. 예를 들어, 복수의 라우팅 라인(RL) 중 홀수 번째 라우팅 라인의 제3 라인부(RLc)는 게이트 금속 물질로 형성되고, 복수의 라우팅 라인(RL) 중 짝수 번째 라우팅 라인의 제3 라인부(RLc)는 소스/드레인 금속 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 홀수 번째 라우팅 라인의 제3 라인부(RLc)는 소스/드레인 금속 물질로 형성되고, 짝수 번째 라우팅 라인의 제3 라인부(RLc)는 게이트 금속 물질로 형성될 수도 있다. 예를 들어, 짝수 번째 라우팅 라인의 제3 라인부(RLc)는 홀수 번째 라우팅 라인의 제3 라인부(RLc) 사이에 배치될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(10) 또는 디스플레이 패널은 기판(100)의 벤딩 영역(BA)에 배치된 더미 라인부(DLP)를 더 포함할 수 있다.
더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA) 전체에 균일한 벤딩 스트레스가 가해지도록 구성될 수 있다. 예를 들어, 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩되거나 곡면 형상으로 벤딩된 기판(100)의 벤딩 영역(BA) 전체에 균일한 벤딩 스트레스가 가해지도록 구성될 수 있다. 예를 들어, 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 배치된 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb) 중 일부에 벤딩 스트레스가 집중되지 않고 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb) 각각에 동일하거나 균일한 벤딩 스트레스가 가해지도록 구성될 수 있다.
더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 배치되어 있는 복수의 라우팅 라인(RL) 사이의 간격(또는 라인 간격)을 모두 동일하게 하기 위하여 구성될 수 있다. 예를 들어, 더미 라인부(DLP)는 복수의 라우팅 라인(RL) 사이의 라인 간격들 중에서 상대적으로 넓은 간격을 갖는 인접한 2개의 라우팅 라인 사이에 배치될 수 있으며, 이에 의해, 기판(100)의 벤딩 영역(BA)에 배치되어 있는 복수의 라우팅 라인(RL)은 더미 라인부(DLP)에 의해 모두 동일한 간격을 가질 수 있다. 이에 따라, 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 기판(100)의 벤딩 영역(BA) 전체에 균일한 벤딩 스트레스가 가해질 수 있다.
본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 상대적으로 넓은 간격으로 배치된 라우팅 라인들로 인하여 상대적으로 좁은 간격으로 배치된 라우팅 라인들에 집중되는 벤딩 스트레스를 감소시킴으로써 벤딩 스트레스의 집중에 의해 발생되는 라우팅 라인의 손상 또는 단선을 최소화하거나 방지할 수 있다. 또한, 본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 복수의 라우팅 라인(RL) 사이의 간격 중 상대적으로 넓은 영역에 배치되어 인접한 라우팅 라인(RL)의 과식각을 최소화하거나 방지함으로써 라우팅 라인의 패터닝 불량 또는 라우팅 라인의 선폭 불균일 현상을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 있는 제2 라우팅 라인부(RLP2)에 배치될 수 있다. 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 있는 제3 라우팅 라인부(RLP3)에 더 배치될 수 있다. 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 있는 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이에 더 배치될 수 있다. 더미 라인부(DLP)는 기판(100)의 벤딩 영역(BA)에 있는 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이에 더 배치될 수 있다. 예를 들어, 더미 라인부(DLP)는 제2 라우팅 라인부(RLP2), 제3 라우팅 라인부(RLP3), 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이, 및 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이 중 하나 이상에 배치될 수 있다.
본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 제2 라우팅 라인부(RLP2) 및 제3 라우팅 라인부(RLP3) 중 하나 이상에 배치된 하나 이상의 제1 더미 라인(DL1)을 포함할 수 있다. 하나 이상의 제1 더미 라인(DL1)은 제2 라우팅 라인부(RLP2)의 제1 내지 제4 라우팅 그룹(RG1 내지 RG4) 사이에 배치될 수 있다. 예를 들어, 제2 라우팅 라인부(RLP2)에 배치된 하나 이상의 제1 더미 라인(DL1)은 제1 라우팅 그룹(RG1)과 제2 라우팅 그룹(RG2) 사이, 제2 라우팅 그룹(RG2)과 제3 라우팅 그룹(RG3) 사이, 및 제3 라우팅 그룹(RG3)과 제3 라우팅 그룹(RG4) 사이 중 하나 이상에 배치될 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제1 더미 라인(DL1)은 기판(100)의 벤딩 영역(BA) 내에 배치된 하나 이상의 미세 더미 라인(MDL1, MDL2)을 포함할 수 있다.
하나 이상의 미세 더미 라인(MDL1, MDL2)은 기판(100)의 벤딩 영역(BA)에 배치되고 제2 방향(Y)을 따라 길게 연장될 수 있다.
본 명세서의 일 실시예에 따르면, 하나 이상의 미세 더미 라인(MDL1, MDL2)은 제1 라우팅 그룹(RG1)과 제2 라우팅 그룹(RG2) 사이에 배치될 수 있다. 하나 이상의 미세 더미 라인(MDL1, MDL2)과 인접한 라우팅 라인(RL) 사이의 간격은 동일할 수 있다. 예를 들어, 제1 라우팅 그룹(RG1)과 제2 라우팅 그룹(RG2) 사이에 복수의 미세 더미 라인(MDL1, MDL2)이 배치될 때, 복수의 미세 더미 라인(MDL1, MDL2) 사이의 간격은 복수의 라우팅 라인(RL) 사이의 간격과 동일할 수 있다. 이와 동일하게, 하나 이상의 미세 더미 라인(MDL1, MDL2)은 제2 라우팅 그룹(RG2)과 제3 라우팅 그룹(RG3) 사이에 배치될 수 있다. 하나 이상의 미세 더미 라인(MDL1, MDL2)은 제3 라우팅 그룹(RG3)과 제4 라우팅 그룹(RG4) 사이에 배치될 수 있다. 이에 따라, 하나 이상의 미세 더미 라인(MDL1, MDL2)은 제2 라우팅 라인부(RLP2)에서 복수의 라우팅 라인(RL) 사이의 간격보다 상대적으로 넓은 영역에 배치되고, 이에 의해, 기판(100)의 벤딩 영역(BA)의 제2 라우팅 라인부(RLP2)에 배치된 복수의 제2 라우팅 라인과 하나 이상의 미세 더미 라인(MDL1, MDL2) 사이의 간격은 모두 동일할 수 있다. 따라서, 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 벤딩 스트레스는 벤딩 영역(BA)에 배치되어 있는 복수의 라우팅 라인 각각의 제2 라인부(RLb)에 균일하게 가해짐으로써 복수의 라우팅 라인 사이의 간격 편차에 따른 벤딩 스트레스의 집중으로 인하여 발생되는 라우팅 라인의 크랙 또는 단선이 최소화되거나 방지될 수 있다. 또한, 하나 이상의 미세 더미 라인(MDL1, MDL2)은 복수의 라우팅 라인(RL) 사이의 간격 중 상대적으로 넓은 영역에 배치되어 인접한 라우팅 라인(RL)의 과식각을 최소화하거나 방지함으로써 라우팅 라인의 패터닝 불량 또는 라우팅 라인의 선폭 불균일 현상을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제1 더미 라인(DL1)은 제1 넥크부(NP1) 및 제2 넥크부(NP2)를 더 포함할 수 있다.
제1 넥크부(NP1)는 하나 이상의 미세 더미 라인(MDL1, MDL2)의 일단으로부터 돌출되거나 연장될 수 있다. 예를 들어, 제1 넥크부(NP1)는 벤딩 영역(BA) 내에서 미세 더미 라인(MDL1, MDL2)으로부터 제1 비표시 영역(NDA1)과 벤딩 영역(BA)의 경계부를 지나 제1 비표시 영역(NDA1) 쪽으로 돌출되거나 연장될 수 있다. 예를 들어, 제1 넥크부(NP1)의 적어도 일부는 제1 비표시 영역(NDA1)에 배치될 수 있다.
제2 넥크부(NP2)는 하나 이상의 미세 더미 라인(MDL1, MDL2)의 타단으로부터 돌출되거나 연장될 수 있다. 예를 들어, 제2 넥크부(NP2)는 벤딩 영역(BA) 내에서 미세 더미 라인(MDL1, MDL2)으로부터 벤딩 영역(BA)과 제1 연장 영역(EA1)의 경계부를 지나 제1 연장 영역(EA1) 쪽으로 돌출되거나 연장될 수 있다. 예를 들어, 제2 넥크부(NP2)의 적어도 일부는 제1 연장 영역(EA1)에 배치될 수 있다.
제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 더미 라인(MDL1, MDL2)의 선폭보다 상대적으로 작은 선폭을 가질 수 있다. 제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 더미 라인(MDL1, MDL2)의 벤딩 시작 부분일 수 있으며, 기판(100)의 평면부와 곡면부의 경계 영역일 수 있다. 제1 넥크부(NP1) 및 제2 넥크부(NP2) 각각은 미세 더미 라인(MDL1, MDL2)보다 작은 선폭을 가짐으로써, 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 용이하게 벤딩될 수 있고, 이에 의해 미세 더미 라인(MDL1, MDL2)의 벤딩이 용이할 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제1 더미 라인(DL1)은 기판(100)의 벤딩 영역(BA)에 섬 형상의 패턴으로 구현됨으로써 전기적으로 플로팅(floating) 상태로 유지될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 다른 실시예에 따른 하나 이상의 제1 더미 라인(DL1)은 전기적으로 접지(또는 그라운드) 전위로 유지되도록 구성될 수도 있다. 예를 들어, 하나 이상의 제1 더미 라인(DL1)은 디스플레이 구동 회로(140)로부터 접지(또는 그라운드) 전압을 공급받을 수 있다. 예를 들어, 하나 이상의 제1 더미 라인(DL1)은 디스플레이 구동 회로(140)의 접지 채널과 전기적으로 연결되도록 연장될 수 있다. 이에 의해, 접지(또는 그라운드) 전위로 유지되는 하나 이상의 제1 더미 라인(DL1)은 인접한 라우팅 라인 사이의 신호 간섭을 감소시킬 수 있으며, 외부로부터 벤딩 영역(BA)에 유입되는 정전기를 방출시킬 수도 있다.
본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 제1 라우팅 라인부(RLP1) 및 제2 라우팅 라인부(RLP2) 사이에 배치된 하나 이상의 제2 더미 라인(DL2)을 더 포함할 수 있다. 본 명세서의 일 실시예에 따른 더미 라인부(DLP)는 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이 및 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이에 배치된 하나 이상의 제2 더미 라인(DL2)을 더 포함할 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제2 더미 라인(DL2)은 기판(100)의 벤딩 영역(BA) 내에 배치된 하나 이상의 미세 더미 라인(MDL1, MDL2)을 포함할 수 있다. 하나 이상의 미세 더미 라인(MDL1, MDL2)은 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이 및/또는 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이에 배치되는 것을 제외하고는 하나 이상의 제1 더미 라인(DL1)을 구성하는 하나 이상의 미세 더미 라인(MDL1, MDL2)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
본 명세서의 일 실시예에 따르면, 기판(100)의 벤딩 영역(BA)에 배치되는 복수의 라우팅 라인(RL)과 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 사이의 간격은 모두 동일할 수 있다. 따라서, 기판(100)의 벤딩 영역(BA)이 곡면 형상으로 벤딩될 때, 벤딩 스트레스는 벤딩 영역(BA)에 배치되어 있는 복수의 라우팅 라인 각각의 제2 라인부(RLb)에 균일하게 가해짐으로써 복수의 라우팅 라인 사이의 간격 편차에 따른 벤딩 스트레스의 집중으로 인하여 발생되는 라우팅 라인의 크랙 또는 단선이 최소화되거나 방지될 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제2 더미 라인(DL2)은 하나 이상의 제1 더미 라인(DL1)과 동일하게, 하나 이상의 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 및 제2 넥크부(NP2)를 포함하므로, 이에 대한 중복 설명은 생략한다.
본 명세서의 일 실시예에 따른 하나 이상의 제2 더미 라인(DL2)은 기판(100)의 벤딩 영역(BA)에 섬 형상의 패턴으로 구현됨으로써 전기적으로 플로팅(floating) 상태로 유지될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 본 명세서의 다른 실시예에 따른 하나 이상의 제2 더미 라인(DL2)은 전기적으로 접지(또는 그라운드) 전위로 유지되도록 구성될 수도 있다. 예를 들어, 하나 이상의 제2 더미 라인(DL2)은 디스플레이 구동 회로(140)로부터 접지(또는 그라운드) 전압을 공급받을 수 있다. 예를 들어, 하나 이상의 제2 더미 라인(DL2)은 디스플레이 구동 회로(140)의 접지 채널과 전기적으로 연결되도록 연장될 수 있다. 이에 의해, 접지(또는 그라운드) 전위로 유지되는 하나 이상의 제2 더미 라인(DL2)은 인접한 라우팅 라인 사이의 신호 간섭을 감소시킬 수 있으며, 외부로부터 벤딩 영역(BA)에 유입되는 정전기를 방출시킬 수도 있다.
도 6은 도 5에 도시된 선 I-I'의 단면도이다. 도 6은 본 명세서의 일 실시예에 따른 미세 라인과 미세 더미 라인의 구조를 나타내는 도면이다.
도 3, 도 5, 및 도 6을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치 또는 디스플레이 패널에서, 제1 라우팅 라인부(RLP1)에 포함된 라우팅 라인들(RL)의 제2 라인부(RLb) 각각의 미세 라인들(ML)은 제1 방향(X)을 따라 제1 간격(D1)을 가지도록 나란하게 배치될 수 있다.
기판(100)의 벤딩 영역(BA)에 배치된 제1 라우팅 라인부(RLP1)의 미세 라인들(ML) 각각은 제1 금속 라인(LL) 및 제2 금속 라인(UL)을 포함할 수 있다.
제1 금속 라인(또는 하부 금속 라인)(LL)은 기판(100)의 벤딩 영역(BA) 상에 배치될 수 있다. 제1 금속 라인(LL)은 기판(100)의 전면(또는 상부 표면)(100f)에 직접 접촉될 수 있다. 예를 들어, 기판(100)의 벤딩 영역(BA)에 배치되어 있는 무기 물질로 형성된 버퍼층(111)과 제1 절연층(112) 및 제2 절연층(113) 각각은 제1 금속 라인(LL)의 형성 공정 이전에 제거될 수 있다. 예를 들어, 기판(100)의 벤딩 영역(BA)에 배치되어 있는 무기 물질층(111, 112, 113)은 벤딩 스트레스에 취약하여 벤딩 스트레스에 따라 쉽게 파손될 수 있고, 무기 물질층(111, 112, 113)의 파손에 따라 라우팅 라인들이 손상될 수 있다. 따라서, 제1 금속 라인(LL)은 무기 물질층(111, 112, 113)이 제거된 기판(100)의 벤딩 영역(BA)에 형성됨으로써 제1 금속 라인(LL)은 기판(100)의 전면(100f)에 직접 접촉될 수 있다.
제1 금속 라인(LL)은 게이트 금속 물질 또는 소스/드레인 금속 물질로 형성될 수 있다. 예를 들어, 제1 금속 라인(LL)은 소스 전극(SE)(또는 드레인 전극(DE))과 동일한 공정에서 동일한 물질로 형성될 수도 있다.
제1 금속 라인(LL)은 제1 평탄화층(115a)에 의해 덮이거나 둘러싸일 수 있다. 기판(100)의 벤딩 영역(BA)에서, 제1 금속 라인(LL)을 덮도록 형성되는 패시베이션층(114)이 무기 물질로 형성될 경우, 기판(100)의 벤딩 영역(BA)에 형성된 패시베이션층(114)은 제1 평탄화층(115a)의 형성 공정 이전에 기판(100)의 벤딩 영역(BA)에서 제거될 수 있다. 이에 의해, 제1 금속 라인(LL)은 유기 물질로 이루어진 제1 평탄화층(115a)에 의해 덮이거나 둘러싸일 수 있다. 제1 평탄화층(115a)은 제1 금속 라인(LL)이 배치된 기판(100)의 벤딩 영역(BA)에 평탄면을 제공하고 제1 금속 라인(LL)을 보호할 수 있다.
제2 금속 라인(또는 상부 금속 라인)(UL)은 제1 금속 라인(LL)과 중첩되도록 제1 평탄화층(115a) 상에 배치될 수 있다. 제2 금속 라인(UL)은 제1 금속 라인(LL)과 동일한 선폭을 가질 수 있다. 제2 금속 라인(UL)은 제1 금속 라인(LL)과 엇갈리지 않고 제1 금속 라인(LL)과 정확히 중첩되거나 겹치도록 형성될 수 있다. 제2 금속 라인(UL)은 제1 금속 라인(LL)에 크랙 또는 단선이 발생될 때, 제1 금속 라인(LL)의 기능을 대체하기 위한 보조 라인 또는 여분 라인(Redundancy line)일 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 제1 금속 라인(LL)이 제2 금속 라인(UL)의 기능을 대체하기 위한 보조 라인 또는 여분 라인일 수 있다.
제2 금속 라인(UL)은 소스/드레인 금속 물질 또는 연결 전극(116)의 금속 물질로 형성될 수 있다. 예를 들어, 제2 금속 라인(UL)은 연결 전극(116)과 동일한 공정에서 동일한 물질로 형성될 수도 있다.
제2 금속 라인(UL)은 제1 평탄화층(115a)에 의해 덮이거나 둘러싸일 수 있다. 제2 평탄화층(115b)은 제2 금속 라인(UL)이 배치된 기판(100)의 벤딩 영역(BA)에 평탄면을 제공하고 제2 금속 라인(UL)을 보호할 수 있다. 제2 평탄화층(115b)은 커버층(180)에 의해 덮일 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치 또는 디스플레이 패널에서, 제2 및 제3 라우팅 라인부(RLP2, RLP3) 각각에 포함된 복수의 라우팅 라인(RL) 각각의 제2 라인부(RLb)에서, 2 이상의 미세 라인(ML1, ML2) 각각은 제1 방향(X)을 따라 제1 간격(D1)을 가지도록 나란하게 배치될 수 있다.
2 이상의 미세 라인(ML1, ML2) 각각은 제1 금속 라인(LL) 및 제2 금속 라인(UL)을 포함할 수 있다. 2 이상의 미세 라인(ML1, ML2)의 제1 금속 라인(LL) 및 제2 금속 라인(UL) 각각은 하나의 미세 라인(ML) 각각의 제1 금속 라인(LL) 및 제2 금속 라인(UL) 각각과 동일한 공정에서 동일한 물질로 형성되므로, 이에 대한 중복 설명은 생략한다.
본 명세서의 일 실시예에 따른 디스플레이 장치 또는 디스플레이 패널에서, 더미 라인부(DLP)는 제2 라우팅 라인부(RLP2)에서 제1 간격(D1)보다 넓은 제2 간격(D2)을 갖는 라우팅 라인 사이에 배치될 수 있다. 또한, 더미 라인부(DLP)는 제1 간격(D1)보다 넓은 간격을 갖는 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이에 배치될 수 있다. 또한, 더미 라인부(DLP)는 제1 간격(D1)보다 넓은 간격을 갖는 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이에 배치될 수 있다.
더미 라인부(DLP)는 제1 방향(X)을 따라 제1 간격(D1)을 가지도록 나란하게 배치된 하나 이상의 미세 더미 라인들(MDL)을 포함할 수 있다. 미세 더미 라인(MDL)과 이에 인접한 라우팅 라인 사이의 간격은 라우팅 라인들 사이의 제1 간격(D1)과 동일할 수 있다.
미세 더미 라인들(MDL) 각각은 제1 금속 라인(LL) 및 제2 금속 라인(UL)을 포함할 수 있다. 미세 더미 라인들(MDL)의 제1 금속 라인(LL) 및 제2 금속 라인(UL) 각각은 하나의 미세 라인(ML) 각각의 제1 금속 라인(LL) 및 제2 금속 라인(UL) 각각과 동일한 공정에서 동일한 물질로 형성되므로, 이에 대한 중복 설명은 생략한다.
도 7은 도 5에 도시된 선 II-II'의 단면도이다. 도 7은 도 5와 도 6에 도시된 제2 라인부의 제1 및 제2 금속 라인의 연결 구조를 설명하기 위한 도면이다.
도 5 내지 도 7을 참조하면, 본 명세서의 일 실시예에 따른 제2 라인부(RLb)는 제1 금속 라인(LL) 및 제2 금속 라인(UL)을 포함할 수 있다.
제1 금속 라인(LL)은 기판(100)의 전면(또는 상부 표면)(100f)에 직접 접촉될 수 있다. 제1 금속 라인(LL)은 미세 라인(ML1), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)를 포함할 수 있으며, 이들은 도 5를 참조하여 설명한 바와 동일하므로, 이에 대한 중복 설명은 생략한다.
제1 금속 라인(LL)의 제1 끝단부(EP1)는 제2 라인부(RLb)와 연결되거나 제2 라인부(RLb)로부터 연장될 수 있다. 제1 금속 라인(LL)의 제2 끝단부(EP2)는 제3 라인부(RLc)와 연결되거나 제3 라인부(RLc)로부터 연장될 수 있다.
제2 금속 라인(UL)은 제1 금속 라인(LL)을 덮는 제1 평탄화층(115a) 상에 배치되고, 제1 금속 라인(LL)과 중첩될 수 있다.
제2 금속 라인(UL)은 미세 라인(ML1), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)를 포함할 수 있으며, 이들은 도 5를 참조하여 설명한 바와 동일하므로, 이에 대한 중복 설명은 생략한다. 제2 금속 라인(UL)의 미세 라인(ML1), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)는 제1 금속 라인(LL)의 미세 라인(ML1), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)와 각각 중첩될 수 있다.
제2 금속 라인(UL)의 제1 끝단부(EP1)는 제1 금속 라인(LL)의 제1 끝단부(EP1)와 중첩되는 제1 평탄화층(또는 절연층)(115a)에 마련된 하나 이상의 제1 컨택홀(CH1)을 통해 제1 금속 라인(LL)의 제1 끝단부(EP1)와 전기적으로 연결될 수 있다. 이에 따라, 제2 금속 라인(UL)와 제1 금속 라인(LL)은 서로 전기적으로 연결될 수 있으며, 제1 라인부(RLa)와 공통적으로 연결될 수 있다.
제2 금속 라인(UL)의 제2 끝단부(EP2)는 제1 금속 라인(LL)의 제2 끝단부(EP2)와 중첩되는 제1 평탄화층(또는 절연층)(115a)에 마련된 하나 이상의 제2 컨택홀(CH2)을 통해 제1 금속 라인(LL)의 제2 끝단부(EP2)와 전기적으로 연결될 수 있다. 이에 따라, 제2 금속 라인(UL)와 제1 금속 라인(LL)은 서로 전기적으로 연결될 수 있으며, 제3 라인부(RLc)와 공통적으로 연결될 수 있다.
복수의 라우팅 라인(RL) 중 홀수 번째(또는 짝수 번째) 라우팅 라인의 제3 라인부(RLc)는 제2 라인부(RLb)의 제1 금속 라인(LL)와 전기적으로 연결될 수 있다. 예를 들어, 홀수 번째(또는 짝수 번째) 라우팅 라인의 제3 라인부(RLc)는 제2 라인부(RLb)의 제1 금속 라인(LL)과 동일한 공정에서 동일한 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
복수의 라우팅 라인(RL) 중 짝수 번째(또는 홀수 번째) 라우팅 라인의 제3 라인부(RLc)는 제2 라인부(RLb)의 제2 금속 라인(UL)와 전기적으로 연결될 수 있다. 예를 들어, 짝수 번째(또는 홀수 번째) 라우팅 라인의 제3 라인부(RLc)는 제2 라인부(RLb)의 제2 금속 라인(UL)과 동일한 공정에서 동일한 물질로 형성될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
도 8은 도 4에 도시된 'C' 부분을 개략적으로 나타내는 다른 확대도이다. 도 9는 도 8에 도시된 선 III-III'의 단면도이다. 도 8 및 도 9는 도 1 내지 도 7에서 설명한 디스플레이 장치에서, 더미 라인부를 변경한 것이다. 이에 따라, 이하의 설명에서는, 더미 라인부 및 이와 관련된 구성들을 제외한 나머지 구성들에 대한 중복 설명은 생략하거나 간략히 한다. 도 8에 도시된 선 I-I'의 단면도는 도 6에 도시되고, 도 8에 도시된 선 II-II'의 단면도는 도 7에 도시된다.
도 8 및 도 9를 참조하면, 본 명세서의 일 실시예에 따른 더미 라인부(DLP)에서, 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 하나 이상의 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 보강부(RP1), 및 제2 보강부(RP2)를 포함할 수 있다.
하나 이상의 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 및 제2 넥크부(NP2) 각각은 도 5 및 도 6을 참조하여 설명한 바와 동일하므로, 이에 대한 중복 설명은 생략한다. 또한, 도 5 및 도 6에 대한 전술한 설명은 도 8 및 도 9에 대한 설명에 포함될 수 있다.
제1 보강부(RP1)는 벤딩 영역(BA)에 인접한 제1 비표시 영역(NDA1)에 배치되고 하나 이상의 미세 더미 라인(MDL1, MDL2)으로부터 돌출된 제1 넥크부(NP1)와 연결될 수 있다. 제1 보강부(RP1)는 미세 더미 라인(MDL1, MDL2)과 동일하거나 큰 선 폭을 가지도록 형성될 수 있다. 예를 들어, 제1 더미 라인(DL1)이 2 이상의 미세 더미 라인(MDL1, MDL2)을 포함할 때, 제1 보강부(RP1)는 2 이상의 미세 더미 라인(MDL1, MDL2) 각각으로부터 돌출된 2 이상의 제1 넥크부(NP1)에 공통적으로 연결될 수 있다.
제1 보강부(RP1)는 기판(100)의 벤딩 영역(BA)으로부터 이격된 제1 비표시 영역(NDA1)의 일측 영역에 배치될 수 있다. 예를 들어, 제1 보강부(RP1)는 제1 비표시 영역(NDA1)의 일측 영역에서 하나 이상의 미세 더미 라인(MDL1, MDL2)의 제1 끝단부를 고정하거나 붙잡음으로써 벤딩 영역(BA)의 벤딩시, 하나 이상의 미세 더미 라인(MDL1, MDL2)의 들뜸 현상을 최소화하거나 방지할 수 있다.
제2 보강부(RP2)는 벤딩 영역(BA)에 인접한 제2 비표시 영역(NDA2)의 제1 연장 영역(EA1)에 배치되고 하나 이상의 미세 더미 라인(MDL1, MDL2)으로부터 돌출된 제2 넥크부(NP2)와 연결될 수 있다. 제2 보강부(RP2)는 미세 더미 라인(MDL1, MDL2)과 동일하거나 큰 선 폭을 가지도록 형성될 수 있다. 예를 들어, 제1 더미 라인(DL1)이 2 이상의 미세 더미 라인(MDL1, MDL2)을 포함할 때, 제2 보강부(RP2)는 2 이상의 미세 라인(ML1, ML2) 각각으로부터 돌출된 2 이상의 제2 넥크부(NP2)에 공통적으로 연결될 수 있다. 제2 보강부(RP2)는 미세 더미 라인(MDL1, MDL2)을 중심으로 제1 보강부(RP1)와 대칭(또는 상하 대칭) 구조를 가질 수 있다.
제2 보강부(RP2)는 기판(100)의 벤딩 영역(BA)으로부터 이격된 제1 연장 영역(EA1)에 배치될 수 있다. 예를 들어, 제2 보강부(RP2)는 제1 연장 영역(EA1)에서 하나 이상의 미세 더미 라인(MDL1, MDL2)의 제2 끝단부를 고정하거나 붙잡음으로써 벤딩 영역(BA)의 벤딩시, 하나 이상의 미세 더미 라인(MDL1, MDL2)의 들뜸 현상을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따르면, 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 제1 금속 라인(LL) 및 제2 금속 라인(UL)을 포함할 수 있다.
제1 금속 라인(LL)은 기판(100)의 전면(또는 상부 표면)(100f)에 직접 접촉될 수 있다. 제1 금속 라인(LL)은 기판(100)의 벤딩 영역(BA)에 섬 형상의 패턴으로 구현될 수 있다. 제1 금속 라인(LL)은 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 보강부(RP1), 및 제2 보강부(RP2)를 포함할 수 있으며, 이들은 전술한 바와 동일하므로, 이에 대한 중복 설명은 생략한다.
제2 금속 라인(UL)은 제1 금속 라인(LL)을 덮는 제1 평탄화층(115a) 상에 배치되고, 제1 금속 라인(LL)과 중첩될 수 있다.
제2 금속 라인(UL)은 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 보강부(RP1), 및 제2 보강부(RP2)를 포함할 수 있으며, 이들은 전술한 바와 동일하므로, 이에 대한 중복 설명은 생략한다. 제2 금속 라인(UL)의 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)는 제1 금속 라인(LL)의 미세 더미 라인(MDL1, MDL2), 제1 넥크부(NP1), 제2 넥크부(NP2), 제1 끝단부(EP1), 및 제2 끝단부(EP2)와 각각 중첩될 수 있다.
제2 금속 라인(UL)의 제1 끝단부(EP1)는 제1 금속 라인(LL)의 제1 끝단부(EP1)와 중첩되는 제1 평탄화층(115a)에 마련된 하나 이상의 제1 컨택홀(CH1)을 통해 제1 금속 라인(LL)의 제1 끝단부(EP1)와 연결되거나 결합될 수 있다.
제2 금속 라인(UL)의 제2 끝단부(EP2)는 제1 금속 라인(LL)의 제2 끝단부(EP2)와 중첩되는 제1 평탄화층(115a)에 마련된 하나 이상의 제2 컨택홀(CH2)을 통해 제1 금속 라인(LL)의 제2 끝단부(EP2)와 연결될 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 기판(100)의 벤딩 영역(BA)에 섬 형상의 패턴으로 구현됨으로써 전기적으로 플로팅(floating) 상태로 유지될 수 있으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다.
본 명세서의 다른 실시예에 따른 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 전기적으로 접지(또는 그라운드) 전위로 유지되도록 구성될 수도 있다. 예를 들어, 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 디스플레이 구동 회로(140)로부터 접지(또는 그라운드) 전압을 공급받을 수 있다. 예를 들어, 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 디스플레이 구동 회로(140)의 접지 채널과 전기적으로 연결되도록 연장될 수 있다. 이에 의해, 접지(또는 그라운드) 전위로 유지되는 하나 이상의 제1 더미 라인(DL1) 및 하나 이상의 제2 더미 라인(DL2) 각각은 인접한 라우팅 라인 사이의 신호 간섭을 감소시킬 수 있으며, 외부로부터 벤딩 영역(BA)에 유입되는 정전기를 방출시킬 수도 있다.
도 10은 도 1에 도시된 'B' 부분을 개략적으로 나타내는 다른 확대도이다. 도 11은 도 10에 도시된 'D' 부분을 개략적으로 나타내는 확대도이다. 도 12는 도 11에 도시된 선 IV-IV'의 단면도이다. 도 10 내지 도 12는 본 명세서의 다른 실시예에 따른 디스플레이 장치에 가드 라인을 추가로 구성한 실시예를 설명하기 위한 도면이다. 이에 따라, 이하의 설명에서는, 가드 라인 및 이와 관련된 구성들을 제외한 나머지 구성들에 대한 중복 설명은 생략하거나 간략히 한다.
도 10 내지 도 12를 도 1과 결부하면, 본 명세서의 다른 실시예에 따른 디스플레이 장치(10)는 복수의 라우팅 라인부(RLP1, RLP2, RLP3) 사이에 배치된 하나 이상의 가드 라인(GL)을 포함할 수 있다. 예를 들어, 본 명세서의 다른 실시예에 따른 디스플레이 장치(10)는 제1 내지 제3 라우팅 라인부(RLP1, RLP2, RLP3) 사이에 배치된 하나 이상의 가드 라인(GL)을 포함할 수 있다.
하나 이상의 가드 라인(GL)은 복수의 라우팅 라인(RL) 각각의 제조 공정 중, 인접한 라우팅 라인(RL) 간의 간격에 따른 패터닝 속도(또는 식각 속도)에 의해 상대적으로 넓은 영역에서 발생되는 라우팅 라인의 패터닝 불량 또는 라우팅 라인의 선폭 불균일 현상을 최소화하거나 방지하기 위해 구성될 수 있다. 예를 들어, 하나 이상의 가드 라인(GL)은 복수의 라우팅 라인(RL) 사이의 간격 중 상대적으로 넓은 영역에 배치되어 인접한 라우팅 라인(RL)의 과식각을 최소화하거나 방지함으로써 라우팅 라인의 패터닝 불량 또는 라우팅 라인의 선폭 불균일 현상을 최소화하거나 방지할 수 있다. 예를 들어, 가드 라인(GL)은 배리어 라인, 라인 식각 방지 라인, 희생 라인, 가드 패턴, 배리어 패턴, 라인 시각 방지 패턴, 또는 희생 패턴일 수 있다.
하나 이상의 가드 라인(GL)은 제1 라우팅 라인부(RLP1)의 일측과 타측 각각에 인접하도록 배치될 수 있다. 예를 들어, 하나 이상의 더미 라인(DML)은 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이에 배치되고, 제1 라우팅 라인부(RLP1)와 제3 라우팅 라인부(RLP3) 사이에 배치될 수 있다.
하나 이상의 가드 라인(GL)은 기판(100)의 제2 비표시 영역(NDA2)의 제1 연장 영역(EA)에서, 제1 라우팅 라인부(RLP1)의 제3 라인부(RLc)와 제2 라우팅 라인부(RLP2)의 제3 라인부(RLc) 사이에 배치되고, 제1 라우팅 라인부(RLP1)의 제3 라인부(RLc)와 제3 라우팅 라인부(RLP3)의 제3 라인부(RLc) 사이에 배치될 수 있다. 예를 들어, 하나 이상의 가드 라인(GL)은 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 첫번째 라우팅 라인의 제3 라인부(RLc)과 마지막 라우팅 라인의 제3 라인부(RLc) 각각에 인접하도록 배치될 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 가드 라인(GL)은 직선부(LP), 및 직선부(LP)로부터 연장된 비직선부(NLP)를 포함할 수 있다.
직선부(LP)는 제2 방향(Y)과 나란하도록 구성될 수 있다. 예를 들어, 직선부(LP)는 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 가장 인접한 라우팅 라인의 제3 라인부(RLc)의 직선부와 나란하게 배치될 수 있다.
비직선부(NLP)는 직선부(LP)로부터 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 비직선부(NLP)는 직선부(LP)로부터 제1 방향(X)과 제2 방향(Y) 사이의 방향을 따라 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 비직선부(NLP)는 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 가장 인접한 라우팅 라인의 제3 라인부(RLc)의 비직선부(NLP)와 나란하게 배치될 수 있다. 예를 들어, 비직선부(NLP)는 비직선 라인부, 사선부, 사선 라인부, 대각선부, 또는 대각선 라인부일 수 있다.
기판(100)의 제2 비표시 영역(NDA2)의 제1 연장 영역(EA)에는 복수의 가드 라인(GL)이 배치될 수 있다. 복수의 가드 라인(GL)은 서로 다른 층에 배치될 수 있다. 예를 들어, 복수의 라우팅 라인(RL) 각각의 제3 라인부(RLc)이 홀수 번째와 짝수 번째로 구분되어 서로 다른 층에 배치될 때, 복수의 가드 라인(GL) 중 어느 하나의 가드 라인(GLa)은 제1 라우팅 라인부(RLP1)에 배치된 홀수 번째 라우팅 라인(RLo) 중 첫번째 라우팅 라인의 제3 라인부(RLc)와 동일층에 배치되며, 복수의 가드 라인(GL) 중 어느 하나의 가드 라인(GLb)은 제1 라우팅 라인부(RLP1)에 배치된 짝수 번째 라우팅 라인(RLe) 중 첫번째 라우팅 라인의 제3 라인부(RLc)와 동일층에 배치될 수 있다. 이에 의해, 복수의 가드 라인(GL)은 제1 라우팅 라인부(RLP1)에 배치된 홀수 번째 라우팅 라인(RLo) 중 첫번째 라우팅 라인의 제3 라인부(RLc) 및 짝수 번째 라우팅 라인(RLe) 중 첫번째 라우팅 라인의 제3 라인부(RLc) 각각에 대한 과식각을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따르면, 기판(100)의 제1 연장 영역(EA)에 배치된 하나 이상의 가드 라인(GL)은 제2 라우팅 라인부(RLP2)에 배치된 복수의 라우팅 라인(RL) 중 제1 라우팅 라인부(RLP1)에 인접한 첫번째 라우팅 라인의 제3 라인부(RLc)와 인접한 영역에 추가로 배치될 수 있다. 또한, 기판(100)의 제1 연장 영역(EA)에 배치된 하나 이상의 가드 라인(GL)은 제3 라우팅 라인부(RLP3)에 배치된 복수의 라우팅 라인(RL) 중 제1 라우팅 라인부(RLP1)에 인접한 첫번째 라우팅 라인의 제3 라인부(RLc)와 인접한 영역에 추가로 배치될 수 있다. 이에 의해, 하나 이상의 가드 라인(GL)은 제1 라우팅 라인부(RLP1)에 인접한 제2 라우팅 라인부(RLP2)의 제3 라인부(RLc)와 제3 라우팅 라인부(RLP3)의 제3 라인부(RLc)에 대한 과식각을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따르면, 기판(100)의 제1 연장 영역(EA)에 배치된 하나 이상의 가드 라인(GL)은 기판(100)의 벤딩 영역(BA) 중 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이에 배치된 하나 이상의 제2 더미 라인(DL2)과 연결되도록 구성될 수 있으나, 이에 한정되지 않고, 하나 이상의 제2 더미 라인(DL2)으로부터 이격될 수도 있다. 예를 들어, 하나 이상의 가드 라인(GL)은 하나 이상의 제2 더미 라인(DL2)의 제1 금속 라인 및 제2 금속 라인 중 어느 하나와 연결되거나 어느 하나로부터 연장될 수 있다. 예를 들어, 하나 이상의 가드 라인(GL)의 직선부(LP)는 하나 이상의 제2 더미 라인(DL2)과 연결되도록 구성될 수 있다. 예를 들어, 하나 이상의 가드 라인(GL)의 직선부(LP)는 하나 이상의 제2 더미 라인(DL2)의 제1 금속 라인 및 제2 금속 라인 중 어느 하나와 연결되거나 어느 하나로부터 연장될 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 장치(10)는 하나 이상의 제2 가드 라인(GL2)을 더 포함할 수 있다.
하나 이상의 제2 가드 라인(GL2)은 제1 라우팅 라인부(RLP1)의 제1 라인부(RLa)와 인접하도록 기판(100)의 벤딩 영역(BA)과 제1 비표시 영역(NDA1) 사이에 배치될 수 있다. 예를 들어, 하나 이상의 제2 가드 라인(GL2)은 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 첫번째 라우팅 라인의 제1 라인부(RLa)와 동일층에 배치될 수 있다. 하나 이상의 제2 가드 라인(GL2)은 제1 라우팅 라인부(RLP1)에 인접한 제2 라우팅 라인부(RLP2)의 제1 라인부(RLa)와 제3 라우팅 라인부(RLP3)의 제1 라인부(RLa)에 대한 과식각을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따른 하나 이상의 제2 가드 라인(GL2)은 직선부, 및 직선부로부터 연장된 비직선부를 포함할 수 있다.
제2 가드 라인(GL2)의 직선부는 제2 방향(Y)과 나란하도록 구성될 수 있다. 예를 들어, 제2 가드 라인(GL2)의 직선부는 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 가장 인접한 라우팅 라인의 제1 라인부(RLa)의 직선부와 나란하게 배치될 수 있다.
제2 가드 라인(GL2)의 비직선부는 직선부로부터 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 제2 가드 라인(GL2)의 비직선부는 직선부로부터 제1 방향(X)과 제2 방향(Y) 사이의 방향을 따라 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 제2 가드 라인(GL2)의 비직선부는 제1 라우팅 라인부(RLP1)에 배치된 복수의 라우팅 라인(RL) 중 가장 인접한 라우팅 라인의 제1 라인부(RLa)의 비직선부와 나란하게 배치될 수 있다.
본 명세서의 일 실시예에 따르면, 기판(100)의 제1 비표시 영역(NDA1)에 배치된 하나 이상의 제2 가드 라인(GL2)은 제2 라우팅 라인부(RLP2)에 배치된 복수의 라우팅 라인(RL) 중 제1 라우팅 라인부(RLP1)에 인접한 첫번째 라우팅 라인의 제1 라인부(RLa)와 인접한 영역에 추가로 배치될 수 있다. 또한, 기판(100)의 제1 비표시 영역(NDA1)에 배치된 하나 이상의 제2 가드 라인(GL2)은 제3 라우팅 라인부(RLP3)에 배치된 복수의 라우팅 라인(RL) 중 제1 라우팅 라인부(RLP1)에 인접한 첫번째 라우팅 라인의 제1 라인부(RLa)와 인접한 영역에 추가로 배치될 수 있다. 이에 의해, 하나 이상의 제2 가드 라인(GL2)은 제1 라우팅 라인부(RLP1)에 인접한 제2 라우팅 라인부(RLP2)의 제1 라인부(RLa)와 제3 라우팅 라인부(RLP3)의 제1 라인부(RLa)에 대한 과식각을 최소화하거나 방지할 수 있다.
본 명세서의 일 실시예에 따르면, 기판(100)의 제1 비표시 영역(NDA1)에 배치된 하나 이상의 제2 가드 라인(GL2)은 기판(100)의 벤딩 영역(BA) 중 제1 라우팅 라인부(RLP1)와 제2 라우팅 라인부(RLP2) 사이에 배치된 하나 이상의 제2 더미 라인(DL2)과 연결되도록 구성될 수 있으나, 이에 한정되지 않고, 하나 이상의 제2 더미 라인(DL2)으로부터 이격될 수도 있다. 예를 들어, 하나 이상의 제2 가드 라인(GL2)은 하나 이상의 제2 더미 라인(DL2)의 제1 금속 라인 및 제2 금속 라인 중 어느 하나와 연결되거나 어느 하나로부터 연장될 수 있다. 예를 들어, 하나 이상의 제2 가드 라인(GL2)의 비직선부는 하나 이상의 제2 더미 라인(DL2)과 연결되도록 구성될 수 있다. 예를 들어, 하나 이상의 제2 가드 라인(GL2)의 비직선부는 하나 이상의 제2 더미 라인(DL2)의 제1 금속 라인 및 제2 금속 라인 중 어느 하나와 연결되거나 어느 하나로부터 연장될 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 장치(10)는 하나 이상의 제3 가드 라인(GL3)을 더 포함할 수 있다.
하나 이상의 제3 가드 라인(GL3)은 복수의 라우팅 라인(RL)의 첫번째 라우팅 라인과 마지막 라우팅 라인 각각에 인접한 영역에 배치될 수 있다. 하나 이상의 제3 가드 라인(GL3)은 기판(100)의 제1 비표시 영역(NDA1)과 벤딩 영역(BA) 및 제1 연장 영역(EA1)에 배치되어 있는 복수의 라우팅 라인(RL)의 첫번째 라우팅 라인과 마지막 라우팅 라인 각각에 인접한 영역에 배치될 수 있다. 예를 들어, 하나 이상의 제3 가드 라인(GL3)은 기판(100)의 측면과 첫번째 라우팅 라인 사이에 배치되고, 기판(100)의 측면과 마지막 라우팅 라인 사이에 배치될 수 있다.
하나 이상의 제3 가드 라인(GL3)은 첫번째 라우팅 라인과 마지막 라우팅 라인 각각과 나란하게 배치되므로, 첫번째 라우팅 라인과 마지막 라우팅 라인 각각과 동일한 형상을 가질 수 있다. 예를 들어, 하나 이상의 제3 가드 라인(GL3)은 기판(100)의 제1 비표시 영역(NDA1)에 있는 제1 비직선부, 기판(100)의 벤딩 영역(BA)에 있는 직선부, 및 기판(100)의 제1 연장 영역(EA1)에 있는 제2 비직선부를 포함할 수 있다. 예를 들어, 제1 비직선부, 직선부, 및 제2 비직선부는 연속적으로 이어진 하나의 라인 형상을 포함할 수 있다.
이와 같은, 하나 이상의 제3 가드 라인(GL3)은 복수의 라우팅 라인(RL)의 첫번째 라우팅 라인과 마지막 라우팅 라인 각각에 대한 과식각을 최소화하거나 방지할 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 장치(10)는 하나 이상의 제4 가드 라인(GL4)을 더 포함할 수 있다.
하나 이상의 제4 가드 라인(GL4)은 복수의 패드 연결 라인(CL)의 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각에 인접한 영역에 배치될 수 있다. 하나 이상의 제4 가드 라인(GL4)은 기판(100)의 제3 연장 영역(EA3)에 배치되어 있는 복수의 패드 연결 라인(CL)의 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각에 인접한 영역에 배치될 수 있다. 예를 들어, 하나 이상의 제4 가드 라인(GL4)은 기판(100)의 측면과 첫번째 패드 연결 라인 사이에 배치되고, 기판(100)의 측면과 마지막 패드 연결 라인 사이에 배치될 수 있다.
하나 이상의 제4 가드 라인(GL4)은 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각과 나란하게 배치되므로, 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각과 동일한 형상을 가질 수 있다. 예를 들어, 하나 이상의 제3 가드 라인(GL3)은 직선부, 및 직선부로부터 연장된 비직선부를 포함할 수 있다.
제4 가드 라인(GL4)의 직선부는 제2 방향(Y)과 나란하도록 구성될 수 있다. 예를 들어, 제4 가드 라인(GL4)의 직선부는 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각의 직선부와 나란하게 배치될 수 있다.
제4 가드 라인(GL4)의 비직선부는 직선부로부터 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 제4 가드 라인(GL4)의 비직선부는 직선부로부터 제1 방향(X)과 제2 방향(Y) 사이의 방향을 따라 비직선 형상, 사선 형상, 또는 대각선 형상으로 연장될 수 있다. 예를 들어, 제4 가드 라인(GL4)의 비직선부는 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각의 비직선부와 나란하게 배치될 수 있다.
이와 같은, 하나 이상의 제4 가드 라인(GL4)은 복수의 패드 연결 라인(CL)의 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각에 대한 과식각을 최소화하거나 방지할 수 있다.
도 13a는 실험예에 따른 디스플레이 장치의 벤딩 영역에 가해지는 벤딩 스트레스를 나타내는 도면이다. 도 13b는 본 명세서의 일 실시예에 따른 디스플레이 장치의 벤딩 영역에 가해지는 벤딩 스트레스를 나타내는 도면이다. 본 명세서의 일 실시예에 따른 디스플레이 장치는 벤딩 영역에 동일한 간격으로 배치된 라우팅 라인들과 더미 라인들을 포함하며, 실험예에 따른 디스플레이 장치는 벤딩 영역에 넓은 간격으로 배치된 라우팅 라인과 좁은 간격으로 배치된 라우팅 라인을 포함한다.
도 13a에 따르면, 실험예에 따른 디스플레이 장치에서, 곡면 형상으로 벤딩된 벤딩 영역에 가해지는 최대 벤딩 스트레스는 2,749MPa(Mega Pascal)인 것으로 측정되었다. 도 13b에 따르면, 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 곡면 형상으로 벤딩된 벤딩 영역에 가해지는 최대 벤딩 스트레스는 2,634MPa인 것으로 측정되었다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 실험예에 따른 디스플레이 장치와 비교하여, 곡면 형상으로 벤딩된 벤딩 영역에 가해지는 최대 벤딩 스트레스가 115MPa 정도 감소할 수 있으며, 이에 의해, 본 명세서의 일 실시예에 따른 디스플레이 장치는 벤딩 영역의 벤딩시 가해지는 벤딩 스트레스의 감소로 인하여 국부적인 벤딩 스트레스의 집중에 따라 발생되는 라우팅 라인의 크랙 또는 단선이 최소화되거나 방지될 수 있다.
본 명세서의 실시예에 따른 디스플레이 장치는 아래와 같이 설명될 수 있다.
본 명세서의 몇몇 실시예에 따른 디스플레이 장치는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역을 포함하는 제2 비표시 영역을 갖는 기판; 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부; 기판의 제1 비표시 영역에 배치되고 픽셀부와 전기적으로 연결된 게이트 구동 회로; 픽셀부와 전기적으로 연결되고 벤딩 영역을 지나도록 구성된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부; 및 게이트 구동 회로에 연결되고 벤딩 영역을 지나도록 구성된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부를 포함하며, 제2 라우팅 라인부는 복수의 제2 라우팅 라인 중 하나 이상의 제2 라우팅 라인을 갖는 복수의 라우팅 그룹; 및 복수의 라우팅 그룹 사이의 벤딩 영역에 배치되고 하나 이상의 더미 라인을 갖는 더미 라인부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하나 이상의 더미 라인은 복수의 미세 더미 라인을 포함하고, 복수의 제1 라우팅 라인 사이의 간격, 복수의 제2 라우팅 라인 사이의 간격, 및 복수의 미세 더미 라인 사이의 간격은 동일할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 라우팅 라인 및 복수의 제2 라우팅 라인 각각은 하나 이상의 미세 라인을 포함하며, 하나 이상의 더미 라인은 복수의 미세 더미 라인을 포함하고, 복수의 제1 라우팅 라인 각각의 미세 라인 사이의 간격과 복수의 제2 라우팅 라인 각각의 미세 라인 사이의 간격은 복수의 미세 더미 라인 사이의 간격과 동일할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 벤딩 영역에 배치된 복수의 제1 라우팅 라인과 복수의 제2 라우팅 라인 및 복수의 미세 더미 라인 각각은 기판 상에 배치된 제1 금속 라인, 및 제1 금속 라인 상에 배치된 제2 금속 라인을 포함하며, 제1 금속 라인과 제2 금속 라인은 서로 전기적으로 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 금속 라인은 기판의 상면과 직접적으로 접촉될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 비표시 영역은 벤딩 영역으로부터 연장된 연장 영역을 더 포함하며, 하나 이상의 더미 라인은 제1 비표시 영역에 배치되고 복수의 미세 더미 라인 각각의 일단에 연결된 제1 보강부; 및 연장 영역에 배치되고 복수의 미세 더미 라인 각각의 타단에 연결된 제2 보강부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하나 이상의 더미 라인은 복수의 미세 더미 라인 각각의 일단과 제1 보강부 사이에 연결되고 복수의 미세 더미 라인 각각보다 작은 선폭을 갖는 제1 넥크부; 및 복수의 미세 더미 라인 각각의 타단과 제2 보강부 사이에 연결되고 복수의 미세 더미 라인 각각보다 작은 선폭을 갖는 제2 넥크부를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하나 이상의 더미 라인은 기판 상에 배치된 제1 금속 라인; 및 제1 금속 라인 상에 배치되고 제1 금속 라인과 전기적으로 연결된 제2 금속 라인을 포함하고, 제1 금속 라인과 제2 금속 라인 각각은 미세 더미 라인과 제1 보강부 및 제2 보강부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 디스플레이 장치는 제1 금속 라인과 제2 금속 라인 사이에 있는 절연층을 더 포함하며, 제1 금속 라인의 제1 보강부는 절연층에 마련된 하나 이상의 제1 컨택홀을 통해 제2 금속 라인의 제1 보강부와 결합되며, 제1 금속 라인의 제2 보강부는 절연층에 마련된 하나 이상의 제2 컨택홀을 통해 제2 금속 라인의 제2 보강부와 결합될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 디스플레이 장치는 기판의 제1 비표시 영역과 제2 비표시 영역 중 하나 이상에 배치되고, 제1 라우팅 라인부와 제2 라우팅 라인부 사이에 있는 하나 이상의 가드 라인을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 더미 라인부는 제1 라우팅 라인부와 제2 라우팅 라인부 사이에 배치된 하나 이상의 제2 더미 라인을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하나 이상의 제2 더미 라인은 복수의 제1 라우팅 라인 사이의 간격과 동일한 간격을 가지도록 배치된 복수의 미세 라인을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따른 디스플레이 장치는 표시 영역과 비표시 영역을 갖는 기판, 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부, 기판의 비표시 영역에 있고 픽셀부와 전기적으로 연결된 게이트 구동 회로, 기판의 비표시 영역에 있고 픽셀부와 전기적으로 연결된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부, 기판의 비표시 영역에 있고 게이트 구동 회로와 전기적으로 연결된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부, 및 기판의 비표시 영역에 있고 제1 라우팅 라인부와 제2 라우팅 라인부 사이에 있는 가드 라인을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 가드 라인은 직선부와 직선부로부터 연장된 비직선부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 기판의 비표시 영역은 표시 영역을 둘러싸는 제1 비표시 영역; 및 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역, 벤딩 영역으로부터 연장된 제1 연장 영역, 및 제1 연장 영역으로부터 연장된 제2 연장 영역을 갖는 제2 비표시 영역을 포함하며, 가드 라인은 제1 라우팅 라인부와 제2 라우팅 라인부 사이의 제1 연장 영역에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 디스플레이 장치는 제1 라우팅 라인부와 제2 라우팅 라인부 사이의 제1 비표시 영역에 배치된 제2 가드 라인을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 기판의 비표시 영역은 표시 영역을 둘러싸는 제1 비표시 영역, 및 제1 비표시 영역의 일측으로부터 연장되고 벤딩 영역을 포함하는 제2 비표시 영역을 포함하고, 가드 라인의 비직선부는 제1 비표시 영역에 배치되며, 가드 라인의 직선부는 벤딩 영역에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 비표시 영역은 제1 비표시 영역의 일측으로부터 연장된 벤딩 영역, 및 벤딩 영역으로부터 연장된 제1 연장 영역을 포함하고, 가드 라인은 제1 연장 영역에 배치된 제2 비직선부를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 디스플레이 장치는 비표시 영역에 있는 디스플레이 구동 회로, 및 비표시 영역에 있고 복수의 패드 연결 라인을 통해 디스플레이 구동 회로와 전기적으로 연결된 복수의 패드를 갖는 패드부를 더 포함하며, 제1 라우팅 라인부, 제2 라우팅 라인부, 및 가드 라인 각각은 표시 영역과 디스플레이 구동 회로 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 디스플레이 장치는 제3 가드 라인 및 제4 가드 라인 중 하나 이상을 더 포함하고, 제3 가드 라인은 기판의 측면과 제2 라우팅 라인 사이에 배치되며, 제4 가드 라인은 복수의 패드 연결 라인 중 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각에 인접하게 배치될 수 있다.
본 명세서의 실시예에 따른 디스플레이 장치는 모바일 디바이스, 영상전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable apparatus), 폴더블 기기(foldable apparatus), 롤러블 기기(rollable apparatus), 벤더블 기기(bendable apparatus), 플렉서블 기기(flexible apparatus), 커브드 기기(curved apparatus), 슬라이딩 기기(sliding apparatus), 가변형 기기(variable apparatus), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 차량용 장치, 극장용 장치, 극장용 표시장치, 텔레비전, 월페이퍼(wallpaper) 기기, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.
100: 기판 110: 픽셀부
115: 오버코트층 115a: 제1 평탄화층
115b: 제2 평탄화층 120: 게이트 구동 회로
130: 패드부 140: 디스플레이 구동 회로
180: 커버층 BA: 벤딩 영역
DA: 표시 영역 DLP: 더미 라인부
DL1, DL2: 더미 라인 EA: 연장 영역
GL, GL2, GL3, GL4: 가드 라인 RLP1, RLP2, RLP3: 라우팅 라인부
RG1, RG2, RG3, RG4: 라우팅 그룹 LP: 직선부
ML, ML1, ML2: 미세 라인 MDL1, MDL2: 미세 더미 라인
NDA: 비표시 영역 RL: 라우팅 라인
RLa, RLb, RLc: 라인부 RP1, RP2: 보강부

Claims (20)

  1. 표시 영역, 상기 표시 영역을 둘러싸는 제1 비표시 영역, 상기 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역을 포함하는 제2 비표시 영역을 갖는 기판;
    상기 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부;
    상기 기판의 제1 비표시 영역에 배치되고 상기 픽셀부와 전기적으로 연결된 게이트 구동 회로;
    상기 픽셀부와 전기적으로 연결되고 상기 벤딩 영역을 지나도록 구성된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부; 및
    상기 게이트 구동 회로에 연결되고 상기 벤딩 영역을 지나도록 구성된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부를 포함하며,
    상기 제2 라우팅 라인부는,
    상기 복수의 제2 라우팅 라인 중 하나 이상의 제2 라우팅 라인을 갖는 복수의 라우팅 그룹; 및
    상기 복수의 라우팅 그룹 사이의 벤딩 영역에 배치되고 하나 이상의 더미 라인을 갖는 더미 라인부를 포함하는, 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 하나 이상의 더미 라인은 복수의 미세 더미 라인을 포함하고,
    상기 복수의 제1 라우팅 라인 사이의 간격, 상기 복수의 제2 라우팅 라인 사이의 간격, 및 상기 복수의 미세 더미 라인 사이의 간격은 동일한, 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 복수의 제1 라우팅 라인 및 상기 복수의 제2 라우팅 라인 각각은 하나 이상의 미세 라인을 포함하며,
    상기 하나 이상의 더미 라인은 복수의 미세 더미 라인을 포함하고,
    상기 복수의 제1 라우팅 라인 각각의 미세 라인 사이의 간격과 상기 복수의 제2 라우팅 라인 각각의 미세 라인 사이의 간격은 상기 복수의 미세 더미 라인 사이의 간격과 동일한, 디스플레이 장치.
  4. 제2 항에 있어서,
    상기 벤딩 영역에 배치된 상기 복수의 제1 라우팅 라인과 상기 복수의 제2 라우팅 라인 및 상기 복수의 미세 더미 라인 각각은,
    상기 기판 상에 배치된 제1 금속 라인, 및 상기 제1 금속 라인 상에 배치된 제2 금속 라인을 포함하며,
    상기 제1 금속 라인과 상기 제2 금속 라인은 서로 전기적으로 연결된, 디스플레이 장치.
  5. 제4 항에 있어서,
    상기 제1 금속 라인은 상기 기판의 상면과 직접적으로 접촉된, 디스플레이 장치.
  6. 제2 항에 있어서,
    상기 제2 비표시 영역은 상기 벤딩 영역으로부터 연장된 연장 영역을 더 포함하며,
    상기 하나 이상의 더미 라인은,
    상기 제1 비표시 영역에 배치되고 상기 복수의 미세 더미 라인 각각의 일단에 연결된 제1 보강부; 및
    상기 연장 영역에 배치되고 상기 복수의 미세 더미 라인 각각의 타단에 연결된 제2 보강부를 포함하는, 디스플레이 장치.
  7. 제6 항에 있어서,
    상기 하나 이상의 더미 라인은,
    상기 복수의 미세 더미 라인 각각의 일단과 상기 제1 보강부 사이에 연결되고 상기 복수의 미세 더미 라인 각각보다 작은 선폭을 갖는 제1 넥크부; 및
    상기 복수의 미세 더미 라인 각각의 타단과 상기 제2 보강부 사이에 연결되고 상기 복수의 미세 더미 라인 각각보다 작은 선폭을 갖는 제2 넥크부를 더 포함하는, 디스플레이 장치.
  8. 제6 항에 있어서,
    상기 하나 이상의 더미 라인은,
    상기 기판 상에 배치된 제1 금속 라인; 및
    상기 제1 금속 라인 상에 배치되고 상기 제1 금속 라인과 전기적으로 연결된 제2 금속 라인을 포함하고,
    상기 제1 금속 라인과 상기 제2 금속 라인 각각은 상기 미세 더미 라인과 상기 제1 보강부 및 상기 제2 보강부를 포함하는, 디스플레이 장치.
  9. 제8 항에 있어서,
    상기 제1 금속 라인과 상기 제2 금속 라인 사이에 있는 절연층을 더 포함하며,
    상기 제1 금속 라인의 제1 보강부는 상기 절연층에 마련된 하나 이상의 제1 컨택홀을 통해 상기 제2 금속 라인의 제1 보강부와 결합되며,
    상기 제1 금속 라인의 제2 보강부는 상기 절연층에 마련된 하나 이상의 제2 컨택홀을 통해 상기 제2 금속 라인의 제2 보강부와 결합된, 디스플레이 장치.
  10. 제1 항에 있어서,
    상기 기판의 제1 비표시 영역과 제2 비표시 영역 중 하나 이상에 배치되고, 상기 제1 라우팅 라인부와 상기 제2 라우팅 라인부 사이에 있는 하나 이상의 가드 라인을 더 포함하는, 디스플레이 장치.
  11. 제1 항 내지 제10 항 중 어느 한 항에 있어서,
    상기 더미 라인부는 상기 제1 라우팅 라인부와 상기 제2 라우팅 라인부 사이에 배치된 하나 이상의 제2 더미 라인을 더 포함하는, 디스플레이 장치.
  12. 제11 항에 있어서,
    상기 하나 이상의 제2 더미 라인은 상기 복수의 제1 라우팅 라인 사이의 간격과 동일한 간격을 가지도록 배치된 복수의 미세 라인을 포함하는, 디스플레이 장치.
  13. 표시 영역과 비표시 영역을 갖는 기판;
    상기 기판의 표시 영역에 있는 복수의 픽셀을 갖는 픽셀부;
    상기 기판의 비표시 영역에 있고 상기 픽셀부와 전기적으로 연결된 게이트 구동 회로;
    상기 기판의 비표시 영역에 있고 상기 픽셀부와 전기적으로 연결된 복수의 제1 라우팅 라인을 갖는 제1 라우팅 라인부;
    상기 기판의 비표시 영역에 있고 상기 게이트 구동 회로와 전기적으로 연결된 복수의 제2 라우팅 라인을 갖는 제2 라우팅 라인부; 및
    상기 기판의 비표시 영역에 있고 상기 제1 라우팅 라인부와 상기 제2 라우팅 라인부 사이에 있는 가드 라인을 포함하는, 디스플레이 장치.
  14. 제13 항에 있어서,
    상기 가드 라인은 직선부와 상기 직선부로부터 연장된 비직선부를 포함하는, 디스플레이 장치.
  15. 제14 항에 있어서,
    상기 기판의 비표시 영역은,
    상기 표시 영역을 둘러싸는 제1 비표시 영역; 및
    상기 제1 비표시 영역의 적어도 일부로부터 연장된 벤딩 영역, 상기 벤딩 영역으로부터 연장된 제1 연장 영역, 및 상기 제1 연장 영역으로부터 연장된 제2 연장 영역을 갖는 제2 비표시 영역을 포함하며,
    상기 가드 라인은 상기 제1 라우팅 라인부와 상기 제2 라우팅 라인부 사이의 상기 제1 연장 영역에 배치된, 디스플레이 장치.
  16. 제15 항에 있어서,
    상기 제1 라우팅 라인부와 상기 제2 라우팅 라인부 사이의 상기 제1 비표시 영역에 배치된 제2 가드 라인을 더 포함하는, 디스플레이 장치.
  17. 제14 항에 있어서,
    상기 기판의 비표시 영역은,
    상기 표시 영역을 둘러싸는 제1 비표시 영역; 및
    상기 제1 비표시 영역의 일측으로부터 연장되고 벤딩 영역을 포함하는 제2 비표시 영역을 포함하고,
    상기 가드 라인의 비직선부는 상기 제1 비표시 영역에 배치되며,
    상기 가드 라인의 직선부는 상기 벤딩 영역에 배치된, 디스플레이 장치.
  18. 제17 항에 있어서,
    상기 제2 비표시 영역은,
    상기 제1 비표시 영역의 일측으로부터 연장된 상기 벤딩 영역; 및
    상기 벤딩 영역으로부터 연장된 제1 연장 영역을 포함하고,
    상기 가드 라인은 상기 제1 연장 영역에 배치된 제2 비직선부를 더 포함하는, 디스플레이 장치.
  19. 제14 항에 있어서,
    상기 비표시 영역에 있는 디스플레이 구동 회로; 및
    상기 비표시 영역에 있고 복수의 패드 연결 라인을 통해 상기 디스플레이 구동 회로와 전기적으로 연결된 복수의 패드를 갖는 패드부를 더 포함하며,
    상기 제1 라우팅 라인부, 상기 제2 라우팅 라인부, 및 상기 가드 라인 각각은 상기 표시 영역과 상기 디스플레이 구동 회로 사이에 배치된, 디스플레이 장치.
  20. 제19 항에 있어서,
    제3 가드 라인 및 제4 가드 라인 중 하나 이상을 더 포함하고,
    상기 제3 가드 라인은 상기 기판의 측면과 상기 제2 라우팅 라인 사이에 배치되며,
    상기 제4 가드 라인은 상기 복수의 패드 연결 라인 중 첫번째 패드 연결 라인과 마지막 패드 연결 라인 각각에 인접하게 배치된, 디스플레이 장치.
KR1020220090957A 2022-07-22 2022-07-22 디스플레이 장치 KR20240013429A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220090957A KR20240013429A (ko) 2022-07-22 2022-07-22 디스플레이 장치
US18/223,773 US20240029633A1 (en) 2022-07-22 2023-07-19 Display apparatus
CN202310889724.5A CN117440708A (zh) 2022-07-22 2023-07-19 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220090957A KR20240013429A (ko) 2022-07-22 2022-07-22 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240013429A true KR20240013429A (ko) 2024-01-30

Family

ID=89554260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090957A KR20240013429A (ko) 2022-07-22 2022-07-22 디스플레이 장치

Country Status (3)

Country Link
US (1) US20240029633A1 (ko)
KR (1) KR20240013429A (ko)
CN (1) CN117440708A (ko)

Also Published As

Publication number Publication date
US20240029633A1 (en) 2024-01-25
CN117440708A (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
CN107870467B (zh) 显示装置
TWI615749B (zh) 具有位置輸入功能之顯示裝置
US10495803B2 (en) Display device
US9875699B2 (en) Display device
US10937814B2 (en) Wiring board and display device including metal line with redundant structure and reduced wiring resistance
US10001676B2 (en) Display device
JP4007308B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
US10651130B2 (en) Display device
US10747041B2 (en) Display device with position input function
KR20160000567A (ko) 표시 장치
KR20210083876A (ko) 터치 디스플레이 장치, 및 디스플레이 패널
US20240319549A1 (en) Active matrix substrate and display panel
KR20210008231A (ko) 표시 장치 및 표시 장치 제조방법
US20140110852A1 (en) Active matrix substrate, and display device
JP6411652B2 (ja) 位置入力装置、及び位置入力機能付き表示装置
JP2006195316A (ja) 電気光学装置および電子機器
KR20220039976A (ko) 표시 장치
TW202036128A (zh) 元件基板及拼接電子裝置
KR20240013429A (ko) 디스플레이 장치
KR20130022802A (ko) 액정표시장치
JP2021139937A (ja) 表示装置
JP5154181B2 (ja) 液晶表示装置及び電子機器
KR102227163B1 (ko) 표시 장치
KR102262709B1 (ko) 평판표시장치
CN114609825B (zh) 显示面板及显示装置