KR101621559B1 - 액정표시장치 - Google Patents

Abstract

본 발명에 따른 액정표시장치는, 화소영역에 배치된 데이터 배선과 구동회로와 접속되는 패드부에 배치된 배선을 연결하는 링크배선을 포함하고 패드부의 중앙 영역에 배치된 링크배선은 복수 개의 굴곡을 갖는 패턴으로 배치하고 패드부의 양측에 배치된 링크배선은 저항 보상부를 포함하여, 이로 인하여 링크배선들의 저항을 감소하고 링크배선들간의 저항차를 감소시킬 수 있다.

링크배선, 저항

Description

액정표시장치{Liquid crystal display device}

본 발명은 액정표시장치에 관한 것이다.

통상의 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널(이하, 액정 패널)과, 이 액정 패널을 구동하기 위한 구동 회로를 구비하게 된다.

액정 패널에는 게이트 배선들과 데이터 배선들이 교차하게 배열되고 그 게이트 배선들과 데이터 배선들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 액정셀들 각각에는 전계를 인가하기 위한 화소 신호과 공통 신호이 마련된다.

화소신호은 박막 트랜지스터의 소스 및 드레인 단자들을 경유하여 데이터 배선들 중 어느 하나에 접속된다. 박막 트랜지스터의 게이트 단자는 데이터 신호가 1배선분씩의 화소 신호에게 인가되게 하는 게이트 배선들 중 어느 하나에 접속된다.

구동 회로는 게이트 배선을 구동하기 위한 게이트 드라이버와, 데이터 배선을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캐닝 신호, 즉 게이트 신호를 게이트 배선에 순차적으로 공급하여 액정셀들을 1배선 분씩 순차 적으로 구동한다. 데이터 드라이버는 게이트 배선 중 어느 하나에 게이트 신호가 공급될 때마다 데이터 배선들 각각에 데이터 신호를 공급한다. 이에 따라, 액정 패널은 액정셀별로 데이터 신호에 따라 화소 신호과 공통 신호 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

구동 회로들은 통상 칩(Chip) 형태로 제작되며 탭(TAB; Tape Automated Bonding) 방식인 경우 TCP(Tape Carrier Package)에 실장되고, 그 TCP와 액정 패널에 마련된 신호 패드들을 통해 화소 영역에 배치된 해당 신호 배선들과 전기적으로 접속되어 구동 신호들을 공급하게 된다. 신호 패드는 신호 링크배선을 통해 화소 영역의 해당 신호 배선과 전기적으로 접속된다.

이러한 액정 패널에서 신호 패드는 TCP를 통해 집적화된 구동 IC와 접속되기 위하여 미세한 피치를 갖도록 설계된다. 이에 따라, 미세한 피치를 갖도록 형성된 신호 패드와, 화소 영역에서 상대적으로 큰 피치를 갖도록 형성된 신호 배선과의 사이를 연결하기 위하여, 신호 링크배선은 위치에 따라 서로 다른 길이를 갖게 된다. 이 결과, 신호 링크배선들은 그 길이 차에 따른 저항차를 가지게 됨으로써 데이터 패드에 서로 다른 초기 바이어스 전압이 걸리게 되고, 이로써 화소영역의 데이터 배선에 인가되는 데이터 신호가 왜곡되어 화질이 저하되는 문제점이 있다.

상술한 문제점을 해결하기 위한 본 발명의 목적은 링크배선의 길이에 따른 저항차를 보상하여 저항차로 인한 신호 왜곡을 방지할 수 있도록 하는 액정표시장치를 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 화소영역에 형성된 데이터 배선과, 구동회로와 접속되는 패드부에 형성된 배선과, 상기 데이터 배선과 상기 패드부의 배선을 연결하는 링크배선을 포함하고, 상기 링크배선은 상기 패드부의 중앙에 상응하도록 형성되는 링크배선과 상기 패드부의 양측에 상응하도록 형성되는 링크배선간의 길이를 동일하게 배치한다.

상기 패드부의 배선은 상기 화소영역의 데이터 배선에 비해 상대적으로 작은 배선간 피치를 갖는다.

상기 패드부의 양측에 상응하도록 형성되는 링크배선과의 길이가 동일하게 배치되도록 상기 패드부의 중앙에 상응하도록 형성되는 링크배선은 복수 개의 굴곡을 갖는 패턴을 구비한다.

상기 패드부의 양측에 상응하도록 형성되는 링크배선은 일직선으로 형성된다.

상기 패드부의 양측에 상응하도록 형성되는 링크배선 및 상기 패드부의 중앙에 상응하도록 형성되는 링크배선 각각에 복수 개의 굴곡을 갖는 패턴을 형성한다.

상기 링크배선은 콘택홀을 통해 연결된 투명 링크배선을 더 포함한다.

상기 투명 링크배선은 화소전극과 동일층으로 형성되고, 상기 콘택홀은 드레인 콘택홀과 동시에 형성되고 보호막을 관통하여 형성되는 드레인 콘택홀과 동시에 형성된다.

이상에서와 같은 액정표시장치는 복수 개의 굴곡을 갖는 패턴이 구비된 링크배선을 패드부의 중앙 또는 양측에 각각 형성함으로써, 최단거리에 상응하도록 형성하면서 동시에 각 링크배선간에 발생되는 저항차를 보상할 수 있게 되는 효과가 있다.

또한 이상에서와 같은 액정표시장치는 상기 링크배선들에 제1 저항 보상부 또는 제2 저항 보상부를 각각 형성함으로써, 링크배선들의 저항 또한 감소시킬 수 있게 되는 효과가 있다.

이하는 첨부된 도면을 참조하여 본 발명의 실시예에 대해 보다 상세히 설명하고자 한다.

도 1은 본 발명에 따른 액정표시장치를 도시한 도면이고, 도 2a는 도 1의 박막트랜지스터 어레이기판에 있어서, 하나의 드라이버에 대응되는 링크부 및 패드부를 나타낸 평면도이다.

도 1에 도시된 바와 같이, 액정표시장치는 일정공간을 갖는 합착된 박막트랜지스터 어레이기판(1) 및 컬러필터 어레이기판(2)과, 상기 박막트랜지스터 어레이 기판(1)과 컬러필터 어레이기판(2) 사이에 주입된 액정으로 구성되어 있다.

박막트랜지스터 어레이기판(1)은 도면에 도시되지 않았지만, 화소영역을 정의하기 위해 일정한 간격을 갖고 일방향으로 복수 개의 게이트 배선이 배열되고, 상기 게이트 배선에 수직한 방향으로 일정한 간격을 갖고 복수 개의 데이터 배선이 배열되며, 상기 각 화소영역에는 화소전극이 형성되고, 상기 각 게이트 배선과 데이터 배선이 교차하는 부분에는 상기 게이트 배선의 신호에 따라 스위칭되어 상기 각 데이터배선의 데이터 신호를 각 화소전극에 인가하는 복수 개의 박막 트랜지스터가 형성되어 있다.

상기 박막트랜지스터는 상기 게이트 배선으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 게이트 절연막 상에 형성된 액티브층과, 상기 데이터배선으로부터 돌출된 소스전극과, 상기 소스전극과 소정 간격 이격된 드레인 전극을 구비하여 구성된다.

상기 화소전극은 보호막을 관통하여 형성된 드레인 콘택홀을 통해 상기 드레인 전극과 콘택되어 상기 박막트랜지스터의 구동에 의해 신호를 인가받아 온-오프된다. 여기서 상기 화소전극은 인듐 주석 산화물(ITO: Indium Tin Oxide)과 같이, 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.

그리고, 상기 컬러필터 어레이기판(2)은 도면에 도시되지 않았지만, 상기 화소영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스와, 컬러 색상을 표현하기 위한 적색, 청색, 녹색 칼라필터층이 형성된다.

그리고, 화상을 구현하기 위한 공통전극이 형성되는 데, 상기 공통전극은 박 막트랜지스터 어레이 기판 또는 컬러필터 어레이기판에 형성될 수 있다.

도 2a에 도시된 바와 같이, 화소영역의 복수 개의 게이트 배선 및 복수 개의 데이터 배선(16a)은 각각의 링크부의 링크 배선(16b)을 걸쳐 각각 게이트 패드와 데이터 패드의 배선(16c)으로 연장되어 형성된다.

이때, 화소영역에 비해 패드부는 구동회로인 드라이버가 형성된 부위로, 드라이버가 화소영역에 비해 상대적으로 작은 폭으로 형성되기 때문에 패드부에 형성되는 배선(16c)의 패턴은 화소영역의 배선(16a) 패턴에 비해 상대적으로 작은 배선 간 피치(pitch)를 갖도록 형성된다.

패드부와 드라이브가 연결될 때, 링크부에 형성되는 링크배선(16b)은 화소영역으로부터 각각의 배선(16a)이 패드부에 도달하는 최단 거리를 따라 형성되는 데, 각 최단거리에 상응하도록 링크배선(16b)을 형성하게 되면 각 링크배선간에는 저항차가 발생될 수 있다.

따라서, 최단거리에 상응하도록 링크배선을 형성하되, 각 링크배선간에 발생되는 저항차를 보상하기 위해서 링크배선(16b)은 도 2b에 도시된 바와 같이, 복수 개의 굴곡을 갖는 패턴을 구비하게 된다.

즉, 링크배선의 저항차를 보상하기 위해, 도 5a에 도시된 바와 같이, 패드부의 양측(E)에는 일직선의 링크배선(16b2)을 배치하고, 패드부의 중앙(C)에는 패드부의 양측(E)에 형성된 일직선의 링크배선(16b2)과 동일한 길이를 갖도록 복수 개의 굴곡을 갖는 패턴으로 형성된 링크배선(16b)을 배치할 수 있다.

그리고, 링크배선의 저항차를 보상하기 위해, 도 5b에 도시된 바와 같이, 패 드부의 양측(E)에 형성되는 링크배선(16b)의 굴곡 갯수와 패드부의 중앙(C)에 형성되는 링크배선(16b)의 굴곡 갯수를 각각 조절하여 각 영역에 형성되는 링크배선(16b)의 길이를 동일하게 배치할 수 있다.

한편, 이와 같이 저항차를 보상하도록 형성된 상기 링크배선(16b)에 제1 저항 보상부 또는 제2 저항 보상부를 각각 형성하여 링크배선들의 저항을 감소시킬 수 있게 된다.

다음은 저항을 감소시키기 위해, 제1 및 제2 저항 보상부를 포함한 링크배선들에 대해 설명하고자 한다.

제1 저항 보상부(20)는 도 3a 및 도 3b에 도시된 바와 같이, 복수 개의 굴곡을 갖는 패턴으로 형성되는 링크배선(16b)과 제1 및 제2 콘택홀(19a, 19b)을 통해 연결된 제1 투명 링크배선(20)이고, 제2 저항 보상부(20)는 도 4a 및 도 4b에 도시된 바와 같이, 일직선의 링크배선(16b2)과 제1 및 제2 콘택홀(19a, 19b)을 통해 연결된 제2 투명 링크배선(20)으로 형성된다.

이때, 상기 링크배선(16b, 16b2)는 기판(10)상에 형성된 게이트 절연막(14) 상에 형성되는 상기 박막트랜지스터의 데이터 배선과 동일층으로 형성되고, 상기 제1 및 제2 콘택홀(19a, 19b)는 상기 드레인 콘택홀과 동시에 형성되고 상기 보호막(18)을 관통하여 형성되고, 상기 제1 및 제2 투명 링크배선(20)은 상기 화소전극과 동일층으로 형성된다.

도 5a에 도시된 바와 같이, 패드부의 양측(E)에 형성된 링크배선(16b2)에 제2 저항 보상부(20)를 구비하여 링크배선(16b2)의 저항을 감소시킬 수 있게 된다.

즉, 패드부의 양측(E)에는 일직선의 링크배선(16b2)이 구비되고, 패드부의 중앙(C)에는 패드부의 양측(E)에 형성된 일직선의 링크배선(16b2)과 동일한 길이를 갖도록 복수 개의 굴곡을 갖는 패턴으로 형성된 링크배선(16b)이 구비된다.

그리고, 패드부의 양측(E)에 형성된 제2 저항 보상부인 투명 링크배선(20)을 통해 배선의 면적이 증가되면, 배선의 면적에 반비례하는 링크배선의 저항으로 인해 패드부의 양측(E)에 형성된 링크배선의 저항은 감소하게 된다.

더불어, 패드부의 양측(E)에 형성된 일직선의 링크배선(16b2)의 길이를 줄일 수 있게 되고, 이와 동일한 길이로 형성되는 복수 개의 굴곡을 갖는 패턴으로 형성된 링크배선(16b1)의 길이 또한 감소시킬 수 있게 된다.

그리고, 도 5b에 도시된 바와 같이, 패드부의 중앙(C) 및 양측(E) 모두에 제1 저항 보상부를 구비하여 패드부의 각 영역에 형성되는 링크배선(16b)의 저항을 감소시킬 수 있게 된다.

즉, 패드부의 중앙(C) 및 양측(E) 모두에는 복수 개의 굴곡을 갖는 패턴으로 형성된 링크배선(16b)이 각각 구비되고, 이들 영역에 각각 형성된 링크배선의 길이는 동일하다.

그리고, 패드부의 중앙(C) 및 양측(E)에 형성된 제1 저항 보상부인 투명 링크배선(20)을 통해 배선의 면적이 증가되면 배선의 면적에 반비례하는 링크배선의 저항으로 인해 패드부의 각 영역에 형성된 링크배선(16b)의 저항은 전체적으로 감소하게 된다.

이와 같이 복수 개의 굴곡을 갖는 패턴이 구비된 링크배선을 패드부의 중앙 또는 양측에 각각 형성함으로써, 최단거리에 상응하도록 형성하면서 동시에 각 링크배선간에 발생되는 저항차를 보상할 수 있게 된다.

그리고, 상기 링크배선들에 제1 저항 보상부 또는 제2 저항 보상부를 각각 형성함으로써, 링크배선들의 저항 또한 감소시킬 수 있게 된다.

도 1은 본 발명에 따른 액정표시장치를 도시한 도면

도 2a는 도 1의 박막트랜지스터 어레이기판에 있어서, 하나의 드라이버에 대응되는 링크부 및 패드부를 나타낸 평면도

도 2b는 본 발명에 따른 링크배선을 도시한 도면

도 3a 및 도 3b는 본 발명에 따른 제1 저항 보상부를 도시한 도면

도 4a 및 도 4b는 본 발명에 따른 제2 저항 보상부를 도시한 도면

도 5a 및 도 5b는 본 발명에 따른 제1 및 제2 저항 보상부 및 링크배선을 도시한 도면

Claims (9)

1. 화소영역에 배치된 데이터 배선과,

   구동회로와 접속되는 패드부에 배치된 배선과,

   상기 데이터 배선과 상기 패드부의 배선을 연결하는 링크배선을 포함하고,

   상기 패드부에 배치된 배선은 상기 데이터 배선에 비해 상대적으로 배선 간에 작은 피치를 갖고,

   상기 링크배선은 상기 패드부의 중앙 영역에 배치된 제1 링크배선과 상기 패드부의 일단에 배치된 제2 링크배선을 포함하고,

   상기 제1 링크배선은 복수 개의 굴곡을 갖는 패턴으로 배치된 제1 서브 링크배선을 포함하고,

   상기 제2 링크배선은 직선 형상으로 배치된 제2 서브 링크배선과 상기 제2 서브 링크배선 위에 중첩되어 배치된 제2 저항 보상부를 포함하고,

   상기 제2 서브링크배선과 상기 제2 저항 보상부는 콘택홀을 통해 연결되고,

   상기 제1 링크배선과 상기 제2 링크배선의 저항이 동일한 액정표시장치.
2. 제1 항에 있어서,

   상기 제2 저항 보상부는 투명 도전성 물질로 이루어진 액정표시장치.
3. 삭제
4. 삭제
5. 화소영역에 배치된 데이터 배선과,

   구동회로와 접속되는 패드부에 배치된 배선과,

   상기 데이터 배선과 상기 패드부의 배선을 연결하는 링크배선을 포함하고,

   상기 패드부에 배치된 배선은 상기 데이터 배선에 비해 상대적으로 배선 간에 작은 피치를 갖고,

   상기 링크배선은 상기 패드부의 중앙 영역에 배치된 제1 링크배선과 상기 패드부의 일단에 배치된 제2 링크배선을 포함하고,

   상기 제1 링크배선은 복수 개의 굴곡을 갖는 패턴으로 배치된 제1 서브 링크배선과 상기 제1 서브 링크배선 위에 중첩되어 배치된 제1 저항 보상부를 포함하고,

   상기 제2 링크배선은 복수 개의 굴곡을 갖는 패턴으로 배치된 제2 서브 링크배선과 상기 제2 서브 링크배선 위에 중첩되어 배치된 제2 저항 보상부를 포함하고,

   상기 제1 서브링크배선과 상기 제1 저항 보상부는 제1 콘택홀을 통해 연결되고,

   상기 제2 서브링크배선과 상기 제2 저항 보상부는 제2 콘택홀을 통해 연결되고,

   상기 제1 링크배선과 상기 제2 링크배선의 저항이 동일한 액정표시장치.
6. 삭제
7. 제1 항에 있어서, 상기 제2 저항 보상부는 화소전극과 동일층으로 배치되고, 상기 콘택홀은 보호막을 관통하고 드레인 콘택홀과 동시에 배치되는 액정표시장치.
8. 제5 항에 있어서,

   상기 제1 저항 보상부와 상기 제2 저항 보상부는 투명 도전성 물질로 이루어진 액정표시장치.
9. 제5 항에 있어서,

   상기 제1 및 제2 저항 보상부는 화소전극과 동일층으로 배치되고, 상기 제1 및 제2 콘택홀은 보호막을 관통하고 드레인 콘택홀과 동시에 배치되는 액정표시장치.

Images