KR20060001702A - 부식방지를 위한 액정표시소자 및 그 제조방법 - Google Patents

부식방지를 위한 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060001702A
KR20060001702A KR1020040050858A KR20040050858A KR20060001702A KR 20060001702 A KR20060001702 A KR 20060001702A KR 1020040050858 A KR1020040050858 A KR 1020040050858A KR 20040050858 A KR20040050858 A KR 20040050858A KR 20060001702 A KR20060001702 A KR 20060001702A
Authority
KR
South Korea
Prior art keywords
gate
data
bump
wiring
input
Prior art date
Application number
KR1020040050858A
Other languages
English (en)
Inventor
곽동영
황성수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040050858A priority Critical patent/KR20060001702A/ko
Publication of KR20060001702A publication Critical patent/KR20060001702A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 게이트패드의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2기판과, 상기 제1 및 제2기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 제1기판 상에 제1방향 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과, 상기 게이트배선 및 데이데이터배선에 신호를 공급하는 게이트구동회로 및 데이터구동회로와, 상기 제1기판의 일측에 형성되고, 상기 게이트구동회로의 입력단자 및 출력단자와 연결되는 제1게이트입력범프 및 제1게이트출력범프와, 상기 제1게이트출력범프와 일체로 형성되며, 상기 액티브영역 내에 형성된 게이트콘택홀을 통해 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선과, 상기 제1기판의 일측에 형성되고, 상기 데이터구동회로의 입력단자 및 출력단자와 연결되는 데이터입력범프 및 데이터출력범프와, 상기 데이터출력범프 및 데이터배선과 일체로 형성되어 상기 데이터출력범프와 데이터배선을 연결하는 데이터연결배선과, 상기 게이트구동회로 및 데이터구동회로에 신호를 공급하는 인쇄회로기판 및 상기 제1 및 제2기판 사이의 액티브영역 내에 형성된 액정층을 포함하여 구성된 액정표시소자를 제공한다.

Description

부식방지를 위한 액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE FOR PREVENTING GATE PAD FROM EROSION}
도1은 일반적인 액정표시소자의 평면도.
도2a는 종래 게이트패드의 일부를 상세하게 나타낸 평면도이고, 도2b는 도2a의 I-I'의 단면도.
도3a는 본 발명의 일실시예에 의한 액정표시소자의 평면도.
도3b는 도3a의 II-II',III-III'의 단면도.
도4a는 본 발명의 다른 실시예에 따른 액정표시소자의 평면도.
도4b는 도4a의 III-III',VI-VI'의 단면도.
도5a~도5d는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정평면도.
도6a~도6d는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
121,221: 게이트배선 121',221': 게이트연결배선
123,223: 데이터배선 123',223': 데이터연결배선
140,240: 게이트출력범프 150,250: 게이트입력범프
130,230: 데이터출력범프 170,270: 데이터입력범프
165,265: 게이트FPC패드 167,267: 데이터FPC패드
본 발명은 액정표시소자에 관한 것으로, 더욱 상세하게는 게이트패드와, 상기 게이트패드와 연결되는 게이트구동회로의 게이트범프 및 상기 게이프범프와 연결되는 연성인쇄회로(Flexible Printed Circuit)의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시소자(Liquid Crystal Display; LCD)는 매트릭스 형태로 배열된 액정셀들이 비디오신호에 따라 광투과율을 조절함으로써 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스(Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit;이하, IC라 한다)들을 포함하여 구성된다. 액정패널은 상부기판과 하부기판 그리고, 그 사이에 형성된 액정층으로 구성되며, 상부기판에는 칼라필터가 형성되고, 하부기판에는 액정셀을 정의하는 게이트배선 및 데이터배선과 상기 게이트배선 및 데이터배선의 일단부에 형성되어 구동 IC와 연결되는 게이트/데이터패드가 형성되어 있다.
도 1은 일반적인 액정표시소자의 액정패널을 나타내는 평면도이다.
도면에 도시된 바와 같이, 액정패널(1)은 상부기판(10), 하부기판(20) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(16,26)영역으로 구 분되며, 상기 게이트/데이터패드(16,26)영역은 상부기판(10)과 하부기판(20)이 중첩되지 않는 하부기판(20)의 가장자리 영역에 위치한다.
상부기판(10)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다.
하부기판(20)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(21) 및 데이터배선(23)이 배치되어 있으며, 게이트배선(21)과 데이터배선(23)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.
상기 게이트/데이터패드(16,26)들은 게이트배선(21)과 데이터배선(23)으로부터 각각 연장된 것으로, 상기 게이트패드(16)는 게이트구동회로(미도시)와 연결되어, 상기 게이트배선(21)에 게이트신호를 인가하며, 상기 데이터패드(26)는 데이터구동회로(미도시)와 연결되어, 상기 데이터배선(23)에 데이터신호를 인가하게 된다.
이러한 구성을 가지는 상부기판(10)과 하부기판(20)은 액티브영역(P)의 외곽에 위치하는 씰패턴(25)에 의해 합착된다. 이 경우, 씰패턴(25)이 도포되는 높이에 의해 상부기판(10)과 하부기판(20) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다.
한편, 상기 하부기판(20)의 게이트패드(16) 일측에는 각각의 게이트패드(16)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 게이트 정전기방지배선(25)이 형성되고, 데이터패드(26) 일측에는 각각의 데이터패드(26)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 데이터 정전기방지배선(26)이 형성된다.
상기 게이트 정전기방지배선(25) 및 데이터 정전기방지배선(24)은 상기 게이트배선(21) 및 데이터배선(23)이 형성되는 공정에서 함께 형성되며, 공정 중에 액티브영역(P) 내에 정전기 발생을 방지해주는 역할을 하는 것으로, 소자가 모두 완성된 후에는 제거된다. 즉, 브레이크라인(28)을 따라 절단되며, 게이트/데이터 정전기방지배선(26)이 제거됨에 따라, 상기 게이트/데이터배선(21,23)들 각각은 절연된다.
액정패널의 대형화에 따라, 신호지연을 방지하기 위해 배선저항이 낮은 전극물질을 사용하게 되는데, 특히, 게이트배선의 경우, AlNd전극물질을 사용하게된다. 상기 AlNd는 외부공기와의 접촉에 쉽게 부식되기 때문에, AlNd층 상부에 Mo층을 형성하게 된다. 따라서, 액정패널의 사이즈가 커지는 경우, 게이트배선은 Mo/AlNd로 이루어진 이중전극층을 사용하게 된다.
그러나, 상기 게이트패드(16) 상부에는 투명전극패턴이 형성되는데, 상기 투명전극패턴(37)은 게이트패드(16)와 외부의 게이트구동회로와의 연결을 위해 게이트패드(16)와 전기적으로 접속된다. 이때, 상기 투명전극패턴(37) 상에 형성된 핀홀(pin hole)을 통해 게이트패드(16) 형성물질인 AlNd층에 외부공기가 접촉되어 부식이 발생하게 되는 문제가 발생하게 된다.
도2는 종래 액정표시소자의 문제점을 설명하기 위한 것으로, 도2a는 게이트 패드의 일부를 나타낸 것이고, 도2b는 도2a의 I-I'의 단면을 나타낸 것이다.
도면에 도시된 바와 같이, 상기 게이트패드(16)는 씰패턴(22)의 외곽에 형성된다. 이때, 상기 게이트패드(16)는 액티브영역(P)의 게이트배선(21)이 씰패턴(22) 외곽으로 연장된 것으로, Mo/AlNd(31b/31a)의 이중전극층으로 형성된다. 그리고, 상기 게이트패드(16)가 형성된 하부기판(20) 상에는 게이트절연막(33) 및 보호막(35)이 형성되고, 상기 게이트패드(16)의 일부를 노출시키는 게이트콘택홀(39)이 형성된다.
그리고, 상기 게이트콘택홀(39) 상에는 외부의 구동회로와의 연결을 위한 투명전극패턴(37)이 형성된다. 상기 투명전극패턴(37)은 액티브영역(P)의 화소전극 형성시 함께 형성된 것으로, ITO 또는 IZO와 같은 물질로 형성되고, 상기 게이트패드(16)는 게이트콘택홀(39)은 통해 투명전극패턴(37)과 접속하게 된다.
따라서, 게이트구동회로가 상기 투명전극패턴(37)과 연결됨에 따라, 게이트패드(16)와 게이트구동회로를 연결시킬 수 있게된다.
그런데, 상기 게이트콘택홀(39)을 형성하기 위해 보호막(35) 및 게이트절연막(33)을 제거하는 과정에서 게이트패드(16)를 형성하는 Mo층(16b)이 함께 제거되어, AlNd층(16a)을 노출시키고, 상기 투명전극패턴(37)은 AlNd층(16a)와 직접 접촉하게 된다.
한편, 상기 투명전극패턴(37)은 공정상 그 표면에 핀홀(37')을 형성하게 된다. 따라서, 액정패널 완성 후, 구동회로와의 연결을 위해 방지하는 동안, 상기 투명전극패턴(37)이 외부에 노출되기 때문에, 상기 핀홀(37')을 통해 AlNd층(16a)이 공기와 접촉하여 부식을 일으키게 된다.
이와 같이, 게이트패드(16)에 부식이 발생하게 되면, 게이트패드(16)와 투명전극패턴(37)과의 접촉저항(contact resistance)이 매우 높아지기 때문에, 게이트구동회로로부터 공급된 신호를 제대로 전달받지 못하여 신호지연에 따른 불량이 발생하게 된다.
아울러, 구동회로가 박막트랜지스터기판 상에 실장되는 COG방식 액정표시소자의 경우, 게이트구동회로의 입출력 단자와 연결하기 위한 게이트입력범프 및 게이트출력범프가 기판 상에 형성되는데, 이때, 상기 게이트입력범프 및 게이트출력범프는 게이트패드와 동일한 구조로 형성된다. 즉, 게이트물질(AlNd) 상에 투명전극패턴이 형성되며, 상기 게이트패드는 별도로 형성되지 않으며, 상기 게이트배선의 연장으로 게이트출력범프가 형성된다. 따라서, 이때에도, 상기 게이트입력범프 및 게이트출력범프의 부식이 발생하게 된다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트구동회로와 연결되기 위해 기판 상에 형성된 게이트입력범프의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 게이트구동회로와 연결되기 위해 기판 상에 형성된 게이트입력범프 및 게이트출력범프의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 연성인쇄회로기판(FPC;Flexible Printed Circuit Board)과 연결하기 위해 기판에 형성되는 FPC패드 및 FPC링크배선의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.
이하, 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위해 이루어지는 본 발명의 액정표시소자는 제1 및 제2기판과, 상기 제1 및 제2기판의 와곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 제1기판 상에 제1방향 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과, 상기 게이트배선 및 데이터배선에 신호를 공급하는 게이트구동회로 및 데이터구동회로과, 상기 제1기판의 일측에 형성되고, 상기 게이트구동회로의 입력단자 및 출력단자와 연결되는 제1게이트입력범프 및 제1게이트출력범프와, 상기 제1게이트출력범프와 일체로 형성되며, 상기 액티브영역 내에 형성된 게이트콘택홀을 통해 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선과, 상기 제1기판의 일측에 형성되고, 상기 데이터구동회로의 입력단자 및 출력단자와 연결되는 데이터입력범프 및 데이터출력범프와, 상기 데이터출력범프 및 데이터배선과 일체로 형성되어 상기 데이터출력범프와 데이터배선을 연결하는 데이터연결배선과, 상기 게이트구동회로 및 데이터구동회로에 신호를 공급하는 인쇄회로기판 및 상기 제1 및 제2기판 사이의 액티브영역 내에 형성된 액정층을 포함하여 구성된다.
이때, 상기 게이트배선은 Mo/AlNd으로 형성되고, 상기 게이트연결배선 및 제1게이트입/출력범프는 Mo로 형성된다.
그리고, 상기 데이터배선, 데이터연결배선 및 데이터입/출력범프도 Mo로 형성된다.
상기 게이트/데이터구동회로와 인쇄회로기판 사이에 인쇄회로기판(Flexible Printed Circuit board;FPC)을 더 포함하여 구성될 수 있으며, 상기 제1기판 상에는 상기 연성인쇄회로기판와 연결되는 FPC패드와 제1게이트입/출력범프 및 데이터입/출력범프와 연결되는 FPC링크배선이 형성된다. 그리고, 상기 FPC패드와 FPC링크배선은 Mo로 형성된다.
또한, 상기 게이트배선을 포함하는 제1기판에 게이트절연막이 형성되고, 상기 게이트연결배선 및 제1게이트입/출력범프는 상기 게이트절연막 상에 형성된다. 그리고, 상기 게이트연결배선 및 제1게이트입/출력범프를 포함하는 제1기판 전면에 보호막이 형성되며, 상기 보호막 상에 제1게이트입/출력범프의 일부를 노출시키는 범프콘택홀이 형성된다. 또한, 상기 보호막 상에 상기 범프콘택홀을 통해 상기 제1게이트입력범프와 접속하는 제2게이트입력범프와 상기 제1게이트출력범프와 접속하는 제2게이트출력범프가 형성되며, 상기 제2게이트입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성된다.
한편, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자와, 상기 제1기판의 각 화소에 형성된 화소전극 및 상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성되고, 상기 화소전극 및 공통전극이 제1기판 상에 형성될 수 도 있다.
또한, 본 발명은 제1 및 제2기판과, 상기 제1 및 제2기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 제1기판 상에 제1방향 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과, 상기 게이트배선 및 데이터배선에 신호를 공급하는 게이트구동회로 및 데이터구동회로와, 상기 제1기판의 일측에 형성되고, 상기 게이트구동회로의 입력단자 및 출력단자와 연결되는 제1게이트입력범프 및 제1게이트출력범프와, 상기 게이트배선 및 제1게이트출력범프와 일체로 형성되며, 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선과, 상기 제1기판의 일측에 형성되고, 상기 데이터구동회로의 입력단자 및 출력단자와 연결되는 데이터입력범프 및 데이터출력범프와, 상기 데이터출력범프 및 데이터배선과 일체로 형성되어 상기 데이터출력범프와 데이터배선을 연결하는 데이터연결배선과, 상기 게이트구동회로 및 데이터구동회로에 신호를 공급하는 인쇄회로기판과, 상기 게이트/데이터구동회로와 인쇄회로기판 사이에 구비된 연성인쇄회로기판과, 상기 제1기판 상에 형성되며, 상기 게이트/데이터구동회로와 연결되는 FPC링크배선 및 상기 연성인쇄회로기판과 연결되는 FPC패드와, 상기 제1 및 제2기판 사이의 액티브영역 내에 형성된 액정층을 포함하여 구성되며, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프는 Mo/AlNd로 형성되고, 상기 데이터배선, 데이터연결배선, 제1게이트입력범프, FPC링크배선 및 FPC패드는 Mo로 형성된다.
상기 게이트배선, 게이트연결배선 및 제1게이트출력범프를 포함하는 제1기판 전면에 게이트절연막이 형성되고, 상기 제1게이트입력범프는 상기 게이트절연막 상에 형성된다.
또한, 상기 제1게이트입력범프가 형성된 제1기판 전면에 보호막이 형성되고, 상기 보호막 상에 제1게이트입력범프 및 제2게이트출력범프의 일부를 노출시키는 범프콘택홀이 형성되며, 상기 보호막 상에 상기 범프콘택홀을 통해 상기 제1게이트입력범프와 접속하는 제2게이트입력범프와 상기 제1게이트출력범프와 접속하는 제2게이트출력범프가 형성된다. 이때, 상기 제2게이트입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성된다.
또한, 본 발명에 의한 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 제1방향으로 배열되는 게이트배선을 형성하는 단계와, 상기 게이트배선을 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막의 일부를 제거하여 게이트배선의 일부를 노출시키는 게이트콘택홀을 형성하는 단계와, 상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 화소를 정의하는 데이터배선과 데이터구동회로와 연결될 제1데이터입력범프 및 제1데이터출력범프와 게이트구동회로와 연결되는 제1게이트입력범프 및 제1게이트출력범프와 상기 게이트콘택홀을 통해 게이트배선과 게이트출력범퍼를 연결하는 게이트연결배선을 형성하는 단계와, 상기 데이터배선, 게이트연결배선을 포함하는 기판 전면에 보호막을 형성하는 단계와, 상기 보호막 일부를 제거하여 상기 제1데이터입/출력범프 및 제2게이트입/출력범프를 노출시키는 콘택홀을 형성하는 단계와, 상기 보호막 상에 상기 콘택홀은 통해 제1 데이터입/출력범프와 접속하는 제2데이터입/출력범프와, 상기 제1게이트입/출력범프와 접속하는 제2게이트입/출력범프를 형성하는 단계 및 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진다.
이때, 상기 게이트배선은 Mo/AlNd의 이중층으로 형성하며, 상기 데이터배선, 제1데이터입력범프 및 제1데이터출력범프, 게이트연결배선, 제1게이트입력범프 및 제1게이트출력범프는 Mo로 형성한다.
그리고, 상기 제2게이트입/출력범프 및 제2데이터입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성한다.
또한, 본 발명에 의한 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 제1방향으로 배열되는 게이트배선과 게이트구동회로와 연결될 제1게이트출력범프 및 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선을 형성하는 단계와, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프를 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 화소를 정의하는 데이터배선과 데이터구동회로와 연결될 제1데이터입력범프 및 제1데이터출력범프 및 게이트구동회로와 연결되는 제1게이트입력범프를 형성하는 단계와, 상기 데이터배선 및 제1게이트입력범프를 포함하는 기판 전면에 보호막을 형성하는 단계와, 상기 보호막 일부를 제거하여 상기 제1데이터입,출력범프 및 제2게이트입,출력범프를 노출시키는 콘택홀을 형성하는 단계와, 상기 보호막 상에 상기 콘택홀은 통해 제1데이터입/출력범프와 접속하는 제2데이터입/출력범프와, 상기 제1게이트입/출력범프와 접속하는 제2게이트입/출력범프를 형성하는 단계 및 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진다.
이때, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프는 Mo/AlNd의 이중층으로 형성하고, 상기 데이터배선, 제1데이터입/출력범프 및 제1게이트입력범프는 Mo로 형성한다.
그리고, 상기 제2게이트입/출력범프 및 제2데이터입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성한다.
상기한 바와 같이, 게이트/데이터구동회로가 박막트랜지스터기판 상에 실장되는 액정표시소자에 있어서, 상기 게이트구동회로의 입출력단자와 연결되는 게이트입력범프 및 게이트출력범프를 Mo으로 형성하고, 상기 게이트배선과 상기 게이트출력범프를 연결하는 게이트연결배선을 형성하되, 상기 게이트배선과 게이트연결배선의 연결부위를 액티브영역 내부에 형성함으로써, AlNd전극층이 외부로 노출되는 것을 방지할 수 있도록 하고, 범프의 접촉저항을 줄여 게이트신호의 지연을 방지한다.
즉, 종래에는 게이트입력범프 및 게이트출력범프와, 게이트연결배선을 게이트배선과 동일한 물질(Mo/AlNd)로 형성하고, 게이트입력범프 및 게이트출력범프를 노출시킨 후, 상기 게이트입력범프 및 게이트출력범프 상에 별도의 투명전극패턴을 형성하였다. 따라서, 상기 투명전극패턴 상에 형성된 핀홀을 통해 외부공기가 게이트입력범프 및 게이트출력범프와 접촉하게 되며, 이에따라, 게이트패드의 부식이 발생하는 문제가 있었다. 반면에, 본발명은 액티브영역 외부에 형성되는 게이트입 력범프 및 게이트출력범프를 Mo로 형성하고, 상기 게이트배선과 게이트출력범프를 연결하는 게이트연결배선이 액티브영역 내부에 게이트배선과 접속하도록 함으로써, 게이트구동회로와 연결되는 게이트입력범프 및 게이트출력범프의 부식을 막을 수가 있다.
또한, 본 발명은 상기 게이트입력범프를 통해 게이트구동회로와 인쇄회로기판을 전기적으로 연결하는 FPC패드 및 게이트출력범프와 연결되는 FPC링크배선을 Mo로 형성하여 FPC패드 및 FPC링크배선의 부식도 함께 방지할 수가 있다.
이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법에 대하여 좀더 상세하게 설명하도록 한다.
도3a는 본 발명에 의한 액정표시소자의 액정패널을 나타내는 평면도로, 특히 게이트구동회로 및 데이터구동회로가 함께 형성되는 COG(chip on glass)방식의 액정패널을 나타낸 것이고, 도3b는 도3a의 II-II' 및 III-III'의 단면을 나타낸 것이다.
도면에 도시된 바와 같이, 액정패널(100)은 상부기판(110), 하부기판(120) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 구동회로 및 인쇄회로기판(미도시)과 연결될 패드(B)영역으로 구분되며, 상기 패드영역(B)은 상부기판(110)과 하부기판(120)이 중첩되지 않는 하부기판(120)의 가장자리 영역에 위치한다.
상부기판(110)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다.
하부기판(120)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(121) 및 데이터배선(123)이 배치되어 있으며, 게이트배선(121)과 데이터배선(123)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.
한편, 상기 화소전극 및 공통전극이 동일기판(즉, 하부기판;120) 상에 형성될 수도 있으며, 이때, 개구율 향상을 위해 상기 화소전극 또는 공통전극 ITO 또는 IZO와 같은 투명한물질로 형성될 수도 있다.
아울러, 상기 상부기판(110)에 형성된 컬러필터는 하부기판(120)에 형성될 수도 있으며, 박막트랜지스터(TFT)의 상부 또는 하부에 각각 형성될 수 있다. 즉, COT(color filter on TFT) 구조나, TOC(TFT on color filter) 구조 모두 가능하다.
상기 패드영역(B)에는 게이트구동회로(미도시) 및 데이터구동회로(미도시)가 실장되기 위한 영역이 마련되어 있으며, 상기 게이트구동회로의 입출력단자들과 연결되는 게이트입력범프(150) 및 게이트출력범프(140)와, 상기 데이터구동회로의 입출력단자들과 연결되는 데이터입력범프(170) 및 데이터출력범프(130)가 마련되어 있다. 그리고, 상기 게이트배선(121)과 게이트출력범프(140)를 연결하는 게이트연결배선(121')이 형성되고, 상기 데이터배선(123)과 데이터출력범프(130)를 연결하는 데이터연결배선(123')이 형성된다.
이때, 상기 게이트연결배선(121') 및 게이트출력범프(140)는 게이트배선(121)으로부터 연장되어 형성되고, 상기 데이터연결배선(123') 및 데이터출력범프(130)는 데이터배선(123)으로부터 연장되어 형성된다.
또한, 상기 패드영역(B)에는 상기 게이트/데이터입력범프(170)를 연성인쇄회로기판(FPC:Flexible Printed Circuit Board)과 연결하기 위한 게이트/데이터FPC패드(165/167) 및 게이트/데이터FPC링크배선(160,162)이 형성된다. 이때, 게이트FPC패드(165) 및 게이트FPC링크배선(160)은 게이트입력범프(150)와 일체로 형성되고, 데이터FPC패드(167) 및 데이터FPC링크배선(162)은 데이터입력범프(170)와 일체로 형성된다.
이러한 구성을 가지는 상부기판(110)과 하부기판(120)은 액티브영역(P)의 외곽에 위치하는 씰패턴(125)에 의해 합착된다. 이 경우, 씰패턴(125)이 도포되는 높이에 의해 상부기판(110)과 하부기판(120) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다.
한편, 상기 게이트배선(121)은 배선저항을 줄이기 위해, AlNd와 같은 저저항 전극물질로 사용되며, AlNd 상부에는 외부공기와의 접촉에 의한 부식방지를 위해 Mo이 형성된다. 따라서, 상기 게이트배선(121)은 Mo/AlNd의 이중전극층으로 구성되며, 상기 게이트배선(121)과 일체로 형성된 게이트연결배선(121') 및 게이트출력범프(140)도 게이트배선(121)과 동일한 Mo/AlNd의 이중전극층으로 이루어진다. 상기 게이트출력범프(140)는 Mo/AlNd층과 접속하며, ITO 또는 IZO와 같은 투명한 물질로 이루어진 투명전극패턴을 포함한다.
그리고, 상기 데이터배선(123)을 Mo와 같은 부식에 강한 물질이 사용된다. 따라서, 상기 데이터배선(123)과 일체로 형성된 데이터연결배선(123') 및 데이터출 력범프(130)도 데이터배선(123)과 동일한 Mo로 이루어진다. 이때, 상기 데이터출력범프(130)은 Mo층과 접속하며, ITO 또는 IZO와 같은 투명한 물질로 이루어진 투명전극패턴을 포함한다.
또한, 상기 게이트입력범프(150), 데이터입력범프(170), FPC패드(165,167) 및 FPC링크배선(160)도 데이터배선(123) 공정에서 함께 형성되고, 이들은 모두 Mo로 형성된다. 그리고, 게이트입력범프(150), 데이터입력범프(170) 및 FPC패드(165,167)는 모두 Mo와 접속하는 투명전극패턴들을 각각 포함한다. 상기 투명전극패턴을 통해 실질적으로 외부구동회로 및 인쇄회로기판과 직접적으로 접촉이 이루어지게 된다.
도3b는 게이트입력범프 및 게이트출력범프의 단면(II-II')과, 게이트FPC패드의 단면(III-III')을 각각 나타낸 것으로, 설명의 편의를 위해 Mo/AlNd로 이루어진 게이트출력범프 및 게이트FPC패드를 제1게이트출력범프 및 제1게이트FPC패드라하고, 상기 제1게이트출력범프 및 제1게이트FPC패드와 접속하는 투명전극패턴을 각각 제2게이트출력범프 및 제2게이트FPC패드라 명한다.
도면에 도시된 바와 같이, 제1게이트출력범프(140a)가 제1기판(120) 상에 형성되고, 상기 제1게이트출력범프(140a)를 포함하는 제1기판(120) 전면에 게이트절연막(133)이 형성된다. 그리고, 상기 게이트절연막(133) 상에는 제1게이트입력범프(140b) 및 제1게이트FPC패드(165a)가 형성되고, 상기 제1게이트출력범프(140a) 및 제1게이트FPC패드(165a)를 포함하는 제1기판 전면에 걸쳐서 보호막(135)이 형성된다. 한편, 상기 보호막(135)에는 상기 제1게이트출력범프(140a), 제1게이트입력범프(140b) 및 제1게이트FPC패드(165a)를 각각 노출시키는 제1~3콘택홀(140',150',165')이 형성된다.
그리고, 상기 보호막(135) 상에는 상기 제1~3콘택홀(140',150',165')을 통해 제1게이트출력범프(140a), 제1게이트입력범프(140b) 및 제1게이트FPC패드(165a)에 각각 접속하는 제2게이트출력범프(140b), 제2게이트입력범프(150a) 및 제2게이트FPC패드(165b)가 형성되고, 이들은 모두 ITO 또는 IZO와 같은 투명한 전도성물질로 형성된다. 특히, 이들은 화소전극 형성시 함께 형성될 수 있다.
상기한 바와 같이, 구성된 본 발명의 액정표시소자는 외부로 노출되는 패드영역(B)에 형성되는 패턴, 특히, 게이트입력범프(150), 게이트FPC링크배선(160) 및 게이트FPC패드(165)를 부식에 강한 Mo로 형성함으로써, 외부에 노출되는 금속패드의 부식을 방지할 수 있다. 즉, 제2게이트출력범프(140b), 제2게이트입력범프(150a) 및 제2게이트FPC패드(165b)와 같이 투명전극패턴 상에 핀홀이 발생하여, 제1게이트출력범프(140a), 제1게이트입력범프(140b) 및 제1게이트FPC패드(165a)가 외부의 공기와 접촉하더라도, 종래와 달리 부식이 발생하지 않는다. 이것은, 공기와 접촉될 수 있는 제2게이트출력범프(140b), 제2게이트입력범프(150a) 및 제2게이트FPC패드(165b)를 Mo로 형성하기 때문이다.
한편, 본 발명은 상기 제1게이트출력범프를 Mo로 형성할 수도 있다. 즉, 액티브영역에 배치되는 게이트배선은 Mo/AlNd로 형성하고, 상기 제1게이트출력범프를 Mo로 형성하되, 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선과 게이트배선과의 연결부위를 액티브영역 내에 형성하여, AlNd의 노출을 막을 수 가 있다.
도4a 및 도4b는 액티브영역 내에 게이트배선 및 게이트연결배선의 연결부가 형성되고, 게이트출력범프가 Mo로 형성된 본 발명의 다른 실시예를 나타낸 것으로, 도4a는 평면도이고, 도4b는 도4a의 게이트입력범프 및 게이트출력범프의 단면(VI-VI')과 게이트배선 및 게이트연결배선의 연결부의 단면(V-V')을 나타낸 것이다. 아울러, 본 실시예는 게이트출력범프 및 게이트연결배선이 Mo로 형성된 것을 제외한 모두 구성이 이전실시예(도3a 및 도3b)와 동일하며, 본 실시예에서는 이전 실시예와의 차이점을 위주로 설명하도록 한다.
도면에 도시된 바와 같이, 본 실시예에 의한 액정표시소자(200)는 게이트출력범프(240) 및 게이트연결배선(221')이 Mo로 형성된다. 그리고, 상기 게이트연결배선(221')은 액티브영역(P) 내에 형성된 연결부(C)를 통해 게이트배선(221)과 전기적으로 접속된다.
이와 같은 본 발명의 구성은 게이트출력범프(240)를 Mo로 형성하기 때문에, 이전 실시예에 비해 게이트출력범프(240)의 부식을 방지할 수 있는 잇점이 있다. 특히, 본 발명은 게이트출력범프(240)를 Mo로 형성하기 위해 게이트연결배선(221')도 Mo로 형성하되, 상기 게이트연결배선(221')과 게이트배선(221)과의 연결부(C)를 별도로 형성한다.
이때, 상기 연결부(C)는 액티브영역(P) 내부 또는 외부에 모두 형성될 수 있다.
또한, 상기 패드영역(B)에 형성되는 모든 패드 예를 들면, 게이트입력범프(250), 게이트FPC링크배선(260) 및 게이트FPC패드(265)와 같이 종래 Mop/AlNd로 형성된 패턴들이 모두 Mo로 형성된다. 이때, 상기 게이트입력범프(250), 게이트FPC링크배선(260) 및 게이트FPC패드(265)는 Mo로 형성된 패턴과 접촉하는 투명한전극패턴(미도시)을 추가로 포함한다. 한편, 상기 데이터입력범프(270), 데이터FPC링크배선(262) 및 데이터FPC패드(267)도 Mo패턴과 접촉하는 투명전극패턴(미도시)을 포함하게 된다.
상기 투명전극패턴은 외부구동회로 및 연성인쇄회로기판과의 연결을 위해 형성하는 것으로, 실제로 상기 투명전극패턴이 외부구동회로 및 연성인쇄회로와 직접 접촉하게 된다.
도4b는 게이트입력범프 및 게이트출력범프의 단면(VI-VI')과 게이트배선 및 게이트연결배선의 연결부의 단면(V-V')을 나타낸 것으로, 설명의 편의를 위해 Mo/AlNd로 이루어진 게이트출력범프 및 게이트FPC패드를 제1게이트출력범프 및 제1게이트FPC패드라하고, 상기 제1게이트출력범프 및 제1게이트FPC패드와 접속하는 투명전극패턴을 각각 제2게이트출력범프 및 제2게이트FPC패드라 명한다.
도면에 도시된 바와 같이, 제1기판(220) 전면에 게이트배선(221)이 형성되고, 상기 게이트배선(221)을 포함하는 제1기판(220) 전면에 게이트절연막(233)이 형성되며, 상기 게이트절연막(233) 상에는 게이트배선(221)의 일부를 노출시키는 게이트콘택홀(221a)이 형성되어 있다. 이때, 상기 게이트콘택홀(221a)은 액티브영역 내부 또는 외부에 형성될 수 있다.
또한, 상기 게이트절연막(233) 상에는 제1게이트입력범프(240a) 및 제1게이 트출력범프(240a)와 상기 게이트콘택홀(221a)을 통해 상기 게이트배선(221)과 전기적으로 접속하는 게이트연결배선(221')이 형성된다. 단면도에는 도시하지 않았지만, FPC패드(165,167), FPC링크배선(160,162), 데이터입력범프(170) 및 데이터출력범프(130)도 게이트절연막(233) 상에 형성된다.
그리고, 상기 제1게이트입력범프(250a), 제1게이트출력범프(240a) 및 게이트연결배선(221')등을 포함하는 제1기판 전면에 걸쳐서 보호막(235)이 형성된다. 한편, 상기 보호막(135)에는 상기 제1게이트출력범프(240a) 및 제1게이트입력범프(240b)의 일부를 각각 노출시키는 제1~2콘택홀(240',250')이 형성된다.
그리고, 상기 보호막(235) 상에는 상기 제1~2콘택홀(240',250')을 통해 제1게이트입력범프(250a) 및 제1게이트출력범프(240a)에 각각 접속하는 제2게이트입력범프(250b) 및 제2게이트출력범프(240b)가 형성되고, 이들은 모두 ITO 또는 IZO와 같은 투명한 전도성물질로 형성된다. 특히, 이들은 화소전극 형성시 함께 형성될 수 있다. 또한, 도면에는 표시되지 않았지만, 상기 FPC패드(265,267) 상에도, 상기 FPC패드(265,267)를 노출시키는 또다른 콘택홀이 형성되며, 상기 콘택홀을 통해 FPC패드(265,267)와 접속하는 투명전극패턴이 형성된다.
상기한 바와 같이 구성된 본 실시예는 패드영역에 형성되는 모든 패턴(예를들면, 게이트입력범프, 게이트출력범프, 게이트FPC링크배선 및 게이트FPC패드)을 Mo으로 형성함으로써, 이들의 부식을 방지할 수 있다.
또한, 상기 게이트입력범프, 게이트출력범프, 게이트FPC링크배선 및 게이트FPC패드는 데이터배선 형성공정에서 함께 형성되는 것으로, 별도의 공정을 필요로하지 않는다.
도5a~도5d 및 도6a~도6d는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정도로, 도5a~도5d는 공정평면도이고, 도6a~도6d는 공정단면도이다.
먼저, 도5a 및 도6a에 도시된 바와 같이, 유리 또는 플라스틱과 같은 투명한 절연기판(320)을 준비한 다음, 상기 기판(320) 상에 AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 게이트배선(321)을 형성한다. 이때, 게이트배선(321)은 실제 화상을 구현하는 액티브영역(P) 내부에 형성된다. 이때, 패드영역(B)에 상기 게이트배선(321)으로부터 연장된 제1게이트출력범프 및 게이트연결배선을 함께 형성할 수도 있다.
이어서, 상기 게이트배선(321)을 포함하는 기판(320) 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(333)을 형성한다.
그리고, 게이트연결배선 및 게이트출력범프가 형성되지 않은 경우, 상기 게이트배선(321)의 일부를 노출시키는 게이트콘택홀(321a)을 형성한다. 상기 게이트배선(321)과 게이트연결배선(321')이 일체로 형성되는 경우, 게이트콘택홀(321a) 형성공정은 생략된다.
이어서, 도5b 및 도6b에 도시된 바와 같이, 상기 게이트배선(321)과 교차하는 데이터배선(323)과 상기 데이터배선(323)으로부터 연장된 데이터연결배선(323') 및 데이터출력범프(330)와, 데이터입력범프(370)를 형성한다. 이때, 상기 제1게이트출력범프(340a), 제1게이트입력범프(350a), FPC링크배선(360,362) 및 FPC패드(365,367)도 함께 형성된다.
계속해서, 상기 데이터배선(미도시) 및 제1게이트입/출력범프(350a,340a), 데이터입/출력범프(370,330)를 포함하는 기판 전면에 보호막(335)을 형성한다.
이어서, 도5c 및 도6c에 도시된 바와 같이, 상기 보호막(335)의 일부를 제거함으로써, 상기 제1게이트출력범프(340a)를 노출시키는 제1콘택홀(340')과 상기 제1게이트입력범프(350a)를 노출시키는 제2콘택홀(350')을 형성한다. 이때, 상기 데이터입/출력범프(330,370), FPC패드(365,367)를 노출시키는 또 다른 콘택홀이 함께 형성된다.
이 후에, 도5d 및 도6d에 도시된 바와 같이, 상기 보호막(335) 상부에 ITO 또는 IZO와 같은 투명한 전도물질을 증착한 후, 이를 패터닝함으로써, 상기 제1콘택홀(340')을 통해 제1게이트출력범프(340a)와 접속하는 제2게이트출력범프(340b)를 형성하고, 상기 제2콘택홀(350')을 통해 상기 제1게이트입력범프(350a)와 접속하는 제2게이트입력범프(350b)를 형성한다.
이때, 상기 데이터입/출력범프(330,370), FPC패드(365,367)를 노출시키는 또 다른 콘택홀을 통해 이들과 접속하는 투명전극패턴도 함께 형성되며, 상기 게이트입/출력범프(340,350)는 게이트구동회로(미도시)의 입력단자 및 출력단자에 각각 연결되고, 상기 데이터입/출력범프(370,330)는 데이터구동회로(미도시)의 입력단자 및 출력단자에 각각 연결된다. 그리고, 상기 FPC패턴은 FPC를 통해 제어신호, 화상신호 및 게이트신호를 공급하는 인쇄회로기판과 연결된다.
상술한 바와 같이, 본 발명은 박막트랜지스터기판 상에 형성되어 외부 구동회로와 연결되는 패드를 Mo으로 형성함으로써, 외부 공기와 접촉에 의한 패드의 부식을 방지할 수 있게 된다.
따라서, 본 발명은 패드의 부식을 방지함으로써, 외부 구동회로로부터 공급된 게이트신호를 게이트배선에 정상적으로 전달하고, 신호지연을 발생시키지 않게되며, 이에 따라 화질을 더욱 향상시킬 수 있는 효과를 얻을 수가 있다.

Claims (32)

  1. 제1 및 제2기판;
    상기 제1 및 제2기판의 와곽에 형성되어 액티브영역을 정의하는 씰패턴;
    상기 제1기판 상에 제1방향 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선;
    상기 게이트배선 및 데이터배선에 신호를 공급하는 게이트구동회로 및 데이터구동회로;
    상기 제1기판의 일측에 형성되고, 상기 게이트구동회로의 입력단자 및 출력단자와 연결되는 제1게이트입력범프 및 제1게이트출력범프;
    상기 제1게이트출력범프와 일체로 형성되며, 상기 액티브영역 내부 또는 외부에 형성되는 게이트콘택홀을 통해 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선;
    상기 제1기판의 일측에 형성되고, 상기 데이터구동회로의 입력단자 및 출력단자와 연결되는 데이터입력범프 및 데이터출력범프;
    상기 데이터출력범프 및 데이터배선과 일체로 형성되어 상기 데이터출력범프와 데이터배선을 연결하는 데이터연결배선;
    상기 게이트구동회로 및 데이터구동회로에 신호를 공급하는 인쇄회로기판; 및
    상기 제1 및 제2기판 사이의 액티브영역 내에 형성된 액정층을 포함하여 구 성된 액정표시소자.
  2. 제1항에 있어서, 상기 게이트배선은 Mo/AlNd으로 형성된 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서, 상기 게이트연결배선 및 제1게이트입/출력범프는 Mo로 형성된 것을 특징으로 하는 액정표시소자.
  4. 제1항에 있어서, 상기 데이터배선, 데이터연결배선 및 데이터입/출력범프는 Mo로 형성된 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서, 상기 게이트/데이터구동회로와 인쇄회로기판 사이에 구비된 연성인쇄회로기판(FPC)을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서, 상기 제1기판 상에 연성인쇄회로기판과 연결되는 FPC패드와 제1게이트입/출력범프 및 데이터입/출력범프와 연결되는 FPC링크배선이 형성된 것을 특징으로 하는 액정표시소자.
  7. 제1항에 있어서, 상기 FPC패드와 FPC링크배선은 Mo로 형성된 것을 특징으로 하는 액정표시소자.
  8. 제1항에 있어서, 상기 게이트배선을 포함하는 제1기판에 게이트절연막이 형성된 것을 특징으로 하는 액정표시소자.
  9. 제8항에 있어서, 상기 게이트연결배선 및 제1게이트입/출력범프는 상기 게이트절연막 상에 형성된 것을 특징으로 하는 액정표시소자.
  10. 제9항에 있어서, 상기 게이트연결배선 및 제1게이트입/출력범프를 포함하는 제1기판 전면에 보호막이 형성된 것을 특징으로 하는 액정표시소자.
  11. 제10항에 있어서, 상기 보호막 상에 제1게이트입/출력범프의 일부를 노출시키는 범프콘택홀이 형성된 것을 특징으로 하는 액정표시소자.
  12. 제11항에 있어서, 상기 보호막 상에 범프콘택홀을 통해 상기 제1게이트입력범프와 접속하는 제2게이트입력범프와 상기 제1게이트출력범프와 접속하는 제2게이트출력범프 형성된 것을 특징으로 하는 액정표시소자.
  13. 제12항에 있어서, 상기 제2게이트입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성된 것을 특징으로 하는 액정표시소자.
  14. 제1항에 있어서,
    상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자;
    상기 제1기판의 각 화소에 형성된 화소전극; 및
    상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.
  15. 제1항에 있어서,
    상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자; 및
    상기 제1기판의 각 화소에 배치되어 수평전계를 형성하는 화소전극 및 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.
  16. 제1 및 제2기판;
    상기 제1 및 제2기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴;
    상기 제1기판 상에 제1방향 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선;
    상기 게이트배선 및 데이터배선에 신호를 공급하는 게이트구동회로 및 데이터구동회로;
    상기 제1기판의 일측에 형성되고, 상기 게이트구동회로의 입력단자 및 출력단자와 연결되는 제1게이트입력범프 및 제1게이트출력범프;
    상기 게이트배선 및 제1게이트출력범프와 일체로 형성되며, 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선;
    상기 제1기판의 일측에 형성되고, 상기 데이터구동회로의 입력단자 및 출력단자와 연결되는 데이터입력범프 및 데이터출력범프;
    상기 데이터출력범프 및 데이터배선과 일체로 형성되어 상기 데이터출력범프와 데이터배선을 연결하는 데이터연결배선;
    상기 게이트구동회로 및 데이터구동회로에 신호를 공급하는 인쇄회로기판;
    상기 게이트/데이터구동회로와 인쇄회로기판 사이에 구비되는 연성인쇄회로기판;
    상기 제1기판 상에 제1게이트출력범프와 일체로 형성되어, 상기 연성인쇄회로기판과 연결되는 FPC패드 및 FPC링크배선;
    상기 제1 및 제2기판 사이의 액티브영역 내에 형성된 액정층을 포함하여 구성되며, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프는 Mo/AlNd로 형성되고, 상기 데이터배선, 데이터연결배선 및 제1게이트입력범프, FPC링크배선 및 FPC패드는 Mo로 형성된 액정표시소자.
  17. 제16항에 있어서, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프를 포함하는 제1기판 전면에 게이트절연막이 형성된 것을 특징으로 하는 액정표시소자.
  18. 제17항에 있어서, 상기 제1게이트입력범프는 상기 게이트절연막 상에 형성된 것을 특징으로 하는 액정표시소자.
  19. 제17항에 있어서, 상기 제1게이트입력범프가 형성된 제1기판 전면에 보호막이 형성된 것을 특징으로 하는 액정표시소자.
  20. 제19항에 있어서, 상기 보호막 상에 제1게이트입력범프 및 제2게이트출력범프의 일부를 노출시키는 제1 및 제2콘택홀이 형성된 것을 특징으로 하는 액정표시소자.
  21. 제20항에 있어서, 상기 보호막 상에 제1 및 제2콘택홀을 통해 상기 제1게이트입력범프와 접속하는 제2게이트입력범프와 상기 제1게이트출력범프와 접속하는 제2게이트출력범프가 형성된 것을 특징으로 하는 액정표시소자.
  22. 제21항에 있어서, 상기 제2게이트입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성된 것을 특징으로 하는 액정표시소자.
  23. 제1 및 제2기판을 준비하는 단계;
    상기 제1기판 상에 제1방향으로 배열되는 게이트배선을 형성하는 단계;
    상기 게이트배선을 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막의 일부를 제거하여 게이트배선의 일부를 노출시키는 게이트콘택홀을 형성하는 단계;
    상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 화소를 정의하는 데이터배선과 데이터구동회로와 연결될 제1데이터입력범프 및 제1데이터출력범프와 게이트구동회로와 연결되는 제1게이트입력범프 및 제1게이트출력범프와 상기 게이트콘택홀을 통해 게이트배선과 게이트출력범퍼를 연결하는 게이트연결배선을 형성하는 단계;
    상기 데이터배선, 게이트연결배선을 포함하는 기판 전면에 보호막을 형성하는 단계;
    상기 보호막 일부를 제거하여 상기 제1데이터입/출력범프 및 제2게이트입/출력범프를 노출시키는 콘택홀을 형성하는 단계;
    상기 보호막 상에 상기 콘택홀은 통해 제1데이터입/출력범프와 접속하는 제2데이터입/출력범프와, 상기 제1게이트입/출력범프와 접속하는 제2게이트입/출력범프를 형성하는 단계; 및
    상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.
  24. 제23항에 있어서, 상기 게이트배선은 Mo/AlNd의 이중층으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  25. 제23항에 있어서, 상기 데이터배선, 제1데이터입력범프 및 제1데이터출력범프, 게이트연결배선, 제1게이트입력범프 및 제1게이트출력범프는 Mo로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  26. 제23항에 이어서, 상기 제2게이트입/출력범프 및 제2데이터입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  27. 제23항에 있어서, 상기 제1게이트입력범프 형성시, FPC패드 및 상기 제1게이트입력범프와 연결되는 FPC링크배선을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  28. 제1 및 제2기판을 준비하는 단계;
    상기 제1기판 상에 제1방향으로 배열되는 게이트배선과 게이트구동회로와 연결될 제1게이트출력범프 및 상기 게이트배선과 제1게이트출력범프를 연결하는 게이트연결배선을 형성하는 단계;
    상기 게이트배선, 게이트연결배선 및 제1게이트출력범프를 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게 이트배선과 함께 복수의 화소를 정의하는 데이터배선과 데이터구동회로와 연결될 제1데이터입력범프 및 제1데이터출력범프 및 게이트구동회로와 연결되는 제1게이트입력범프를 형성하는 단계;
    상기 데이터배선 및 제1게이트입력범프를 포함하는 기판 전면에 보호막을 형성하는 단계;
    상기 보호막 일부를 제거하여 상기 제1데이터입/출력범프 및 제2게이트입/출력범프를 노출시키는 콘택홀을 형성하는 단계;
    상기 보호막 상에 상기 콘택홀은 통해 제1데이터입/출력범프와 접속하는 제2데이터입/출력범프와, 상기 제1게이트입/출력범프와 접속하는 제2게이트입/출력범프를 형성하는 단계; 및
    상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.
  29. 제28항에 있어서, 상기 게이트배선, 게이트연결배선 및 제1게이트출력범프는 Mo/AlNd의 이중층으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  30. 제28항에 있어서, 상기 데이터배선, 제1데이터입/출력범프 및 제1게이트입력범프는 Mo로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  31. 제28항에 있어서, 상기 제2게이트입/출력범프 및 제2데이터입/출력범프는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  32. 제28항에 있어서, 상기 제1게이트입력범프 형성시, FPC패드 및 상기 제1게이트입력범프와 연결되는 FPC링크배선을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020040050858A 2004-06-30 2004-06-30 부식방지를 위한 액정표시소자 및 그 제조방법 KR20060001702A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050858A KR20060001702A (ko) 2004-06-30 2004-06-30 부식방지를 위한 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050858A KR20060001702A (ko) 2004-06-30 2004-06-30 부식방지를 위한 액정표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060001702A true KR20060001702A (ko) 2006-01-06

Family

ID=37104803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050858A KR20060001702A (ko) 2004-06-30 2004-06-30 부식방지를 위한 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060001702A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20160062391A (ko) 2014-11-25 2016-06-02 박준수 탈부착형 물받이 방수 우산케이스
KR20160122892A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20180073162A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 표시장치
WO2020017835A1 (ko) * 2018-07-19 2020-01-23 삼성디스플레이 주식회사 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20160062391A (ko) 2014-11-25 2016-06-02 박준수 탈부착형 물받이 방수 우산케이스
KR20160122892A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20180073162A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 표시장치
WO2020017835A1 (ko) * 2018-07-19 2020-01-23 삼성디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
US10718964B2 (en) Array substrate for display device
KR100763408B1 (ko) 액정 표시 장치
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
KR20080003226A (ko) 액정표시소자
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
JP2013205839A (ja) ラインオンガラス型液晶表示装置及びその製造方法
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101153299B1 (ko) 액정표시소자 및 그 제조방법
KR101621559B1 (ko) 액정표시장치
KR101148557B1 (ko) 디스플레이 장치용 기판의 제조방법
US6791634B2 (en) Display device having connecting pads crossing a spare line
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
KR20060001702A (ko) 부식방지를 위한 액정표시소자 및 그 제조방법
KR101044498B1 (ko) 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법
US20210096433A1 (en) Display substrate, display device having the same, and method of manufacturing the display substrate
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101119177B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20010066808A (ko) 액정표시장치 제조방법
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
KR20040057785A (ko) 액정표시장치
KR100998021B1 (ko) 수평전계 방식 액정표시장치용 어레이 기판
KR101048705B1 (ko) 라인 온 글래스형 액정표시소자 및 그 제조방법
KR101255700B1 (ko) 액정 표시 장치 및 그 제조방법
KR100855500B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination