KR101044498B1 - 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법 - Google Patents

게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR101044498B1
KR101044498B1 KR1020040050805A KR20040050805A KR101044498B1 KR 101044498 B1 KR101044498 B1 KR 101044498B1 KR 1020040050805 A KR1020040050805 A KR 1020040050805A KR 20040050805 A KR20040050805 A KR 20040050805A KR 101044498 B1 KR101044498 B1 KR 101044498B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
substrate
pad
active region
Prior art date
Application number
KR1020040050805A
Other languages
English (en)
Other versions
KR20060001652A (ko
Inventor
김홍진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040050805A priority Critical patent/KR101044498B1/ko
Publication of KR20060001652A publication Critical patent/KR20060001652A/ko
Application granted granted Critical
Publication of KR101044498B1 publication Critical patent/KR101044498B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명은 게이트패드의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2 기판, 상기 제1 및 제2 기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴, 상기 제1 기판 상에 제1 및 제2 방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트 배선 및 복수의 데이터 배선, 상기 액티브영역 내에 형성되고, 상기 게이트 배선의 일부분을 노출시키는 제1 콘택홀, 상기 액티브영역의 외곽에 형성되고, 상기 제1 콘택홀을 통해 상기 게이트 배선의 일측과 전기적으로 연결되는 게이트 패드, 상기 게이트 패드의 일측과 전기적으로 연결되어 상기 게이트 배선을 전기적으로 단락시키며, 상기 게이트 배선과 동일층 상에 형성된 게이트 정전기 방지 배선 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함한다.

Description

게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법{LIQUID CRYSTL DISPLAY DEVICE FOR PREVENTING GATE PAD FROM EROSION}
도 1은 일반적인 액정표시소자의 평면을 나타낸 도면.
도 2a는 종래 게이트패드의 일부를 상세하게 나타낸 평면도이고, 도 2b는 도 2a의 I-I'의 단면을 나타낸 도면.
도 3은 본 발명에 의한 액정표시소자의 평면을 나타낸 도면.
도 4a는 게이트배선과 게이트패드의 연결부위를 상세하게 나타낸 것이고, 도 4b는 도 4a의 II-II'의 단면을 나타낸 도면.
도 5는 본 발명의 다른 실시예를 나타낸 것으로, 도 5a는 평면도이고, 도 5b는 도 5a의 III-III'II-II'의 단면을 나타낸 도면.
도 6a 내지 도 6d는 본 발명에 의한 액정표시소자의 제조공정을 나타낸 공정단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
116,216,316: 게이트패드 121,221,321: 게이트배선
125,225,325: 게이트 정전기방지배선
139a,239a,339a: 제1콘택홀
139b,239b,339b: 제1콘택홀
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히, 게이트패드의 부식을 방지하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시소자(Liquid Crystal Display; LCD)는 매트릭스 형태로 배열된 액정셀들이 비디오신호에 따라 광투과율을 조절함으로써 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스(Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit;이하, IC라 한다)들을 포함하여 구성된다. 액정패널은 상부기판과 하부기판 그리고, 그 사이에 형성된 액정층으로 구성되며, 상부기판에는 칼라필터가 형성되고, 하부기판에는 액정셀을 정의하는 게이트배선 및 데이터배선과 상기 게이트배선 및 데이터배선의 일단부에 형성되어 구동 IC와 연결되는 게이트/데이터패드가 형성되어 있다.
도 1은 일반적인 액정표시소자의 액정패널을 나타내는 평면도이다.
도면에 도시된 바와 같이, 액정패널(1)은 상부기판(10), 하부기판(20) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(16,26)영역으로 구분되며, 상기 게이트/데이터패드(16,26)영역은 상부기판(10)과 하부기판(20)이 중첩되지 않는 하부기판(20)의 가장자리 영역에 위치한다.
상부기판(10)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들 과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다.
하부기판(20)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(21) 및 데이터배선(23)이 배치되어 있으며, 게이트배선(21)과 데이터배선(23)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.
상기 게이트/데이터패드(16,26)들은 게이트배선(21)과 데이터배선(23)으로부터 각각 연장된 것으로, 상기 게이트패드(16)는 게이트구동회로(미도시)와 연결되어, 상기 게이트배선(21)에 게이트신호를 인가하며, 상기 데이터패드(26)는 데이터구동회로(미도시)와 연결되어, 상기 데이터배선(23)에 데이터신호를 인가하게 된다.
이러한 구성을 가지는 상부기판(10)과 하부기판(20)은 액티브영역(P)의 외곽에 위치하는 씰패턴(25)에 의해 합착된다. 이 경우, 씰패턴(25)이 도포되는 높이에 의해 상부기판(10)과 하부기판(20) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다.
한편, 상기 하부기판(20)의 게이트패드(16) 일측에는 각각의 게이트패드(16)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 게이트 정전기방지배선(25)이 형성되고, 데이터패드(26) 일측에는 각각의 데이터패드(26)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 데이터 정전기방지배선(26)이 형성된다.
상기 게이트 정전기방지배선(25) 및 데이터 정전기방지배선(24)은 상기 게이트배선(21) 및 데이터배선(23)이 형성되는 공정에서 함께 형성되며, 공정 중에 액티브영역(P) 내에 정전기 발생을 방지해주는 역할을 하는 것으로, 소자가 모두 완성된 후에는 제거된다. 즉, 브레이크라인(28)을 따라 절단되며, 게이트/데이터 정전기방지배선(26)이 제거됨에 따라, 상기 게이트/데이터배선(21,23)들 각각은 절연된다.
액정패널의 대형화에 따라, 신호지연을 방지하기 위해 배선저항이 낮은 전극물질을 사용하게 되는데, 특히, 게이트배선의 경우, AlNd전극물질을 사용하게된다. 상기 AlNd는 외부공기와의 접촉에 쉽게 부식되기 때문에, AlNd층 상부에 Mo층을 형성하게 된다. 따라서, 액정패널의 사이즈가 커지는 경우, 게이트배선은 Mo/AlNd로 이루어진 이중전극층을 사용하게 된다.
그러나, 상기 게이트패드(16) 상부에는 투명전극패턴이 형성되는데, 상기 투명전극패턴(37)은 게이트패드(16)와 외부의 게이트구동회로와의 연결을 위해 게이트패드(16)와 전기적으로 접속된다. 이때, 상기 투명전극패턴(37) 상에 형성된 핀홀(pin hole)을 통해 게이트패드(16) 형성물질인 AlNd층에 외부공기가 접촉되어 부식이 발생하게 되는 문제가 발생하게 된다.
도 2는 종래 액정표시소자의 문제점을 설명하기 위한 것으로, 도2a는 게이트패드의 일부를 나타낸 것이고, 도 2b는 도 2a의 I-I'의 단면을 나타낸 것이다.
도면에 도시된 바와 같이, 상기 게이트패드(16)는 씰패턴(22)의 외곽에 형성된다. 이때, 상기 게이트패드(16)는 액티브영역(P)의 게이트배선(21)이 씰패턴(22) 외곽으로 연장된 것으로, Mo/AlNd(31b/31a)의 이중전극층으로 형성된다. 그리고, 상기 게이트패드(16)가 형성된 하부기판(20) 상에는 게이트절연막(33) 및 보호막(35)이 형성되고, 상기 게이트패드(16)의 일부를 노출시키는 게이트콘택홀(39)이 형성된다.
그리고, 상기 게이트콘택홀(39) 상에는 외부의 구동회로와의 연결을 위한 투명전극패턴(37)이 형성된다. 상기 투명전극패턴(37)은 액티브영역(P)의 화소전극 형성시 함께 형성된 것으로, ITO 또는 IZO와 같은 물질로 형성되고, 상기 게이트패드(16)는 게이트콘택홀(39)은 통해 투명전극패턴(37)과 접속하게 된다.
따라서, 게이트구동회로가 상기 투명전극패턴(37)과 연결됨에 따라, 게이트패드(16)와 게이트구동회로를 연결시킬 수 있게된다.
그런데, 상기 게이트콘택홀(39)을 형성하기 위해 보호막(35) 및 게이트절연막(33)을 제거하는 과정에서 게이트패드(16)를 형성하는 Mo층(16b)이 함께 제거되어, AlNd층(16a)을 노출시키고, 상기 투명전극패턴(37)은 AlNd층(16a)와 직접 접촉하게 된다.
한편, 상기 투명전극패턴(37)은 공정상 그 표면에 핀홀(37')을 형성하게 된다. 따라서, 액정패널 완성 후, 구동회로와의 연결을 위해 방지하는 동안, 상기 투명전극패턴(37)이 외부에 노출되기 때문에, 상기 핀홀(37')을 통해 AlNd층(16a)이 공기와 접촉하여 부식을 일으키게 된다.
이와 같이, 게이트패드(16)에 부식이 발생하게 되면, 게이트패드(16)와 투명전극패턴(37)과의 접촉저항(contact resistance)이 매우 높아지기 때문에, 게이트 구동회로로 부터 공급된 신호를 제대로 전달받지 못하여 신호지연에 따른 불량이 발생하게 된다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트패드의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 이루어지는 본 발명의 액정표시소자는 제1 및 제2 기판, 상기 제1 및 제2 기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴, 상기 제1 기판 상에 제1 및 제2 방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트 배선 및 복수의 데이터 배선, 상기 액티브영역 내에 형성되고, 상기 게이트 배선의 일부분을 노출시키는 제1 콘택홀, 상기 액티브영역의 외곽에 형성되고, 상기 제1 콘택홀을 통해 상기 게이트 배선의 일측과 전기적으로 연결되는 게이트 패드, 상기 게이트 패드의 일측과 전기적으로 연결되어 상기 게이트 배선을 전기적으로 단락시키며, 상기 게이트 배선과 동일층 상에 형성된 게이트 정전기 방지 배선 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함한다.
상기 게이트 정전기 방지배선은 상기 게이트 배선을 연장하여 상기 게이트 배선과 일체로 형성되며, 상기 게이트 정전기 방지배선은상기 제1 기판의 브레이크라인 외곽에 형성된다.
상기 게이트정전기 방지배선은 상기 게이트 배선 형성시 함께 형성되며, 상기 게이트 패드는 상기 게이트 정전기 방지배선의 일부를 노출시키는 제2 콘택홀을 통해 전기적으로 연결된다.
상기 게이트 배선은 Mo/AlNd으로 형성되며, 상기 게이트 패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된다.
상기 게이트 정전기 방지배선은 상기 게이트 배선과 동일한 물질로 형성되며, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자, 상기 제1기판의 각 화소에 형성된 화소전극 및 상기 제2기판 전면에 형성된 공통전극을 포함한다.
상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자, 상기 제1기판의 각 화소에 배치되어 수평전계를 형성하는 화소전극 및 공통전극을 포함한다.
또한, 본 발명의 액정표시소자는 제1 및 제2 기판, 상기 제1 및 제2 기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴, 상기 액티브영역의 제1 기판 상에 제1 방향으로 배열된 복수의 게이트 배선, 상기 게이트 배선을 포함하는 제1 기판 전면에 형성된 게이트 절연막, 상기 액티브영역의 게이트 절연막 상에 제1 방향과 교차하는 제2 방향으로 배열되어 상기 게이트 배선과 함께 복수의 화소를 정의하는 복수의 데이터 배선, 상기 데이터 배선을 포함하는 상기 제1 기판 전면에 형성된 보호막, 상기 게이트절연막 및 보호막의 일부가 제거되어 액티브영역 내에 형성된 상기 게이트 배선의 일부분을 노출시키는 제1 콘택홀, 상기 씰패턴 외곽의 보호막 상에 형성되어 상기 제1 콘택홀을 통해 상기 게이트 배선의 일측과 전기적으로 연결되는 게이트 패드, 상기 게이트 패드의 일측과 전기적으로 연결되어 상기 게이트 배선을 전기적으로 단락시키며, 상기 게이트 배선과 동일층 상에 형성된 게이트 정전기 방지 배선 및 상기 제1기판과 제2기판 상에 형성된 액정층을 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기한 바와 같이, 본 발명은 게이트배선과 게이트패드의 연결부위를 액티브 영역 내에 형성하고, 상기 게이트패드를 투명전극으로 형성함으로써, 게이트패드의 부식을 방지할 수 있도록 한다. 즉, 종래에는 게이트배선과 게이트패드를 같은 공정에서 형성하고, 상기 게이트패드를 노출시킨 후, 상기 게이트패드 상에 별도의 투명전극패턴을 형성하였다. 따라서, 상기 투명전극패턴 상에 형성된 핀홀을 통해 외부공기가 게이트패드와 접촉하게 되며, 특히, 게이트배선 및 게이트패드가 Mo/AlNd 전극물질로 이루어진 경우에, 게이트패드의 부식이 발생하는 문제가 있었다. 반면에, 본발명은 액티브영역 외부에 노출된 게이트패드를 투명전극으로 형성하고, 상기 게이트배선과 게이트패드의 연결부위를 액티브영역 내부에 형성함으로써, 게이트패드 부식문제를 해결한다.
이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법에 대하여 좀더 상세하게 설명하도록 한다.
도 3은 본 발명에 의한 액정표시소자의 액정패널을 나타내는 평면도이다.
도면에 도시된 바와 같이, 액정패널(100)은 상부기판(110), 하부기판(120) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(116,126)영역으로 구분되며, 상기 게이트/데이터패드(116,126)영역은 상부기판(110)과 하부기판(120)이 중첩되지 않는 하부기판(120)의 가장자리 영역에 위치한다.
상부기판(110)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다.
하부기판(120)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(121) 및 데이터배선(123)이 배치되어 있으며, 게이트배선(121)과 데이터배선(123)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.
한편, 상기 화소전극 및 공통전극이 동일기판(즉, 하부기판;120) 상에 형성될 수도 있으며, 이때, 개구율 향상을 위해 상기 화소전극 또는 공통전극 ITO 또는 IZO와 같은 투명한물질로 형성될 수도 있다.
아울러, 상기 상부기판(110)에 형성된 컬러필터는 하부기판(120)에 형성될 수도 있으며, 박막트랜지스터(TFT)의 상부 또는 하부에 각각 형성될 수 있다. 즉, COT(color filter on TFT) 구조나, TOC(TFT on color filter) 구조 모두 가능하다.
상기 데이터패드(126)는 데이터배선(123)으로부터 연장된 것으로, 데이터구동회로(미도시)와 연결되어, 상기 데이터배선(123)에 데이터신호를 인가하게 된다.
상기 게이트패드(116)는 액티브영역(P) 내에 형성된 콘택홀(미도시)을 통해 게이트배선(121)과 전기적으로 접속된다. 그리고, 상기 게이트패드(116)는 게이트구동회로(미도시)와 연결되어, 상기 게이트배선(121)에 게이트신호를 인가하게 된다.
이러한 구성을 가지는 상부기판(110)과 하부기판(120)은 액티브영역(P)의 외곽에 위치하는 씰패턴(125)에 의해 합착된다. 이 경우, 씰패턴(125)이 도포되는 높이에 의해 상부기판(110)과 하부기판(120) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다.
한편, 상기 하부기판(120)의 게이트패드(116) 일측에는 각각의 게이트패드(116)들을 연결하여 게이트배선(121)들을 전기적으로 단락시키는 게이트 정전기방지배선(125)이 형성되고, 데이터패드(126) 일측에는 각각의 데이터패드(126)들을 연결하여 게이트배선(121)들을 전기적으로 단락시키는 데이터 정전기방지배선(126)이 형성된다.
상기 게이트 정전기방지배선(125) 및 데이터 정전기방지배선(124)은 상기 게이트배선(121) 및 데이터배선(123)이 형성되는 공정에서 함께 형성되며, 공정 중에 액티브영역(P) 내에 정전기 발생을 방지해주는 역할을 하는 것으로, 소자가 모두 완성된 후에는 제거된다. 즉, 브레이크라인(128)을 따라 절단되며, 게이트/데이터 정전기방지배선(116,126)이 제거됨에 따라, 상기 게이트/데이터배선(121,123)들 각각은 절연된다.
아울러, 상기 게이트배선(121)은 배선저항을 줄이기 위해, AlNd와 같은 저저항 전극물질로 사용되며, AlNd 상부에는 외부공기와의 접촉에 의한 부식방지를 위해 Mo이 형성된다. 따라서, 상기 게이트배선(121)은 Mo/AlNd의 이중전극층으로 구성되며, 게이트 정전기방지배선(125)도 게이트배선(121)과 동일한 Mo/AlNd의 이중전극층으로 형성된다.
반면에, 상기 게이트패드(116)는 ITO 또는 IZO와 같은 투명한 전극패턴으로 형성되고, 상기 액티브영역(P) 내에 형성된 제1콘택홀(미도시)을 통해 게이트배선(121)과 전기적으로 연결된다. 그리고, 제2콘택홀(미도시)을 통해 게이트 정전기방지배선(125)과도 연결된다.
도 4a 및 도 4b는 게이트배선과 게이트패드와의 연결영역을 나타낸 것으로, 도 4a는 평면도이고, 도 4b는 도 4a의 II-II'의 단면도로, 상부기판을 제외한 하부기판의 단면만을 나타낸 것이다.
도면에 도시된 바와 같이, 상부기판(110) 및 하부기판(120)의 외곽에 형성된 씰패턴에 의해 액티브영역(P)이 정의되고, 상기 씰패턴(122)의 외곽 특히, 상부기판(110)과 중첩하지 않는 하부기판(120)의 외곽영역에는 ITO 또는 IZO와 같은 투명한 전도성물질로 이루어진 게이트패드(116)가 형성된다. 상기 게이트패드(116)는 액티브영역(P) 내에 형성된 제1콘택홀(139a)을 통해 게이트배선(121)과 접속된다. 그리고, 액정패널이 완성되기 전, 상기 게이트패드(121)의 일측에는 제2콘택홀(139b)을 통해 게이트패드(116)와 접속하는 게이트 정전기방지배선(125)이 형성된다.
언급한 바와 같이, 상기 게이트 정전기방지배선(125)은 공정 중에 발생되는 정전기를 방지하기 위한 것으로, 패널이 완성된 후에는 브레이크라인(128)을 따라 절단되며, 이때, 제2콘택홀(139b)도 함께 절단된다. 그리고, 상기 게이트패드(116)는 게이트TCP(미도시)를 통해 게이트구동회로(미도시)와 연결된다.
도 4b에 도시된 바와 같이, 상기 게이트배선(121) 및 게이트 정전기방지배선(125)은 투명한 기판(120') 상에 형성되고, 상기 게이트배선(121) 및 게이트 정전기방지배선(125)을 포함하는 상기 기판(120') 전면에는 게이트절연막(133)이 형성된다. 그리고, 도면에 나타내진 않았지만, 상기 게이트절연막(133) 상에는 게이트배선(121)과 교차하여 복수의 화소를 정의하는 데이터배선(미도시) 및 상기 데이터배선에 화상신호를 공급하는 데이터패드(미도시)가 형성되고, 브레이크배선의 외곽에는 상기 데이터패드를 연결하는 데이터 정전기방지배선이 형성된다.
상기 데이터배선 및 데이터패드를 포함하는 기판 전면에는 보호막(135)이 형성되며, 상기 게이트절연막(133) 및 보호막(135)의 일부가 제거되어 게이트패드(116)의 일부를 노출시키는 제1콘택홀(139a)과 게이트 정전기방지배선(125)의 일부를 노출시키는 제2콘택홀(139b)이 형성된다.
그리고, 상기 보호막(135) 상에는 상기 제1콘택홀(139a)을 게이트배선(121)과 접속하고, 제2콘택홀(139b)을 통해 게이트 정전기방지배선(125)과 접속하는 게이트패드(116)가 형성된다. 따라서, 상기 게이트패드(116)를 통해 상기 게이트배선(121)과 게이트 정전기방지배선(125)이 전기적으로 연결되게 된다. 이때, 상기 제1콘택홀(139a)은 액티브영역(P) 내부에 형성되기 때문에, 게이트패드(116) 상에 핀홀이 발생되더라도, 게이트배선(137)이 공기와 접촉하는 것을 막을 수가 있다. 이때, 상기 제2콘택홀(139b) 영역에 형성된 게이트패드(116)의 핀홀을 통해 게이트 정전기방지배선(125)과 게이트패드(116)와의 접촉영역에 부식이 발생될 수 있으나, 상기 제2콘택홀(139b)은 패널이 완성된 후에는 제거되기 때문에, 고려하지 않아도 된다.
반면에, 상기 제2콘택홀(139b)을 형성하지 않는 것도 가능하다. 즉, 상기 제2콘택홀(139b)을 형성하지 않고, 게이트배선(121)을 연장하여 게이트 정전기방지배선(125)을 형성할 수도 있다.
도 5는 본 발명의 다른 실시예를 나타낸 것으로, 도 5a는 평면도이고, 도 5b는 단면도이다. 게이트배선과 게이트 정전기방지배선의 연결방법을 제외한 모든 구성요소가 이전실시예(도 4a, 도 4b)와 동일하며, 본 실시예에서는 이전실시예와 동일한 구성에 대한 상세설명을 생략하고, 그 차이점만을 구체적으로 설명하도록 한다.
도면에 도시된 바와 같이, 투명한 기판(220') 상에 형성된 게이트배선(221)은 액티브영역(P) 외곽으로 연장되어 게이트 정전기방지배선(225)과 일체화되도록 형성된다. 따라서, 이전실시예와 같이, 게이트배선(221)과 게이트 정전기방지배선(225)을 전기적으로 연결하기 위한 별도의 콘택홀이 필요하지 않으며, 액티브영역(P) 내부에 형성된 제1콘택홀(239a)을 통해 게이트패드(216)와 게이트배선(221)이 전기적으로 접속하게 된다.
상기한 바와 같이 구성된 본 발명의 액정표시소자는 다음과 같은 공정을 통해 제작된다.
도 6a 내지 도 6d는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 것으로, 특히, 도 4b의 단면에 따른 공정단면도를 나타낸 것이다.
먼저, 도 6a에 도시된 바와 같이, 유리 또는 플라스틱과 같은 투명한 절연기판(320')을 준비한 다음, 상기 기판(320') 상에 AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 게이트배선(321) 및 게이트 정전기방지배선(325)을 형성한다. 이때, 상기 게이트배선(321)으로 부터 인출되는 게이트전극(미도시)도 함께 형성한다.
그리고, 상기 게이트배선(321)은 실제 화상을 구현하는 액티브영역(P) 내부에 형성되고, 게이트 정전기방지배선(325)은 기판(320')의 브레이크라인 외곽에 형성된다.
또한, 상기 정전기방지배선(325)은 게이트배선(321)을 연장하여 게이트배선(321)과 일체로 형성할 수도 있다.
이어서, 도 6b에 도시된 바와 같이, 상기 게이트배선(321)을 포함하는 기판(320') 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(333)을 형성한다.
다음으로, 도면 상에 도시되어 있지 않지만, 액티브영역의 상기 게이트전극 상에 반도체층을 형성한 후, 상기 반도체층 상부에 소스/드레인전극과, 상기 게이트배선(321)과 교차하는 데이터배선 및 상기 데이터배선으로부터 연장된 데이터패드를 형성한다. 이때, 상기 데이터패드를 전기적으로 연결하는 데이터 정전기방지배선이 함께 형성된다.
계속해서, 상기 데이터배선(미도시)을 포함하는 기판 전면에 보호막(215)을 형성한다. 이때, 상기 액정표시패널의 모서리영역에는 데이터물질이 형성되지 않기 때문에, 게이트절연막(333) 상에 보호막(335)이 형성된다.
이어서, 도 6c에 도시된 바와 같이, 상기 게이트절연막(333) 및 보호막(335)의 일부를 제거함으로써, 상기 게이트배선(321)의 일부를 노출시키는 제1콘택홀(339a)과 상기 게이트 정전기방지배선(325)의 일부를 노출시키는 제2콘택홀(339b)를 형성한다. 이때, 상기 게이트 정전기방지배선(325)이 게이트배선(321)과 일체로 형성되는 경우, 상기 제2콘택홀 형성은 생략된다.
그 후에, 도6d에 도시된 바와 같이, 상기 보호막(335) 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질을 증착한 후, 이를 패터닝함으로써, 상기 제1,2콘택홀(339a,339b)을 통해 상기 게이트배선(321) 및 게이트 정전기방지배선(325)과 접속하는 게이트패드(316)를 형성한다. 이때, 상기 데이터패드와 전기적으로 연결되는 투명전극패턴(미도시)도 함께 형성되며, 상기 게이트패드(316)는 게이트TCP를 통해 게이트구동회로와 연결되고, 상기 투명전극패턴은 데이터TCP를 통해 데이터구동회로와 연결된다.
상술한 바와 같이, 본 발명은 게이트배선이 Mo/AlNd와 같이 공기와 접촉하여 부식하는 전극물질로 형성된 경우, 씰패턴 내부 즉, 액티브영역 안쪽에 상기 게이트배선을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 게이트패드와 전기적으로 연결시킴으로써, Mo/AlNd이 공기와 접촉하는 것을 막고, 이에 따라 게이트패드의 부식을 방지할 수 있게 된다.
따라서, 본 발명은 게이트패드의 부식을 방지함으로써, 외부 구동회로로부터 공급된 게이트신호를 게이트배선에 정상적으로 전달하고, 신호지연을 발생시키지 않게되며, 이에 따라 화질을 더욱 향상시킬 수 있는 효과를 얻을 수가 있다.

Claims (18)

  1. 제1 및 제2 기판;
    상기 제1 및 제2 기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴;
    상기 제1 기판 상에 제1 및 제2 방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트 배선 및 복수의 데이터 배선;
    상기 액티브영역 내에 형성되고, 상기 게이트 배선의 일부분을 노출시키는 제1 콘택홀;
    상기 액티브영역의 외곽에 형성되고, 상기 제1 콘택홀을 통해 상기 게이트 배선의 일측과 전기적으로 연결되는 게이트 패드;
    상기 게이트 패드의 일측과 전기적으로 연결되어 상기 게이트 배선을 전기적으로 단락시키며, 상기 게이트 배선과 동일층 상에 형성된 게이트 정전기 방지 배선; 및
    상기 제1 기판과 제2 기판 사이에 형성된 액정층을 포함하는 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서,
    상기 게이트 정전기 방지배선은 상기 게이트 배선을 연장하여 상기 게이트 배선과 일체로 형성되는 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서,
    상기 게이트 정전기 방지배선은 상기 제1 기판의 브레이크라인 외곽에 형성되는 것을 특징으로 하는 액정표시소자.
  4. 제1항에 있어서,
    상기 게이트정전기 방지배선은 상기 게이트 배선 형성시 함께 형성되는 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서,
    상기 게이트 패드는 상기 게이트 정전기 방지배선의 일부를 노출시키는 제2 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서,
    상기 게이트배선은 Mo/AlNd으로 형성된 것을 특징으로 하는 액정표시소자.
  7. 삭제
  8. 제1항에 있어서,
    상기 게이트 패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된 것을 특징으로 하는 액정표시소자.
  9. 제1항에 있어서,
    상기 게이트 정전기 방지배선은 상기 게이트 배선과 동일한 물질로 형성되는 것을 특징으로 하는 액정표시소자.
  10. 제1항에 있어서,
    상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자;
    상기 제1기판의 각 화소에 형성된 화소전극; 및
    상기 제2기판 전면에 형성된 공통전극을 포함하는 것을 특징으로 하는 액정표시소자.
  11. 제1항에 있어서,
    상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자;
    상기 제1기판의 각 화소에 배치되어 수평전계를 형성하는 화소전극 및 공통전극을 포함하는 것을 특징으로 하는 액정표시소자.
  12. 제1 및 제2 기판;
    상기 제1 및 제2 기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴;
    상기 액티브영역의 제1 기판 상에 제1 방향으로 배열된 복수의 게이트 배선;
    상기 게이트 배선을 포함하는 제1 기판 전면에 형성된 게이트 절연막;
    상기 액티브영역의 게이트 절연막 상에 제1 방향과 교차하는 제2 방향으로 배열되어 상기 게이트 배선과 함께 복수의 화소를 정의하는 복수의 데이터 배선;
    상기 데이터 배선을 포함하는 상기 제1 기판 전면에 형성된 보호막;
    상기 게이트절연막 및 보호막의 일부가 제거되어 액티브영역 내에 형성된 상기 게이트 배선의 일부분을 노출시키는 제1 콘택홀;
    상기 씰패턴 외곽의 보호막 상에 형성되어 상기 제1 콘택홀을 통해 상기 게이트 배선의 일측과 전기적으로 연결되는 게이트 패드;
    상기 게이트 패드의 일측과 전기적으로 연결되어 상기 게이트 배선을 전기적으로 단락시키며, 상기 게이트 배선과 동일층 상에 형성된 게이트 정전기 방지 배선; 및
    상기 제1 기판과 제2 기판 상에 형성된 액정층을 포함하는 것을 특징으로 하는 액정표시소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020040050805A 2004-06-30 2004-06-30 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법 KR101044498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050805A KR101044498B1 (ko) 2004-06-30 2004-06-30 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050805A KR101044498B1 (ko) 2004-06-30 2004-06-30 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060001652A KR20060001652A (ko) 2006-01-06
KR101044498B1 true KR101044498B1 (ko) 2011-06-27

Family

ID=37104761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050805A KR101044498B1 (ko) 2004-06-30 2004-06-30 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101044498B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243796B1 (ko) * 2006-06-28 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101326246B1 (ko) 2006-12-12 2013-11-11 삼성디스플레이 주식회사 표시 장치
KR101328014B1 (ko) * 2006-12-28 2013-11-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR102596383B1 (ko) * 2016-08-31 2023-11-01 엘지디스플레이 주식회사 표시장치
CN207424484U (zh) * 2017-11-27 2018-05-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109445211A (zh) * 2018-11-06 2019-03-08 惠科股份有限公司 阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR20010038384A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터 액정표시장치용 어레이기판 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR20010038384A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터 액정표시장치용 어레이기판 제조방법

Also Published As

Publication number Publication date
KR20060001652A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
CN102053415B (zh) 水平电场液晶显示设备
US8319904B2 (en) Liquid crystal display and fabricating method thereof
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP2001059976A (ja) 液晶表示装置及びその製造方法
KR100919199B1 (ko) 횡전계방식 액정표시소자
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20000048089A (ko) 액정 표시 장치
WO2014183420A1 (zh) 一种阵列基板及其制作方法和显示面板
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060132163A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2002116712A (ja) 表示装置および表示装置の製造方法
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
KR101044498B1 (ko) 게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법
KR20000010168A (ko) 액정 표시 장치 및 그 제조 방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100951840B1 (ko) 액정표시장치
KR20060001702A (ko) 부식방지를 위한 액정표시소자 및 그 제조방법
JP3119912B2 (ja) 液晶表示装置
KR100926429B1 (ko) 액정표시장치 및 그 제조방법
KR101957976B1 (ko) 평판 표시장치용 박막 트랜지스터 기판
KR20120077575A (ko) 공통배선을 포함하는 액정표시장치의 어레이기판
KR20120015555A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9